JP2013153074A - キャパシタ形成方法 - Google Patents
キャパシタ形成方法 Download PDFInfo
- Publication number
- JP2013153074A JP2013153074A JP2012013309A JP2012013309A JP2013153074A JP 2013153074 A JP2013153074 A JP 2013153074A JP 2012013309 A JP2012013309 A JP 2012013309A JP 2012013309 A JP2012013309 A JP 2012013309A JP 2013153074 A JP2013153074 A JP 2013153074A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- capacitor
- sacrificial film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Weting (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】半導体基板3上に犠牲膜2を形成する工程と、犠牲膜2を順次にパターニングして開口部を形成する工程と、開口部の内壁及び底面を覆う下部電極50を形成する工程と、犠牲膜2を湿式エッチングで除去する工程とを含むキャパシタの形成方法であって、犠牲膜2として多結晶シリコン膜及び/またはアモルファスシリコン膜の積層膜を形成し、湿式エッチング工程において、4級アルキルアンモニウム水酸化物を7質量%以上25質量%以下で含む水溶液を80℃以上の条件で適用し、犠牲膜2の少なくとも一部をエッチングするキャパシタ形成方法。
【選択図】図3
Description
本発明は、多結晶シリコン膜やアモルファスシリコン膜が積層されてなる犠牲膜を、的確にかつ効率よく除去しうるキャパシタ形成方法の提供を目的とする。
(1)半導体基板上に犠牲膜を形成する工程と、前記犠牲膜を順次にパターニングして開口部を形成する工程と、前記開口部の内壁及び底面を覆う下部電極を形成する工程と、前記犠牲膜を湿式エッチングで除去する工程とを含むキャパシタの形成方法であって、
前記犠牲膜として多結晶シリコン膜及び/またはアモルファスシリコン膜の積層膜を形成し、
前記湿式エッチング工程において、4級アルキルアンモニウム水酸化物を7質量%以上25質量%以下で含む水溶液を80℃以上の条件で適用し、前記犠牲膜の少なくとも一部をエッチングするキャパシタ形成方法。
(2)前記下部電極がTi化合物を含み、該Ti化合物に対して、前記犠牲膜部分を選択的にエッチングする(1)に記載のキャパシタ形成方法。
(3)前記水溶液が4級アルキルアンモニウム水酸化物を1種のみ含む(1)または(2)に記載のキャパシタ形成方法。
(4)前記犠牲膜に対する水溶液の適用を不活性雰囲気下で行う(1)〜(3)のいずれか1項に記載のキャパシタ形成方法。
(5)前記下部電極がアスペクト比(深さ/開口幅)15〜100のシリンダ構造を有する(1)〜(4)のいずれか1項に記載のキャパシタ形成方法。
(6)前記犠牲膜がアモルファスシリコンの積層膜を含む(1)〜(5)のいずれか1項に記載のキャパシタ形成方法。
(7)前記水溶液にヒドロキシルアミン化合物を含ませない(1)〜(6)のいずれかに記載のキャパシタ形成方法。
まず、本発明に係るエッチング液について説明する前に、本発明において好適に採用することができるキャパシタ構造の製造例について添付の図面に基づき説明する。なお、下記詳細な説明では本発明のエッチング方法の好ましい適用対象であるキャパシタ構造の形成について主に説明するが、本発明がこれに限定して解釈されるものではない。
本実施形態の製造例においては、シリコンウエハ3の上に第1の成形膜1と第2の成形膜(犠牲膜)2(2a、2b)が形成されている。第1の成形膜1はシリンダ孔の開孔時のエッチングストッパー膜であり、第2の成形膜2とは異方性ドライエッチングプロセスでエッチングレート比を有する膜である。ここで本実施形態においては、犠牲膜2が積層膜として形成されており、各層をなす膜の材料やエッチングレートなどを異なるものとして形成することが好ましい。これにより、各層について異なる形態のエッチングを行うことを可能とし、必要に応じて段階的に形態に変化を与えた構造とすることができる。第1の成形膜1としては、例えばLP−CVD(Low−Pressure Chemical Vapor Deposition)プロセスで形成した窒化膜等が挙げられる。一方、本実施形態において、第2の成形膜2には多結晶シリコン及び/又はアモルファスシリコンの膜が採用されている。さらに図示していないが、犠牲膜を上記とは別の材料や層を含むものとして構成してもよく、あるいは保護膜を設けてもよい。
ここで、本実施形態の積層膜におけるエッチングの特徴について触れると、積層膜は、単層膜にくらべ、通常、エッチング対象となる膜の厚みが増す点が挙げられる。これを的確に除去しなければならない。また、積層界面に酸化膜がある場合、これをエッチング前に除去することが難しく、この酸化膜を膜本体と同時にエッチングしなければならない。さらに、多結晶シリコンとアモルファスシリコンとで材質の異なる膜を一度にエッチングしなければならない場合もある。本発明の好ましい実施形態におけるエッチング液ないしこれを利用した方法によれば、上記の点を克服し、良好なエッチング処理を行うことができる。
次に、フォトリソグラフィー工程を用いてフォトレジスト4をパターンニングした後、異方性ドライエッチングにて開孔する(凹部Ka)。このときのフォトレジスト4及びドライエッチングの手法については、この種の製品に適用される通常の物あるいは方法を適用すればよい。
さらに、開孔後に凹部Kaの壁面Waと成形膜(シリコン膜)2の上面Wbに沿って、TiNからなる導電膜5及び導電膜5を保護するための埋設膜6(例えば多結晶シリコンもしくはアモルファスシリコンの膜)を順次成膜する。このとき中間的に(導電膜5形成後に)形成される凹部をKbとして示している。
埋設膜6の成膜後はCMP(Chemical Mechanical Polishing)にてウエハ表面の埋設膜6及び導電膜5(図2,3)の一部を除去し、エッチバックラインEまで露出させる。ここで、第2の成形膜2a、2b及び埋設膜6をウエットエッチングにより除去する。膜2a、2bは段階的に除去しても、一気に除去してもよい。本発明においてはこの工程が重要であり、後述する本発明に係るエッチング液が高い効果を発揮する。この工程を経て、シリンダ孔Kcを有するキャパシタの下部電極(シリンダ壁)50(図3)が形成される。シリンダ孔壁の深さh2は特に限定されないが、この種のデバイスの通常の構造を考慮すると、500〜2000nmであることが実際的である。なお、本発明のエッチング液は上記のようにエッチバック等により平滑にされた面に適用することが好ましく、そこから埋設膜を除去して、トレンチ構造を形成することが好ましい。
上記のようにして形成したキャパシタの下部電極50形成後に、容量絶縁膜9を形成し、次いでプレート電極(上部電極)(図示せず)の形成を順次行うことでキャパシタ構造10が形成できる。なお、本明細書においてキャパシタ構造とは、キャパシタそのものであっても、キャパシタの一部を構成する構造部であってもよく、図4に示した例では、下部電極50と容量絶縁膜9とから構成されるものとしてキャパシタ構造10を示している。なお、図示したものでは下部電極50とウエハ3とを成形膜1で隔てた構成として示しているが、必要により同図の断面もしくは別の位置で両者が電気的に接続された構成であるものとして解してよい。例えば、成形膜1の部分にプラグ構造やダマシン構造を形成して導通を確保する構造であったり、下部電極50を成形膜1を貫通する形で形成したものであったりしてもよい。また、容量絶縁膜9は下部電極50のみではなく、その他の基板表面に形成されていてもよい。
次に、上記工程eにおいて説明したウエットエッチングに極めて効果的に用いることができる本発明におけるシリコンエッチング液の好ましい実施形態について説明する。
上限は特に限定されないが、この量が多すぎるとエッチング効果の上昇が頭打ちになるか、あるいはかえってこれが低下するため適量に制限することが好ましい。具体的には4級アンモニウム水酸化物を18質量%以下とすることが好ましく、15質量%以下とすることがより好ましい。
4級アンモニウム水酸化物としては、テトラアルキルアンモニウム水酸化物が好ましい。具体的には、テトラメチルアンモニウム水酸化物(TMAH)、テトラエチルアンモニウム水酸化物(TEAH)、ベンジルトリメチルアンモニウム水酸化物、エチルトリメチルアンモニウム水酸化物、2−ヒドロキシエチルトリメチルアンモニウム水酸化物、ベンジルトリエチルアンモニウム水酸化物、ヘキサデシルトリメチルアンモニウム水酸化物、テトラブチルアンモニウム水酸化物、テトラヘキシルアンモニウム水酸化物、テトラプロピルアンモニウム水酸化物、などが挙げられる。
さらに、本発明のエッチング液は、実質的に水及び前記4級アルキルアンモニウム水酸化物のみからなることが好ましい。ここで「実質的に」としたのは不可避不純物や効果に影響の小さい微量成分を含んでいてもよい意味である。このような微量成分としては、Na、K、Ca、Mn、Fe、Cu、Mg、トリメチルアミンなどが挙げられる。微量成分の含有率としては、10ppm以下(質量基準)であることが好ましい。
本発明においては、4級アンモニウム水酸化物の溶液(薬液)を80℃以上の条件下で多結晶シリコン膜もしくはアモルファスシリコン膜(以下、単に「シリコン膜」ということがある。)に適用する。この温度が高ければ高いほどエッチング速度は速くなり好ましく、その観点で82℃以上であることが好ましく、85℃以上であることがより好ましい。特に好ましくは90℃以上である。上限は特に制限はないが薬液の沸騰などを考慮すると99℃以下であることが実際的であり、95℃以下であることがより実際的である。前記適用温度はウェハ上の温度とする。この温度は後記実施例で採用した方法で測定した値をいう。
いずれも場合も、アモルファスシリコン膜のエッチングにおいては、フッ酸水溶液等による酸化膜を除去する前処理を省略することが好ましく、タンク内及び/またはインラインでの薬液の温度、またはエッチングの浴槽温度を82℃以上にすることが好ましい。
本発明において、加熱した薬液供給ライン形式は、特に限定されないが、好ましい例を以下に記す。
薬液の供給ライン例
1)a)薬液保管タンク→b)加熱タンク→c)インライン加熱→d)ウェハに吐出→a) or b)へ
2)a)薬液タンク→b)加熱タンク→d)ウェハに吐出→a) or b)へ
3)a)薬液タンク→c)インライン加熱→d)ウェハに吐出→a)へ
4)a)薬液タンク→b)加熱タンク→e)エッチング浴槽(循環加熱)
5)a)薬液タンク→e)エッチング浴槽(循環加熱)
6)b)加熱タンク→d)ウェハに吐出→b)へ
7)b)加熱タンク→c)インライン加熱→d)ウェハに吐出→b)へ
8)b)加熱タンク→e)エッチング浴槽(循環加熱)などの使用方法がある。
本発明の製造方法においては、超純水による半導体基板の洗浄工程、シリコン酸化膜の除去工程、再度の超純水による半導体基板の水洗浄工程の後、上記エッチングを実施することが好ましい。これにより、ディフェクト(残渣残り、欠陥、パーティクル、等)の低減という効果が期待できる。さらに、シリコン酸化膜除去工程の後、加温した(例えば、50〜80℃)超純水で水洗浄することも同様の観点から好ましい。さらに同様の観点から、前記再度の超純水による洗浄工程の後、ウェハをプレヒート(例えば、ウェハ表面温度で50〜80℃)し、次いで前記エッチングを施すことも好ましい。上記の超純水は、窒素置換した超純水が好ましい。
〔A:加熱タンク内および/またはインラインで前記特定温度の水溶液を吐出して該溶液を前記シリコン膜に接触させる。〕
〔B:浴槽内の前記水溶液を前記特定温度とし、前記シリコン膜を該水溶液に浸漬させて接触させる。〕
前記Aプロセスにおいては、半導体基板の回転数1000rpm以上でエッチングすることが好ましい。またAプロセスにおいて、薬液ノズルを20往復/分以上、半導体基板の中心から2cm以上平行移動させながらエッチングすることも好ましい。このようにすることで、面内均一性の向上という効果が期待できる。
本発明で使用する薬液は、4級アンモニウム水酸化物以外の添加剤を入れても構わない。例えば、金属隠蔽剤、エッチング促進剤、シリコン以外の部材のエッチング抑制剤等が挙げられる。中でも金属隠蔽剤を添加することが好ましい。
添加する金属隠蔽剤としては、特に制限はないが、コンプレキサン類が好ましい。アミノポリカルボン酸類がより好ましく、EDTA(エチレンジアミン四酢酸)、DTPA(ジエチレントリアミン五酢酸)、CyDTA(シクロヘキサンジアミン四酢酸)が更に好ましい。
本発明のシリコンエッチング液はアルカリ性であり、pH11以上に調整されていることが好ましい。この調整は上記アルカリ化合物とその他の添加物の量を調整することで行うことができる。ただし、本発明の効果を損なわない限りにおいて、他のpH調整剤を用いて上記範囲のpHとしてもよい。シリコンエッチング液のpHは12以上であることが好ましく、13以上であることがより好ましい。このpHが上記下限値以上であることで、十分なエッチング速度を得るとすることができる。上記pHに特に上限はないが、14以下であることが実際的である。なお、本発明においてpHは特に断らない限り室温(25℃)においてHORIBA社製、F−51(商品名)で測定した値である。
本実施形態のエッチング液は、水性媒体を媒体とする水系の液組成物(水溶液)であることが好ましい。水性媒体とは、水及び水に可溶な溶質を溶解した水溶液を言う。溶質としては、例えば、アルコールや無機化合物の塩が挙げられる。ただし、溶質を適用する場合でもその量は所望の効果が奏する範囲に抑えられていることが好ましい。また、上記水系の組成物ないし水溶液とは、水が主たる媒体となっていることをいい、固形分以外の媒体の過半(質量基準)が水であることが好ましく、80質量%以上がより好ましく、85質量%以上であることが特に好ましい。
なお、水は、特に本願発明の好適な用途である半導体の製造用途への適用を鑑みた場合、基本的に不純物が少ないのが好ましいことは言うまでもない。具体的には、半導体に影響を及ぼしうるメタル分、本願発明が含むフッ素以外のハロゲンアニオン(Cl-、Br-など)、その他不純物ができるだけ少ないことが好ましい。このような水を得る方法としては、イオン交換法などが挙げられる。
本実施形態においては、特にアモルファスシリコン膜について、シリコン基板表面に自然に形成される酸化膜除去処理を組み合わせずに適用することが好ましい。これにより、前記エッチング液を適用する前に適用しておく必要がなく、その分時間短縮につながる。表面処理の方法は、形成される酸化膜が除去できる限り限定されないが、例えばフッ素原子を含有する酸性水溶液で処理することが挙げられる。フッ素原子を含有する酸性水溶液として、好ましくはフッ化水素酸であり、フッ化水素酸の含有量は、本実施形態の液の全質量に対して、約0.1〜約5質量%であることが好ましく、0.5〜1.5質量%であることがより好ましい。
本実施形態のエッチング液を適用することによりエッチングされる材料はどのようなものでもよいが、一般的なキャパシタの製造に用いられる基板材料として多結晶シリコン及び/又はアモルファスシリコンが挙げられ、段階的に積層されている。酸化膜を除去する前処理を省略する観点から少なくとも1層のアモルファスシリコン層を含む積層膜が好ましく、少なくとも最上層がアモルファスシリコン層である積層膜がより好ましく、アモルファスシリコン層のみからなる積層膜が特に好ましい。
一方、キャパシタ構造の中核をなす電極材料としては窒化チタン(TiN)などのTi化合物が挙げられる(ただし、本発明は電極材料に限らずTiNを含む基板構成部材の一部を残すエッチング形態としてもよい。)。すなわち、本実施形態のエッチング液は、上記基板材料のエッチングレート(ERs)と電極材料等の構成部材のエッチングレート(ERe)との比率(ERs/ERe)が大きいことが好ましい。具体的な比率の値は材料の種類や構造にもよるので特に限定されないが、ERs/EReが100以上であることが好ましく、200以上であることが好ましい。この上限は特にないが、100,000以下であることが実際的である。
本明細書においては、シリコン基板をエッチングするようエッチング液を用いることを「適用」と称するが、その実施態様は特に限定されない。典型的には、エッチング液を基板と接触させてエッチングする形態であり、例えば、バッチ式のもので浸漬してエッチングしても、枚葉式のもので吐出によりエッチングしてもよい。なお、Ti化合物とはTiそのもの及びこれを含む化合物を含む意味である。TiNのほか、Ti、さらには、Ti,N,Cの複合化合物などが挙げられる。なかでもTiNが好ましい。
(1)多結晶シリコン膜又はアモルファスシリコン膜からなるシリコン膜(積層膜)を有する半導体基板を準備する工程、及び前記半導体基板に特定のエッチング液を適用し、前記シリコン膜の少なくとも一部をエッチングする工程を有する。
(2)前記半導体基板を準備する工程において、前記シリコン膜を含む多層膜構造を形成し、かつ前記半導体基板に凹凸を形成しておき、その後、
前記凹凸表面の少なくとも上面と凹部壁面とに導電膜を形成する工程と、
前記導電膜上に埋設膜を付与して前記凹部を該埋設膜で充填する工程と、
前記上面に付与された導電膜部分および前記埋設膜の一部を除去して、前記半導体基板のシリコン膜を露出させる工程とを有し、次いで、
前記シリコン膜のエッチング工程において、前記半導体基板に前記エッチング液を付与して、前記凹部壁面の導電膜は残しつつ、前記露出したシリコン膜と前記埋設膜とを除去する。
(3)半導体基板として実質的に平らな面をもつものを準備し、該半導体基板の表面に前記エッチング液を適用し、前記シリコン膜と前記埋設膜とを除去して、その除去された部分を凹部とし、基板内に残された前記導電膜を含む凸部をキャパシタの電極とする。
なお、本発明において準備とは、原材料を用いて調製ないし作製することのほか、単に購入するなどにより調達することを含む意味である。
以下の表1に示す成分及び下記処方に示した組成(質量%)で含有させてエッチング液を調液した。なお、試験No.101〜111のエッチング液はいずれもpH13以上であった。
株式会社堀場製作所製の放射温度計IT−550F(商品名)を枚葉式装置内のウェハ上30cmの高さに固定した。ウェハ中心から2cm外側のウェハ表面上に温度計を向け、薬液を流しながら温度を計測した。温度は、放射温度計からデジタル出力し、パソコンで記録した。これらの温度のうち処理時間の最終の10秒間の温度を平均した値をウエハ上の温度とした。
<エッチング試験>
試験ウェハ:単結晶<100>シリコン上に100nmのシリコン酸化膜を製膜し、そのシリコン酸化膜上に製膜された各500nmの膜厚のアモルファスシリコン2層が積層されたウェハを準備した。これに対して、枚葉式装置(SPS−Europe B.V.社製、POLOS(商品名)))にて、0.5%のフッ化水素酸液(23℃、2L/分、500rpm、1分間)で前処理を行い、純水(23℃、2L/分、500rpm、30秒間)で十分洗浄した。2000rpmで30秒間回転し、水を完全に除去した後、下記の条件でエッチングを行い、評価試験を実施した。なお、ウェハには直径300mmのものを用い、積層したシリコン膜の残膜がなくなるまでの所要時間を目視で計測した。
・吐出量:2L/min.
・ウェハ回転数1000rpm
試験No.c** 比較例
TMAH:テトラメチルアンモニウム水酸化物
TBAH:テトラブチルアンモニウム水酸化物
T(tank):タンク内のエッチング液温度
T(wafer):ウエハの表面温度
一方、比較例のものでは、エッチング速度が低かった。近年、厚膜の短時間(1分〜2分)処理が望まれてきているが、その処理に適していなかった。
試験ウェハを単結晶<100>シリコン上に100nmのシリコン酸化膜を製膜し、そのシリコン酸化膜上に製膜された各500nmの膜厚の多結晶シリコン2層が積層されたウェハとした以外は実施例1と同様にして、下記の条件でエッチングを行い、評価試験を実施した。
試験ウェハを単結晶<100>シリコン上に100nmのシリコン酸化膜を製膜し、そのシリコン酸化膜上に製膜された各500nmの膜厚のアモルファスシリコン(下層)、多結晶シリコン(上層)が積層されたウェハとした以外は実施例1と同様にして、下記の条件でエッチングを行い、評価試験を実施した。
試験ウェハを単結晶<100>シリコン上に製膜された100nmのシリコン酸化膜を製膜し、そのシリコン酸化膜上に各500nmの膜厚の多結晶シリコン(下層)、アモルファスシリコン(上層)が積層されたウェハとした以外は実施例1と同様にして、下記の条件でエッチングを行い、評価試験を実施した。
次に、処理液の安定性について確認するために、前記枚葉式装置を用いて、処理液を循環させて下記の実験を行った。すなわち、上記実施例1と同様にして下記表中に記載の処方の処理液を調製した。ここで試料502には、ヒドロキシルアミンの硫酸塩(HAS)が添加された。両液を上記実施例1と同様にシリコン膜の洗浄に適用し、その経時での活性の変化を評価した。
2 第2の成形膜(犠牲膜)
3 シリコンウエハ
4 フォトレジスト
5 導電膜
6 埋設膜(犠牲膜)
9 容量絶縁膜
10、20 キャパシタ構造
50 下部電極(シリンダ壁)
Claims (6)
- 半導体基板上に犠牲膜を形成する工程と、前記犠牲膜を順次にパターニングして開口部を形成する工程と、前記開口部の内壁及び底面を覆う下部電極を形成する工程と、前記犠牲膜を湿式エッチングで除去する工程とを含むキャパシタの形成方法であって、
前記犠牲膜として多結晶シリコン膜及び/またはアモルファスシリコン膜の積層膜を形成し、
前記湿式エッチング工程において、4級アルキルアンモニウム水酸化物を7質量%以上25質量%以下で含む水溶液を80℃以上の条件で適用し、前記犠牲膜の少なくとも一部をエッチングするキャパシタ形成方法。 - 前記下部電極がTi化合物を含み、該Ti化合物に対して、前記犠牲膜部分を選択的にエッチングする請求項1に記載のキャパシタ形成方法。
- 前記水溶液が4級アルキルアンモニウム水酸化物を1種のみ含む請求項1または2に記載のキャパシタ形成方法。
- 前記犠牲膜に対する水溶液の適用を不活性雰囲気下で行う請求項1〜3のいずれか1項に記載のキャパシタ形成方法。
- 前記下部電極がアスペクト比(深さ/開口幅)15〜100のシリンダ構造を有する請求項1〜4のいずれか1項に記載のキャパシタ形成方法。
- 前記犠牲膜がアモルファスシリコンの積層膜を含む請求項1〜5のいずれか1項に記載のキャパシタ形成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012013309A JP2013153074A (ja) | 2012-01-25 | 2012-01-25 | キャパシタ形成方法 |
KR1020130007999A KR20130086564A (ko) | 2012-01-25 | 2013-01-24 | 커패시터 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012013309A JP2013153074A (ja) | 2012-01-25 | 2012-01-25 | キャパシタ形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013153074A true JP2013153074A (ja) | 2013-08-08 |
Family
ID=49049209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012013309A Pending JP2013153074A (ja) | 2012-01-25 | 2012-01-25 | キャパシタ形成方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2013153074A (ja) |
KR (1) | KR20130086564A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016039241A (ja) * | 2014-08-07 | 2016-03-22 | 株式会社Joled | 薄膜トランジスタ素子の製造方法、有機el表示パネルの製造方法、エッチング装置及びウェットエッチング方法 |
CN109216180A (zh) * | 2017-07-03 | 2019-01-15 | 东京毅力科创株式会社 | 基板处理方法和基板处理装置 |
Citations (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11111645A (ja) * | 1997-10-01 | 1999-04-23 | Nec Corp | 半導体ウェハのチップ分離方法 |
JP2003031689A (ja) * | 2001-07-17 | 2003-01-31 | Toshiba Corp | 半導体装置の製造方法、及び半導体装置 |
JP2003505884A (ja) * | 1999-07-26 | 2003-02-12 | インフィニオン テクノロジーズ ノース アメリカ コーポレイション | 改善した埋込ストラップポリエッチバック法 |
JP2003045927A (ja) * | 2001-07-26 | 2003-02-14 | Mitsui Chemical Analysis & Consulting Service Inc | 基板表面多層膜の層別分析方法 |
JP2003258123A (ja) * | 2002-02-27 | 2003-09-12 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004006902A (ja) * | 2002-05-30 | 2004-01-08 | Sharp Corp | 半導体デバイスおよびその製造方法 |
JP2005277268A (ja) * | 2004-03-26 | 2005-10-06 | Dainippon Screen Mfg Co Ltd | 基板処理装置及び基板処理方法 |
JP2006114896A (ja) * | 2004-10-14 | 2006-04-27 | Samsung Electronics Co Ltd | 半導体装置の製造方法、湿式エッチングに対する耐性を有するエッチング阻止層の形成方法、及び半導体装置 |
JP2007534145A (ja) * | 2003-09-04 | 2007-11-22 | マイクロン テクノロジー, インク. | 半導体装置作製における垂直向きコンデンサ用支持体 |
JP2007335745A (ja) * | 2006-06-16 | 2007-12-27 | Matsushita Electric Ind Co Ltd | 誘電体メモリ装置及びその製造方法 |
JP2008507149A (ja) * | 2004-07-20 | 2008-03-06 | インテル コーポレイション | 高kゲート誘電体および金属ゲート電極を有する半導体デバイス |
JP2008193088A (ja) * | 2007-02-01 | 2008-08-21 | Samsung Electronics Co Ltd | 半導体装置及びその形成方法 |
JP2009010318A (ja) * | 2007-06-27 | 2009-01-15 | Hynix Semiconductor Inc | キャパシタの製造方法 |
JP2010062499A (ja) * | 2008-09-08 | 2010-03-18 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
JP2010118498A (ja) * | 2008-11-13 | 2010-05-27 | Dainippon Screen Mfg Co Ltd | 基板処理方法および基板処理装置 |
JP2010142972A (ja) * | 2008-12-16 | 2010-07-01 | Canon Inc | インクジェット記録ヘッドの製造方法 |
JP2010538460A (ja) * | 2007-08-31 | 2010-12-09 | グローバルファウンドリーズ・インコーポレイテッド | 種類および膜厚の異なるゲート絶縁層を有するcmosデバイス、ならびにその形成方法 |
JP2011204848A (ja) * | 2010-03-25 | 2011-10-13 | Asahi Kasei Electronics Co Ltd | シリコンゲルマニウムトランジスタの製造方法 |
-
2012
- 2012-01-25 JP JP2012013309A patent/JP2013153074A/ja active Pending
-
2013
- 2013-01-24 KR KR1020130007999A patent/KR20130086564A/ko not_active Application Discontinuation
Patent Citations (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11111645A (ja) * | 1997-10-01 | 1999-04-23 | Nec Corp | 半導体ウェハのチップ分離方法 |
JP2003505884A (ja) * | 1999-07-26 | 2003-02-12 | インフィニオン テクノロジーズ ノース アメリカ コーポレイション | 改善した埋込ストラップポリエッチバック法 |
JP2003031689A (ja) * | 2001-07-17 | 2003-01-31 | Toshiba Corp | 半導体装置の製造方法、及び半導体装置 |
JP2003045927A (ja) * | 2001-07-26 | 2003-02-14 | Mitsui Chemical Analysis & Consulting Service Inc | 基板表面多層膜の層別分析方法 |
JP2003258123A (ja) * | 2002-02-27 | 2003-09-12 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004006902A (ja) * | 2002-05-30 | 2004-01-08 | Sharp Corp | 半導体デバイスおよびその製造方法 |
JP2007534145A (ja) * | 2003-09-04 | 2007-11-22 | マイクロン テクノロジー, インク. | 半導体装置作製における垂直向きコンデンサ用支持体 |
JP2005277268A (ja) * | 2004-03-26 | 2005-10-06 | Dainippon Screen Mfg Co Ltd | 基板処理装置及び基板処理方法 |
JP2008507149A (ja) * | 2004-07-20 | 2008-03-06 | インテル コーポレイション | 高kゲート誘電体および金属ゲート電極を有する半導体デバイス |
JP2006114896A (ja) * | 2004-10-14 | 2006-04-27 | Samsung Electronics Co Ltd | 半導体装置の製造方法、湿式エッチングに対する耐性を有するエッチング阻止層の形成方法、及び半導体装置 |
JP2007335745A (ja) * | 2006-06-16 | 2007-12-27 | Matsushita Electric Ind Co Ltd | 誘電体メモリ装置及びその製造方法 |
JP2008193088A (ja) * | 2007-02-01 | 2008-08-21 | Samsung Electronics Co Ltd | 半導体装置及びその形成方法 |
JP2009010318A (ja) * | 2007-06-27 | 2009-01-15 | Hynix Semiconductor Inc | キャパシタの製造方法 |
JP2010538460A (ja) * | 2007-08-31 | 2010-12-09 | グローバルファウンドリーズ・インコーポレイテッド | 種類および膜厚の異なるゲート絶縁層を有するcmosデバイス、ならびにその形成方法 |
JP2010062499A (ja) * | 2008-09-08 | 2010-03-18 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
JP2010118498A (ja) * | 2008-11-13 | 2010-05-27 | Dainippon Screen Mfg Co Ltd | 基板処理方法および基板処理装置 |
JP2010142972A (ja) * | 2008-12-16 | 2010-07-01 | Canon Inc | インクジェット記録ヘッドの製造方法 |
JP2011204848A (ja) * | 2010-03-25 | 2011-10-13 | Asahi Kasei Electronics Co Ltd | シリコンゲルマニウムトランジスタの製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016039241A (ja) * | 2014-08-07 | 2016-03-22 | 株式会社Joled | 薄膜トランジスタ素子の製造方法、有機el表示パネルの製造方法、エッチング装置及びウェットエッチング方法 |
CN109216180A (zh) * | 2017-07-03 | 2019-01-15 | 东京毅力科创株式会社 | 基板处理方法和基板处理装置 |
JP2019012802A (ja) * | 2017-07-03 | 2019-01-24 | 東京エレクトロン株式会社 | 基板処理方法および基板処理装置 |
CN109216180B (zh) * | 2017-07-03 | 2023-09-08 | 东京毅力科创株式会社 | 基板处理方法和基板处理装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20130086564A (ko) | 2013-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI527110B (zh) | 形成電容器結構的方法以及用於其的矽蝕刻液 | |
KR101941910B1 (ko) | 실리콘 에칭 방법, 이것에 사용되는 실리콘 에칭액, 및 그 키트 | |
JP6151384B2 (ja) | 半導体基板製品の製造方法及びこれに利用されるエッチング方法 | |
TWI816635B (zh) | 半導體元件之洗淨用液體組成物、半導體元件之洗淨方法及半導體元件之製造方法 | |
EP1994556A2 (en) | Highly selective doped oxide etchant | |
US7943562B2 (en) | Semiconductor substrate cleaning methods, and methods of manufacture using same | |
KR101973975B1 (ko) | 에칭 방법, 이것에 사용되는 실리콘 에칭액, 및 반도체 기판 제품의 제조 방법 | |
KR102003235B1 (ko) | 커패시터 구조의 형성 방법 및 이것에 사용되는 실리콘 에칭액 | |
US8940644B2 (en) | Method of producing a semiconductor substrate product and etching liquid | |
TWI553156B (zh) | 液體蝕刻劑組成物,以及在dram之電容器製程中使用上述液體蝕刻劑組成物之蝕刻製程 | |
JP2013153074A (ja) | キャパシタ形成方法 | |
JP5839858B2 (ja) | エッチング方法、半導体基板製品の製造方法、及びこれらに用いられるシリコンエッチング液 | |
JP5674832B2 (ja) | キャパシタ形成方法、半導体基板製品の製造方法、およびエッチング液 | |
JP2016139766A (ja) | 半導体装置の製造方法 | |
US20240087950A1 (en) | Wet etch process and methods to form air gaps between metal interconnects | |
KR20220081149A (ko) | 실리콘 식각액 조성물 및 이를 사용한 패턴 형성 방법 | |
KR100231850B1 (ko) | 폴리실리콘막 식각방법 | |
CN105448652A (zh) | 接触槽的清洁工艺和接触层的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140407 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140407 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141202 |