JP2013089889A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2013089889A JP2013089889A JP2011231357A JP2011231357A JP2013089889A JP 2013089889 A JP2013089889 A JP 2013089889A JP 2011231357 A JP2011231357 A JP 2011231357A JP 2011231357 A JP2011231357 A JP 2011231357A JP 2013089889 A JP2013089889 A JP 2013089889A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- upper electrode
- insulating film
- filling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
- C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02491—Conductive materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【解決手段】半導体基板1と、半導体基板1上に形成された下部電極14と、下部電極14上に形成された容量絶縁膜15と、容量絶縁膜15上に形成された上部電極16と、上部電極16の表面に形成された表面改質層と、表面改質層上に形成された充填膜18を有する半導体装置100。
【選択図】図1
Description
半導体基板と、
半導体基板上に形成された下部電極と、
前記下部電極上に形成された容量絶縁膜と、
前記容量絶縁膜上に形成された上部電極と、
前記上部電極の表面に形成された表面改質層と、
前記表面改質層上に形成された充填膜を有することを特徴とする。
半導体基板上に下部電極を形成し、
前記下部電極上に容量絶縁膜を形成し、
前記容量絶縁膜上に上部電極を形成し、
前記上部電極の表面に表面改質層を形成し、
前記表面改質層上に充填膜を形成することを特徴とする。
図4を参照すると、半導体基板1に、フォトリソグラフィ技術およびドライエッチング技術を用いて、素子分離溝(トレンチ)を形成する。
次に、ストッパ膜12上に、CVD法を用いて、シリコン酸化膜である層間絶縁膜13とシリコン窒化膜であるサポート膜17を積層させる。
次に、図6を参照すると、下部電極14の表面を覆うように、ALD(Atomic Layer Deposition)法によって、酸化アルミニウム(Al2O3)と酸化ジルコニウム(ZrO)を交互に積層した薄膜である容量絶縁膜15を形成する。
次に、容量絶縁膜15の表面を覆うように、SFD法によって、窒化チタンである上部電極16を形成する。このとき、破線部を拡大した図6(b)に示すように、容量絶縁膜15と上部電極16は、下部電極14の側面部を均一に覆っている。また、サポート膜17とストッパ膜12の表面も、容量絶縁膜15と上部電極16で覆われている。SFD法は、成膜ステップ毎に2種類以上のプロセスガスを組み合わせて供給することで、高精度の薄膜を効率よく形成することができる手法である。下部電極14と上部電極16の成膜においては、プロセスガスとなる四塩化チタン(TiCl4)とアンモニア(NH3)を同時に流すステップと、アンモニアだけを流すステップを交互に繰り返して、窒化チタンを形成する。
まず、図7を参照すると、上部電極16を構成するTiN表面に、モノシラン(SiH4)の熱分解法を用いて、シリコン(Si)並びに水素(H)からなる分子を吸着させる。この吸着では、図2に示した薄膜形成装置200を用いることができる。上部電極16が形成された直径300mmの基板30を成膜室33に100枚セットする。
次に、図7に示すように、表面改質層を物理吸着させた上部電極16上に、LPCVD法によって、ボロン(B)をドープしたシリコンゲルマニウム(SiGe)である充填膜18を形成する。
次に、図8を参照すると、充填膜18上に、LPCVD法によって、ボロン(B)をドープしたポリシリコン(Si)である接着層19を形成する。充填膜18を形成した後、メモリセル領域全体に低抵抗のタングステン(W)膜を形成するが、ボロンドープSiGe膜の上にW膜を直接形成するとW膜が剥がれる問題がある。
2 素子分離領域
3 不純物拡散領域
4 層間絶縁膜
5 コンタクトプラグ
6 ビットライン
7 マスク膜
8 サイドウォール絶縁膜
9 層間絶縁膜
10 容量コンタクトパッド
11 コンタクトプラグ
12 ストッパ膜
13 層間絶縁膜
14 下部電極
15 容量絶縁膜
16 上部電極
17 サポート膜
18 充填膜
19 接着層
20 プレート電極
21 層間絶縁膜
22 コンタクトプラグ
23 配線
24 コンタクトプラグ
25 マスク膜
26 層間絶縁膜
27 シリンダーホール
100 半導体装置(DRAM)
Claims (15)
- 半導体基板と、
半導体基板上に形成された下部電極と、
前記下部電極上に形成された容量絶縁膜と、
前記容量絶縁膜上に形成された上部電極と、
前記上部電極の表面に形成された表面改質層と、
前記表面改質層上に形成された充填膜を有することを特徴とする半導体装置。 - 前記表面改質層は、前記充填膜の膜厚均一性を向上させることを特徴とする請求項1に記載の半導体装置。
- 前記下部電極、前記容量絶縁膜及び前記上部電極とでキャパシタを構成し、
隣接するキャパシタ間に生にじる空隙を埋めるように前記充填膜が形成されることを特徴とする請求項1又は2に記載の半導体装置。 - 前記上部電極は、10nm以下の膜厚を有することを特徴とする請求項1から3のいずれか1項に記載の半導体装置。
- 前記上部電極の表面には、前記表面改質層を構成するSi−H分子核が均一に形成されていることを特徴とする請求項1から4のいずれか1項に記載の半導体装置。
- 前記充填膜は、前記Si−H分子核を起点として形成されることを特徴とする請求項5に記載の半導体装置。
- 前記充填膜は、ボロンドープシリコンゲルマニウム膜であることを特徴とする請求項1から6のいずれか1項に記載の半導体装置。
- 半導体基板上に下部電極を形成し、
前記下部電極上に容量絶縁膜を形成し、
前記容量絶縁膜上に上部電極を形成し、
前記上部電極の表面に表面改質層を形成し、
前記表面改質層上に充填膜を形成することを特徴とする半導体装置の製造方法。 - 前記表面改質層は、前記充填膜の膜厚均一性を向上させるために形成されることを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記下部電極、前記容量絶縁膜及び前記上部電極とでキャパシタを構成し、
隣接するキャパシタ間に生にじる空隙を埋めるように前記充填膜が形成されることを特徴とする請求項8又は9に記載の半導体装置の製造方法。 - 前記上部電極は、10nm以下の膜厚で形成されることを特徴とする請求項8から10のいずれか1項に記載の半導体装置の製造方法。
- 前記表面改質層は、モノシラン(SiH4 )の熱分解生成物(SiH2)で形成され、
この熱分解生成物(SiH2)を前記上部電極の表面に吸着させることにより、前記上部電極の表面改質を行なうことを特徴とする請求項8から11のいずれか1項に記載の半導体装置の製造方法。 - 前記上部電極の表面には、前記表面改質層を構成するSi−H分子核が均一に形成されていることを特徴とする請求項12に記載の半導体装置の製造方法。
- 前記充填膜は、前記Si−H分子核を起点として形成され、これにより前記充填膜の膜厚均一性が向上することを特徴とする請求項13に記載の半導体装置の製造方法。
- 前記充填膜は、500℃以下の低温で形成可能なボロンドープシリコンゲルマニウム膜であることを特徴とする請求項8から14のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011231357A JP2013089889A (ja) | 2011-10-21 | 2011-10-21 | 半導体装置及びその製造方法 |
US13/610,032 US20130102131A1 (en) | 2011-10-21 | 2012-09-11 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011231357A JP2013089889A (ja) | 2011-10-21 | 2011-10-21 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013089889A true JP2013089889A (ja) | 2013-05-13 |
Family
ID=48136301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011231357A Pending JP2013089889A (ja) | 2011-10-21 | 2011-10-21 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20130102131A1 (ja) |
JP (1) | JP2013089889A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017183551A (ja) * | 2016-03-30 | 2017-10-05 | 東京エレクトロン株式会社 | ボロンドープシリコンゲルマニウム膜の形成方法および形成装置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104425449B (zh) * | 2013-08-20 | 2018-02-16 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔及其形成方法 |
US10559569B2 (en) | 2016-12-21 | 2020-02-11 | SK Hynix Inc. | Semiconductor device and method for fabricating the same |
CN109427687B (zh) * | 2017-09-04 | 2021-02-09 | 联华电子股份有限公司 | 半导体元件的制作方法 |
CN107968044B (zh) * | 2017-12-19 | 2024-02-09 | 长鑫存储技术有限公司 | 电容器阵列结构、半导体存储器及制备方法 |
CN108155152B (zh) * | 2017-12-19 | 2019-09-06 | 长鑫存储技术有限公司 | 导体结构、电容器阵列结构及制备方法 |
CN111025845B (zh) * | 2018-10-09 | 2024-03-29 | 长鑫存储技术有限公司 | 掩膜板和电容器阵列、半导体器件及其制备方法 |
CN113991017A (zh) * | 2021-09-18 | 2022-01-28 | 长鑫存储技术有限公司 | 一种电容器阵列结构、及其制造方法及半导体存储器件 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004320022A (ja) * | 2003-04-14 | 2004-11-11 | Samsung Electronics Co Ltd | 半導体素子のキャパシタ及びその製造方法 |
US20070066015A1 (en) * | 2005-09-21 | 2007-03-22 | Samsung Electronics Co., Ltd. | Capacitor, method of forming the same, semiconductor device having the capacitor and method of manufacturing the same |
US20110117718A1 (en) * | 2009-11-19 | 2011-05-19 | Elpida Memory, Inc. | Method of forming semiconductor device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7135391B2 (en) * | 2004-05-21 | 2006-11-14 | International Business Machines Corporation | Polycrystalline SiGe junctions for advanced devices |
KR100712502B1 (ko) * | 2004-11-30 | 2007-05-02 | 삼성전자주식회사 | 금속-유전막-금속 캐패시터 및 그 제조방법 |
US7682940B2 (en) * | 2004-12-01 | 2010-03-23 | Applied Materials, Inc. | Use of Cl2 and/or HCl during silicon epitaxial film formation |
-
2011
- 2011-10-21 JP JP2011231357A patent/JP2013089889A/ja active Pending
-
2012
- 2012-09-11 US US13/610,032 patent/US20130102131A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004320022A (ja) * | 2003-04-14 | 2004-11-11 | Samsung Electronics Co Ltd | 半導体素子のキャパシタ及びその製造方法 |
US20040259308A1 (en) * | 2003-04-14 | 2004-12-23 | Chung Eun-Ae | Capacitors of semiconductor devices including silicon-germanium and metallic electrodes and methods of fabricating the same |
US20070066015A1 (en) * | 2005-09-21 | 2007-03-22 | Samsung Electronics Co., Ltd. | Capacitor, method of forming the same, semiconductor device having the capacitor and method of manufacturing the same |
US20110117718A1 (en) * | 2009-11-19 | 2011-05-19 | Elpida Memory, Inc. | Method of forming semiconductor device |
JP2011108927A (ja) * | 2009-11-19 | 2011-06-02 | Elpida Memory Inc | 半導体装置の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017183551A (ja) * | 2016-03-30 | 2017-10-05 | 東京エレクトロン株式会社 | ボロンドープシリコンゲルマニウム膜の形成方法および形成装置 |
KR20170113275A (ko) | 2016-03-30 | 2017-10-12 | 도쿄엘렉트론가부시키가이샤 | 붕소 도프 실리콘 게르마늄막의 형성 방법 및 형성 장치, 및 기억 매체 |
US10529721B2 (en) | 2016-03-30 | 2020-01-07 | Tokyo Electron Limited | Method and apparatus for forming boron-doped silicon germanium film, and storage medium |
Also Published As
Publication number | Publication date |
---|---|
US20130102131A1 (en) | 2013-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013089889A (ja) | 半導体装置及びその製造方法 | |
KR101831936B1 (ko) | 박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 | |
US9054037B2 (en) | Method of fabricating semiconductor device | |
JP2636755B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20050208778A1 (en) | Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells | |
JP2010251654A (ja) | 成膜方法および半導体装置の製造方法 | |
TWI310603B (en) | Method for fabricating capacitor in semiconductor device | |
WO2014123084A1 (ja) | 半導体装置およびその製造方法 | |
KR101721036B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JP2006161163A (ja) | チタン窒化膜形成方法及びそのチタン窒化膜を利用した金属−絶縁体−金属キャパシタの下部電極形成方法 | |
KR20170075975A (ko) | 커패시터를 포함하는 반도체 장치 및 이의 제조 방법 | |
US8710624B2 (en) | Semiconductor device | |
JP2008193078A (ja) | 半導体素子の配線構造及びこれの形成方法 | |
JP2014038960A (ja) | 半導体装置及びその製造方法 | |
JP2007141904A (ja) | キャパシタおよびその製造方法 | |
JP2008112826A (ja) | 半導体装置の製造方法 | |
JP4053226B2 (ja) | 半導体集積回路装置およびその製造方法 | |
WO2023134308A1 (zh) | 一种半导体器件及其制备方法 | |
US20080054400A1 (en) | Capacitor and method of manufacturing the same | |
TW202121668A (zh) | 半導體裝置 | |
WO2022016985A1 (zh) | 埋入式栅极及其制作方法 | |
US8361860B2 (en) | Method of manufacturing semiconductor device | |
CN112018041A (zh) | 电容器及其制备方法 | |
JP2013232490A (ja) | 半導体装置及びその製造方法 | |
KR20030011684A (ko) | 반도체 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141008 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20150327 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150401 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150616 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150825 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160405 |