JP2008112826A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008112826A
JP2008112826A JP2006294173A JP2006294173A JP2008112826A JP 2008112826 A JP2008112826 A JP 2008112826A JP 2006294173 A JP2006294173 A JP 2006294173A JP 2006294173 A JP2006294173 A JP 2006294173A JP 2008112826 A JP2008112826 A JP 2008112826A
Authority
JP
Japan
Prior art keywords
film
insulating film
silicon nitride
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006294173A
Other languages
English (en)
Inventor
Toshiyuki Hirota
俊幸 廣田
Motoyuki Kono
基之 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006294173A priority Critical patent/JP2008112826A/ja
Priority to US11/924,177 priority patent/US20080102623A1/en
Publication of JP2008112826A publication Critical patent/JP2008112826A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】Ｗ層で形成されたビット線等の配線の上に、シリコン酸化膜による層間絶縁膜を生成する際、Ｗ層の配線の上に酸化防止膜として窒化シリコン膜を形成する場合、配線抵抗の増加の原因となるＷＮ層の形成を抑制することにより、従来例に比較して歩留まりを向上させる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、半導体基板上に絶縁膜を形成する絶縁膜形成工程と、第１の絶縁膜の上にタングステン膜を有する配線パターンを形成する配線パターン形成工程と、ジクロルシランとプラズマにてラジカル化されたアンモニアとを用いたＡＬＤ法にて堆積される窒化シリコン膜により、前記配線パターンの露出部を被覆する配線パターン被覆工程と、層間絶縁膜を形成する層間絶縁膜形成工程とを有する。
【選択図】図１

Description

本発明は、半導体装置の製造方法に係わり、特に低抵抗の金属配線を形成する工程を含む半導体装置の製造方法に関する。
半導体装置において、耐熱性が必要となる部分の配線として、従来から高融点金属であるＷ（タングステン）が一般的に用いられている。
また、多層配線構造を有する半導体装置では、各層の配線間を電気的に絶縁する層間絶縁膜が形成されているが、この層間絶縁膜にはＣＶＤ（Chemical Vapor Deposition）法により形成される酸化シリコン膜が用いられている。
上記Ｗは、酸化シリコン膜形成時の、酸素雰囲気の環境下において、容易に酸化され、Ｗに比較して大幅に抵抗率の高いＷＯx（酸化タングステン）が形成される。その結果、配線の抵抗が上昇するとともに、堆積膨張による密着性悪化などの問題が発生する。
上述した問題を回避するため、Ｗ配線の上に直接酸化シリコン膜を形成するのではなく、Ｗ層が露出している部分を窒化シリコン膜で被覆し、この窒化シリコン膜を酸化防止膜として機能させ、その上に酸化シリコン膜をＣＶＤ法により形成する方法が用いられている（例えば、特許文献１参照）。
上述した酸化防止膜としての窒化シリコン膜の形成には、ジクロルシラン（ＳiＨ2Ｃl2）とアンモニア（ＮＨ3）を原料ガスとし、６３０℃〜６８０℃の温度範囲で成膜する低圧ＣＶＤ法が用いられる。
以下、ＤＲＡＭ（Dynamic Random Access Memory）のビット配線にＷを用い、そのビット配線間に容量コンタクトプラグを形成する従来技術について、図１３から図１６を用いて説明する。
まず、 図１３に示すように、層間絶縁膜２０１を開孔して、例えば、下部に形成されたＭＯＳトランジスタの拡散層に接続されるコンタクトプラグ２０２を形成する。
次に、全面に層間絶縁膜２０３を形成し、その上にＷ膜２０４、およびＷ膜加工時のハードマスクとなる窒化シリコン膜２０５をプラズマＣＶＤ法により積層形成する。
次に、図１４に示すように、フォトリソグラフィとドライエッチング法を用い、ホトレジストをマスクとして、窒化シリコン膜２０５をエッチングする。その後、ホトレジストを除去し、窒化シリコン膜２０５をマスクとして、Ｗ膜２０４をエッチングし、ビット配線を形成する。
次に、図１５に示すように、６３０℃〜６８０℃の温度下にて、ジクロルシラン及びアンモニアを原料ガスとする低圧ＣＶＤ法により、窒化シリコン膜２０６を酸化防止膜として形成する。
次に、図１６に示すように、ＨＤＰ（High Density Plasma）−ＣＶＤ法を用いて、全面に酸化シリコン膜からなる層間絶縁膜２０７を形成する。
このとき、Ｗ膜２０４からなるビット配線は、窒化シリコン膜２０６の酸化防止膜にて被覆されているため、層間絶縁膜２０７形成時の酸化雰囲気に直接にさらされることがないため、ＷＯxとなる反応を抑制することができ、ビット線の抵抗値の上昇を防止する。
この後、ＣＭＰ（Chemical Mechanical Polishing）法により、上記層間絶縁膜２０７を平坦化し、フォトトリソグラフィとドライエッチング法により、層間絶縁膜２０７に容量コンタクトホールを形成してコンタクトプラグ２０２の表面を露出させ、容量コンタクトプラグ２０８を形成する。
特許文献１には、プラズマ窒化法やランプ加熱による熱窒化法を用いて、Ｗ膜の表面に窒化Ｗ膜を形成し、その窒化Ｗ膜を酸化防止膜とする半導体装置の製造方法が開示されている。また、特許文献２にはジクロルシランとアンモニアを交互に供給するＡＬＤ（Atomic Layer Deposition）法により窒化シリコン膜を形成する方法が開示されている。
特開平０３−１４７３２８号公報 特開２００２−３５３３３４号公報
発明者はＷ膜からなるビット配線の抵抗を低減する方法を探索する実験検討において、ＷＯxのみならず、従来技術で述べた酸化防止膜として用いる窒化シリコン膜自体も抵抗増大に大きく寄与している新たな知見を得た。以下、その検討内容について説明する。
実験検討の一環として、Ｗ膜２０４の配線幅と、配線抵抗との対応関係を調べた。その結果、配線幅を縮小した時の配線抵抗は、幅の広い領域における配線抵抗の外挿値には一致しない。すなわち、幅を縮小した場合の実際の配線抵抗は、配線幅の縮小に比例した抵抗増加に比較し、より高い抵抗増加を示し、単純な一次関数における比例関係と一致しないことが明らかとなった。
この比例関係と、実際の測定値とにおける抵抗値の乖離は、Ｗ層２０４の配線幅が狭くなるに従って顕著となり、配線幅８０ｎｍでは１０％、配線幅６０ｎｍでは１５％、配線幅４０ｎｍでは２４％、配線幅２５ｎｍでは４６％程度、高い値となっていた。
この原因を明らかにするために、Ｗ膜２０４からなるビット配線を、ジクロルシランおよびアンモニアを原料ガスとし、温度６５０℃の低圧ＣＶＤ法により形成する、厚さ１０ｎｍの窒化シリコン膜からなる酸化防止膜で被覆し、その断面を、ＴＥＭ（Transmission Electron Microscopy）及びＥＥＬＳ（Energy-Loss Spectroscopy）により分析した。
この結果、図１７に示すように、Ｗ膜２０４と窒化シリコン膜２０６との界面に３〜４ｎｍの窒化Ｗ膜２０９が形成されることが確認された。この窒化Ｗ膜２０９は導体であるが、Ｗに比較すると約１０倍、高い抵抗値を示し、配線全体の抵抗の増加を招くこととなる。
上述したことから、Ｗ膜２０４は、６５０℃の低圧ＣＶＤ法を用いた窒化シリコン膜の成膜時、原料ガスとして用いるアンモニアと反応することによって窒化されていると考えられる。
実験の結果から、５５０℃以下であれば、Ｗ膜がアンモニア雰囲気に曝されても、その表面が窒化されないことが確認された。
しかしながら、従来から用いられている、ジクロルシラン及びアンモニアを用いた低圧ＣＶＤ法では、５５０℃以下で反応させることは困難で、半導体製造工程における窒化シリコン膜の成膜法として用いることはできない。
また、特許文献２に開示されている、ジクロルシランとアンモニアとを交互に供給し、下地表面のみに成膜させるＡＬＤ法による窒化シリコン膜の形成を試みたが、５５０℃では、ほとんど反応せず、十分な成膜速度が得られないことがわかった。
また、窒化シリコン膜の成膜を低温でも可能なプラズマＣＶＤ法を用いて行なった場合、配線の段差にてオーバーハング状態となり、層間絶縁膜２０７を形成しているときに、Ｗ膜２０４の隣接するパターン間にボイドが発生した。図１６において、上記ボイドにより、図面に対して奥行き方向に隣接するコンタクトプラグ２０７同士がショートし、歩留まりが悪化する問題が発生した。
本発明は、このような事情に鑑みてなされたもので、Ｗ膜で形成されたビット配線の上に、酸化防止膜として窒化シリコン膜を形成する場合、配線抵抗の増加の原因となる窒化Ｗ膜の形成を抑制することにより、従来例に比較して歩留まりを向上させる半導体装置の製造方法を提供することを目的とする。
本発明の半導体装置の製造方法は、半導体基板上に絶縁膜を形成する絶縁膜形成工程と、該第１の絶縁膜の上にタングステン膜を有する配線パターンを形成する配線パターン形成工程と、ジクロルシランとプラズマにてラジカル化されたアンモニアとを用いたＡＬＤ法にて堆積される窒化シリコン膜により、前記配線パターンを被覆する配線パターン被覆工程とを有することを特徴とする。
本発明の半導体装置の製造方法は、前記窒化シリコン膜が前記配線パターンの露出された側壁の酸化防止膜として形成されることを特徴とする。
本発明の半導体装置の製造方法は、前記配線パターンがタングステン膜及び不純物が導入された多結晶シリコンとを有するポリメタル構造であることを特徴とする。
本発明の半導体装置の製造方法は、前記配線パターン被覆工程におけるＡＬＤ処理を、５００℃〜５５０℃の範囲で行うことを特徴とする。
本発明の半導体装置の製造方法は、前記配線パターン被覆工程におけるＡＬＤ処理を、Ｎ2によるパージを行い、ジクロルシランを供給し、Ｎ2によるパージを行い、プラズマアシストによりラジカル化されたアンモニアを供給する工程を１サイクルとし、複数サイクルにより窒化シリコン膜を堆積させることを特徴とする。
以上説明したように、本発明によれば、幅が８０ｎｍ以下の、Ｗ膜からなる微細配線を形成した後、酸化シリコン膜による層間絶縁膜を形成する前に、窒化Ｗ膜が形成されない５００℃〜５５０℃の範囲にて、プラズマアシストによりプラズマ化されたアンモニアを用いてＡＬＤ法による窒化シリコン膜を酸化防止膜として形成することにより、配線抵抗を増加させることを防止することができ、従来に比較して低い配線抵抗を有するＷ膜からなる配線を形成することができる。
これにより、本願発明によって、配線抵抗の増加を抑制することができるため、従来に比較して高い製品歩留まりを達成することができる。
＜第１の実施形態＞
以下、本発明の第１の実施形態による半導体装置を図面を参照して説明する。図１は同実施形態の断面構造を示す概念図である。
この図において、半導体基板１は所定濃度の不純物、例えばｐ型（ボロン等）の不純物が導入された半導体、例えばシリコンにて形成されている。
素子分離領域２は、上記半導体基板１の表面にＳＴＩ（Shallow Trench Isolation）法により、トランジスタ形成領域以外の部分に形成され、トランジスタ（選択用トランジスタ）を絶縁分離する。
図に示したトランジスタ形成領域において、半導体基板１表面に、例えば熱酸化法などにより、シリコン酸化膜からなるゲート絶縁膜（図示しない）が形成されている。
このゲート絶縁膜の上にゲート電極３０が、例えば多結晶シリコン膜３１と金属膜３２との多層膜により形成されており、多結晶シリコン膜３１はＣＶＤ法での成膜時に不純物を導入させて形成するドープト多結晶シリコン膜を用いることができる。金属膜３２はタングステン（Ｗ）や、タングステンシリサイド（ＷＳi）などの高融点金属を用いることができる。
上記ゲート電極３０の上に、カバー膜２０が窒化シリコン膜等により形成され、ゲート電極３０の側壁には窒化シリコン膜などの絶縁膜によるサイドウォール２１が形成されている。
上記ゲート電極３０の一端の半導体基板１表面にソースの拡散層３ｂが形成され、ゲート電極３０の他端の半導体基板１表面にドレインの拡散層３ａが形成されている。
上記絶縁膜２０及びサイドウォール２１により自己整合的に形成された各コンタクトホールに、ソース及びドレインの拡散層と接続されたコンタクトプラグ１０２が、所定の不純物濃度の多結晶シリコン膜にて形成されている。
コンタクトプラグ１０２各々の間に形成される溝部には第１の層間絶縁膜１０１が形成されている。すなわち、コンタクトプラグ１０２各々は、上記第１の層間絶縁膜１０１により、それぞれ隣接する他のコンタクトプラグ１０２と電気的に絶縁されている。
コンタクトプラグ１０２の上及び第１の層間絶縁膜１０１の上には、全面的に第２の層間絶縁膜１０３、窒化シリコン膜（Ｓi3Ｎ4）１０６及び第３の層間絶縁膜１０７が形成されている。
また、ドレインの拡散層３ａに接続されたコンタクトプラグ１０２上面が露出するよう、第２の層間絶縁膜１０３を貫通させて、コンタクト穴が形成されている。
このコンタクト穴内に、Ｔi／ＴiＮ／Ｗの各金属膜からなるビット線コンタクトプラグ８が形成されている。
上記ビット線コンタクトプラグ８の表面に、Ｗ膜の金属膜からなるビット線１０４及び窒化シリコン膜１０５が形成されている。すなわち、ビット線１０４は、コンタクトプラグ１０２及びビット線コンタクトプラグ８を介して、ＭＯＳトランジスタのドレインの拡散層３ａと接続されている。このビット線１０４の側壁には、サイドウォールとして上記窒化シリコン膜１０６が形成されている。
また、ＭＯＳトランジスタのソースの拡散層３ｂに接続されたコンタクトプラグ１０２上面が露出するよう、第２の層間絶縁膜１０３及び第３の層間絶縁膜１０７を貫通させて、容量コンタクトホール１２が形成されている。
上記容量コンタクトホール１２内には、Ｐ（燐）が不純物として導入された多結晶シリコンからなる容量コンタクトプラグ１０８が形成されている。
全面に対して酸化膜１５及びストッパー窒化シリコン膜１４からなる第４の層間絶縁膜１６が形成されており、上記容量コンタクトプラグ１３の直上に、キャパシタのコアとなるキャパシタ用シリンダ１７が形成されている。
このキャパシタ用シリンダ１７の底面及び側壁に、下部電極２４と、この下部電極２４の上の容量絶縁膜を介して形成された上部電極２６が形成されている。上部電極２６は、例えばＴiＮ膜及びＷ層の複合層により構成されている。
次に、本発明の一実施形態によるダイナミックランダムアクセスメモリ（以下ＤＲＡＭ）のビット線１０４にＷ膜を用い、そのビット線１０４間に容量コンタクトプラグ１０８を形成する場合のプロセスについて、図２から図５を用いて説明する。この図２から図５は同実施形態の製造方法を説明するための、各製造工程における半導体装置の断面構造を示す概念図である。
まず、図１に示すＭＯＳトランジスタにおける各構成、すなわち半導体基板１上に素子分離領域２と、ゲート電極３０と、ソースの拡散層３ｂと、ドレインの拡散層３ａと、サイドウォール２１と、層間絶縁膜２０とを形成する。
そして、図２に示すように、上記ＭＯＳトランジスタ全面に、シリコン酸化膜からなる第１の層間絶縁膜１０１をプラズマＣＶＤ（Chemical Vapor Deposition）法により４５０ｎｍの厚さに形成し、リフロー処理の後に、ＣＭＰ（Chemical Mechanical Polishing）法により表面を平坦化する。
次に、平坦化した上記第１の層間絶縁膜１０１の上にホトレジストを塗布し、フォトリソグラフィにより、コンタクトプラグ１０２の開口部のレジストパターンを形成し、このレジストパターンをマスクとして、異方性エッチングを行い、コンタクトプラグ１０２のコンタクトホールを形成する。
そして、レジストパターンを除去した後、ＣＶＤ法により、全面に不純物が導入された多結晶シリコンを、上記コンタクトホールが多結晶シリコンにより充填される厚さに堆積させる。この多結晶シリコンは、１．０×１０２０〜４．５×１０２０atoms／cm３の不純物濃度とする。
そして、塩素系プラズマガスを用いたドライエッチングによるエッチバックの後、ＣＭＰ法により平坦化処理を行い、第１の層間絶縁膜１０１の上のシリコン膜を除去し、上記コンタクトホール内に充填された多結晶シリコンを残すことにより、コンタクトプラグ１０２を形成する。このンタクトプラグ１０２は、図１におけるタングステン膜からなるビット線１０４の配線パターンと拡散層３ａとを接続、または容量コンタクトプラグ１０８と拡散層３ｂとを接続するよう形成される。また、図１におけるビット線コンタクトプラグ８は、図示されていないが、フォトリソグラフィと異方性エッチングとにより、第２の層間絶縁膜１０３にコンタクトホールが形成され、全面にＴi／ＴiＮ／Ｗからなる多層金属膜をＣＶＤ法により順次成膜された後、ＣＭＰ処理により平坦化して形成される。
次に、プラズマＣＶＤ法により、全面に酸化シリコン膜からなる第２の層間絶縁膜１０３を２００ｎｍの厚さに堆積させ、この第２の層間絶縁膜１０３の上に、ビット線１０４を形成するため、スパッタリング法により５０ｎｍの厚さのＷ膜１０４Ｆを堆積させる。このとき、このＷ膜１０４Ｆと第２の層間絶縁膜１０３との間に、窒化タングステン膜や窒化チタン膜を、５ｎｍ〜１０ｎｍの厚さにて堆積させ、密着層として介挿するよう形成してもよい。
そして、上記Ｗ膜１０４Ｆの上に、このビット線１０４をパターニングする際のハードマスクとして、プラズマＣＶＤ法により窒化シリコン膜１０５を堆積させる。
この窒化シリコン膜１０５の上にホトレジストを塗布し、フォトリソグラフィにより、堆積させたＷ膜１０４Ｆからビット線１０４を形成するレジストパターンを形成し、このレジストパターンをマスクとして、異方性エッチングなどにより窒化シリコン膜１０５をエッチングしてビット線パターン形状とする。
次に、ホトレジストを除去し、図３に示すように、上記窒化シリコン膜１０５のパターンをハードマスクとして、異方性エッチングを行い、ビット線１０４のパターンとして、Ｗ膜１０４Ｆを２５ｎｍの幅のパターンに加工する。このとき、ビット線１０４の側壁、すなわちＷ膜が露出されることとなる。
そして、図４に示すように、後に第３の層間絶縁膜１０７を形成する際の酸化防止膜として（特に、ビット線１０４における側壁に露出されたＷ膜の酸化防止膜として）、ジクロルシラン及びアンモニアを材料ガスとして、プラズマアシストＡＬＤ法によりＳi3Ｎ4を堆積させ、窒化シリコン膜１０６を全面に形成する。これにより、ビット線１０４のＷ膜が露出された側面を、酸化防止膜の窒化シリコン膜１０６により被覆することとなる。
詳細に説明すると、縦型バッチ式のプラズマアシストＡＬＤ装置を用い、５００℃〜５５０℃の温度により、ジクロルシランと、プラズマによりラジカル化したアンモニアとを、窒素によるパージステップを介挿して、上記プラズマアシストＡＬＤ装置の反応室（チャンバ）内に、交互に供給して窒化シリコン膜１０６を堆積する。すなわち、窒素によるパージを７秒→ジクロルシランを１２０SCCMにて７秒供給→窒素によるパージを７秒→プラズマアシストアンモニアを６０００SCCMにて９秒供給を、１サイクル（トータル３０秒間」）として行い、複数サイクルにより所定の厚さの窒化シリコン膜１０６を堆積させる。
上述した膜生成処理において、１サイクルにて０．０８ｎｍの厚さに堆積させることが可能であり、３０秒にて１サイクルを実行した場合、実効成長速度は０．１６ｎｍ／ｍｉｎであった。
本実施形態におけるタングステンの酸化保護膜としての窒化シリコン膜１０６は、量産レベルにて１０ｎｍの厚さにて形成することを狙い、表面積の大きな製品のローディング効果を考慮し、膜厚モニタ用のウェハにおける厚さを１２ｎｍ（１５０サイクル）として成膜するよう設定した。
この窒化シリコン膜１０６の成膜の際、すでに述べたように、実験結果から明らかなように、５５０℃以下の温度環境下であれば、ビット線１０４の側壁のＷ膜がアンモニア雰囲気に曝されても、その表面が窒化されないため、ビット線１０４の配線パターンの配線抵抗が上昇することはない。ここで、ビット線１０４の断面をＴＥＭとＥＥＬＳとにて観察したが、ビット線１０４の側壁の露出されたＷ膜及び窒化シリコン膜１０６の界面において、ＷＮ膜はほとんど確認できなかった。
また、プラズマアシストＡＬＤ装置にて窒化シリコン膜１０６を堆積させるため、ビット線１０４におけるＷ膜が露出された側面に対しても、良好なカバレジによって窒化シリコン膜１０５が堆積される。
そして、図５に示すように、上記窒化シリコン膜１０６の上に、ＨＤＰ−ＣＶＤにより、第３の層間絶縁膜１１となるシリコン酸化膜を全面に成膜した後、ＣＭＰ法により平坦化を行う。
この第３の層間絶縁膜１０７を成膜する際、酸化防止膜である窒化シリコン膜１０６により、ビット線１０４におけるＷ膜が露出された側面が酸化雰囲気から保護されているため、ビット線１０４における露出されたＷ膜の酸化が防止される。このため、第３の層間絶縁膜１０７の堆積の際に、ビット線１０４の配線パターンの配線抵抗が上昇することがなくなる。
次に、上記第３の層間絶縁膜１０７を平坦化した後、ホトレジストを塗布し、フォトリソグラフィにより、第３の層間絶縁膜１０７におけるコンタクトプラグ１０８の上部に形成されるコンタクトホールの加工に用いるレジストパターンを形成する。そして、このレジストパターンをマスクとして、第３の層間絶縁膜に対して異方性エッチングを行い、コンタクトプラグ１０８の上面が露出する容量コンタクトホール１２を形成する。
そして、不純物が導入された多結晶シリコンをＣＶＤ法により、上記容量コンタクトホール１２がこの多結晶シリコンにより充填される厚さに全面に堆積させる。
この堆積の後、塩素系プラズマガスを用いたドライエッチングによるエッチバックの後、ＣＭＰ処理により、第３の層間絶縁膜１０１の上の多結晶シリコンを除去し、容量コンタクトホール１２内に多結晶シリコンを残すことにより、容量コンタクトプラグ１０８を形成する。
上記容量コンタクトプラグ１０８を形成後、後述するキャパシタを形成するキャパシタ用シリンダ１７を形成する際の酸化膜エッチングストッパーとして、全面にＬＰ（Low Pressure-Chemical Vapor Deposition）−ＣＶＤ法により、ストッパー窒化シリコン膜１４を形成した後、プラズマＣＶＤにより、全面にシリンダ型のキャパシタが形成されるキャパシタ用シリンダのコアとなる、シリコン酸化膜からなる酸化膜１５を３０００ｎｍの厚さに形成する。この順次形成されたストッパー窒化シリコン膜１４と酸化膜１５とを第４の層間絶縁膜１６とする。
そして、ホトレジストを塗布し、フォトリソグラフィにより、キャパシタを形成するキャパシタ用シリンダ、すなわちシリンダホールを加工するためのレジストパターンを形成する。
その後、このレジストパターンをマスクとして異方性エッチングを行い、上記第４の層間絶縁膜１６を貫通し、コンタクトプラグ１０８の上のストッパー窒化シリコン膜１４までのシリンダホールであるキャパシタ用シリンダ１７を形成する。
上記キャパシタ用シリンダ１７を形成するレジストパターンを除去した後、露出した上記ストッパー窒化シリコン膜１４を異方性エッチングなどによりエッチングし、コンタクトプラグ１０８の上面を露出させ、第４の層間絶縁膜１６を貫通するキャパシタ用シリンダ１７を形成する。
次に、シリンダキャパシタの下部電極となるアモルファスシリコン膜１８を形成するが、その形成前に、コンタクトプラグ１０８との界面における抵抗の上昇を抑制するため、ストッパー窒化シリコン膜１４をエッチングした後のコンタクトプラグ１０８の露出面に対し、フッ酸が含まれた溶液によりウェット前処理を行い、コンタクトプラグ１０８の露出面に形成された自然酸化膜の除去を行う。
そして、上記自然酸化膜を除去した後、キャパシタ用シリンダ１７の側面、底面を含む全面に下部電極となる導電膜２４を形成する。ここで、例えば、全面にチタン及び窒化チタンをＣＶＤ法により順次成膜させ、ＴiＮ／Ｔiの２層膜として３０ｎｍの厚さに堆積させる。
次に、ホトレジストを塗布し、キャパシタ用シリンダ１７内のみホトレジストを残存させた後、キャパシタ用シリンダ１７以外、すなわち第４の層間絶縁膜１５表面のＴiＮ／Ｔiからなる導電膜２４をエッチングにより除去する。その後、ホトレジストの除去を行い、導電膜２４によるキャパシタの下部電極を形成する。
次に、この導電膜２４の表面をＮ2雰囲気中において熱処理することにより窒化し、キャパシタ絶縁膜２５となる酸化タンタル膜を酸化する際、導電膜２４の酸化を抑制するストッパーとする。
そして、下部電極２４上に容量絶縁膜（すなわち誘電膜）となるキャパシタ絶縁膜２５を、ペンタエトキシタンタルを原料とし、酸化剤に酸素を用いたＣＶＤ法により厚さ８ｎｍの酸化タンタル膜を形成する。さらに、このキャパシタ絶縁膜を２５において、酸化タンタル膜の絶縁性を向上させるために、７５０℃の酸化性雰囲気にて熱処理する。
その後、上部電極となる導電層２６、例えば、窒化チタン膜及びタングステン膜の積層をＣＶＤ法により、順次形成する。
上述したプロセスにおいて、容量絶縁膜として、上記酸化タンタル膜に限らず、酸化アルミニウム膜、酸化ハフニウム膜、酸化ジルコニウム膜などの金属酸化物を単層または積層して用いることができる。
上述したプロセスにおいて、ビット線１０４の配線パターンは、酸化保護膜の窒化膜の形成に従来のＬＰ−ＣＶＤ法（処理温度６３０℃、露出されたＷ膜に窒化膜が形成される）を用いた場合に比較し、ビット線１０４におけると出されたＷ膜の窒化が抑制されるため、配線抵抗が３０％程度低減されることが実測により確認された。このビット線１０４の配線抵抗の低減により、製造された製品において、高速動作の製品として分類される量が増加する効果が得られた。
さらに、ビット線１０４間にボイドが発生するような形態悪化が起こることがなく、上記ビット線１０４間がショートする等の問題を生じることがなく、プロセスにおける歩留まりが従来のＬＰ−ＣＶＤ法を用いた場合に比較して同等以上の結果が得られた。
また、プラズマアシストＡＬＤ装置にてビット線１０４をカバーする窒化シリコン膜１０６を形成する際、４５０℃にて膜の形成処理を行ったが、結果的に、５００℃にて形成した場合に比較して、ビット線１０４の配線抵抗の低減が認められなかった。
一方、４５０℃にて堆積された窒化シリコン膜１０６は、５００℃にて形成されたものと比較すると膜質の悪化が、エッチングレートの向上として確認された。すなわち、コンタクトプラグ１０２とコンタクトプラグ１０８との界面を希釈ＨＦ（弗酸）にて洗浄する工程において、上記窒化シリコン膜１０６がエッチングされてしまい、ビット線１０４とコンタクトプラグ１０８とのショートが検出された。
したがって、プラズマアシストＡＬＤ装置にて酸化を抑制する酸化防止膜として窒化シリコン膜１０６を堆積させる際、処理温度を５００℃〜５５０℃にて行うことが好ましい。
＜第２の実施形態＞
第１の実施形態に示したＤＲＡＭのビット線だけでなく、ポリメタルゲート構成の図１に示すゲート電極３０（ワードライン）にタングステンを使用している場合にも同様に適用することができる。第２の実施形態による半導体装置の構造は、第１の実施形態と同様であり、第１の実施形態と異なるゲート電極３０の製造についてのみ説明する。
以下の第２の実施形態として、ＤＲＡＭにおけるゲート電極３０の形成法を、図６〜図１２を用いて説明する。図６〜図１２は、同実施形態の製造方法を説明する、各製造工程における半導体装置の断面構造を示す概念図である。
半導体基板１に素子分離膜（図示せず）を形成し他後、図６に示すように、シリコン酸化膜からなるゲート酸化膜３０２を酸素雰囲気中での熱酸化法により形成する。
このゲート酸化膜３０２の上に、モノシラン（ＳiＨ4）及びフォスヒン（ＰＨ3）を原料ガスとして、ＣＶＤ法によりＮ型の不純物が導入された多結晶シリコン膜３１を形成し、さらにこの多結晶シリコン膜３１の上にスパッタリングによりタングステン膜３２Ａを堆積させる。このとき、タングステン膜３２Ａと多結晶シリコン膜３１との間に密着層として窒化タングステン膜や窒化チタン膜のいずれか一方の金属膜または双方の複合膜を介挿させても良い。
そして、上記タングステン膜３２Ａの上に層間絶縁膜として窒化シリコン膜２０ＡをＣＶＤ法により形成する。
次に、上記窒化シリコン膜２０Ａの上にホトレジストを塗布し、フォトリソグラフィによりゲート電極を形成するレジストパターンを形成し、このレジストパターンをマスクとして、窒化シリコン膜２０Ａ及びタングステン膜３２Ａのエッチングを行い、図７に示すように、ゲート電極のパターンを形成する。このとき、タングステン膜３２Ａと多結晶シリコン膜３１との間に密着層として窒化タングステン膜や窒化チタン膜を介挿している場合、この密着層もエッチングしてパターニングを行う。
そして、図８に示すように、第１の実施形態にて用いたプラズマアシストＡＬＤ装置で窒化シリコン膜を堆積するプラズマアシストＡＬＤ法により、５００℃〜５５０℃の温度環境において、露出したタングステン膜３２Ａの露出した側壁をカバーする酸化膜保護層として、全面に窒化シリコン膜３０６を１１ｎｍの厚さにて形成する。
次に、上記窒化シリコン膜３０６を形成した後、異方性エッチングによりエッチバックを行い、この窒化シリコン膜３０６を、図９に示すように、窒化シリコン膜２０Ａ及びタングステン膜３２Ａの側壁にサイドウォールとして残す。
そして、窒化シリコン膜２０Ａ及びサイドウォールとなった窒化シリコン膜３０６をマスクとして、多結晶シリコン膜３１を異方性エッチングによりパターニングする。このとき、図９に示すように、多結晶シリコン３１の側壁は露出されるが、一方、タングステン膜３２Ａの側壁はサイドウォールとなった窒化シリコン膜３０６にて被覆され、酸化から保護されることとなる。
次に、多結晶シリコン３１の露出している側壁部分を２．０ｎｍの厚さに、酸素雰囲気中にて熱酸化してシリコン酸化膜を成長させ、すなわち多結晶シリコン３１の側壁部を選択的に酸化し、ソース及びドレイン３ａの拡散層（図示せず、図１の３ｂ及び３ａにそれぞれ対応）を形成するため、イオンインプランテーションにより半導体基板１に対して不純物の導入を行う。
そして、図１０に示すように、全面に対してプラズマＣＶＤにより窒化シリコン膜３０７を堆積させ、通常のドライエッチング、例えば異方性エッチングを用いてエッチバックし、ゲート部分の側壁を覆う、窒化シリコン膜３０７によるサイドウォールを形成する。
次に、図１１に示すように、全面に対しＬＰ−ＣＶＤ法により、窒化シリコン膜３０８を７ｎｍの厚さに堆積させた後、全面にＳＡ（Sub Atomospheric）−ＣＶＤ法により、Ｏ3（オゾン）、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）、ＴＢＥ（Trietyl Borate）及びＴＥＢ（Triethyl Phosphate）を含むガス系材料から第１の層間絶縁膜１０１を形成する。
そして、例えば、７５０℃の水蒸気雰囲気中における熱処理を行い、上記第１の層間絶縁膜１０１をリフローさせて濡れ性を向上させることにより各ゲート間を埋設する。
次に、図１２に示すように、ホトレジストを塗布し、フォトリソグラフィーによりコンタクトホール形成のレジストパターンを形成し、各拡散層３ａ及び３ｂに対してＳＡＣ（セルフアラインコンタクト）によるコンタクトホールを、各ゲート電極３０の間に形成する。
そして、全面に対し、第１の実施形態と同様に、不純物が導入された多結晶シリコンを堆積させ、エッチバックやＣＭＰ処理によりコンタクトプラグ１０２を形成する。
以降の、第２の層間絶縁膜１０３の形成を含め、その後の製造方法は、第１の実施形態と同様であるため、説明を省略する。
上述したようにワード線を形成した場合、窒化シリコン膜３０６を、従来のようにＬＰ−ＣＶＤを用いて６８０℃にて形成した場合に比較し、タングステン膜３２の配線幅が４５ｎｍの場合、ゲート電極３０（ワード線）の配線抵抗を１８％削減することができた。
本発明の第１の実施形態（及び第２の実施形態）による製造方法により作製した半導体装置の断面構造を示す概念図である。 第１の実施形態による半導体装置の製造方法を説明する、各工程における断面構造を示す概念図である。 第１の実施形態による半導体装置の製造方法を説明する、各工程における断面構造を示す概念図である。 第１の実施形態による半導体装置の製造方法を説明する、各工程における断面構造を示す概念図である。 第１の実施形態による半導体装置の製造方法を説明する、各工程における断面構造を示す概念図である。 第２の実施形態による半導体装置の製造方法を説明する、各工程における断面構造を示す概念図である。 第２の実施形態による半導体装置の製造方法を説明する、各工程における断面構造を示す概念図である。 第２の実施形態による半導体装置の製造方法を説明する、各工程における断面構造を示す概念図である。 第２の実施形態による半導体装置の製造方法を説明する、各工程における断面構造を示す概念図である。 第２の実施形態による半導体装置の製造方法を説明する、各工程における断面構造を示す概念図である。 第２の実施形態による半導体装置の製造方法を説明する、各工程における断面構造を示す概念図である。 第２の実施形態による半導体装置の製造方法を説明する、各工程における断面構造を示す概念図である。 従来の半導体の製造方法を説明する、各工程における断面構造を示す概念図である。 従来の半導体の製造方法を説明する、各工程における断面構造を示す概念図である。 従来の半導体の製造方法を説明する、各工程における断面構造を示す概念図である。 従来の半導体の製造方法を説明する、各工程における断面構造を示す概念図である。 従来の半導体の製造方法を説明する、各工程における断面構造を示す概念図である。
符号の説明
１…半導体基板
２…素子分離領域
３ａ，３ｂ…拡散層
８…ビット線コンタクトプラグ
１２…容量コンタクトホール
１４…ストッパー窒化シリコン膜
１５…酸化膜
１６…第４の層間絶縁膜
１７ …キャパシタ用シリンダ
２０…層間絶縁膜
２０Ａ，１０５，１０６，３０６，３０７，３０８…窒化シリコン膜
２１…サイドウォール
２４…下部電極
２５…キャパシタ絶縁膜
２６…上部電極
３０…ゲート電極
３１…多結晶シリコン膜
３２…金属膜
１０１…第１の層間絶縁膜
１０２…コンタクトプラグ
１０３…第２の層間絶縁膜
１０４…ビット線
１０７…第３の層間絶縁膜
１０８…容量コンタクトプラグ

Claims (5)

  1. 半導体基板上に絶縁膜を形成する絶縁膜形成工程と、
    該第１の絶縁膜の上にタングステン膜を有する配線パターンを形成する配線パターン形成工程と、
    ジクロルシランとプラズマにてラジカル化されたアンモニアとを用いたＡＬＤ法にて堆積される窒化シリコン膜により、前記配線パターンを被覆する配線パターン被覆工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記窒化シリコン膜が前記配線パターンの露出された側壁の酸化防止膜として形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記配線パターンがタングステン膜及び不純物が導入された多結晶シリコンとを有するポリメタル構造であることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記配線パターン被覆工程におけるＡＬＤ処理を、５００℃〜５５０℃の範囲で行うことを特徴とする請求項１から請求項３のいずれかに記載の半導体装置の製造方法。
  5. 前記配線パターン被覆工程におけるＡＬＤ処理を、Ｎ2によるパージを行い、ジクロルシランを供給し、Ｎ2によるパージを行い、プラズマアシストによりラジカル化されたアンモニアを供給する工程を１サイクルとし、複数サイクルにより窒化シリコン膜を堆積させることを特徴とする請求項１から請求項４のいずれかに記載の半導体装置の製造方法。
JP2006294173A 2006-10-30 2006-10-30 半導体装置の製造方法 Pending JP2008112826A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006294173A JP2008112826A (ja) 2006-10-30 2006-10-30 半導体装置の製造方法
US11/924,177 US20080102623A1 (en) 2006-10-30 2007-10-25 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006294173A JP2008112826A (ja) 2006-10-30 2006-10-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008112826A true JP2008112826A (ja) 2008-05-15

Family

ID=39330756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006294173A Pending JP2008112826A (ja) 2006-10-30 2006-10-30 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20080102623A1 (ja)
JP (1) JP2008112826A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251596A (ja) * 2009-04-17 2010-11-04 Toshiba Corp 半導体装置の製造方法
JP2012114340A (ja) * 2010-11-26 2012-06-14 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
JP2012253148A (ja) * 2011-06-01 2012-12-20 Toshiba Corp 半導体装置及びその製造方法
US9175395B2 (en) 2010-10-26 2015-11-03 Hitachi Kokusai Electric Inc. Substrate processing apparatus and semiconductor device manufacturing method
US9425075B2 (en) 2013-02-07 2016-08-23 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2018026555A (ja) * 2016-08-09 2018-02-15 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 堆積期間にわたる基板温度を変化させることによる界面反応の抑制

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283145A (ja) * 2009-06-04 2010-12-16 Sony Corp 固体撮像素子及びその製造方法、電子機器
JP2012142386A (ja) * 2010-12-28 2012-07-26 Elpida Memory Inc 窒化膜の形成方法
US20220130836A1 (en) * 2020-10-28 2022-04-28 Changxin Memory Technologies, Inc Semiconductor structure formation method and semiconductor structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6168987B1 (en) * 1996-04-09 2001-01-02 Vanguard International Semiconductor Corp. Method for fabricating crown-shaped capacitor structures
US6228780B1 (en) * 1999-05-26 2001-05-08 Taiwan Semiconductor Manufacturing Company Non-shrinkable passivation scheme for metal em improvement
US7939455B2 (en) * 2006-09-29 2011-05-10 Tokyo Electron Limited Method for forming strained silicon nitride films and a device containing such films

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251596A (ja) * 2009-04-17 2010-11-04 Toshiba Corp 半導体装置の製造方法
US9963785B2 (en) 2010-10-26 2018-05-08 Hitachi Kokusai Electric Inc. Substrate processing apparatus and semiconductor device manufacturing method
US9175395B2 (en) 2010-10-26 2015-11-03 Hitachi Kokusai Electric Inc. Substrate processing apparatus and semiconductor device manufacturing method
US9593422B2 (en) 2010-10-26 2017-03-14 Hitachi Kokusai Electric Inc. Substrate processing apparatus and semiconductor device manufacturing method
JP2012114340A (ja) * 2010-11-26 2012-06-14 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
JP2012253148A (ja) * 2011-06-01 2012-12-20 Toshiba Corp 半導体装置及びその製造方法
US8922018B2 (en) 2011-06-01 2014-12-30 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor device manufacturing method
US9425075B2 (en) 2013-02-07 2016-08-23 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2018026555A (ja) * 2016-08-09 2018-02-15 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 堆積期間にわたる基板温度を変化させることによる界面反応の抑制
KR20180018325A (ko) * 2016-08-09 2018-02-21 램 리써치 코포레이션 증착 내내 웨이퍼 온도를 가변함으로써 계면 반응들 억제
JP7170386B2 (ja) 2016-08-09 2022-11-14 ラム リサーチ コーポレーション 堆積期間にわたる基板温度を変化させることによる界面反応の抑制
KR102493002B1 (ko) 2016-08-09 2023-01-27 램 리써치 코포레이션 증착 내내 웨이퍼 온도를 가변함으로써 계면 반응들 억제
KR20230018507A (ko) * 2016-08-09 2023-02-07 램 리써치 코포레이션 증착 내내 웨이퍼 온도를 가변함으로써 계면 반응들 억제
KR102662595B1 (ko) 2016-08-09 2024-05-02 램 리써치 코포레이션 증착 내내 웨이퍼 온도를 가변함으로써 계면 반응들 억제

Also Published As

Publication number Publication date
US20080102623A1 (en) 2008-05-01

Similar Documents

Publication Publication Date Title
KR101275025B1 (ko) 반도체 소자용 배선 구조물 및 이의 형성방법
KR100724568B1 (ko) 반도체 메모리 소자 및 그 제조방법
KR100655691B1 (ko) 커패시터 및 이의 제조 방법.
JP4886021B2 (ja) 半導体装置及びその製造方法
JP4543392B2 (ja) 半導体装置の製造方法
KR100876976B1 (ko) 반도체 소자의 배선 및 이의 형성 방법
US20080102623A1 (en) Semiconductor device manufacturing method
JP4111427B2 (ja) 半導体素子のキャパシタ製造方法
JP2010251654A (ja) 成膜方法および半導体装置の製造方法
KR101949981B1 (ko) 반도체 장치 및 그 제조 방법
JP4552835B2 (ja) キャパシタの製造方法
KR100310825B1 (ko) 반도체장치의 캐패시터 및 그 제조방법
JP2007141904A (ja) キャパシタおよびその製造方法
US7592249B2 (en) Method for manufacturing a semiconductor device
JP4906278B2 (ja) 半導体装置の製造方法
JP2005229001A (ja) 半導体装置及び半導体装置の製造方法
JP3975099B2 (ja) 半導体装置の製造方法
JP4053226B2 (ja) 半導体集積回路装置およびその製造方法
US20040126963A1 (en) Capacitor fabrication method
KR20020031283A (ko) 반도체집적회로장치 및 그 제조방법
KR100796724B1 (ko) 커패시터 및 이의 제조 방법
KR100564605B1 (ko) 반도체 소자의 금속 배선 형성 방법
US7332391B2 (en) Method for forming storage node contacts in semiconductor device
KR100806128B1 (ko) 반도체 소자의 배선 구조물 및 이의 형성방법
JP2008135670A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090616