JP2013074028A - チップの三次元実装方法 - Google Patents

チップの三次元実装方法 Download PDF

Info

Publication number
JP2013074028A
JP2013074028A JP2011210718A JP2011210718A JP2013074028A JP 2013074028 A JP2013074028 A JP 2013074028A JP 2011210718 A JP2011210718 A JP 2011210718A JP 2011210718 A JP2011210718 A JP 2011210718A JP 2013074028 A JP2013074028 A JP 2013074028A
Authority
JP
Japan
Prior art keywords
chip
chips
adhesive
mounting method
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011210718A
Other languages
English (en)
Inventor
Eiji Yamaguchi
永司 山口
Itaru Iida
到 飯田
Muneo Harada
宗生 原田
Masaru Nakao
中尾　　賢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011210718A priority Critical patent/JP2013074028A/ja
Priority to PCT/JP2012/070869 priority patent/WO2013046992A1/ja
Priority to TW101135218A priority patent/TW201332047A/zh
Publication of JP2013074028A publication Critical patent/JP2013074028A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29035—Disposition the layer connector covering only portions of the surface to be connected covering only the peripheral area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H01L2224/75102—Vacuum chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

【課題】半導体デバイスにおけるチップの熱劣化を防止するとともに、製造効率の低下を防止することができるチップの三次元実装方法を提供する。
【解決手段】チップ積層装置２０のステージ１７上において下のチップ１１に上のチップ１１を積層する際、下のチップ１１の上側表面における各配線１３の端部と上のチップ１１の下側表面に配された各電極パッド１４とを対向させ、且つ両チップ１１の間に加熱によって消失する還元剤を含む粘着剤１５を介在させて両チップ１１同士を粘着させ、積層された複数のチップ１１をチップ加熱装置２４のステージ２２上へ移動させた後、積層された複数のチップ１１を加熱して粘着剤１５を消失させ、さらに加熱を継続して対向する各配線１３の端部と各電極パッド１４とを接合させる。
【選択図】図２

Description

本発明は、複数のチップを積層するチップの三次元実装方法に関する。
近年、半導体デバイスのフットプリントを低減するために、複数のＩＣ基板（チップ）を積層して半導体デバイスを製造する三次元実装方法が開発されている。この三次元実装方法では、各チップにおいて当該チップを厚み方向に貫通する導体からなる配線、例えば、ＴＳＶ（Through Silicon Via）が形成され、一のチップの配線の端部が他のチップの配線の端部と接続されて三次元的に回路が形成される（例えば、特許文献１参照。）。
この三次元実装方法では、半導体デバイスにおいて各チップの相対位置がずれるのを防止するために、新たなチップが積層される毎に加熱によって新たなチップの配線の端部と、他のチップの配線の端部とが配線自身の溶融接合や半田接合によって接続される。すなわち、チップの積層及び加熱が繰り返される。
特開２０１０−１９８８６９号公報
上述した三次元実装方法では、チップの積層及び加熱が繰り返されるため、下層のチップは何度も熱履歴を受け、その結果、当該チップにおける配線、膜等が劣化するおそれがある。また、１つの装置、例えば、加熱装置においてチップの積層及び加熱を繰り返す必要があるため、当該加熱装置を占有する時間が長くなり、製造効率が低下するという問題もある。
本発明の目的は、半導体デバイスにおけるチップの熱劣化を防止するとともに、製造効率の低下を防止することができるチップの三次元実装方法を提供することにある。
上記目的を達成するために、請求項１記載のチップの三次元実装方法は、板状部材の表面に電極が形成された電子集積回路の複数のチップを積層するチップの三次元実装方法であって、一の前記チップに他の前記チップを積層する際、一の前記チップにおける前記電極と他の前記チップにおける前記電極とを対向させ、且つ両前記チップの間に加熱によって消失する粘着剤を介在させて両前記チップ同士を粘着させる積層ステップと、積層された複数の前記チップを加熱して前記粘着剤を消失させ、さらに前記対向する電極同士を接合させる接合ステップとを有することを特徴とする。
請求項２記載のチップの三次元実装方法は、請求項１記載のチップの三次元実装方法において、前記対向する電極の少なくとも一方は加熱によって消失する還元剤で覆われることを特徴とする。
請求項３記載のチップの三次元実装方法は、請求項２記載のチップの三次元実装方法において、前記粘着剤は前記還元剤を含み、前記積層ステップにおいて前記粘着剤は両前記チップの少なくとも一方の表面を覆うことを特徴とする。
請求項４記載のチップの三次元実装方法は、請求項２記載のチップの三次元実装方法において、前記積層ステップにおいて、前記粘着剤は前記対向する電極を避けるように両前記チップの少なくとも一方の表面を覆うことを特徴とする。
請求項５記載のチップの三次元実装方法は、請求項４記載のチップの三次元実装方法において、前記粘着剤の前記チップの表面からの突出量は、前記電極及び当該電極を覆う前記還元剤の前記チップの表面からの突出量より大きいことを特徴とする。
本発明によれば、一のチップに他のチップを積層する際、両チップの間に加熱によって消失する粘着剤を介在させて両チップ同士を粘着させ、積層された複数のチップを加熱して粘着剤を消失させ、さらに対向する電極同士を接合させるので、各チップの相対位置がずれることがなく、半導体デバイスの製造途中に積層された複数のチップを移動させることができる。その結果、チップの積層及び加熱に用いる装置を分けることができる。すなわち、１つの装置でチップの積層及び加熱を繰り返す必要がない。また、チップの積層及び加熱をそれぞれ別の装置で実施することにより、積層及び加熱をそれぞれ１工程で行うことができる。これにより、下層のチップは何度も熱履歴を受けることがない。その結果、半導体デバイスにおけるチップの熱劣化を防止するとともに、製造効率の低下を防止することができる。
本発明の第１の実施の形態に係るチップの三次元実装方法によって製造される半導体デバイスの構成を概略的に示す断面図である。 本実施の形態に係るチップの三次元実装方法における粘着剤の塗布形態を説明するための断面図である。 本実施の形態に係るチップの三次元実装方法を説明するための工程図である。 本実施の形態に係るチップの三次元実装方法を説明するための工程図である。 本発明の第２の実施の形態に係るチップの三次元実装方法における粘着剤及び還元剤の塗布形態を説明するための断面図である。 本実施の形態に係るチップの三次元実装方法を説明するための工程図である。 本実施の形態に係るチップの三次元実装方法を説明するための工程図である。
以下、本発明の実施の形態について図面を参照しながら説明する。
まず、本発明の第１の実施の形態に係るチップの三次元実装方法について説明する。
図１は、本発明の第１の実施の形態に係るチップの三次元実装方法によって製造される半導体デバイスの構成を概略的に示す断面図である。
図１において、半導体デバイス１０は複数のＩＣ基板（チップ）１１が積層されて構成される。各チップ１１は、半導体、例えばシリコンからなる板状の基板１２と、該基板１２を厚み方向に貫通する導体からなる複数の配線１３と、基板１２の表面に露出する各配線１３の一端に対応して配置され、各配線１３の一端を覆う導体からなる薄膜状の電極パッド１４とを備える。半導体デバイス１０において、一のチップ１１における配線１３の端部（電極）は、該一のチップ１１の上に配された他のチップ１１における電極パッド１４（電極）と接合される。
次に、本実施の形態に係るチップの三次元実装方法について説明する。この三次元実装方法では、図２に示すように、各チップ１１の間に粘着剤１５が充填されて各チップ１１同士が粘着される。
図３及び図４は、本実施の形態に係るチップの三次元実装方法を説明するための工程図である。
まず、チャンバ１６と、該チャンバ１６内に配置されたステージ１７と、粘着剤１５を供給するノズル状のディスペンサ１８と、各チップ１１を把持して移動させるアーム１９とを備えるチップ積層装置２０において、図３（Ａ）に示すように、チップ１１をアーム１９によってステージ１７に載置し、該載置されたチップ１１の図中上側表面を全面的に覆うようにディスペンサ１８によって粘着剤１５を塗布する。ディスペンサ１８はチャンバ１６内を移動自在に構成されており、チップ１１の上側表面と平行に移動することによって粘着剤１５を当該チップ１１の上側表面へ塗布する。または、チップ１１の平行移動をステージ１７を用いて行うことにより、当該チップ１１をディスペンサ１８に対して相対的に移動させて粘着剤１５をチップ１１の上側表面へ塗布してもよい。本実施の形態では、粘着剤１５は還元剤を含み、粘着剤１５及び還元剤は加熱によって気化して消失するように成分が調整されている。
次いで、上側表面が粘着剤１５で覆われたチップ１１へアーム１９によって他のチップ１１を重ねる。このとき、下のチップ１１の各配線１３の端部が上のチップ１１の下側表面に配された各電極パッド１４と対向するように、両チップ１１は積層されるが、両チップ１１の間には粘着剤１５が介在するため、下のチップ１１の各配線１３の端部と、上のチップ１１の各電極パッド１４とは直接接触しない。
次いで、積層された複数のチップ１１をチップ積層装置２０からチャンバ２１と、該チャンバ２１内に配置されたステージ２２と、該ステージ２２と対向する内蓋２３と、チャンバ２１内の圧力を調整する排気装置２５とを備えるチップ加熱装置２４へ移動させる。このとき、粘着剤１５が粘着力によって両チップ１１同士を粘着しているので、積層された複数のチップ１１において各チップ１１の他のチップ１１に対する相対位置がずれることがなく、下のチップ１１の各配線１３の端部が上のチップ１１の各電極パッド１４と対向した状態が維持される。また、チップ加熱装置２４では、内蓋２３はステージ２２へ向けて移動自在に構成され、ステージ２２及び内蓋２３はそれぞれ不図示のヒータを内蔵する。その後、図３（Ｂ）に示すように、積層された複数のチップ１１をステージ２２に載置し、該積層された複数のチップ１１の最上部のチップ１１の上側表面に内蓋２３を当接させる。
次いで、図４（Ａ）に示すように、積層された複数のチップ１１を内蓋２３によってステージ２２へ向けて押圧し、チャンバ２１内へ不図示のガス供給装置から不活性ガス、例えば、Ｎ２ガスを流量３ｌ／分以上で供給し、チャンバ２１内の酸素濃度を１０〜１００ｐｐｍ程度まで低下させる。さらに、ステージ２２や内蓋２３のヒータを発熱させて積層された複数のチップ１１を１４０℃〜２００℃へ加熱し、各チップ１１における金属表面を還元させる。
チップ加熱装置２４のチャンバ２１内において、還元剤は約１００℃〜１６０℃前後で気化し始めるが、該気化の際、チップ１１の上側表面へ露出する各配線１３の端部が還元されて該端部表面が清浄される。その後、粘着剤１５も約１５０℃前後で気化し始め、各チップ１１間の粘着剤１５が徐々に減少していき、やがて全ての粘着剤１５が消失すると、下のチップ１１の上側表面に露出する各配線１３の端部が上のチップ１１の下側表面に配された各電極パッド１４と接触する。このとき、各配線１３の端部は清浄されており、また、チャンバ２１内にはＮ２ガスが充填されてＯ２ガスが減少しているため、各配線１３の端部は直ちに酸化しない。これにより、各配線１３の端部と各電極パッド１４との接触不良を防止し、導通を確実に確保することができる。
次いで、各チップ１１における金属表面が還元された後、チャンバ２１内の圧力を、例えば、２５〜２００Ｐａ程度まで低下させ、図４（Ｂ）に示すように、全ての粘着剤１５が消失した後も、積層された複数のチップ１１を内蓋２３によってステージ２２へ向けて押圧し続け、ステージ２２や内蓋２３のヒータによって積層された複数のチップ１１をさらに高温、例えば、２８０℃へ加熱する。このとき、各配線１３の端部が熱によって溶融して各電極パッド１４と接合される。その結果、半導体デバイス１０が構成される。その後、本処理を終了する。
本実施の形態に係るチップの三次元実装方法によれば、チップ積層装置２０において、下のチップ１１に上のチップ１１を重ねる際、両チップ１１の間に加熱によって気化して消失する粘着剤１５を介在させて両チップ１１同士を粘着させ、積層された複数のチップ１１を加熱して粘着剤１５を消失させ、さらに相対する各配線１３の端部と各電極パッド１４とを接合させるので、各チップ１１の相対位置がずれることがなく、半導体デバイス１０の製造途中に積層された複数のチップ１１を移動させることができる。その結果、積層、加熱に用いる装置を分けることができる。すなわち、１つの装置でチップ１１の積層及び加熱を繰り返す必要がない。また、チップ１１の積層及び加熱をそれぞれチップ積層装置２０及びチップ加熱装置２４で実施することにより、積層及び加熱をそれぞれ１工程で行うことができる。これにより、下層のチップ１１は何度も熱履歴を受けることがない。その結果、半導体デバイス１０におけるチップ１１の熱劣化を防止するとともに、半導体デバイス１０の製造効率の低下を防止することができる。
また、上述した三次元実装方法では、粘着剤１５が還元剤を含み、該粘着剤１５がチップ１１の上側表面を全面的に覆うので、下のチップ１１及び上のチップ１１の間に確実に粘着剤１５を介在させて両チップ１１を確実に粘着できるとともに、還元剤と粘着剤１５を分けて塗布する必要がないので、チップ１１の積層の効率を向上することができる。
さらに、上述した三次元実装方法では、粘着剤１５や還元剤を加熱して気化させる際、
チャンバ２１内の圧力を２５Ｐａ〜２００Ｐａまで低下させるので、粘着剤１５や還元剤の気化を促進することができ、半導体デバイス１０の製造効率をより向上することができる。
上述した三次元実装方法では、下のチップ１１の上側表面に露出する各配線１３の端部と上のチップ１１の下側表面に配された各電極パッド１４とを、各配線１３の溶融によって接合したが、下のチップ１１の上側表面に露出する各配線１３の端部に半田ボールや半田バンプを設け、半田を溶融することによって各配線１３の端部と各電極パッド１４を接合させてもよい。
また、上述した三次元実装方法では、先に粘着剤１５を消失させて各配線１３の端部と各電極パッド１４を接合したが、先に各配線１３の端部と各電極パッド１４を接合した後、粘着剤１５を消失させてもよい。この場合、各チップ１１の上側表面へ塗布される粘着剤１５は各配線１３の端部を避けて塗布され、各配線１３の端部と各電極パッド１４との接合の際、チャンバ２１内の圧力が上昇されて粘着剤１５の気化を抑制する。
次に、本発明の第２の実施の形態に係るチップの三次元実装方法について説明する。
本実施の形態は、その構成、作用が上述した第１の実施の形態と基本的に同じであるので、重複した構成、作用については説明を省略し、以下に異なる構成、作用についての説明を行う。具体的には、図５に示すように、各チップ１１の間において各配線１３の端部は還元剤２６のみによって覆われ、粘着剤２７は各配線１３の端部を避けるように配される点において第１の実施の形態と異なる。
図６及び図７は、本実施の形態に係るチップの三次元実装方法を説明するための工程図である。
まず、チップ積層装置２０において、図６（Ａ）に示すように、チップ１１をアーム１９によってステージ１７に載置し、該載置されたチップ１１の図中上側表面において、各配線１３の端部を覆うように還元剤２６を塗布し、且つ各配線１３の端部を避けるように粘着剤２７を塗布する。このとき、粘着剤２７のチップ１１の上側表面からの突出量は、各配線１３の端部及び該端部を覆う還元剤２６のチップ１１の上側表面からの突出量より大きくなるように調整される。なお、本実施の形態でも、還元剤２６及び粘着剤２７は加熱によって気化して消失するように成分が調整されている。
次いで、上側表面に還元剤２６及び粘着剤２７が塗布されたチップ１１へアーム１９によって他のチップ１１を重ねる。このとき、下のチップ１１の各配線１３の端部が上のチップ１１の下側表面に配された各電極パッド１４と対向するように、両チップ１１は積層されるが、両チップ１１の間には還元剤２６及び粘着剤２７が介在するため、下のチップ１１の各配線１３の端部と、上のチップ１１の各電極パッド１４とは直接接触しない。
次いで、積層された複数のチップ１１をチップ積層装置２０からチップ加熱装置２４へ移動させる。このとき、粘着剤２７が粘着力によって両チップ１１同士を粘着しているので、積層された複数のチップ１１において各チップ１１の他のチップ１１に対する相対位置がずれることがなく、下のチップ１１の各配線１３の端部が上のチップ１１の各電極パッド１４と対向した状態が維持される。その後、図６（Ｂ）に示すように、積層された複数のチップ１１をステージ２２に載置し、該積層された複数のチップ１１の最上部のチップ１１の上側表面に内蓋２３を当接させる。
次いで、図７（Ａ）に示すように、積層された複数のチップ１１を内蓋２３によってステージ２２へ向けて押圧し、Ｎ２ガスの供給量、積層された複数のチップ１１の温度、及びチャンバ２１内の圧力を第１の実施の形態と同じ条件に設定する。このとき、還元剤２６は約１００〜１６０℃前後で気化し始め、各配線１３の端部を還元して該端部の表面を清浄する。その後、粘着剤２７も約１５０℃前後で気化し始め、やがて全ての還元剤２６及び粘着剤２７が消失すると、下のチップ１１の上側表面に露出する各配線１３の端部が上のチップ１１の下側表面に配された各電極パッド１４と接触する。
次いで、図７（Ｂ）に示すように、全ての還元剤２６及び粘着剤２７が消失した後も、積層された複数のチップ１１を内蓋２３によってステージ２２へ向けて押圧し続け、ステージ２２や内蓋２３のヒータによって積層された複数のチップ１１をさらに高温、例えば、２８０℃へ加熱する。このとき、各配線１３の端部が熱によって溶融して各電極パッド１４と接合される。その結果、半導体デバイス１０が構成される。その後、本処理を終了する。
本実施の形態に係るチップの三次元実装方法によれば、チップ積層装置２０において、下のチップ１１に上のチップ１１を重ねる際、両チップ１１の間に加熱によって気化して消失する粘着剤２７を介在させて両チップ１１同士を粘着させ、積層された複数のチップ１１を加熱して粘着剤２７を消失させるので、第１の実施の形態に係るチップの三次元実装方法と同様に、半導体デバイス１０におけるチップ１１の熱劣化を防止するとともに、半導体デバイス１０の製造効率の低下を防止することができる。
また、本実施の形態に係るチップの三次元実装方法では、粘着剤２７は各配線１３の端部を避けるようにチップ１１の上側表面に塗布されるので、粘着剤２７の使用量を削減することができるとともに、還元剤２６による各配線１３の端部の表面の還元を阻害するのを無くすことができる。
さらに、本実施の形態に係るチップの三次元実装方法では、粘着剤２７のチップ１１の上側表面からの突出量は、各配線１３の端部及び該端部を覆う還元剤２６のチップ１１の上側表面からの突出量より大きいので、複数のチップ１１を積層した際に、各チップ１１の間において還元剤２６の上方に隙間が生じる。その結果、加熱によって気化した還元剤２６が円滑に各チップ１１間から排出されて各チップ１１間に還元剤２６の残渣が残るのを防止することができる。
以上、本発明について、上記各実施の形態を用いて説明したが、本発明は上記各実施の形態に限定されるものではない。
１０ 半導体デバイス
１１ チップ
１３ 配線
１４ 電極パッド
１５，２７ 粘着剤
２６ 還元剤

Claims (5)

  1. 板状部材の表面に電極が形成された電子集積回路の複数のチップを積層するチップの三次元実装方法であって、
    一の前記チップに他の前記チップを積層する際、一の前記チップにおける前記電極と他の前記チップにおける前記電極とを対向させ、且つ両前記チップの間に加熱によって消失する粘着剤を介在させて両前記チップ同士を粘着させる積層ステップと、
    積層された複数の前記チップを加熱して前記粘着剤を消失させ、さらに前記対向する電極同士を接合させる接合ステップとを有することを特徴とするチップの三次元実装方法。
  2. 前記対向する電極の少なくとも一方は加熱によって消失する還元剤で覆われることを特徴とする請求項１記載のチップの三次元実装方法。
  3. 前記粘着剤は前記還元剤を含み、前記積層ステップにおいて前記粘着剤は両前記チップの少なくとも一方の表面を覆うことを特徴とする請求項２記載のチップの三次元実装方法。
  4. 前記積層ステップにおいて、前記粘着剤は前記対向する電極を避けるように両前記チップの少なくとも一方の表面を覆うことを特徴とする請求項２記載のチップの三次元実装方法。
  5. 前記粘着剤の前記チップの表面からの突出量は、前記電極及び当該電極を覆う前記還元剤の前記チップの表面からの突出量より大きいことを特徴とする請求項４記載のチップの三次元実装方法。
JP2011210718A 2011-09-27 2011-09-27 チップの三次元実装方法 Pending JP2013074028A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011210718A JP2013074028A (ja) 2011-09-27 2011-09-27 チップの三次元実装方法
PCT/JP2012/070869 WO2013046992A1 (ja) 2011-09-27 2012-08-10 チップの三次元実装方法
TW101135218A TW201332047A (zh) 2011-09-27 2012-09-26 晶片三維構裝方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011210718A JP2013074028A (ja) 2011-09-27 2011-09-27 チップの三次元実装方法

Publications (1)

Publication Number Publication Date
JP2013074028A true JP2013074028A (ja) 2013-04-22

Family

ID=47995043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011210718A Pending JP2013074028A (ja) 2011-09-27 2011-09-27 チップの三次元実装方法

Country Status (3)

Country Link
JP (1) JP2013074028A (ja)
TW (1) TW201332047A (ja)
WO (1) WO2013046992A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3085230B1 (fr) * 2018-08-27 2023-01-13 Ommic Separation d’une plaque en composants individuels

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02235367A (ja) * 1989-01-26 1990-09-18 Siemens Ag 半導体デバイス
JP2003282819A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 半導体装置の製造方法
JP2004039667A (ja) * 2002-06-28 2004-02-05 Sekisui Chem Co Ltd スルーホールが形成された半導体素子の製造方法、及び、半導体パッケージの製造方法
JP2010199207A (ja) * 2009-02-24 2010-09-09 Panasonic Corp 半導体装置の組み立て方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02235367A (ja) * 1989-01-26 1990-09-18 Siemens Ag 半導体デバイス
JP2003282819A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 半導体装置の製造方法
JP2004039667A (ja) * 2002-06-28 2004-02-05 Sekisui Chem Co Ltd スルーホールが形成された半導体素子の製造方法、及び、半導体パッケージの製造方法
JP2010199207A (ja) * 2009-02-24 2010-09-09 Panasonic Corp 半導体装置の組み立て方法

Also Published As

Publication number Publication date
TW201332047A (zh) 2013-08-01
WO2013046992A1 (ja) 2013-04-04

Similar Documents

Publication Publication Date Title
JP6044885B2 (ja) 実装方法
TWI300619B (en) Electronic device
JP5725060B2 (ja) 接合体、パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板
JP5672324B2 (ja) 接合体の製造方法及びパワーモジュール用基板の製造方法
JP2014500630A5 (ja)
US20130043594A1 (en) Method for manufacturing semiconductor device and semiconductor device
WO2008038345A1 (fr) Procédé de fabrication d'un dispositif à semi-conducteur
JP6147176B2 (ja) 半導体素子の基板への接合方法
JP2009283484A (ja) 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
JP2003282819A (ja) 半導体装置の製造方法
JP2016162985A (ja) 半導体装置の製造方法
US7750484B2 (en) Semiconductor device with flip-chip connection that uses gallium or indium as bonding material
WO2007099759A1 (ja) 部品接合方法、部品積層方法および部品接合構造体
JP5919641B2 (ja) 半導体装置およびその製造方法並びに電子装置
TWI443761B (zh) Manufacturing method for flip chip packaging
JP6432208B2 (ja) パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法
WO2013046992A1 (ja) チップの三次元実装方法
JP2007188944A (ja) 半導体装置の製造方法
JP5827043B2 (ja) 電子部品の実装方法
JP5853213B2 (ja) 発光素子搭載基板の製造方法
TW201411793A (zh) 半導體裝置及其製造方法
CN107851632A (zh) 用于制造半导体器件的方法及相应的器件
TWI581363B (zh) Semiconductor manufacturing device
JPWO2009044695A1 (ja) 電子部品の実装方法等
JP2014033100A (ja) 実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140128