JP2013044847A - 電気光学装置、電気光学装置の駆動方法および電子機器 - Google Patents
電気光学装置、電気光学装置の駆動方法および電子機器 Download PDFInfo
- Publication number
- JP2013044847A JP2013044847A JP2011181283A JP2011181283A JP2013044847A JP 2013044847 A JP2013044847 A JP 2013044847A JP 2011181283 A JP2011181283 A JP 2011181283A JP 2011181283 A JP2011181283 A JP 2011181283A JP 2013044847 A JP2013044847 A JP 2013044847A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- period
- voltage
- gate
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 8
- 239000003086 colorant Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 230000007423 decrease Effects 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 241000750042 Vini Species 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】発光素子に電流を供給するトランジスターの特性を十分な精度で補償する。
【解決手段】画素回路110は、ゲート・ソース間の電圧に応じた電流を供給するトランジスター124と、トランジスター124により供給された電流に応じた輝度で発光するOLED130とを含む。トランジスター124のゲート・ソース間を、初期化期間にリセットし、閾値補償期間に閾値電圧をセットする。書込期間の開始から階調レベルに応じた時間が経過したタイミングであって、当該階調レベルによって指定される階調が暗くなるにつれて時間的に早まるタイミングで、トランジスター124のゲート・ソース間に階調に応じた電圧分、変化させ、発光期間に第1トランジスター124のゲート・ソース間の電圧に応じた電流をOLED130に供給する。
【選択図】図4
【解決手段】画素回路110は、ゲート・ソース間の電圧に応じた電流を供給するトランジスター124と、トランジスター124により供給された電流に応じた輝度で発光するOLED130とを含む。トランジスター124のゲート・ソース間を、初期化期間にリセットし、閾値補償期間に閾値電圧をセットする。書込期間の開始から階調レベルに応じた時間が経過したタイミングであって、当該階調レベルによって指定される階調が暗くなるにつれて時間的に早まるタイミングで、トランジスター124のゲート・ソース間に階調に応じた電圧分、変化させ、発光期間に第1トランジスター124のゲート・ソース間の電圧に応じた電流をOLED130に供給する。
【選択図】図4
Description
本発明は、表示品位の低下を防いだ電気光学装置、電気光学装置の駆動方法および電子機器に関する。
近年、有機発光ダイオード(Organic Light Emitting Diode、以下「OLED」という)素子などの発光素子を用いた電気光学装置が各種提案されている。この電気光学装置では、表示画像の画素に対応して画素回路が設けられる。当該画素回路は、上記発光素子のほか、当該発光素子に電流を供給するトランジスターを含む回路構成が一般的である。このような回路構成において、トランジスターの閾値電圧や移動度などの特性が画素回路毎に相違していると、表示画面の一様性を損なうような表示ムラが発生する。このため、トランジスターの閾値電圧や移動度などの特性を補償する技術が提案されている(例えば特許文献1参照)。
ところで、この技術では、トランジスターの特性を十分な精度で補償することができない場合があった。本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、発光素子に電流を供給するトランジスターの特性を十分な精度を補償することが可能な技術を提供することにある。
上記課題を解決するために本発明に係る電気光学装置は、ゲート・ソース間の電圧に応じた電流を供給する第1トランジスターと、前記第1トランジスターにより供給された電流に応じた輝度で発光する発光素子と、を含む画素回路を有する電気光学装置であって、第1期間に、前記第1トランジスターのゲート・ソース間に当該第1トランジスターの閾値電圧がセットされ、前記第1期間に続く第2期間の開始から階調レベルに応じた時間が経過したタイミングであって、当該階調レベルによって指定される階調が暗くなるにつれて時間的に早まるタイミングで、前記第1トランジスターのゲート・ソース間の電圧が、前記閾値電圧から前記階調に応じた電圧分、変化し、前記第2期間に続く第3期間に前記第1トランジスターのゲート・ソース間の電圧に応じた電流が前記発光素子に供給されることを特徴とする。本発明では、発光素子に電流を供給する第1トランジスターのゲート・ソース間は、閾値電圧から、階調に応じた電圧分、変化するので、第1トランジスターの閾値電圧および移動度のバラツキが補償される。このとき移動度を補償するための期間(移動度補償期間)の開始タイミングは、指定される階調が暗いほど、時間的に早められる。このため、本発明によれば、移動度補償期間を、発光素子に供給する電流が少ないほど長く確保することができるとともに、移動度補償期間の終了を階調レベルに依らずに、揃えることができる。
本発明において、前記画素回路は、前記第2期間において電位が経時的に一方向に単調変化するランプ信号が供給されるランプ信号線と所定ノードとの間に直列に接続された第2トランジスターと第3トランジスターとを有し、前記第2トランジスターは前記第2期間においてオンし、前記第3トランジスターは前記第2期間において前記ランプ信号をデータ信号に応じてサンプリングし、前記第1トランジスターのゲート・ソース間の電圧は、前記閾値電圧から、前記所定ノードにおける所定電位からサンプリングされたランプ信号の電位への変動に応じた電圧分、変化する構成としても良い。この構成によれば、所定電位からサンプリングされたランプ信号の電位への変動に応じた電圧分が、階調に応じた電圧となり、第1トランジスターのゲート・ソース間にセットされた閾値電圧から変化する。
この構成において、前記画素回路は、複数の走査線と複数のデータ線との交差に対応してそれぞれ設けられ、前記複数の走査線が所定の順番に選択され、前記第2トランジスターのゲートは一の走査線に接続され、前記第3トランジスターのゲートは前記データ信号が供給される一のデータ線に接続された態様が好ましい。この構成によれば、データ線に供給されるデータ信号は、第3トランジスターをオンまたはオフさせる二値的な論理信号で済むので、データ信号を供給するための構成の簡略化を図ることができる。
この構成において、前記画素回路は、複数の走査線と複数のデータ線との交差に対応してそれぞれ設けられ、前記複数の走査線が所定の順番に選択され、前記第2トランジスターのゲートは一の走査線に接続され、前記第3トランジスターのゲートは前記データ信号が供給される一のデータ線に接続された態様が好ましい。この構成によれば、データ線に供給されるデータ信号は、第3トランジスターをオンまたはオフさせる二値的な論理信号で済むので、データ信号を供給するための構成の簡略化を図ることができる。
この態様において、前記ランプ信号線は、前記走査線と対をなし、当該走査線の延在方向に形成されていることが好ましい。一のランプ信号線には、当該一の走査線と対をなす走査線が選択されたときに前記ランプ信号が供給される態様が好ましい。この態様によれば、走査線毎に設けられるランプ信号線のうち、選択される走査線に対応したランプ信号線の電位を単調変化させれば良いので、ランプ信号線の寄生容量の充放電を低減することができる。
本発明において、前記ランプ信号は、複数種類の波形から選択された波形が供給される構成が好ましい。この構成によれば、表示すべき画像の性質や環境下などを考慮して、適切な階調特性にすることが可能になる。
また、本発明において、前記画素回路の各々は、複数色のいずれかに対応し、色毎に異なる波形のランプ信号が供給される構成としても良い。
本発明において、前記第1期間の前の初期化期間に、前記第1トランジスターのゲート・ソース間に所定電圧がセットされる構成としても良い。この構成によれば、以前の状態で発光されていたときのゲート・ソース間の電圧がクリアされる。
なお、本発明は、電気光学装置のほか、電気光学装置の駆動方法や、当該電気光学装置を有する電子機器として概念することも可能である。電子機器としては、典型的には、ヘッドマウント・ディスプレイや電子ビューファイダーなどの表示装置が挙げられる。
また、本発明において、前記画素回路の各々は、複数色のいずれかに対応し、色毎に異なる波形のランプ信号が供給される構成としても良い。
本発明において、前記第1期間の前の初期化期間に、前記第1トランジスターのゲート・ソース間に所定電圧がセットされる構成としても良い。この構成によれば、以前の状態で発光されていたときのゲート・ソース間の電圧がクリアされる。
なお、本発明は、電気光学装置のほか、電気光学装置の駆動方法や、当該電気光学装置を有する電子機器として概念することも可能である。電子機器としては、典型的には、ヘッドマウント・ディスプレイや電子ビューファイダーなどの表示装置が挙げられる。
以下、本発明の実施形態に係る電気光学装置について図面を参照して説明する。
<第1実施形態>
図1は、第1実施形態に係る電気光学装置1を示す斜視図である。
この図に示される電気光学装置1は、例えばヘッドマウント・ディスプレイ(HMD)に適用されて画像を表示するマイクロ・ディスプレイ10を含む。マイクロ・ディスプレイ10は、複数の画素回路や当該画素回路を駆動する周辺回路などが例えばシリコン基板に形成された有機EL装置であって、画素回路には、発光素子の一例であるOLEDが含まれる。
マイクロ・ディスプレイ10は、表示部で開口する枠状のケース12に収納されるとともに、FPC(Flexible Printed Circuits)基板14の一端が接続されている。FPC基板14の他端には、複数の端子16が設けられ、図示省略された回路モジュールに接続される。端子16に接続される回路モジュールは、マイクロ・ディスプレイ10の電源回路および制御回路を兼ねており、FPC基板14を介して各種の電位を給電するほか、データ信号や制御信号などを供給する。
図1は、第1実施形態に係る電気光学装置1を示す斜視図である。
この図に示される電気光学装置1は、例えばヘッドマウント・ディスプレイ(HMD)に適用されて画像を表示するマイクロ・ディスプレイ10を含む。マイクロ・ディスプレイ10は、複数の画素回路や当該画素回路を駆動する周辺回路などが例えばシリコン基板に形成された有機EL装置であって、画素回路には、発光素子の一例であるOLEDが含まれる。
マイクロ・ディスプレイ10は、表示部で開口する枠状のケース12に収納されるとともに、FPC(Flexible Printed Circuits)基板14の一端が接続されている。FPC基板14の他端には、複数の端子16が設けられ、図示省略された回路モジュールに接続される。端子16に接続される回路モジュールは、マイクロ・ディスプレイ10の電源回路および制御回路を兼ねており、FPC基板14を介して各種の電位を給電するほか、データ信号や制御信号などを供給する。
図2は、マイクロ・ディスプレイ10において各部の配置を示す平面図であり、図3は、マイクロ・ディスプレイ10における電気的な構成を示すブロック図である。なお、図2においては、説明の便宜上、図1におけるケース12を取り外した状態としている。
図2において、表示部100は、平面視したときに例えば対角で1インチ程度であって、左右方向に横長の長方形の形状となっている。
詳細について図3を参照して説明すると、表示部100には、m行の走査線112が図において左右方向に沿って設けられ、n列のデータ線114が、上下方向に沿って、かつ、各走査線112と互いに電気的に絶縁を保つように設けられている。このため、画素回路110は、表示部100において、m行の走査線112とn列のデータ線114との各交差に対応してマトリクス状に配列している。
図2において、表示部100は、平面視したときに例えば対角で1インチ程度であって、左右方向に横長の長方形の形状となっている。
詳細について図3を参照して説明すると、表示部100には、m行の走査線112が図において左右方向に沿って設けられ、n列のデータ線114が、上下方向に沿って、かつ、各走査線112と互いに電気的に絶縁を保つように設けられている。このため、画素回路110は、表示部100において、m行の走査線112とn列のデータ線114との各交差に対応してマトリクス状に配列している。
m、nは、いずれも自然数である。走査線112および画素回路110のマトリクスのうち、行を便宜的に区別するために、図3において上から順に1、2、3、…、(m−1)、m行と呼ぶ場合がある。同様にデータ線114および画素回路110のマトリクスの列を便宜的に区別するために、図3において左から順に1、2、3、…、(n−1)、n列と呼ぶ場合がある。
また、実際には例えば、同一行の走査線112と互いに隣り合う3列のデータ線114との交差に対応した3つの画素回路110は、それぞれR(赤)、G(緑)、B(青)の画素に対応し、これらの3画素が表示すべきカラー画像の1ドットを表現する。換言すれば、本実施形態は、RGBの3つの画素回路110の発光素子による加法混色によって1ドットのカラーを表現する構成になっている。
また、実際には例えば、同一行の走査線112と互いに隣り合う3列のデータ線114との交差に対応した3つの画素回路110は、それぞれR(赤)、G(緑)、B(青)の画素に対応し、これらの3画素が表示すべきカラー画像の1ドットを表現する。換言すれば、本実施形態は、RGBの3つの画素回路110の発光素子による加法混色によって1ドットのカラーを表現する構成になっている。
表示部100の周辺には、画素回路110を駆動するための周辺回路が設けられる。本実施形態において周辺回路としては、走査線駆動回路140、データ線駆動回路150およびランプ信号供給回路160が含まれる。
このうち、走査線駆動回路140は、表示部100に対して左右の両隣にそれぞれ設けられる。詳細には図3に示されるように、2つの走査線駆動回路140は、m行の走査線112の各々を両側からそれぞれ駆動する構成となっている。
走査線駆動回路140の各々は、上記回路モジュールから供給される制御信号Ctryにしたがって行毎に走査信号を生成するとともに、1、2、3、…、(m−1)、m行目の走査線112に対し、走査信号Gwr(1)、Gwr(2)、Gwr(3)、…、Gwr(m-1)、Gwr(m)としてそれぞれ供給する。
また、走査線駆動回路140は、走査信号を行毎に供給するほか、走査信号に同期した各種の制御信号を行毎に供給する。これらの制御信号については、後述するとともに図面の複雑化を避けるために図3においては省略している。
なお、走査信号の供給の際に、当該走査信号の遅延が問題にならないのであれば、走査線駆動回路140を片側1個だけの構成でも良い。
このうち、走査線駆動回路140は、表示部100に対して左右の両隣にそれぞれ設けられる。詳細には図3に示されるように、2つの走査線駆動回路140は、m行の走査線112の各々を両側からそれぞれ駆動する構成となっている。
走査線駆動回路140の各々は、上記回路モジュールから供給される制御信号Ctryにしたがって行毎に走査信号を生成するとともに、1、2、3、…、(m−1)、m行目の走査線112に対し、走査信号Gwr(1)、Gwr(2)、Gwr(3)、…、Gwr(m-1)、Gwr(m)としてそれぞれ供給する。
また、走査線駆動回路140は、走査信号を行毎に供給するほか、走査信号に同期した各種の制御信号を行毎に供給する。これらの制御信号については、後述するとともに図面の複雑化を避けるために図3においては省略している。
なお、走査信号の供給の際に、当該走査信号の遅延が問題にならないのであれば、走査線駆動回路140を片側1個だけの構成でも良い。
図2に示されるように、データ線駆動回路150は、FPC基板14の接続箇所と表示部100との間に設けられる。
データ線駆動回路150には、図3に示されるように、上記回路モジュールから画像信号Vdが同期信号Ctrxに同期して供給される。この画像信号Vdは、例えば8ビットのデジタルデータであり、表示すべき画素の階調を規定する階調レベルを、最も暗い「0」から最も明るい「255」までの256階調で指定する。
データ線駆動回路150は、画像信号Vdをデータ信号に変換するとともに、1、2、3、…、(n−1)、n列目のデータ線114に、データ信号Vd(1)、Vd(2)、Vd(3)、…、Vd(n-1)、Vd(n)として供給する。
なお、データ信号についての詳細については後述するが、本実施形態にあっては、幅が一定の負パルスであって、画像信号Vdで指定される階調レベルに応じた時間だけ経過したタイミングで出力されるパルス信号である。
データ線駆動回路150には、図3に示されるように、上記回路モジュールから画像信号Vdが同期信号Ctrxに同期して供給される。この画像信号Vdは、例えば8ビットのデジタルデータであり、表示すべき画素の階調を規定する階調レベルを、最も暗い「0」から最も明るい「255」までの256階調で指定する。
データ線駆動回路150は、画像信号Vdをデータ信号に変換するとともに、1、2、3、…、(n−1)、n列目のデータ線114に、データ信号Vd(1)、Vd(2)、Vd(3)、…、Vd(n-1)、Vd(n)として供給する。
なお、データ信号についての詳細については後述するが、本実施形態にあっては、幅が一定の負パルスであって、画像信号Vdで指定される階調レベルに応じた時間だけ経過したタイミングで出力されるパルス信号である。
ランプ信号供給回路160は、例えば図2または図3において表示部100に対して左下隅に設けられる。ランプ信号供給回路160は、上記回路モジュールから供給される制御信号Ctrmpにしたがって行毎にランプ信号を生成するとともに、1、2、3、…、(m−1)、m行目に対し、それぞれランプ信号Vrmp(1)、Vrmp(2)、Vrmp(3)、…、Vrmp(m-1)、Vrmp(m)として供給する。
<画素回路>
図4は、画素回路110の回路図である。各画素回路110については電気的にみれば互いに同一構成なので、ここでは、i行j列に位置するもので代表して説明する。なお、iは、画素回路110が配列する行を一般的に示す場合の記号であって、1以上m以下の整数である。同様に、jは、画素回路110が配列する列を一般的に示す場合の記号であって、1以上n以下の整数である。
図4は、画素回路110の回路図である。各画素回路110については電気的にみれば互いに同一構成なので、ここでは、i行j列に位置するもので代表して説明する。なお、iは、画素回路110が配列する行を一般的に示す場合の記号であって、1以上m以下の整数である。同様に、jは、画素回路110が配列する列を一般的に示す場合の記号であって、1以上n以下の整数である。
図において、i行j列の画素回路110は、i行目の走査線112とj列目のデータ線114との交差に対応して設けられる。本実施形態において、走査線112の各々は、ランプ信号線118とそれぞれ対をなしているので、i行目の走査線112も、i行目のランプ信号線118と対をなしている。
画素回路110は、Pチャネル型のトランジスター121〜128と、OLED130と、容量素子132、134とを含む。また、i行目の画素回路110には、走査信号Gwr(i)のほか、制御信号Grf(i)、Grst(i)、Gdr(i)、Gel(i)、Gorst(i)が、図3に示した走査線駆動回路140によって共通して供給される。
画素回路110は、Pチャネル型のトランジスター121〜128と、OLED130と、容量素子132、134とを含む。また、i行目の画素回路110には、走査信号Gwr(i)のほか、制御信号Grf(i)、Grst(i)、Gdr(i)、Gel(i)、Gorst(i)が、図3に示した走査線駆動回路140によって共通して供給される。
i行j列におけるトランジスター121にあっては、ゲートノードがj列目のデータ線114に接続され、ドレインまたはソースノードの一方がi行目のランプ信号線118に接続され、他方がトランジスター122におけるドレインまたはソースノードの一方に接続されている。i行目のランプ信号線118には、i行目に対応したランプ信号Vrmp(i)が供給される。トランジスター122にあっては、ゲートノードがi行目の走査線112に接続され、ドレインまたはソースノードの他方が、ノードa(所定ノード)に接続されている。
トランジスター123にあって、ゲートノードにはi行目に対応した制御信号Grf(i)が供給され、ソースノードが給電線116に接続され、ドレインノードがノードaに接続されている。ここで、給電線116には、画素回路110において電源の高位側となる電位Velが給電される。
トランジスター124にあっては、ゲートノードがノードgに接続され、ソースノードが給電線116に接続され、ドレインノードが、トランジスター126のソースノードおよびトランジスター127のソースノードに接続されている。
トランジスター125にあって、ゲートノードにはi行目に対応した制御信号Grst(i)が供給され、ソースノードがノードgに接続され、ドレインノードがリセット用の電位Vrstに保たれている。
トランジスター126にあっては、ゲートノードにはi行目に対応した制御信号Gdr(i)が供給され、ドレインノードがノードgに接続されている。
容量素子132にあっては、一端がノードgに、すなわちトランジスター124のゲートノードに接続され、他端がノードaに、すなわち、トランジスター122の出力側に接続されている。容量素子134にあっては一端が給電線116に接続され、他端がノードaに接続されている。
トランジスター125にあって、ゲートノードにはi行目に対応した制御信号Grst(i)が供給され、ソースノードがノードgに接続され、ドレインノードがリセット用の電位Vrstに保たれている。
トランジスター126にあっては、ゲートノードにはi行目に対応した制御信号Gdr(i)が供給され、ドレインノードがノードgに接続されている。
容量素子132にあっては、一端がノードgに、すなわちトランジスター124のゲートノードに接続され、他端がノードaに、すなわち、トランジスター122の出力側に接続されている。容量素子134にあっては一端が給電線116に接続され、他端がノードaに接続されている。
トランジスター127にあって、ゲートノードにはi行目に対応した制御信号Gel(i)が供給され、ドレインノードがトランジスター128のソースノードとOLED130のアノードとにそれぞれ接続されている。
トランジスター128にあって、ゲートノードにはi行目に対応した制御信号Gorst(i)が供給され、ドレインノードは電位Vorstに保たれている。
なお、トランジスター124が第1トランジスターに相当し、トランジスター122が第2トランジスターに相当し、トランジスター121が第3トランジスターに相当する。また、トランジスター121〜128の基板電位は電位Velに固定されている。
トランジスター128にあって、ゲートノードにはi行目に対応した制御信号Gorst(i)が供給され、ドレインノードは電位Vorstに保たれている。
なお、トランジスター124が第1トランジスターに相当し、トランジスター122が第2トランジスターに相当し、トランジスター121が第3トランジスターに相当する。また、トランジスター121〜128の基板電位は電位Velに固定されている。
OLED130のカソードは、画素回路110のすべてにわたって共通である共通電極117であり、画素回路110において電源の低位側となる電位Vctに保たれている。OLED130のアノードは、画素回路110毎に個別に設けられる画素電極である。OLED130は、上記シリコン基板において、互いに対向するアノードと透明性を有するカソードとで有機EL材料からなる発光層を挟持した素子である。OLED130において、アノードからカソードに電流が流れると、当該電流に応じた輝度にて光が発生するとともに、シリコン基板とは反対側のカソードを通過し、観察者側に出射して、視認される構成となっている。
<動作>
図5は、本実施形態に係る電気光学装置1の動作を示すタイミングチャートである。
電気光学装置1では、1フレームにわたって1、2、3、…、(m−1)、m行目という順番で水平走査される。詳細には、図に示されるように、走査信号Gwr(1)、Gwr(2)、Gwr(3)、…、Gwr(m-1)、Gwr(m)は、走査線駆動回路140によって水平走査期間(H)毎に順次排他的にLレベルとなる。本説明において、フレームとは、1カット(コマ)分の画像をマイクロ・ディスプレイ10に表示させるのに要する期間をいい、垂直走査周波数が60Hzであれば、その1周期分の16.67ミリ秒の期間をいう。
図5は、本実施形態に係る電気光学装置1の動作を示すタイミングチャートである。
電気光学装置1では、1フレームにわたって1、2、3、…、(m−1)、m行目という順番で水平走査される。詳細には、図に示されるように、走査信号Gwr(1)、Gwr(2)、Gwr(3)、…、Gwr(m-1)、Gwr(m)は、走査線駆動回路140によって水平走査期間(H)毎に順次排他的にLレベルとなる。本説明において、フレームとは、1カット(コマ)分の画像をマイクロ・ディスプレイ10に表示させるのに要する期間をいい、垂直走査周波数が60Hzであれば、その1周期分の16.67ミリ秒の期間をいう。
水平走査期間(H)での動作は、各行にわたって共通である。また、ある水平走査期間において走査される行の1〜n列目の画素回路110の動作についても、データ信号の出力タイミングが当該画素の階調レベルで規定される以外、共通である。
そこで以下については、主にi行j列の画素回路110について着目して説明する。
そこで以下については、主にi行j列の画素回路110について着目して説明する。
本実施形態において、i行j列の画素回路110の動作については、大別すると、図5に示されるような時間の順で(発光期間)→初期化期間→閾値補償期間→書込期間→発光期間というサイクルに分けられ、以降このサイクルの繰り返しである。
このうちの書込期間が、i行目が水平走査されるi行目走査期間であり、その一部期間が後述する移動度補償期間となる。i行目の初期化期間および閾値補償期間は、i行目水平走査期間よりも時間的に先行する。
このうちの書込期間が、i行目が水平走査されるi行目走査期間であり、その一部期間が後述する移動度補償期間となる。i行目の初期化期間および閾値補償期間は、i行目水平走査期間よりも時間的に先行する。
なお、図5においては、i行目の制御信号Grf(i)、Grst(i)、Gdr(i)、Gel(i)、Gorst(i)について、i行目走査期間の前後で抜き出して示している。また、i行目走査期間においてi行目のランプ信号Vrmp(i)は、本実施形態では、タイミングt1で電位Vmaxからタイミングt2で電位Vminまで直線的に低下する。
図示を省略しているが、i行目以外の制御信号やランプ信号についても、対応する行の走査期間を基準とした波形である。
図示を省略しているが、i行目以外の制御信号やランプ信号についても、対応する行の走査期間を基準とした波形である。
<発光期間>
説明の便宜上、初期化期間の前提となる発光期間から説明する。図5に示されるように、i行目の発光期間では、走査信号Gwr(i)がHレベルである。また、制御信号Grf(i)、Grst(i)、Gdr(i)、Gel(i)、Gorst(i)のうち、制御信号Gel(i)のみがLレベルであり、他はHレベルである。
このため、i行j列の画素回路110においては、図6に示されるように、トランジスター127がオンする一方、トランジスター122、123、125、126、128がオフしている。したがって、トランジスター124は、ゲート・ソース間の電圧Vgs、すなわち容量素子132、134で保持された電圧和に応じた電流IdsをOLED130に供給する。後述するように発光期間における電圧Vgsは、階調レベルに応じた電圧を、トランジスター124の閾値電圧と移動度とを相殺するように補償した電圧である。このため、OLED130には、階調レベルに応じた電流が、トランジスター124における閾値電圧および移動度を相殺した状態で流れて発光することになる。
なお、図6においては、動作説明で重要となる経路を太線で示している(以下、図7〜図10、図14〜図18において同様)。
説明の便宜上、初期化期間の前提となる発光期間から説明する。図5に示されるように、i行目の発光期間では、走査信号Gwr(i)がHレベルである。また、制御信号Grf(i)、Grst(i)、Gdr(i)、Gel(i)、Gorst(i)のうち、制御信号Gel(i)のみがLレベルであり、他はHレベルである。
このため、i行j列の画素回路110においては、図6に示されるように、トランジスター127がオンする一方、トランジスター122、123、125、126、128がオフしている。したがって、トランジスター124は、ゲート・ソース間の電圧Vgs、すなわち容量素子132、134で保持された電圧和に応じた電流IdsをOLED130に供給する。後述するように発光期間における電圧Vgsは、階調レベルに応じた電圧を、トランジスター124の閾値電圧と移動度とを相殺するように補償した電圧である。このため、OLED130には、階調レベルに応じた電流が、トランジスター124における閾値電圧および移動度を相殺した状態で流れて発光することになる。
なお、図6においては、動作説明で重要となる経路を太線で示している(以下、図7〜図10、図14〜図18において同様)。
<初期化期間>
次に、i行目の初期化期間に至ると、発光期間と比較して、制御信号Grf(i)、Grst(i)、Gorst(i)がLレベルに転じ、逆に、制御信号Gel(i)がHレベルに転じる。このため、i行j列の画素回路110においては、図7に示されるように、トランジスター123、125、128がオンする一方、トランジスター127がオフする。
トランジスター123のオンによってノードaが電位Velとなるので、容量素子134による保持電圧はゼロにリセットされる。
また、トランジスター125のオンによって、ノードgが電位Vrstとなる。このため、容量素子132による保持電圧と、トランジスター124におけるゲート・ソース間の電圧とには、それぞれ所定電圧として(Vel−Vrst)がセットされて、発光期間における電圧状態がクリアされる。
次に、i行目の初期化期間に至ると、発光期間と比較して、制御信号Grf(i)、Grst(i)、Gorst(i)がLレベルに転じ、逆に、制御信号Gel(i)がHレベルに転じる。このため、i行j列の画素回路110においては、図7に示されるように、トランジスター123、125、128がオンする一方、トランジスター127がオフする。
トランジスター123のオンによってノードaが電位Velとなるので、容量素子134による保持電圧はゼロにリセットされる。
また、トランジスター125のオンによって、ノードgが電位Vrstとなる。このため、容量素子132による保持電圧と、トランジスター124におけるゲート・ソース間の電圧とには、それぞれ所定電圧として(Vel−Vrst)がセットされて、発光期間における電圧状態がクリアされる。
ここで、電位Vrstは、トランジスター124の閾値電圧をVthと表記したときに、
Vel-Vrst>Vth
を満たすように調整される。このため、初期化期間においてゲート・ソース間の電圧Vgsが閾値電圧Vthよりも高くなるために、トランジスター124はオン状態になる。
Vel-Vrst>Vth
を満たすように調整される。このため、初期化期間においてゲート・ソース間の電圧Vgsが閾値電圧Vthよりも高くなるために、トランジスター124はオン状態になる。
一方、トランジスター127のオフによってOLED130に流れる電流経路が遮断されるとともに、トランジスター128のオンによってOLED130のアノードが電位Vorstにリセットされる。
OLED130は、上述したようにアノードとカソードとで発光層を挟持した構成であるので、アノード・カソードの間には並列に容量が寄生する。発光期間においてOLED130に電流が流れていたときに、当該OLED130のアノード・カソード間の両端電圧が寄生容量によって保持されるが、トランジスター128のオンによってリセットされる。このため、本実施形態では、後の発光期間においてOLED130に再び電流が流れるときに、寄生容量で保持された電圧の影響を受けにくくなる。
詳細には、例えば高輝度の表示状態から低輝度の表示状態に転じるときに、リセットしない構成であると、輝度が高い(大電流が流れた)ときの高電圧が保持されてしまうので、次に、小電流を流そうとしても、過剰な電流が流れてしまって、低輝度の表示状態にさせることができなくなる。これに対して、本実施形態では、トランジスター128のオンによってOLED130のアノードの電位がリセットされるので、低輝度側の再現性が高められることになる。
OLED130は、上述したようにアノードとカソードとで発光層を挟持した構成であるので、アノード・カソードの間には並列に容量が寄生する。発光期間においてOLED130に電流が流れていたときに、当該OLED130のアノード・カソード間の両端電圧が寄生容量によって保持されるが、トランジスター128のオンによってリセットされる。このため、本実施形態では、後の発光期間においてOLED130に再び電流が流れるときに、寄生容量で保持された電圧の影響を受けにくくなる。
詳細には、例えば高輝度の表示状態から低輝度の表示状態に転じるときに、リセットしない構成であると、輝度が高い(大電流が流れた)ときの高電圧が保持されてしまうので、次に、小電流を流そうとしても、過剰な電流が流れてしまって、低輝度の表示状態にさせることができなくなる。これに対して、本実施形態では、トランジスター128のオンによってOLED130のアノードの電位がリセットされるので、低輝度側の再現性が高められることになる。
なお、本実施形態において、電位Vorstについては、当該電位Vorstと共通電極117の電位Vctとの差がOLED130の発光閾値電圧を下回るように設定される。このため、初期化期間(次に説明する閾値補償期間および書込期間)において、OLED130はオフ(非発光)状態である。
<閾値補償期間>
次に、i行目の閾値補償期間(第1期間)に至ると、初期化期間と比較して制御信号Gdr(i)がLレベルに転じ、逆に、制御信号Grst(i)がHレベルに転じる。このため、i行j列の画素回路110においては、図8に示されるように、トランジスター126がオンする一方、トランジスター125がオフする。
トランジスター124は、この閾値補償期間前の初期化期間においてオン状態にあり、閾値補償期間においてトランジスター126のオンによって、ドレイン・ソース間が接続された、いわゆるダイオード接続状態になる。このため、トランジスター124のゲートノードgは、自身のソースノードからドレインノードに流れた電流によって充電されるので、閾値補償期間の終了に至るまでに電位(Vel−Vth)に収束することになる。すなわち、トランジスター124のゲート・ソース間の電圧Vgsは、自身の閾値電圧Vthに収束することになる。
なお、閾値補償期間においてノードaは初期化期間における電位Velを維持する。
次に、i行目の閾値補償期間(第1期間)に至ると、初期化期間と比較して制御信号Gdr(i)がLレベルに転じ、逆に、制御信号Grst(i)がHレベルに転じる。このため、i行j列の画素回路110においては、図8に示されるように、トランジスター126がオンする一方、トランジスター125がオフする。
トランジスター124は、この閾値補償期間前の初期化期間においてオン状態にあり、閾値補償期間においてトランジスター126のオンによって、ドレイン・ソース間が接続された、いわゆるダイオード接続状態になる。このため、トランジスター124のゲートノードgは、自身のソースノードからドレインノードに流れた電流によって充電されるので、閾値補償期間の終了に至るまでに電位(Vel−Vth)に収束することになる。すなわち、トランジスター124のゲート・ソース間の電圧Vgsは、自身の閾値電圧Vthに収束することになる。
なお、閾値補償期間においてノードaは初期化期間における電位Velを維持する。
<書込期間>
次に、i行目の書込期間(第2期間)に至ると、閾値補償期間と比較して走査信号Gwr(i)がLレベルに転じ、逆に、制御信号Grf(i)がHレベルに転じる。このため、i行j列の画素回路110においては、トランジスター122がオンする一方、トランジスター123がオフする。また、当該書込期間においてランプ信号Vrmp(i)は、電位Vmaxから電位Vminに向かって本実施形態では一定の変化率で低下している。
次に、i行目の書込期間(第2期間)に至ると、閾値補償期間と比較して走査信号Gwr(i)がLレベルに転じ、逆に、制御信号Grf(i)がHレベルに転じる。このため、i行j列の画素回路110においては、トランジスター122がオンする一方、トランジスター123がオフする。また、当該書込期間においてランプ信号Vrmp(i)は、電位Vmaxから電位Vminに向かって本実施形態では一定の変化率で低下している。
また、図5に示されるように、データ信号Vd(j)としてi行j列の画素に対応した負パルスPix(i,j)が、当該画素の階調に応じたタイミングで、詳細にはi行目の書込期間(i行目走査期間)の開始からi行j列の階調レベルに応じた時間Tcが経過したタイミングで、立ち上がるように出力される。このため、データ信号Vd(j)は、一旦、HからLレベルに変化する。
ここで、データ信号Vd(j)がLレベルに変化することによってトランジスター121がオンする。このため、i行j列の画素回路110においては、図9に示されるように、ノードaは、オン状態にあるトランジスター121、122を介して、i行目のランプ信号線118に電気的に接続されて、ランプ信号Vrmp(i)をサンプリングすることになる。
ここで、データ信号Vd(j)がLレベルに変化することによってトランジスター121がオンする。このため、i行j列の画素回路110においては、図9に示されるように、ノードaは、オン状態にあるトランジスター121、122を介して、i行目のランプ信号線118に電気的に接続されて、ランプ信号Vrmp(i)をサンプリングすることになる。
ランプ信号線118に供給されるランプ信号Vrmp(i)の電位は変化しているが、データ信号Vd(j)がHレベルに戻ったときにトランジスター122がオフするので、このときにノードaの電位が確定する。ここで、データ信号Vd(j)がHレベルに戻る直前タイミングにおけるランプ信号Vrmp(i)の電位をVαとしたとき、ノードaは、閾値補償期間においてセットされた電位Velから、サンプリングされた電位Vαに変化することになる。
一方、直前状態においてトランジスター124のゲート・ソース間は、閾値電圧Vthに収束しているので、破線で示されるように電流がほとんど流れない状態になっている。このため、ノードaが電位Vαに変化した直後において、ノードgの電位は、ノードaの電位変動に引っ張られる形で変化する。ノードaの電位変動分は(Vel−Vα)であるので、ノードgにおいては、電位(Vel−Vth)から、Vαの変化方向に(Vel−Vα)だけ変動することになる。このため、ゲート・ソース間の電圧Vgsは、閾値電圧Vthに(Vel−Vα)を加算した値になる。
ここで、Vαは、データ信号Vd(j)の負パルスの立ち上がり時におけるランプ信号Vrmp(i)の電位である。当該負パルスは、階調レベルに応じたタイミングで出力されるので、電位Vαは、階調に応じた電位ということができる。したがって、ゲート・ソース間において閾値電圧Vthに加算される(Vel−Vα)についても、階調レベルに応じた電圧ということができる。
ここで、Vαは、データ信号Vd(j)の負パルスの立ち上がり時におけるランプ信号Vrmp(i)の電位である。当該負パルスは、階調レベルに応じたタイミングで出力されるので、電位Vαは、階調に応じた電位ということができる。したがって、ゲート・ソース間において閾値電圧Vthに加算される(Vel−Vα)についても、階調レベルに応じた電圧ということができる。
このようにトランジスター124のゲート・ソース間の電圧Vgsは、閾値電圧Vthから、階調レベルに応じた電圧(Vel−Vα)だけ高くなって、電圧(Vel−Vα+Vth)になる。このため、図10に示されるように、トランジスター124のソースノードからドレインノードに向かって流れる電流によって、トランジスター124のゲート・ソース間の電圧Vgsが負帰還制御(移動度補償)される結果、ΔVだけ変動する。すなわち、このときに流れる電流は、トランジスター124の移動度μが小さいほど、少なくなるので、ゲート・ソース間の電圧変化量ΔV(負帰還量)が小さくなる一方、移動度μが大きいほど、多くなるので、ゲート・ソース間の電圧変化量ΔVが大きくなる。
結局、トランジスター124のゲート・ソース間の電圧Vgsは、移動度補償期間が終了して次の発光期間に至るまでに電圧(Vel−Vα+Vth+ΔV)に落ち着くことになる。
なお、本実施形態において移動度補償期間の終了点は、i行目でいえば、制御信号Gdr(i)がLからHレベルに変化するまで、すなわち、トランジスター126がオフして負帰還のための電流経路が遮断されるまで、であり、1〜n列にわたって共通である。
結局、トランジスター124のゲート・ソース間の電圧Vgsは、移動度補償期間が終了して次の発光期間に至るまでに電圧(Vel−Vα+Vth+ΔV)に落ち着くことになる。
なお、本実施形態において移動度補償期間の終了点は、i行目でいえば、制御信号Gdr(i)がLからHレベルに変化するまで、すなわち、トランジスター126がオフして負帰還のための電流経路が遮断されるまで、であり、1〜n列にわたって共通である。
<発光期間>
書込期間が終了すると、発光期間(第3期間)に至る。この発光期間では、書込期間と比較して走査信号Gwr(i)、制御信号Gdr(i)、Gorst(i)がLレベルに転じ、逆に、制御信号Gel(i)がHレベルに転じるので、i行j列の画素回路110においては、トランジスター122、126、128がオフする一方、トランジスター127がオンする。
このため、先の図6に示されたように、トランジスター124のゲート・ソース間の電圧Vgsに応じた電流IdsがOLED130に流れることになる。
書込期間が終了すると、発光期間(第3期間)に至る。この発光期間では、書込期間と比較して走査信号Gwr(i)、制御信号Gdr(i)、Gorst(i)がLレベルに転じ、逆に、制御信号Gel(i)がHレベルに転じるので、i行j列の画素回路110においては、トランジスター122、126、128がオフする一方、トランジスター127がオンする。
このため、先の図6に示されたように、トランジスター124のゲート・ソース間の電圧Vgsに応じた電流IdsがOLED130に流れることになる。
ここで、トランジスター124が飽和領域で動作するとき、電流Idsは、次式(1)で表される。
Ids=(β/2)(Vgs−Vth)2 …(1)
式(1)においてβは、トランジスター124の利得係数である。
上述したように、トランジスター124のゲート・ソース間の電圧Vgsは、移動度補償期間が終了したとき、
Vgs=Vel−Vα+Vth+ΔV
に落ち着いているので、これを式(1)に代入すると、次式(2)が成立する。
Ids=(β/2)(Vel−Vα+ΔV)2 …(2)
Ids=(β/2)(Vgs−Vth)2 …(1)
式(1)においてβは、トランジスター124の利得係数である。
上述したように、トランジスター124のゲート・ソース間の電圧Vgsは、移動度補償期間が終了したとき、
Vgs=Vel−Vα+Vth+ΔV
に落ち着いているので、これを式(1)に代入すると、次式(2)が成立する。
Ids=(β/2)(Vel−Vα+ΔV)2 …(2)
式(2)において(Vel−Vα)は、上述したように階調レベルに応じた電圧であり、ΔVは、トランジスター124の移動度μを補償する値である。
このため、トランジスター124によってOLED130に供給される電流Idsは、閾値電圧Vthに依存せず、かつ、移動度μによる影響も受けないで、階調レベルのみによって規定されることになる。
したがって、本実施形態によれば、トランジスター124の特性(閾値電圧、移動度)が画素回路110毎に相違しても、その特性の相違による影響を受けにくいので、高品位の表示が可能になる。
このため、トランジスター124によってOLED130に供給される電流Idsは、閾値電圧Vthに依存せず、かつ、移動度μによる影響も受けないで、階調レベルのみによって規定されることになる。
したがって、本実施形態によれば、トランジスター124の特性(閾値電圧、移動度)が画素回路110毎に相違しても、その特性の相違による影響を受けにくいので、高品位の表示が可能になる。
なお、図5において、Pix(i-2,j)は、i行目よりも2行上の(i−2)行目であってj列目の画素に対応した負パルスであり、(i−2)行目走査期間において、(i−2)行j列の階調レベルに応じた時間Taが経過した時点で立ち上がるように出力される。同様に、Pix(i-1,j)は、i行目よりも1行上の(i−1)行目であってj列目の画素に対応した負パルスであり、(i−1)行目走査期間において、(i−1)行j列の階調レベルに応じた時間Tbが経過した時点で立ち上がるように出力される。
i行目の初期化期間および閾値発光期間は、それぞれi行目走査期間(書込期間)よりも時間的に先行するので、本実施形態では(i−2)行目走査期間、(i−1)行目走査期間にかかっている。
データ線114は、各行にわたって共用されるので、j列目のデータ信号Vd(j)のうち、(i−2)行目走査期間に出力される負パルスのPix(i-2,j)、Pix(i-1,j)は、i行目走査期間(書込期間)よりも時間的に先行する初期化期間、閾値発光期間で出力されることになる。
また、負パルスは、いずれも階調レベルに依らずに、一定の時間幅Wを有している。
i行目の初期化期間および閾値発光期間は、それぞれi行目走査期間(書込期間)よりも時間的に先行するので、本実施形態では(i−2)行目走査期間、(i−1)行目走査期間にかかっている。
データ線114は、各行にわたって共用されるので、j列目のデータ信号Vd(j)のうち、(i−2)行目走査期間に出力される負パルスのPix(i-2,j)、Pix(i-1,j)は、i行目走査期間(書込期間)よりも時間的に先行する初期化期間、閾値発光期間で出力されることになる。
また、負パルスは、いずれも階調レベルに依らずに、一定の時間幅Wを有している。
本実施形態では、データ信号Vd(j)によってランプ信号Vrmp(i)がサンプリングされる直前にあっては、トランジスター124のゲート・ソース間の電圧Vgsは自身の閾値電圧Vthであるので、電流Idsが非常に流れにくい状態にある。
このため、データ信号Vd(j)によってランプ信号Vrmp(i)がサンプリングされたときに、電圧Vgsの電圧変動分が小さいと、トランジスター124に流れる電流が少ないために移動度補償に要する時間が長くなる。一方、電圧Vgsの電圧変動分が大きいと、トランジスター124に流れる電流が多くなるために移動度補償にそれほど時間を要しない。
このため、データ信号Vd(j)によってランプ信号Vrmp(i)がサンプリングされたときに、電圧Vgsの電圧変動分が小さいと、トランジスター124に流れる電流が少ないために移動度補償に要する時間が長くなる。一方、電圧Vgsの電圧変動分が大きいと、トランジスター124に流れる電流が多くなるために移動度補償にそれほど時間を要しない。
本実施形態にあっては、i行目でいえば、ランプ信号Vrmp(i)が、i行目走査期間(書込期間)の開始タイミングt1で電位Vmaxから、一定の比率で減少している。一方、データ信号Vd(j)の負パルスは、階調レベルが低く(暗く)なるにつれて、書込期間の開始タイミングt1から時間的に早いタイミングで出力される。反対に、データ信号Vd(j)の負パルスは、階調レベルが高く(明るく)なるにつれて、時間的に遅いタイミングで出力される。
例えば、図11に示されるように、データ信号Vd(j)の負パルスがLからHレベルとなるタイミングは、階調レベルが低い暗状態のとき、書込期間の開始タイミングt1から時間Tca経過した時点であるのに対し、階調レベルが高い明状態のとき、破線で示されるように、開始タイミングt1から時間Tcb(Tcb>Tca)経過した時点である。
本実施形態では、階調レベルが低くなるにつれて、移動度補償期間の開始点が時間的に早まるので、その分、より長い移動度補償期間が確保される。このため、本実施形態によれば、例えば階調レベルに依らずに一律な期間だけ移動度補償を実行する構成と比較して、より高精度に移動度を補償することができる。
本実施形態では、階調レベルが低くなるにつれて、移動度補償期間の開始点が時間的に早まるので、その分、より長い移動度補償期間が確保される。このため、本実施形態によれば、例えば階調レベルに依らずに一律な期間だけ移動度補償を実行する構成と比較して、より高精度に移動度を補償することができる。
なお、階調レベルに応じて移動補償期間を確保するための構成としては、開始点を階調レベルに依らずに一致させるとともに、階調レベルが低くなるにつれて移動度補償期間の終了点を時間的に遅らせる構成も考えられる。しかしながら、このような構成では、移動度補償期間の終了点を、階調レベルに応じて列毎に個別制御する必要が生じるので、複雑化を招きやすい。これに対して、本実施形態では、移動度補償期間の終了は、i行目でいえば制御信号Gdr(i)がLからHレベルに変化することによって一律に規定することができるので、複雑化を招かないで済む。
本実施形態において、データ線駆動回路150は、書込期間の開始から階調レベルに応じた時間だけ経過したときに負パルスを各データ線114に出力する構成である。このため、データ線駆動回路150については、階調レベルに応じたアナログ電圧をデータ線に出力する構成と比較して、または、当該アナログ電圧とともに移動度補償期間を規定する制御信号を出力する構成と比較して、構成の簡略化を図ることができる。
<第2実施形態>
第1実施形態において、画素回路110のトランジスターについては、すべてPチャネル型で統一した構成であった。また、第1実施形態における画素回路110において、トランジスター124については、ソース電位を固定してゲート電位を変化させる構成であった。
しかしながら、本発明は、これらの構成に限られるものではない。
そこで、画素回路110について、トランジスターをNチャネル型で統一するとともに、トランジスター124について、ゲート電位を固定してソース電位を変化させる構成とした第2実施形態について説明する。
なお、第2実施形態では、第1実施形態とは主に画素回路110が相違するので、この相違部分を中心に説明する。
第1実施形態において、画素回路110のトランジスターについては、すべてPチャネル型で統一した構成であった。また、第1実施形態における画素回路110において、トランジスター124については、ソース電位を固定してゲート電位を変化させる構成であった。
しかしながら、本発明は、これらの構成に限られるものではない。
そこで、画素回路110について、トランジスターをNチャネル型で統一するとともに、トランジスター124について、ゲート電位を固定してソース電位を変化させる構成とした第2実施形態について説明する。
なお、第2実施形態では、第1実施形態とは主に画素回路110が相違するので、この相違部分を中心に説明する。
<画素回路>
図12は、第2実施形態においてi行j列に位置する画素回路110の回路図である。
この図に示されるように、画素回路110は、Nチャネル型のトランジスター121〜125、129と、OLED130と、容量素子132、134とを含む。
i行j列におけるトランジスター121にあっては、ゲートノードがj列目のデータ線114に接続され、ドレイン・ソースノードの一方がi行目のランプ信号線118に接続され、他方がトランジスター122におけるドレイン・ソースノードの一方に接続されている。トランジスター122にあっては、ゲートノードがi行目の走査線112に接続され、ドレイン・ソースノードの他方が、ノードc(所定ノード)に接続されている。
図12は、第2実施形態においてi行j列に位置する画素回路110の回路図である。
この図に示されるように、画素回路110は、Nチャネル型のトランジスター121〜125、129と、OLED130と、容量素子132、134とを含む。
i行j列におけるトランジスター121にあっては、ゲートノードがj列目のデータ線114に接続され、ドレイン・ソースノードの一方がi行目のランプ信号線118に接続され、他方がトランジスター122におけるドレイン・ソースノードの一方に接続されている。トランジスター122にあっては、ゲートノードがi行目の走査線112に接続され、ドレイン・ソースノードの他方が、ノードc(所定ノード)に接続されている。
トランジスター123にあって、ゲートノードにはi行目に対応した制御信号Grf(i)が供給され、ドレインノードが電位Vrfに保たれ、ソースノードがノードcに接続されている。なお、電位Vrfは、ランプ信号における変化開始の電位Vmaxおよび変化終了の電位Vminのうち、変化開始前の電位Vmaxに一致する(または近似する)ような高位側の電位である。
トランジスター124にあっては、ゲートノードがノードgに接続され、ドレインノードが給電線116に接続され、ソースノードがノードbに接続されている。
トランジスター125にあっては、ゲートノードにはi行目に対応した制御信号Grst(i)が供給され、ドレインノードがノードbに接続され、ソースノードがリセット用の電位Vorstに保たれている。なお、電位Vorstは、第1実施形態で説明したように、OLED130のアノードの電位をリセットするためのものであるから、低位側の電位である。
トランジスター129にあっては、ゲートノードにはi行目に対応した制御信号Gini(i)が供給され、ドレインノードが電位Viniに保たれ、ソースノードがノードgに接続されている。
なお、第2実施形態において、トランジスター121〜125、129は第1実施形態と異なり、Nチャネル型である。このため、トランジスター121〜123、125、129の基板電位は、走査信号Gwr(1)〜Gwr(m)や制御信号のLレベルに相当する電位Vssに固定され、トランジスター124の基板電位は当該トランジスター124のソース電位に固定されている。
トランジスター124にあっては、ゲートノードがノードgに接続され、ドレインノードが給電線116に接続され、ソースノードがノードbに接続されている。
トランジスター125にあっては、ゲートノードにはi行目に対応した制御信号Grst(i)が供給され、ドレインノードがノードbに接続され、ソースノードがリセット用の電位Vorstに保たれている。なお、電位Vorstは、第1実施形態で説明したように、OLED130のアノードの電位をリセットするためのものであるから、低位側の電位である。
トランジスター129にあっては、ゲートノードにはi行目に対応した制御信号Gini(i)が供給され、ドレインノードが電位Viniに保たれ、ソースノードがノードgに接続されている。
なお、第2実施形態において、トランジスター121〜125、129は第1実施形態と異なり、Nチャネル型である。このため、トランジスター121〜123、125、129の基板電位は、走査信号Gwr(1)〜Gwr(m)や制御信号のLレベルに相当する電位Vssに固定され、トランジスター124の基板電位は当該トランジスター124のソース電位に固定されている。
容量素子132にあっては、一端がノードgに、すなわちトランジスター124のゲートノードに接続され、他端がノードbに接続されている。容量素子134にあっては、一端がノードbに接続され、他端がノードcに接続されている。したがって、第2実施形態において所定ノードに相当するノードcは、容量素子134を介して容量素子132の他端に接続されることになる。
なお、第2実施形態においてOLED130にあっては、アノードがノードbに、すなわちトランジスター124のソースノードに接続され、カソードが共通電極117となっている。また、第2実施形態においては、第1実施形態におけるトランジスター128が存在しないが、後述するように、トランジスター128の機能は、図12におけるトランジスター125が兼用している。
なお、第2実施形態においてOLED130にあっては、アノードがノードbに、すなわちトランジスター124のソースノードに接続され、カソードが共通電極117となっている。また、第2実施形態においては、第1実施形態におけるトランジスター128が存在しないが、後述するように、トランジスター128の機能は、図12におけるトランジスター125が兼用している。
<動作>
図13は、第2実施形態の動作を示すタイミングチャートである。第2実施形態においては、画素回路110を構成するトランジスターをNチャネル型としているので、走査信号Gwr(1)〜Gwr(m)やi行目の制御信号は正論理信号となり、j列目のデータ信号Vd(j)は正パルス信号となる。
図13は、第2実施形態の動作を示すタイミングチャートである。第2実施形態においては、画素回路110を構成するトランジスターをNチャネル型としているので、走査信号Gwr(1)〜Gwr(m)やi行目の制御信号は正論理信号となり、j列目のデータ信号Vd(j)は正パルス信号となる。
<発光期間>
図13に示されるように、i行目の発光期間では、走査信号Gwr(i)、制御信号Grf(i)、Grst(i)、Gini(i)がすべてLレベルである。
このため、i行j列の画素回路110においては、図14に示されるように、トランジスター122、123、125、129がオフしている。したがって、トランジスター124は、ゲート・ソース間の電圧Vgs、すなわち容量素子132で保持された電圧に応じた電流IdsをOLED130に供給する。
図13に示されるように、i行目の発光期間では、走査信号Gwr(i)、制御信号Grf(i)、Grst(i)、Gini(i)がすべてLレベルである。
このため、i行j列の画素回路110においては、図14に示されるように、トランジスター122、123、125、129がオフしている。したがって、トランジスター124は、ゲート・ソース間の電圧Vgs、すなわち容量素子132で保持された電圧に応じた電流IdsをOLED130に供給する。
<初期化期間>
次に、i行目の初期化期間に至ると、発光期間と比較して、制御信号Grf(i)、Grst(i)、Gini(i)がHレベルに転じる。このため、i行j列の画素回路110においては、図15に示されるように、トランジスター123、125、129がオンする。
トランジスター123のオンによってノードcが電位Vrfとなり、トランジスター125のオンによって、容量素子132の他端と容量素子134の一端とOLED130のアノードとの接続点であるノードbが電位Vorstとなる。このため、容量素子134の保持電圧がリセットされるほか、OLED130については非発光状態に移行するとともに寄生容量による保持電圧がリセットされる。
次に、i行目の初期化期間に至ると、発光期間と比較して、制御信号Grf(i)、Grst(i)、Gini(i)がHレベルに転じる。このため、i行j列の画素回路110においては、図15に示されるように、トランジスター123、125、129がオンする。
トランジスター123のオンによってノードcが電位Vrfとなり、トランジスター125のオンによって、容量素子132の他端と容量素子134の一端とOLED130のアノードとの接続点であるノードbが電位Vorstとなる。このため、容量素子134の保持電圧がリセットされるほか、OLED130については非発光状態に移行するとともに寄生容量による保持電圧がリセットされる。
また、トランジスター129のオンによって、ノードgが電位Viniとなる。このため、容量素子132には、すなわちトランジスター124におけるゲート・ソース間には、所定電圧として(Vini−Vrst)がセットされ、これにより発光期間における電圧状態がクリアされる。
ここで、電位Viniについては、(Vini−Vorst)がトランジスター124の閾値電圧Vthよりもわずかに高くなるように、かつ、(Vini−Vct)がOLED130の発光閾値電圧を下回るように、設定される。このため、図において破線で示されるように、トランジスター124のドレインノードからソースノードに向かって流れる電流はわずかであり、トランジスター124がオンして間もない初期化期間においては、無視できる。
ここで、電位Viniについては、(Vini−Vorst)がトランジスター124の閾値電圧Vthよりもわずかに高くなるように、かつ、(Vini−Vct)がOLED130の発光閾値電圧を下回るように、設定される。このため、図において破線で示されるように、トランジスター124のドレインノードからソースノードに向かって流れる電流はわずかであり、トランジスター124がオンして間もない初期化期間においては、無視できる。
<閾値補償期間>
次に、i行目の閾値補償期間に至ると、初期化期間と比較して、制御信号Grst(i)がLレベルに転じる。このため、i行j列の画素回路110においては、図16に示されるように、トランジスター125がオフするので、ノードbは、電位Vorstの印加から解放される。
一方、トランジスター129は、初期化期間から引き続きオンしている。このため、トランジスター124のドレインノードからソースノードに向かって流れる電流によって、ノードbは、閾値補償期間の終了に至るまでに電位(Vini−Vth)に収束することになる。すなわち、トランジスター124のゲート・ソース間の電圧Vgsは、自身の閾値電圧Vthに収束することになる。
なお、上述したように(Vini−Vct)がOLED130の発光閾値電圧を下回るように設定されている。このため、閾値補償期間において、ノードbであるOLED130のアノードが電位(Vini−Vth)に再リセットされても、OLED130はオフ状態を維持することになる。
次に、i行目の閾値補償期間に至ると、初期化期間と比較して、制御信号Grst(i)がLレベルに転じる。このため、i行j列の画素回路110においては、図16に示されるように、トランジスター125がオフするので、ノードbは、電位Vorstの印加から解放される。
一方、トランジスター129は、初期化期間から引き続きオンしている。このため、トランジスター124のドレインノードからソースノードに向かって流れる電流によって、ノードbは、閾値補償期間の終了に至るまでに電位(Vini−Vth)に収束することになる。すなわち、トランジスター124のゲート・ソース間の電圧Vgsは、自身の閾値電圧Vthに収束することになる。
なお、上述したように(Vini−Vct)がOLED130の発光閾値電圧を下回るように設定されている。このため、閾値補償期間において、ノードbであるOLED130のアノードが電位(Vini−Vth)に再リセットされても、OLED130はオフ状態を維持することになる。
<書込期間>
次に、i行目の書込期間に至ると、閾値補償期間と比較して走査信号Gwr(i)がHレベルに転じ、逆に、制御信号Grf(i)がLレベルに転じる。このため、i行j列の画素回路110においては、トランジスター122がオンする一方、トランジスター123がオフすることになる。
ここで、データ信号Vd(j)がHレベルに変化することによってトランジスター121がオンする。このため、i行j列の画素回路110においては、図17に示されるように、ノードcが、オン状態にあるトランジスター121、122を介して、i行目のランプ信号線118に電気的に接続されて、ランプ信号Vrmp(i)をサンプリングする。
これにより、ノードcは、閾値補償期間においてセットされた電位Vrfから、サンプリングされた電位Vαに変化することになる。
次に、i行目の書込期間に至ると、閾値補償期間と比較して走査信号Gwr(i)がHレベルに転じ、逆に、制御信号Grf(i)がLレベルに転じる。このため、i行j列の画素回路110においては、トランジスター122がオンする一方、トランジスター123がオフすることになる。
ここで、データ信号Vd(j)がHレベルに変化することによってトランジスター121がオンする。このため、i行j列の画素回路110においては、図17に示されるように、ノードcが、オン状態にあるトランジスター121、122を介して、i行目のランプ信号線118に電気的に接続されて、ランプ信号Vrmp(i)をサンプリングする。
これにより、ノードcは、閾値補償期間においてセットされた電位Vrfから、サンプリングされた電位Vαに変化することになる。
一方、直前状態においてトランジスター124のゲート・ソース間は、閾値電圧Vthに収束しているので、破線で示されるように電流が流れにくい状態になっている。このため、ノードcが電位Vαに変動した直後にあっては、ノードbが、ノードcの電位変動に引っ張られる形で変化する。ここで、第2実施形態では、書込期間においてノードgが電位Viniに固定されているので、ノードbは、ノードcの電位変動分である(Vrf−Vα)を、容量素子132、134の容量比に応じて分圧した電圧Vβだけ変化する。このため、第2実施形態では、電圧Vβが、ゲート・ソース間にセットされていた閾値電圧Vthに加算されることになる。
ここで、電位Vαは、第1実施形態と同様に階調に応じた電位である。電位Vrfも、容量素子132、134の容量比も固定であるから、ゲート・ソース間において閾値電圧Vthに加算されるVβについても、階調レベルに応じた電圧ということができる。
ここで、電位Vαは、第1実施形態と同様に階調に応じた電位である。電位Vrfも、容量素子132、134の容量比も固定であるから、ゲート・ソース間において閾値電圧Vthに加算されるVβについても、階調レベルに応じた電圧ということができる。
トランジスター124のゲート・ソース間の電圧Vgsは、閾値電圧Vthから、階調レベルに応じた電圧Vβだけ高くなって、電圧(Vβ+Vth)となる。このため、図18に示されるように、トランジスター124のソースノードからドレインノードに向かって流れる電流によって、トランジスター124のゲート・ソース間の電圧Vgsが負帰還制御される。このため、電圧Vgsは、当該トランジスター124の移動度を補償する値に向かって高まる。このとき、トランジスター124のドレイン・ソース間の電圧は低下し、反対に、OLED130におけるアノード・カソード間の両端電圧は高まる。OLED130の両端電圧が発光閾値電圧を超えると、電流が流れ始める。やがて、電圧Vgsは、トランジスター124の移動度を補償する値に収束して、この電圧Vgsに応じた電流Idsが、図14に示されるように、OLED130に流れることになる。
したがって、第2実施形態においても、トランジスター124の特性(閾値電圧、移動度)が画素回路110毎に相違しても、その特性の相違による影響を受けにくいので、高品位の表示が可能になる。
また、第2実施形態においては、画素回路110のトランジスター数が少なくなっているので、その分、構成の簡略化が可能である。
また、第2実施形態においては、画素回路110のトランジスター数が少なくなっているので、その分、構成の簡略化が可能である。
<応用・変形例>
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の応用・変形が可能である。また、次に述べる応用・変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の応用・変形が可能である。また、次に述べる応用・変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。
<ランプ信号線の引き回し>
各実施形態では、ランプ信号線118を、走査線112と対をなすように設けるとともに、当該走査線112の延在方向に配線した構成としたが、図19に示されるように、データ線114の延在方向に配線した構成としても良い。
図19に示した構成において、各列に対応したランプ信号線118には、各水平走査期間で電位が単調変化するランプ信号Vrmpがそれぞれ供給される。このため、水平走査期間毎に各列のランプ信号線118の電位が変化して、当該ランプ信号線118の寄生容量が充放電を繰り返すので、消費電力の面においては、第1および第2実施形態と比較して劣る。
一方で、図19に示した構成では、各ランプ信号線118に個別のランプ信号を供給する必要がないので、その分、構成の簡略化を図ることでき、この意味において第1および第2実施形態と比較して有利である。
各実施形態では、ランプ信号線118を、走査線112と対をなすように設けるとともに、当該走査線112の延在方向に配線した構成としたが、図19に示されるように、データ線114の延在方向に配線した構成としても良い。
図19に示した構成において、各列に対応したランプ信号線118には、各水平走査期間で電位が単調変化するランプ信号Vrmpがそれぞれ供給される。このため、水平走査期間毎に各列のランプ信号線118の電位が変化して、当該ランプ信号線118の寄生容量が充放電を繰り返すので、消費電力の面においては、第1および第2実施形態と比較して劣る。
一方で、図19に示した構成では、各ランプ信号線118に個別のランプ信号を供給する必要がないので、その分、構成の簡略化を図ることでき、この意味において第1および第2実施形態と比較して有利である。
逆にいえば、ランプ信号線118が走査線112と対をなすように設けられた第1および第2実施形態によれば、選択される走査線112に対応したランプ信号線118へのランプ信号だけが電位変化するので、ランプ信号線118の寄生容量の充放電が低減される結果、消費電力が抑えられるのである。
なお、図19は、第1実施形態に係る画素回路110においてランプ信号線118をデータ線114の延在方向に配線した場合の例であるが、図12に示した第2実施形態に係る画素回路110において、ランプ信号線118をデータ線114の延在方向に配線した構成としても良いのはもちろんである。
なお、図19は、第1実施形態に係る画素回路110においてランプ信号線118をデータ線114の延在方向に配線した場合の例であるが、図12に示した第2実施形態に係る画素回路110において、ランプ信号線118をデータ線114の延在方向に配線した構成としても良いのはもちろんである。
<ランプ信号の変化方向>
各実施形態において、i行目の走査期間にランプ信号Vrmp(i)は、電位Vmaxから電位Vminにむかって単調減少する構成としたが、この理由は、次の通りである。すなわち、第1(第2)実施形態において、書込期間の直前においてノードa(c)に対し高位側の電位Vel(Vrf)をセットし、これを基準に、移動度補償の際に階調レベルに応じた電位変動をランプ信号のサンプリングによって与え、この際、電位変動が小さいときに電圧Vgsが小となるように対応させたためである。
したがって、画素回路を変更して、移動度補償の開始時において電位変動が小さいときに電圧Vgsが小となるのであれば、ランプ信号を単調増加させる構成も採用し得る。
各実施形態において、i行目の走査期間にランプ信号Vrmp(i)は、電位Vmaxから電位Vminにむかって単調減少する構成としたが、この理由は、次の通りである。すなわち、第1(第2)実施形態において、書込期間の直前においてノードa(c)に対し高位側の電位Vel(Vrf)をセットし、これを基準に、移動度補償の際に階調レベルに応じた電位変動をランプ信号のサンプリングによって与え、この際、電位変動が小さいときに電圧Vgsが小となるように対応させたためである。
したがって、画素回路を変更して、移動度補償の開始時において電位変動が小さいときに電圧Vgsが小となるのであれば、ランプ信号を単調増加させる構成も採用し得る。
<ランプ波形の態様>
また、ランプ信号の波形については、図20(a)において破線で示される実施形態のようなタイプ(1)、すなわち一定の変化率で直線的に変化する波形に限られない。例えば、タイプ(2)のように上に凸の波形であっても良いし、タイプ(3)のように下に凸の波形であっても良い。
ここで、タイプ(2)のような波形であると、書込期間の開始側で、すなわち低輝度側で時間を細かく刻むことができるので、暗画素が多数を占める画像を表示する場合や暗環境下で画像を表示する場合に好適である。反対に、タイプ(3)のような波形であると、書込期間の終了側で、すなわち高輝度側で時間を細かく刻むことができるので、明画素が多数を占める画像を表示する場合や明環境下で画像を表示する場合に好適である。
また、ランプ信号の波形については、図20(a)において破線で示される実施形態のようなタイプ(1)、すなわち一定の変化率で直線的に変化する波形に限られない。例えば、タイプ(2)のように上に凸の波形であっても良いし、タイプ(3)のように下に凸の波形であっても良い。
ここで、タイプ(2)のような波形であると、書込期間の開始側で、すなわち低輝度側で時間を細かく刻むことができるので、暗画素が多数を占める画像を表示する場合や暗環境下で画像を表示する場合に好適である。反対に、タイプ(3)のような波形であると、書込期間の終了側で、すなわち高輝度側で時間を細かく刻むことができるので、明画素が多数を占める画像を表示する場合や明環境下で画像を表示する場合に好適である。
したがって、タイプ(1)、(2)、(3)のような波形を予め複数用意しておくとともに、表示すべき画像を解析した結果や、周辺環境の明るさに応じて、いずれかの波形の1つ自動的に選択される構成が良い。もちろん、ユーザーの嗜好に応じていずれかの波形が手動で選択される構成としても良い。
また、高輝度化するためもタイプ(4)のように、ランプ信号の最高値である電位Vmaxを高めても良いし、特に図示しないが、最小値である電位Vminを低めて良い。
また、高輝度化するためもタイプ(4)のように、ランプ信号の最高値である電位Vmaxを高めても良いし、特に図示しないが、最小値である電位Vminを低めて良い。
<RGB別のランプ波形>
実施形態において、例えば同一行で互いに隣り合う3つの画素回路110においてOLED130が、それぞれR、G、Bの色で発光させる構成とした場合に、発光効率などの条件が色毎に相違するときがある。
そこで例えばB、G、Rの順で発光効率が低下するようなとき、図20(b)に示されるように、ランプ信号の変化率を、B、G、Rの順で大きくしても良い。
実施形態において、例えば同一行で互いに隣り合う3つの画素回路110においてOLED130が、それぞれR、G、Bの色で発光させる構成とした場合に、発光効率などの条件が色毎に相違するときがある。
そこで例えばB、G、Rの順で発光効率が低下するようなとき、図20(b)に示されるように、ランプ信号の変化率を、B、G、Rの順で大きくしても良い。
このとき、R、G、B毎に異なるランプ信号を供給する必要がある。このための構成としては、RGBの配列が例えば列方向にわたって同色で揃ったストライプ配列である場合に、図21(a)や図21(b)に示されるような構成が考えられる。このうち、図21(a)においては、行毎に、RGBに対応したランプ信号がそれぞれ供給されるランプ信号線118が3本設けられる一方、RGBの画素回路110においてトランジスター121の入力端が自身の画素回路に対応したランプ信号線118に接続された構成となっている。
また、図21(b)においては、列毎に、対応する色のランプ信号が供給されるランプ信号線118が設けられる一方、画素回路110においてはトランジスター121の入力端がランプ信号線118に接続された構成となっている。
なお、1ドットをカラー表示する場合に、RGBに加えて別の1色または複数色を加えても良い。例えば再現可能な色域を拡大するためにイエロー(Y)を加えた4色によって1ドットを構成しても良いし、輝度を向上させるためにホワイト(W)を加えた4色によって1ドットを構成しても良い。このような構成においては、追加する色に対応したランプ信号が供給すれば良い。
また、図21(b)においては、列毎に、対応する色のランプ信号が供給されるランプ信号線118が設けられる一方、画素回路110においてはトランジスター121の入力端がランプ信号線118に接続された構成となっている。
なお、1ドットをカラー表示する場合に、RGBに加えて別の1色または複数色を加えても良い。例えば再現可能な色域を拡大するためにイエロー(Y)を加えた4色によって1ドットを構成しても良いし、輝度を向上させるためにホワイト(W)を加えた4色によって1ドットを構成しても良い。このような構成においては、追加する色に対応したランプ信号が供給すれば良い。
<その他>
各実施形態では、ノードaの側に、ゲートノードが走査線112に接続されたトランジスター122(第2トランジスター)が設けられ、ランプ信号線118の側に、ゲートノードがデータ線114に接続されたトランジスター121(第3トランジスター)が設けられたが、これとは反対に、ノードa(c)の側にトランジスター121が設けられ、ランプ信号線118の側に、トランジスター122が設けられた構成としても良い。
第1実施形態では、トランジスター121〜128をPチャネル型で統一し、また、第2実施形態では、トランジスター121〜126、129をNチャネル型で統一したが、Pチャネル型とNチャネル型とを混在させた構成としても良い。
また、これらのトランジスターをシリコン基板ではなくて、他の半導体基板に形成した構成しても良いし、ガラス基板に形成した薄膜トランジスターで構成しても良い。
実施形態では、電気光学素子として発光素子であるOLEDを例示したが、例えば無機発光ダイオードやLED(Light Emitting Diode)であっても良い。
各実施形態では、ノードaの側に、ゲートノードが走査線112に接続されたトランジスター122(第2トランジスター)が設けられ、ランプ信号線118の側に、ゲートノードがデータ線114に接続されたトランジスター121(第3トランジスター)が設けられたが、これとは反対に、ノードa(c)の側にトランジスター121が設けられ、ランプ信号線118の側に、トランジスター122が設けられた構成としても良い。
第1実施形態では、トランジスター121〜128をPチャネル型で統一し、また、第2実施形態では、トランジスター121〜126、129をNチャネル型で統一したが、Pチャネル型とNチャネル型とを混在させた構成としても良い。
また、これらのトランジスターをシリコン基板ではなくて、他の半導体基板に形成した構成しても良いし、ガラス基板に形成した薄膜トランジスターで構成しても良い。
実施形態では、電気光学素子として発光素子であるOLEDを例示したが、例えば無機発光ダイオードやLED(Light Emitting Diode)であっても良い。
<電子機器>
次に、実施形態に係るマイクロ・ディスプレイ10を適用したヘッドマウント・ディスプレイについて説明する。
次に、実施形態に係るマイクロ・ディスプレイ10を適用したヘッドマウント・ディスプレイについて説明する。
図22は、ヘッドマウント・ディスプレイの外観を示す図であり、図23は、その光学的な構成を示す図である。
まず、図22に示されるように、ヘッドマウント・ディスプレイ300は、外観的には、一般的な眼鏡と同様にテンプル31や、ブリッジ32、レンズ301L、301Rを有する。また、ヘッドマウント・ディスプレイ300は、図23に示されるように、ブリッジ32近傍であってレンズ301L、301Rの奥側(図において下側)には、左眼用のマイクロ・ディスプレイ10Lと右眼用のマイクロ・ディスプレイ10Rとが設けられる。
まず、図22に示されるように、ヘッドマウント・ディスプレイ300は、外観的には、一般的な眼鏡と同様にテンプル31や、ブリッジ32、レンズ301L、301Rを有する。また、ヘッドマウント・ディスプレイ300は、図23に示されるように、ブリッジ32近傍であってレンズ301L、301Rの奥側(図において下側)には、左眼用のマイクロ・ディスプレイ10Lと右眼用のマイクロ・ディスプレイ10Rとが設けられる。
マイクロ・ディスプレイ10Lの画像表示面は、図23において左側となるように配置している。これによってマイクロ・ディスプレイ10Lによる表示画像は、光学レンズ302Lを介して図において9時の方向に出射する。ハーフミラー303Lは、マイクロ・ディスプレイ10Lによる表示画像を6時の方向に反射させる一方で、12時の方向から入射した光を透過させる。
マイクロ・ディスプレイ10Rの画像表示面は、マイクロ・ディスプレイ10Lとは反対の右側となるように配置している。これによってマイクロ・ディスプレイ10Rによる表示画像は、光学レンズ302Rを介して図において3時の方向に出射する。ハーフミラー303Rは、マイクロ・ディスプレイ10Rによる表示画像を6時方向に反射させる一方で、12時の方向から入射した光を透過させる。
マイクロ・ディスプレイ10Rの画像表示面は、マイクロ・ディスプレイ10Lとは反対の右側となるように配置している。これによってマイクロ・ディスプレイ10Rによる表示画像は、光学レンズ302Rを介して図において3時の方向に出射する。ハーフミラー303Rは、マイクロ・ディスプレイ10Rによる表示画像を6時方向に反射させる一方で、12時の方向から入射した光を透過させる。
この構成において、ヘッドマウント・ディスプレイ300の装着者は、マイクロ・ディスプレイ10L、10Rによる表示画像を、外の様子と重ね合わせたシースルー状態で見ることができる。
また、このヘッドマウント・ディスプレイ300において、視差を伴う両眼画像のうち、左眼用画像をマイクロ・ディスプレイ10Lに表示させ、右眼用画像をマイクロ・ディスプレイ10Rに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる(3D表示)。
また、このヘッドマウント・ディスプレイ300において、視差を伴う両眼画像のうち、左眼用画像をマイクロ・ディスプレイ10Lに表示させ、右眼用画像をマイクロ・ディスプレイ10Rに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる(3D表示)。
なお、マイクロ・ディスプレイ10については、ヘッドマウント・ディスプレイ300のほかにも、ビデオカメラや、レンズ交換式のデジタルカメラなどにおける電子式ビューファインダーとしても適用可能である。
1…電気光学装置、10…マイクロ・ディスプレイ、100…表示部、110…画素回路、112…走査線、114…データ線、117…共通電極、118…ランプ信号線、121〜129…トランジスター、130…OLED、132、134…容量素子、140…走査線駆動回路、150…データ線駆動回路、300…ヘッドマウント・ディスプレイ。
Claims (10)
- ゲート・ソース間の電圧に応じた電流を供給する第1トランジスターと、
前記第1トランジスターにより供給された電流に応じた輝度で発光する発光素子と、
を含む画素回路を有する電気光学装置であって、
第1期間に、前記第1トランジスターのゲート・ソース間に当該第1トランジスターの閾値電圧がセットされ、
前記第1期間に続く第2期間の開始から階調レベルに応じた時間が経過したタイミングであって、当該階調レベルによって指定される階調が暗くなるにつれて時間的に早まるタイミングで、前記第1トランジスターのゲート・ソース間の電圧が、前記閾値電圧から前記階調に応じた電圧分、変化し、
前記第2期間に続く第3期間に前記第1トランジスターのゲート・ソース間の電圧に応じた電流が前記発光素子に供給される
ことを特徴とする電気光学装置。 - 前記画素回路は、
前記第2期間において電位が経時的に一方向に単調変化するランプ信号が供給されるランプ信号線と所定ノードとの間に直列に接続された第2トランジスターと第3トランジスターとを有し、
前記第2トランジスターは前記第2期間においてオンし、
前記第3トランジスターは前記第2期間において前記ランプ信号をデータ信号に応じてサンプリングし、
前記第1トランジスターのゲート・ソース間の電圧は、前記閾値電圧から、前記所定ノードにおける所定電位からサンプリングされたランプ信号の電位への変動に応じた電圧分、変化する
ことを特徴とする請求項1に記載の電気光学装置。 - 前記画素回路は、
複数の走査線と複数のデータ線との交差に対応してそれぞれ設けられ、
前記複数の走査線が所定の順番に選択され、
前記第2トランジスターのゲートは一の走査線に接続され、
前記第3トランジスターのゲートは前記データ信号が供給される一のデータ線に接続された
ことを特徴とする請求項2に記載の電気光学装置。 - 前記ランプ信号線は、前記走査線と対をなし、当該走査線の延在方向に形成されている
ことを特徴とする請求項3に記載の電気光学装置。 - 一のランプ信号線には、当該一の走査線と対をなす走査線が選択されたときに、前記ランプ信号が供給される
ことを特徴とする請求項4に記載の電気光学装置。 - 前記ランプ信号は、複数種類の波形のうち、一の波形が供給される
ことを特徴とする請求項2乃至5のいずれかに記載の電気光学装置。 - 前記画素回路の各々は、複数色のいずれかに対応し、
色毎に異なる波形のランプ信号が供給される
ことを特徴とする請求項3乃至6のいずれかに記載の電気光学装置。 - 前記第1期間の前の初期化期間に、前記第1トランジスターのゲート・ソース間に所定電圧がセットされる
ことを特徴とする請求項1乃至7のいずれかに記載の電気光学装置。 - ゲート・ソース間の電圧に応じた電流を供給する第1トランジスターと、
前記第1トランジスターにより供給された電流に応じた輝度で発光する発光素子と、
を含む画素回路を有する電気光学装置の駆動方法であって、
第1期間に、前記第1トランジスターのゲート・ソース間に当該第1トランジスターの閾値電圧をセットし、
前記第1期間に続く第2期間の開始から階調レベルに応じた時間が経過したタイミングであって、当該階調レベルによって指定される階調が暗くなるにつれて時間的に早まるタイミングで、前記第1トランジスターのゲート・ソース間の電圧を、前記閾値電圧から前記階調に応じた電圧分、変化させ、
前記第2期間に続く第3期間に前記第1トランジスターのゲート・ソース間の電圧に応じた電流を前記発光素子に供給する
ことを特徴とする電気光学装置の駆動方法。 - 請求項1乃至8のいずれかに記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011181283A JP2013044847A (ja) | 2011-08-23 | 2011-08-23 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011181283A JP2013044847A (ja) | 2011-08-23 | 2011-08-23 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013044847A true JP2013044847A (ja) | 2013-03-04 |
Family
ID=48008820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011181283A Withdrawn JP2013044847A (ja) | 2011-08-23 | 2011-08-23 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013044847A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017056646A1 (ja) * | 2015-09-30 | 2017-04-06 | ソニー株式会社 | 表示素子、表示素子の駆動方法、表示装置、及び、電子機器 |
JP2020129136A (ja) * | 2014-02-27 | 2020-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の動作方法 |
WO2021153352A1 (ja) * | 2020-01-27 | 2021-08-05 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置 |
US11176882B2 (en) | 2018-03-29 | 2021-11-16 | Sharp Kabushiki Kaisha | Display device and method for driving same |
CN114512098A (zh) * | 2020-12-28 | 2022-05-17 | 武汉天马微电子有限公司 | 显示装置 |
WO2023231677A1 (zh) * | 2022-05-30 | 2023-12-07 | 成都辰显光电有限公司 | 像素电路及其驱动方法和显示装置 |
-
2011
- 2011-08-23 JP JP2011181283A patent/JP2013044847A/ja not_active Withdrawn
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020129136A (ja) * | 2014-02-27 | 2020-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の動作方法 |
US11605655B2 (en) | 2014-02-27 | 2023-03-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and module and electronic appliance including the same |
US11916088B2 (en) | 2014-02-27 | 2024-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and module and electronic appliance including the same |
WO2017056646A1 (ja) * | 2015-09-30 | 2017-04-06 | ソニー株式会社 | 表示素子、表示素子の駆動方法、表示装置、及び、電子機器 |
US10636354B2 (en) | 2015-09-30 | 2020-04-28 | Sony Corporation | Display element, method for driving display element, display device, and electronic device to display image with reduced luminance unevenness |
US11176882B2 (en) | 2018-03-29 | 2021-11-16 | Sharp Kabushiki Kaisha | Display device and method for driving same |
WO2021153352A1 (ja) * | 2020-01-27 | 2021-08-05 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置 |
US12022581B2 (en) | 2020-01-27 | 2024-06-25 | Sony Semiconductor Solutions Corporation | Display device |
CN114512098A (zh) * | 2020-12-28 | 2022-05-17 | 武汉天马微电子有限公司 | 显示装置 |
CN114512098B (zh) * | 2020-12-28 | 2023-11-21 | 武汉天马微电子有限公司 | 显示装置 |
WO2023231677A1 (zh) * | 2022-05-30 | 2023-12-07 | 成都辰显光电有限公司 | 像素电路及其驱动方法和显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10186204B2 (en) | Electro-optical device and electronic apparatus | |
JP6064313B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP6141590B2 (ja) | 電気光学装置および電子機器 | |
JP6911406B2 (ja) | 画素回路、電気光学装置および電子機器 | |
JP5887973B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP6111531B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP6492447B2 (ja) | 電気光学装置、電子機器、及び電気光学装置の駆動方法 | |
JP2013044847A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2018151449A (ja) | 電気光学装置、および電子機器 | |
US10964260B2 (en) | Electro-optical device, driving method for electro-optical device, and electronic apparatus | |
US10665160B2 (en) | Electrooptical device, electronic apparatus, and driving method of electrooptical device | |
JP2018155832A (ja) | 電気光学装置、電子機器及び電気光学装置の駆動方法 | |
US10854142B2 (en) | Display device and electronic apparatus | |
JP5845963B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP5929087B2 (ja) | 電気光学装置および電子機器 | |
JP6581951B2 (ja) | 電気光学装置の駆動方法 | |
JP6052365B2 (ja) | 電気光学装置および電子機器 | |
JP2013083825A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP6626802B2 (ja) | 電気光学装置および電子機器 | |
JP2013088640A (ja) | 電気光学装置の駆動方法、電気光学装置および電子機器 | |
JP6299090B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2019008325A (ja) | 電気光学装置および電子機器 | |
JP2017058699A (ja) | 電気光学装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141104 |