JP2013042358A - 周波数シンセサイザ - Google Patents
周波数シンセサイザ Download PDFInfo
- Publication number
- JP2013042358A JP2013042358A JP2011177834A JP2011177834A JP2013042358A JP 2013042358 A JP2013042358 A JP 2013042358A JP 2011177834 A JP2011177834 A JP 2011177834A JP 2011177834 A JP2011177834 A JP 2011177834A JP 2013042358 A JP2013042358 A JP 2013042358A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- frequency
- phase
- controlled oscillator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】位相比較器1と、チャージポンプ2と、ローパスフィルタ3と、電圧制御発振器4と、該電圧制御発振器の出力クロック信号を小数点分周して前記帰還クロック信号を生成する帰還回路とを備える。帰還回路は、電圧制御発振器4の出力クロック信号を分周する可変分周器5と、電圧制御発振器4の8相のクロック信号から1つの位相のクロック信号を選択するマルチプレクサ7と、マルチプレクサ7で選択した特定の位相のクロック信号により可変分周器5のクロック信号をリタイミングするリタイミング回路(DFF回路8,9とアンド回路10)とを備える。
【選択図】図1
Description
請求項2にかかる発明は、請求項1に記載の周波数シンセサイザにおいて、前記小数点分周の値は、目標とする小数点分周の値のうちの整数数と一致し又は該整数数と隣接する分周数を前記可変分周器に設定し、該可変分周器により設定切替の周期毎に、前記選択回路により選択される特定位相のクロック信号を切り替えることにより、前記リタイミング回路から出力する帰還クロック信号の複数周期の平均値として得られるようにしたことを特徴とする。
請求項3にかかる発明は、請求項2に記載の周波数シンセサイザにおいて、前記可変分周器に設定する前記分周数と前記選択回路による特定位相のクロック信号の選択の組み合わせを、予め設定したテーブルに応じて切り替え、又は目標とする小数点分周の値と前回得られた得られた小数点分周の値との差分に応じて、切り替えることを特徴とする。
ただし、
N(n):n番目の実質的なFB分周数
N.F:目標逓倍数(図2では、4.2)
k:等差級数のk番目
RoundDown:切り捨て(8相の場合は0.125刻み)
[ ]内の1項:FB累積分周数の目標値
[ ]内の2項:FB累積分周数の実際値
である。
n=1では、RoundDown[4.2−0]=RoundDown[4.2]=4.125
n=2では、RoundDown[8.4−4.125]=RoundDown[4.275]=4.25
n=3では、RoundDown[12.6−8.375]=RoundDown[4.225]=4.125
・
・
となる。
Claims (3)
- 基準クロック信号と帰還クロック信号の位相を比較する位相比較器と、該位相比較器の出力信号から高周波成分を除去するローパスフィルタと、該ローパスフィルタから出力する電圧信号に応じた周波数のクロック信号を生成する電圧制御発振器と、該電圧制御発振器の出力クロック信号を小数点分周して前記帰還クロック信号を生成する帰還回路とを備え、前記基準クロック信号と前記帰還クロック信号との位相差が零となるように前記電圧制御発振器の周波数が制御される周波数シンセサイザであって、
前記帰還回路は、前記電圧制御発振器の出力クロック信号を分周する可変分周器と、前記電圧制御発振器の出力クロック信号の1周期を等分して位相をずらせた多相クロック信号から1つの位相のクロック信号を選択する選択回路と、該選択回路で選択した特定の位相のクロック信号により前記可変分周器のクロック信号をリタイミングするリタイミング回路とを備え、
前記可変分周器による分周数の設定切替を繰り返して行うとともに、この設定切替の周期内に前記選択回路によるクロック信号の選択切替を繰り返すことで、前記帰還回路における前記小数点分周を実施することを特徴とする周波数シンセサイザ。 - 請求項1に記載の周波数シンセサイザにおいて、
前記小数点分周の値は、目標とする小数点分周の値のうちの整数数と一致し又は該整数数と隣接する分周数を前記可変分周器に設定し、該可変分周器により設定切替の周期毎に、前記選択回路により選択される特定位相のクロック信号を切り替えることにより、前記リタイミング回路から出力する帰還クロック信号の複数周期の平均値として得られるようにしたことを特徴とする周波数シンセサイザ。 - 請求項2に記載の周波数シンセサイザにおいて、
前記可変分周器に設定する前記分周数と前記選択回路による特定位相のクロック信号の選択の組み合わせを、予め設定したテーブルに応じて切り替え、又は目標とする小数点分周の値と前回得られた得られた小数点分周の値との差分に応じて、切り替えることを特徴とする周波数シンセサイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011177834A JP5792557B2 (ja) | 2011-08-16 | 2011-08-16 | 周波数シンセサイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011177834A JP5792557B2 (ja) | 2011-08-16 | 2011-08-16 | 周波数シンセサイザ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013042358A true JP2013042358A (ja) | 2013-02-28 |
JP2013042358A5 JP2013042358A5 (ja) | 2014-08-14 |
JP5792557B2 JP5792557B2 (ja) | 2015-10-14 |
Family
ID=47890335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011177834A Expired - Fee Related JP5792557B2 (ja) | 2011-08-16 | 2011-08-16 | 周波数シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5792557B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110324040A (zh) * | 2019-05-06 | 2019-10-11 | 杭州阿姆科技有限公司 | 一种时钟频率调整的方法及装置 |
WO2020166645A1 (ja) * | 2019-02-15 | 2020-08-20 | 株式会社ソシオネクスト | デジタル位相同期回路、デジタル制御発振器、デジタル-時間変換器 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07154253A (ja) * | 1993-08-31 | 1995-06-16 | Sgs Thomson Microelectron Sa | 周波数シンセサイザ |
US6064272A (en) * | 1998-07-01 | 2000-05-16 | Conexant Systems, Inc. | Phase interpolated fractional-N frequency synthesizer with on-chip tuning |
JP2003515963A (ja) * | 1998-09-03 | 2003-05-07 | インフィネオン テクノロジース アクチエンゲゼルシャフト | デジタル位相ロックループ周波数シンセサイザ |
US20030198311A1 (en) * | 2002-04-19 | 2003-10-23 | Wireless Interface Technologies, Inc. | Fractional-N frequency synthesizer and method |
JP2006148840A (ja) * | 2004-11-25 | 2006-06-08 | Renesas Technology Corp | 半導体集積回路およびクロック生成用電子部品 |
US20060132200A1 (en) * | 2004-12-22 | 2006-06-22 | Markus Dietl | Fractional-N divider, fractional-N phase locked loop and method of dividing a frequency f of an output signal by N, wherein N is a non-integer |
JP2007116664A (ja) * | 2005-10-20 | 2007-05-10 | Honeywell Internatl Inc | 電源補償電圧および電流源 |
JP2007526700A (ja) * | 2004-03-05 | 2007-09-13 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | 分数周波数シンセサイザ |
US20070285176A1 (en) * | 2006-03-21 | 2007-12-13 | Leadis Technology, Inc. | Phase-Slipping Phase-Locked Loop |
US7356111B1 (en) * | 2003-01-14 | 2008-04-08 | Advanced Micro Devices, Inc. | Apparatus and method for fractional frequency division using multi-phase output VCO |
JP2009194611A (ja) * | 2008-02-14 | 2009-08-27 | Toshiba Corp | 位相同期回路及びこれを用いた受信機 |
JP2011130518A (ja) * | 2009-12-15 | 2011-06-30 | New Japan Radio Co Ltd | チャージポンプ回路 |
US20110156773A1 (en) * | 2009-12-29 | 2011-06-30 | Stephen Mark Beccue | Low Noise Fractional Divider Using A Multiphase Oscillator |
-
2011
- 2011-08-16 JP JP2011177834A patent/JP5792557B2/ja not_active Expired - Fee Related
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07154253A (ja) * | 1993-08-31 | 1995-06-16 | Sgs Thomson Microelectron Sa | 周波数シンセサイザ |
US6064272A (en) * | 1998-07-01 | 2000-05-16 | Conexant Systems, Inc. | Phase interpolated fractional-N frequency synthesizer with on-chip tuning |
JP2003515963A (ja) * | 1998-09-03 | 2003-05-07 | インフィネオン テクノロジース アクチエンゲゼルシャフト | デジタル位相ロックループ周波数シンセサイザ |
US20030198311A1 (en) * | 2002-04-19 | 2003-10-23 | Wireless Interface Technologies, Inc. | Fractional-N frequency synthesizer and method |
US7356111B1 (en) * | 2003-01-14 | 2008-04-08 | Advanced Micro Devices, Inc. | Apparatus and method for fractional frequency division using multi-phase output VCO |
JP2007526700A (ja) * | 2004-03-05 | 2007-09-13 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | 分数周波数シンセサイザ |
JP2006148840A (ja) * | 2004-11-25 | 2006-06-08 | Renesas Technology Corp | 半導体集積回路およびクロック生成用電子部品 |
US20060132200A1 (en) * | 2004-12-22 | 2006-06-22 | Markus Dietl | Fractional-N divider, fractional-N phase locked loop and method of dividing a frequency f of an output signal by N, wherein N is a non-integer |
JP2007116664A (ja) * | 2005-10-20 | 2007-05-10 | Honeywell Internatl Inc | 電源補償電圧および電流源 |
US20070285176A1 (en) * | 2006-03-21 | 2007-12-13 | Leadis Technology, Inc. | Phase-Slipping Phase-Locked Loop |
JP2009194611A (ja) * | 2008-02-14 | 2009-08-27 | Toshiba Corp | 位相同期回路及びこれを用いた受信機 |
JP2011130518A (ja) * | 2009-12-15 | 2011-06-30 | New Japan Radio Co Ltd | チャージポンプ回路 |
US20110156773A1 (en) * | 2009-12-29 | 2011-06-30 | Stephen Mark Beccue | Low Noise Fractional Divider Using A Multiphase Oscillator |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020166645A1 (ja) * | 2019-02-15 | 2020-08-20 | 株式会社ソシオネクスト | デジタル位相同期回路、デジタル制御発振器、デジタル-時間変換器 |
US11962314B2 (en) | 2019-02-15 | 2024-04-16 | Socionext Inc. | Digital phase locked loop circuit, digitally-controlled oscillator, and digital-to-time converter |
JP7501375B2 (ja) | 2019-02-15 | 2024-06-18 | 株式会社ソシオネクスト | 位相同期回路 |
CN110324040A (zh) * | 2019-05-06 | 2019-10-11 | 杭州阿姆科技有限公司 | 一种时钟频率调整的方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5792557B2 (ja) | 2015-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1992527B (zh) | 用于信号产生电路的切换电容回路滤波器 | |
US8085101B2 (en) | Spread spectrum clock generation device | |
JP5799536B2 (ja) | フラクショナルpll回路 | |
US8008955B2 (en) | Semiconductor device | |
US6919744B2 (en) | Spectrum profile control for a PLL and the like | |
CN105187055B (zh) | 具有宽带宽的锁相环电路 | |
JP5347534B2 (ja) | 位相比較器、pll回路、及び位相比較器の制御方法 | |
Sotiriadis et al. | Direct all-digital frequency synthesis techniques, spurs suppression, and deterministic jitter correction | |
JP2012528526A (ja) | 多相発振器を有する位相ロックループ | |
JP2011107750A (ja) | 半導体集積回路装置 | |
WO2010097846A1 (ja) | 位相調整回路 | |
US6943598B2 (en) | Reduced-size integrated phase-locked loop | |
EP2571165B1 (en) | Accumulator type fractional-n pll synthesizer and control method thereof | |
JP2020136824A (ja) | 分数分周器および周波数シンセサイザ | |
JPH04356804A (ja) | デジタル信号合成方法及び装置 | |
US20150381191A1 (en) | Variable delay component ring oscillator with phase shifting select switch | |
JP5792557B2 (ja) | 周波数シンセサイザ | |
JP2004032586A (ja) | 逓倍pll回路 | |
WO2020012557A1 (ja) | 位相同期回路 | |
US11784651B2 (en) | Circuitry and methods for fractional division of high-frequency clock signals | |
JP5579099B2 (ja) | クロック生成装置及びDLL(DigitalLockedLoop)回路及びクロック生成方法 | |
JP6950172B2 (ja) | スペクトラム拡散クロック発生回路 | |
JP2013042358A5 (ja) | ||
JP2015103895A (ja) | スペクトラム拡散クロック発生回路 | |
JP2015222918A (ja) | フラクショナルpll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130430 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140702 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150721 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150806 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5792557 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |