JP2013042018A - 半導体装置およびその製造方法並びに電子装置 - Google Patents
半導体装置およびその製造方法並びに電子装置 Download PDFInfo
- Publication number
- JP2013042018A JP2013042018A JP2011178678A JP2011178678A JP2013042018A JP 2013042018 A JP2013042018 A JP 2013042018A JP 2011178678 A JP2011178678 A JP 2011178678A JP 2011178678 A JP2011178678 A JP 2011178678A JP 2013042018 A JP2013042018 A JP 2013042018A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- substrate
- semiconductor device
- solder
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】素子10と、基板20と、第1導電体32と、前記第1導電体上に形成された第2導電体34と、前記第2導電体上に形成された第3導電体36と、前記第3導電体上に形成された第4導電体38と、を有し、前記第1導電体と前記第4導電体のいずれか一方が前記素子に接合され、前記第1導電体と前記第4導電体の他方が前記基板に接合され、前記素子と前記基板とを電気的に接続するバンプ30と、を具備し、前記第1導電体および前記第3導電体は、前記第2導電体および前記第4導電体より融点が高く、前記第4導電体は前記第2導電体より融点が高い半導体装置。
【選択図】図2
Description
電解めっきの条件
めっき液組成
硫酸銅(5水塩) 225g/L
硫酸(98wt%) 55g/L
塩素イオン 60mg/L
アミン類とグリシジルエーテル反応縮合物 250mg/L
ビススルホ有機化合物(SO3H-C3H6-S-S-C3H6-SO3H) 6mg/L
めっき条件
アノード金属 Cu
電流密度 2A/dm2
めっき時間 80分
これにより、例えば直径が約100μmの円柱形状のCuポスト31が形成される。
電解めっきの条件
めっき液組成
硫酸錫 10g/L
硫酸ビスマス 7.5g/L
グルコヘプトン酸 120g/L
メタンスルホン酸アンモニウム 80g/L
ペプトン 1g/L
めっき条件
アノード金属 Pt
電流密度 5A/dm2
めっき時間 20分
これにより、第1導電体32上に厚さが約15μm、直径が約60μmの第2導電体34が形成される。
電解めっきの条件
めっき液組成
メタンスルホン酸第一錫 0.34mol/L
水酸化銅 0.005mol/L
酸化銀 0.024mol/L
メタンスルホン酸 2.64mol/L
アセチルシステイン 0.15mol/L
2,2−ジチオジアニリン 0.025mol/L
α−ナフトールポリエトキシレート 3g/L
めっき条件
アノード金属 Sn
電流密度 6A/dm2
めっき時間 15分
これにより、第2導電体34上に厚さが約20μm、直径が約60μmの第3導電体36が形成される。
無電解めっきの条件
めっき液組成
クエン酸三ナトリウム 0.17mol/L
ニトリロ三酢酸三ナトリウム 0.2mol/L
硫酸インジウム 0.08mol/L
硫酸チタン(III) 0.02mol/L
めっき条件
浴温 50℃
めっき時間 8分
電解めっきの条件
めっき液組成
硫酸インジウム 60g/L
メタンスルホン酸 30g/L
イミダゾール−エピクロロヒドリンコポリマー 100g/L
めっき条件
アノード金属 Pt
電流密度 10/dm2
めっき時間 7分
付記1:
素子と、基板と、第1導電体と、前記第1導電体上に形成された第2導電体と、前記第2導電体上に形成された第3導電体と、前記第3導電体上に形成された第4導電体と、を有し、前記第1導電体と前記第4導電体のいずれか一方が前記素子に接合され、前記第1導電体と前記第4導電体の他方が前記基板に接合され、前記素子と前記基板とを電気的に接続するバンプと、を具備し、前記第1導電体および前記第3導電体は、前記第2導電体および前記第4導電体より融点が高く、前記第4導電体は前記第2導電体より融点が高いことを特徴とする半導体装置。
付記2:
前記第1導電体は、前記第3導電体より融点が高いことを特徴とする付記1記載の半導体装置。
付記3:
前記バンプのなかで、前記第2導電体の幅が最も小さいことを特徴とする付記1または2記載の半導体装置。
付記4:
前記第2導電体は、SnおよびBiを含む、またはInを含み、前記第3導電体は、SnおよびAgおよびCuを含み、前記第4導電体は、SnおよびZnを含むことを特徴とする付記1から3のいずれか一項記載の半導体装置。
付記5:
前記第2導電体側の前記第1導電体の幅は、前記素子または前記基板側より小さいことを特徴とする付記1から4記載の半導体装置。
付記6:
前記第3導電体側の前記第4導電体の幅は、前記素子または前記基板側より小さいことを特徴とする付記1から5記載の半導体装置。
付記7:
前記第2導電体の幅は前記第1導電体の前記第2導電体側の幅と同じであることを特徴とする付記5記載の半導体装置。
付記8:
素子および基板のいずれか一方の上に、第1導電体を形成する工程と、
前記第1導電体上に第2導電体を形成する工程と、
前記第2導電体上に第3導電体を形成する工程と、
前記素子および前記基板の他方の上に前記第2導電体より融点が高い第4導電体を形成する工程と、
前記第1導電体と前記第2導電体と前記第3導電体と前記第4導電体とを、前記第1導電体および前記第3導電体の融点以下であり、かつ前記第2導電体および前記第4導電体の融点以上の温度に加熱する工程と、を含むことを特徴とする半導体装置の製造方法。
付記9:
付記1から6のいずれか一項記載の半導体装置を搭載したことを特徴とする電子装置。
20 基板
30 バンプ
32 第1導電体
34 第2導電体
36 第3導電体
38 第4導電体
Claims (6)
- 素子と、
基板と、
第1導電体と、前記第1導電体上に形成された第2導電体と、前記第2導電体上に形成された第3導電体と、前記第3導電体上に形成された第4導電体と、を有し、前記第1導電体と前記第4導電体のいずれか一方が前記素子に接合され、前記第1導電体と前記第4導電体の他方が前記基板に接合され、前記素子と前記基板とを電気的に接続するバンプと、
を具備し、
前記第1導電体および前記第3導電体は、前記第2導電体および前記第4導電体より融点が高く、前記第4導電体は前記第2導電体より融点が高いことを特徴とする半導体装置。 - 前記第1導電体は、前記第3導電体より融点が高いことを特徴とする請求項1記載の半導体装置。
- 前記バンプのなかで、前記第2導電体の幅が最も小さいことを特徴とする請求項1または2記載の半導体装置。
- 前記第2導電体は、SnおよびBiを含む、またはInを含み、
前記第3導電体は、SnおよびAgおよびCuを含み、
前記第4導電体は、SnおよびZnを含むことを特徴とする請求項1から3のいずれか一項記載の半導体装置。 - 素子および基板のいずれか一方の上に、第1導電体を形成する工程と、
前記第1導電体上に第2導電体を形成する工程と、
前記第2導電体上に第3導電体を形成する工程と、
前記素子および前記基板の他方の上に前記第2誘電体より融点が高い第4導電体を形成する工程と、
前記第1導電体と前記第2導電体と前記第3導電体と前記第4導電体とを、前記第1導電体および前記第3導電体の融点以下であり、かつ前記第2導電体および前記第4導電体の融点以上の温度に加熱する工程と、を含むことを特徴とする半導体装置の製造方法。 - 請求項1から4のいずれか一項記載の半導体装置を搭載したことを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011178678A JP6024079B2 (ja) | 2011-08-18 | 2011-08-18 | 半導体装置およびその製造方法並びに電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011178678A JP6024079B2 (ja) | 2011-08-18 | 2011-08-18 | 半導体装置およびその製造方法並びに電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013042018A true JP2013042018A (ja) | 2013-02-28 |
JP6024079B2 JP6024079B2 (ja) | 2016-11-09 |
Family
ID=47890141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011178678A Expired - Fee Related JP6024079B2 (ja) | 2011-08-18 | 2011-08-18 | 半導体装置およびその製造方法並びに電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6024079B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160013737A (ko) * | 2014-07-28 | 2016-02-05 | 삼성전자주식회사 | 솔더 조인트를 갖는 반도체 소자 및 그 형성 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04133330A (ja) * | 1990-09-25 | 1992-05-07 | Toshiba Corp | 半導体装置およびその接続方法 |
JPH09186163A (ja) * | 1995-12-26 | 1997-07-15 | Motorola Inc | 相互接続システムおよび製造方法 |
JP2000138250A (ja) * | 1998-10-29 | 2000-05-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2010003793A (ja) * | 2008-06-19 | 2010-01-07 | Fujitsu Ltd | 配線基板、ポスト電極の転写用基板及び電子機器 |
JP2010027849A (ja) * | 2008-07-18 | 2010-02-04 | Nec Electronics Corp | 半導体装置およびその製造方法 |
-
2011
- 2011-08-18 JP JP2011178678A patent/JP6024079B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04133330A (ja) * | 1990-09-25 | 1992-05-07 | Toshiba Corp | 半導体装置およびその接続方法 |
JPH09186163A (ja) * | 1995-12-26 | 1997-07-15 | Motorola Inc | 相互接続システムおよび製造方法 |
JP2000138250A (ja) * | 1998-10-29 | 2000-05-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2010003793A (ja) * | 2008-06-19 | 2010-01-07 | Fujitsu Ltd | 配線基板、ポスト電極の転写用基板及び電子機器 |
JP2010027849A (ja) * | 2008-07-18 | 2010-02-04 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160013737A (ko) * | 2014-07-28 | 2016-02-05 | 삼성전자주식회사 | 솔더 조인트를 갖는 반도체 소자 및 그 형성 방법 |
JP2016032104A (ja) * | 2014-07-28 | 2016-03-07 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 半田ジョイントを有する半導体素子 |
KR102192195B1 (ko) * | 2014-07-28 | 2020-12-17 | 삼성전자주식회사 | 솔더 조인트를 갖는 반도체 소자 및 그 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP6024079B2 (ja) | 2016-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3378334B2 (ja) | 半導体装置実装構造体 | |
US7189927B2 (en) | Electronic component with bump electrodes, and manufacturing method thereof | |
JP4354469B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3981089B2 (ja) | 半導体装置とその製造方法 | |
US20100132998A1 (en) | Substrate having metal post and method of manufacturing the same | |
JP5808403B2 (ja) | はんだ堆積物を基板上に形成する方法 | |
US9331042B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
US8822841B2 (en) | Package substrate and fabricating method thereof | |
US8835302B2 (en) | Method of fabricating a package substrate | |
JP2019186243A (ja) | 配線基板、半導体パッケージ及び配線基板の製造方法 | |
US7956472B2 (en) | Packaging substrate having electrical connection structure and method for fabricating the same | |
JP5562438B2 (ja) | 電子部品実装体、電子部品、基板 | |
JP4453919B2 (ja) | バンプ電極付き電子部品の製造方法 | |
JP2013207183A (ja) | 電子装置及びその製造方法 | |
JP6024079B2 (ja) | 半導体装置およびその製造方法並びに電子装置 | |
JP2006100844A (ja) | バンプ電極付き電子部品 | |
KR101073485B1 (ko) | 기계적 신뢰성이 향상된 무연 솔더 범프의 제조방법 | |
JP2010003927A (ja) | 回路基板及びその製造方法 | |
JPH1098044A (ja) | 半導体装置、回路配線基板及び半導体装置実装構造体 | |
JP2007188943A (ja) | はんだバンプ、はんだバンプの形成方法及び半導体装置 | |
JP2020061449A (ja) | 配線基板及びその製造方法 | |
JP2011243746A (ja) | 半導体装置の製造方法 | |
KR100726059B1 (ko) | 플립칩 조인트 및 보드대면형 솔더 조인트를 위한유기회로보드 상의 전기도금 솔더 형성 | |
JP2023006332A (ja) | 配線基板及び配線基板の製造方法 | |
JP4984502B2 (ja) | Bga型キャリア基板の製造方法及びbga型キャリア基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160926 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6024079 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |