IT201800004782A1 - Dispositivo a semiconduttore di potenza con incapsulamento a montaggio superficiale a doppia isola - Google Patents

Dispositivo a semiconduttore di potenza con incapsulamento a montaggio superficiale a doppia isola Download PDF

Info

Publication number
IT201800004782A1
IT201800004782A1 IT102018000004782A IT201800004782A IT201800004782A1 IT 201800004782 A1 IT201800004782 A1 IT 201800004782A1 IT 102018000004782 A IT102018000004782 A IT 102018000004782A IT 201800004782 A IT201800004782 A IT 201800004782A IT 201800004782 A1 IT201800004782 A1 IT 201800004782A1
Authority
IT
Italy
Prior art keywords
encapsulation
regions
plates
metal layer
layer
Prior art date
Application number
IT102018000004782A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to IT102018000004782A priority Critical patent/IT201800004782A1/it
Priority to EP19165579.4A priority patent/EP3561867B1/en
Priority to CN201920468185.7U priority patent/CN209896058U/zh
Priority to CN201910279496.3A priority patent/CN110391195A/zh
Priority to US16/385,928 priority patent/US10910302B2/en
Publication of IT201800004782A1 publication Critical patent/IT201800004782A1/it
Priority to US17/142,738 priority patent/US11658108B2/en
Priority to US18/306,119 priority patent/US20230282564A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

DESCRIZIONE
del brevetto per invenzione industriale dal titolo:
“DISPOSITIVO A SEMICONDUTTORE DI POTENZA CON INCAPSULAMENTO A MONTAGGIO SUPERFICIALE A DOPPIA ISOLA”
La presente invenzione è relativa ad un dispositivo a semiconduttore di potenza avente un incapsulamento (“package”) del tipo a montaggio superficiale ed includente una coppia di isole.
Come noto, dispositivi a semiconduttore trovano largo impiego in numerosi campi. Ad esempio, nell’ambito della conversione di potenza, trovano largo impiego dispositivi a semiconduttore, i quali, in uso, sono soggetti a polarizzazioni ad elevata (“high voltage”) o elevatissima (“very high voltage”) tensione (con valori anche fino a 1000-2000 V) e sono attraversati da correnti che possono commutare rapidamente.
Sono dunque richiesti accorgimenti particolari per la realizzazione dei relativi incapsulamenti, in modo tale da garantire il richiesto isolamento elettrico e una adeguata distanza di separazione tra gli adduttori (“lead”) che sono collegati ai terminali del dispositivo, nonché in modo tale da assicurare una adeguata dissipazione di calore verso l’esterno.
In generale, è comune riferirsi ai dispositivi di potenza per indicare dispositivi a semiconduttore capaci di sopportare le summenzionate tensioni di polarizzazione e correnti.
I dispositivi di potenza includono, ad esempio, i cosiddetti dispositivi MOSFET di potenza, ciascuno dei quali è realizzato in una piastrina (“die”) di materiale semiconduttore (tipicamente silicio), la quale presenta una prima superficie principale (superficie posteriore) che porta una piazzola (“pad”) di contatto di pozzo (“drain”), ed una seconda superficie principale (superficie anteriore), opposta alla prima superficie principale, che porta piazzole di contatto, in particolare di sorgente (“source”) e di porta (“gate”).
La piastrina è fissata ad un supporto conduttivo chiamato “leadframe”, dotato di adduttori (“lead”) per la connessione esterna dei terminali del dispositivo MOSFET di potenza. In particolare, la piastrina viene generalmente fissata al leadframe, incollando la piazzola di contatto di pozzo ad una porzione portante del leadframe, che ha anche una funzione di dissipazione di calore; adduttori sono accoppiati alle piazzole di contatto di porta e sorgente mediante fili di connessione (“bonding wires”) o morsetti o mollette (cosiddette “clip”). L'insieme piastrina/leadframe è incapsulato (“packaged”) in una massa di resina o altro materiale isolante di incapsulamento.
Gli incapsulamenti tradizionali per dispositivi MOSFET di potenza sono generalmente disposti in verticale e comprendono piedini (“pins”), i quali formano corrispondenti adduttori e sporgono verso il basso da un singolo lato inferiore della struttura di incapsulamento (di forma genericamente a parallelepipedo), per l’accoppiamento elettrico ad un circuito stampato (PCB – Printed Circuit Board). Un opportuno dissipatore termico, tipicamente una lamina metallica, è accoppiato alla struttura di incapsulamento, anch’esso disposto verticalmente rispetto al circuito stampato.
I dispositivi MOSFET di potenza trovano largo impiego nell’ambito, ad esempio, dei cosiddetti alimentatori a commutazione (“switch mode power supply” – SMPS) con correzione del fattore di potenza (“power factor correction”, PFC) di tipo “bridgeless”. In particolare, dispositivi MOSFET di potenza vengono impiegati per realizzare cosiddetti interruttori AC (“AC switches”) bidirezionali, i quali consentono di interrompere, in modo controllato elettricamente, correnti alternate. A tal proposito, tipicamente un interruttore AC comprende una coppia di dispositivi MOSFET di potenza, collegati in modalità cosiddetta “back to back”, cioè collegando tra loro i rispettivi terminali di sorgente. Inoltre, i due dispositivi MOSFET di potenza che formano l’interruttore AC sono del tipo precedentemente descritto, quindi sono di tipo discreto e ciascuno di essi dispone di un rispettivo incapsulamento di tipo verticale, con i corrispondenti piedini verticali. Sfortunatamente, questi incapsulamenti, pur garantendo un’ottima dissipazione del calore ed elevati isolamenti elettrici, sono particolarmente ingombranti e non consentono, appunto, di integrare insieme i due dispositivi MOSFET di potenza.
Scopo della presente invenzione è realizzare un dispositivo semiconduttore di potenza che superi almeno in parte gli inconvenienti dell’arte nota.
Secondo la presente invenzione viene fornito un dispositivo a semiconduttore come definito nelle rivendicazioni allegate.
Per una migliore comprensione della presente invenzione ne vengono ora descritte forme di realizzazione preferite, a puro titolo di esempio non limitativo, con riferimento ai disegni allegati, nei quali:
- la figura 1 mostra schematicamente una vista prospettica parzialmente semplificata e con porzioni rimosse di una forma di realizzazione del presente dispositivo a semiconduttore;
- la figura 2 mostra schematicamente una sezione trasversale del dispositivo mostrato in figura 1;
- la figura 3 mostra schematicamente una vista dall’alto con porzioni rimosse di una piastrina del dispositivo mostrato nelle figure 1 e 2;
- la figura 4 mostra schematicamente una vista prospettica della piastrina mostrata in figura 3;
- la figura 5 mostra schematicamente una vista prospettica di una ulteriore forma di realizzazione del presente dispositivo; e
- la figura 6 mostra schematicamente una sezione trasversale di una ulteriore forma di realizzazione del presente dispositivo.
La figura 1 mostra un incapsulamento 1 per un dispositivo semiconduttore 2, in particolare un interruttore AC bidirezionale. Come sarà evidenziato in seguito, l’incapsulamento 1 è del tipo a montaggio superficiale (“surface mount”), a doppia isola.
In dettaglio, l’incapsulamento 1 comprende un rivestimento di incapsulamento 5 (mostrato in figura 2, ma non in figura 1), formato da materiale isolante (ad esempio, una resina epossidica), ed una prima ed una seconda porzione P1, P2. Senza alcuna perdita di generalità, la prima e la seconda porzione P1, P2 sono uguali tra loro e sono disposte in modo simmetrico all’interno del dispositivo a semiconduttore 2, come peraltro anche la prima e la seconda piastrina 6, 106. Nel seguito viene quindi descritta, per brevità, solo la prima porzione P1 dell’incapsulamento 1; inoltre, i componenti della seconda porzione P2 vengono indicati con i medesimi numeri di riferimento dei componenti della prima porzione P1, aumentati di cento.
In dettaglio, la prima porzione P1 comprende un supporto 4 di un leadframe 3, formato da una lamina metallica (ad esempio, di rame e con forma di parallelepipedo) ed avente una superficie superiore 4a ed una superficie inferiore 4b. Il supporto 4, di per sé noto, è anche detto “isola” o piazzola di piastrina (“die pad”).
La superficie inferiore 4b del supporto 4 forma una superficie inferiore esposta 1b dell’incapsulamento 1 (mostrata in figura 2), la quale può fungere essa stessa da dissipatore termico o essere accoppiata (in modo qui non illustrato) ad un dissipatore termico esterno, in modo da incrementare la capacità di dissipazione di calore verso l’esterno.
Il rivestimento di incapsulamento 5, tra le altre cose, ingloba e riveste superiormente il supporto 4 (lasciandone scoperta, come indicato in precedenza, la superficie inferiore 4b) ed una superficie laterale 4c.
La prima porzione P1 dell’incapsulamento 1 comprende inoltre un multistrato di isolamento inferiore 26, disposto ad di sopra del supporto 4. In particolare, il multistrato di isolamento inferiore 26 è un multistrato del tipo DBC (“Direct Bonded Copper”), quindi è formato da un rispettivo strato metallico superiore 26a e da un rispettivo strato metallico inferiore 26b, entrambi di rame, nonché da un rispettivo strato intermedio 26c di materiale ceramico, ad esempio allumina (Al2O3), o in alternativa nitruro di alluminio (AlN) o ossido di berillio (BeO). Lo strato metallico superiore 26a, lo strato metallico inferiore 26b e lo strato intermedio 26c sono disposti impilati e sono tra loro accoppiati mediante accoppiamento diretto (“direct bonding”) eutettico ad elevata temperatura; lo strato intermedio 26c isola elettricamente gli strati metallici superiore e inferiore 26a, 26b.
Lo strato metallico inferiore 26b è accoppiato alla superficie superiore 4a del supporto 4, mediante un primo strato di pasta saldante 7a (mostrato in figura 2).
Il dispositivo semiconduttore 2 comprende inoltre una prima ed una seconda piastrina (“die”) 6, 106, al cui interno sono formati, rispettivamente, un primo ed un secondo transistore MOSFET di potenza M1, M2. Senza alcuna perdita di generalità, la prima e la seconda piastrina 6, 106 sono uguali tra loro e sono disposte in modo simmetrico all’interno del dispositivo a semiconduttore 2. Nel seguito viene quindi descritta, per brevità, solo la prima piastrina 6; inoltre, i componenti della seconda piastrina 106 vengono indicati con i medesimi numeri di riferimento dei componenti della prima piastrina 6, aumentati di cento. In aggiunta, la prima e la seconda piastrina 6, 106 sono rispettivamente accoppiate alla prima ed alla seconda porzione P1, P2 dell’incapsulamento 1, in un medesimo modo, perciò nel seguito viene descritto il solo accoppiamento della prima piastrina 6 alla prima porzione P1 dell’incapsulamento 1. In aggiunta, si osserva come in figura 1 la prima e la seconda piastrina 6, 106 siano mostrate qualitativamente, come anche i relativi dettagli circa l’accoppiamento con un elemento definito in seguito come multistrato di isolamento superiore 16, descritto in seguito; per tali dettagli, nonché per i dettagli relativi alle stesse prima e seconda piastrina 6, 106 si rimanda quindi alla figura 2.
In dettaglio, la prima piastrina 6 è disposta al di sopra del multistrato di isolamento inferiore 26 della prima porzione P1 dell’incapsulamento 1.
In maggior dettaglio, la prima piastrina 6 ha una superficie anteriore 6a, una superficie posteriore 6b ed una superficie intermedia 6c. Inoltre, la prima piastrina 6 comprende un corpo 9 di materiale semiconduttore, ad esempio silicio, in cui sono integrate, in maniera di per sé nota e qui non illustrata in dettaglio, una pluralità di unità elementari (o celle) del primo transistore MOSFET di potenza M1, organizzate in strisce (“stripes”) ed aventi ad esempio una struttura verticale, a colonna, ciascuna cella essendo dotata di una rispettiva regione di porta e di una rispettiva regione di sorgente. Il corpo semiconduttore 9 è delimitato superiormente dalla summenzionata superficie intermedia 6c e forma una regione di pozzo del primo transistore MOSFET di potenza M1.
In aggiunta, la prima piastrina 6 comprende una metallizzazione di pozzo 8, disposta al di sotto del corpo semiconduttore 9, in contatto diretto, e formante la superficie posteriore 6b della prima piastrina 6; la metallizzazione di pozzo 8 forma una piazzola di contatto di pozzo del primo transistore MOSFET di potenza M1. Inoltre, la metallizzazione di pozzo 8, e quindi la superficie posteriore 6b della prima piastrina 6, è accoppiata allo strato metallico superiore 26a del multistrato di isolamento inferiore 26 mediante interposizione di un secondo strato di pasta saldante 7b. La metallizzazione di pozzo 8 è quindi elettricamente e termicamente collegata allo strato metallico superiore 26a del multistrato di isolamento 26. Inoltre, la metallizzazione di pozzo 8 del primo transistore MOSFET di potenza M1 è isolata elettricamente dal supporto 4.
La prima piastrina 6 comprende inoltre una regione di passivazione 13, la quale si estende al di sopra del corpo semiconduttore 9 e forma la summenzionata superficie superiore 6a. A tal proposito, si noti come, come precedentemente accennato, in figura 1 la prima piastrina 6 sia mostrata in modo complessivo, cioè senza mostrare, tra le altre cose, il corpo semiconduttore 9, la regione di passivazione 13 e la metallizzazione di catodo 8.
Come mostrato più approfonditamente in figura 3 (in cui tuttavia non è mostrata la regione di passivazione 13, per maggior chiarezza), la prima piastrina 6 comprende un numero di linee di metallizzazione di gate 10 (cosiddette “dita di gate”), le quali consentono di polarizzare (in maniera non illustrata, ma di per sé nota) le regioni di gate delle celle di primo transistore MOSFET di potenza M1. A tal proposito, nella forma di realizzazione mostrata in figura 3 è presente, senza alcuna perdita di generalità, una sola linea di metallizzazione di gate 10.
Le linee di metallizzazione di gate 10 si estendono al di sotto della regione di passivazione 13 e sono parallele tra loro; inoltre, le linee di metallizzazione di gate 10 possono essere continue o, come nell’esempio illustrato, avere delle interruzioni lungo la loro estensione longitudinale. In aggiunta, le linee di metallizzazione di gate 10 delimitano, in vista dall’alto, porzioni 11 (mostrate solo in figura 3) della regione di passivazione 13, alle quali nel seguito ci si riferisce come alle aree di passivazione superiori 11 (“top passivation areas”).
Come mostrato in figura 4, all’interno delle aree di passivazione superiori 11 sono formate corrispondenti finestre 18 (mostrate in figura 4), le quali si estendono all’interno della regione di passivazione 13, a partire dalla superficie superiore 6a, per una profondità tale da non penetrare nel corpo semiconduttore 9. In particolare, ciascuna finestra 18 è delimitata lateralmente da due porzioni della corrispondente area di passivazione superiore 11.
Come visibile nelle figure 2-4, la prima piastrina 6 comprende inoltre regioni di contatto di sorgente 12 (anche dette piazzole di sorgente), le quali sono formate da materiale conduttivo (ad esempio, un metallo), sono in contatto elettrico con le regioni di sorgente delle celle del primo transistore MOSFET di potenza M1 e sono isolate dalle suddette linee di metallizzazione di gate 10. Inoltre, ciascuna regione di contatto di sorgente 12 delimita inferiormente una corrispondente finestra 18.
Nell’esempio illustrato, le regioni di contatto di sorgente 12 sono rettangolari in vista dall’alto e presentano inoltre dimensioni uguali tra loro. In particolare, nella prima piastrina 6 sono presenti due aree di passivazione superiori 11, all’interno delle quali sono presenti due finestre 18, al cui interno sono disposte corrispondenti regioni di contatto di sorgente 12. Tuttavia, come precedentemente accennato, la distribuzione ed il numero di linee di metallizzazione di gate 10, delle aree di passivazione superiori 11 e delle regioni di contatto di sorgente 12 può variare, a seconda delle caratteristiche e dei requisiti del dispositivo semiconduttore di potenza 2. Inoltre, assumendo in generale una successione di un numero qualsiasi di aree di passivazione superiori 11, le aree di passivazione superiori iniziale e finale della successione sono delimitate solo su un rispettivo lato (in particolare, quello rivolto verso le altre aree di passivazione superiore) da un rispettiva linea di metallizzazione di gate 10; pertanto, considerando ciascuna delle corrispondenti due finestre 18, una delle due porzioni della corrispondente area di passivazione superiore 11 che la delimitano (in particolare, la porzione rivolta verso l’esterno) non contiene alcuna linea di metallizzazione di gate.
Come precedentemente accennato, le suddette regioni di contatto di sorgente 12 sono disposte all’interno delle aree di passivazione superiori 11, approssimativamente ad una medesima altezza rispetto alle linee di metallizzazione di gate 10. Inoltre, le regioni di contatto di sorgente 12 delimitano inferiormente le corrispondenti finestre 18.
Ancora con riferimento alla linee di metallizzazione di gate 10, ciascuna di esse è sovrastata da una corrispondente porzione 10’ della regione di passivazione 13, alla quale nel seguito ci si riferisce come alla corrispondente porzione principale di passivazione 10’. In particolare, ciascuna linea di metallizzazione di gate 10 è ricoperta da una corrispondente porzione principale di passivazione 10’.
La prima piastrina 6 comprende inoltre una o più piazzole di contatto di gate 15, visibili solamente in figura 1 (dove ne è mostrata una sola, disposta approssimativamente, e qualitativamente, sulla prima piastrina 6) ed in figura 4. In particolare, con riferimento alla figura 4, per semplicità di visualizzazione essa mostra la piazzola di contatto di gate 15 come disposta a contatto del corpo semiconduttore 9, benché in realtà la piazzola di contatto di gate 15 sia disposta a distanza (ridotta) da quest’ultimo. Ciascuna piazzola di contatto di gate 15 è accoppiata elettricamente ad una corrispondente linea di metallizzazione di gate 10; inoltre, la regione di passivazione 13 lascia esposte le piazzole di contatto di gate 15. Senza alcuna perdita di generalità, nell’esempio mostrato nelle figure 1-4, la prima piastrina 6 comprende una sola piazzola di contatto di gate 15.
Nuovamente con riferimento alla prima porzione P1 dell’incapsulamento 1, essa comprende inoltre un adduttore di pozzo 27 ed un adduttore di gate 29, i quali hanno ad esempio la forma di parallelepipedi, sono formati dal medesimo materiale metallico che forma il supporto 4 e sono fisicamente separati tra loro, nonché dal supporto 4. L’adduttore di pozzo 27 è collegato allo strato metallico superiore 26a del multistrato di isolamento 26, ed in particolare ad una porzione dello strato metallico superiore 26a non sovrastata dalla prima piastrina 6, mediante una cosiddetta clip 28 (mostrata in figura 1) formata da materiale conduttivo (ad esempio, rame), alla quale nel seguito ci si riferisce come alla clip di pozzo 28. In modo di per sé noto, la clip di pozzo 28 è collegata ai suoi estremi alla summenzionata porzione dello strato metallico superiore 26a ed all’adduttore di pozzo 27, mediante corrispondenti aree di pasta saldante (non mostrate).
La piazzola di contatto di gate 15 della prima piastrina 6 è collegata all’adduttore di gate 29 della prima porzione P1 dell’incapsulamento 1 mediante un filo conduttivo 15’, cioè mediante un collegamento a filo (“wire bonding”).
Ancora con riferimento alla prima porzione P1 dell’incapsulamento 1, come visibile in figura 5, i corrispondenti adduttori di pozzo 27 e di gate 29 sono lateralmente ed inferiormente esposti, cioè non ricoperti dal rivestimento 5. In altre parole, assumendo che il rivestimento 5 abbia un inviluppo a forma, ad esempio, di parallelepipedo, le cui basi inferiore e superiore sono formate appunto dalla superficie inferiore 1b e da una superficie superiore 1a, gli adduttori di pozzo 27 e di gate 29 formano una prima superficie laterale PW1 di tale inviluppo, oltre che la superficie inferiore 1b. Peraltro, anche il parte del supporto 4 è lateralmente esposto, dal momento che si affaccia, ad esempio, su una seconda superficie laterale PW2. Ancora con riferimento alla figura 5, si noti che, senza alcuna perdita di generalità, essa si riferisce ad una forma di realizzazione in cui il supporto 4 ha una forma diversa da un parallelepipedo, dal momento che include un corpo principale a forma di parallelepipedo ed una pluralità di protrusioni, che si dipartono da una medesima faccia laterale del corpo principale, fino ad affacciarsi sulla summenzionata superficie laterale PW2.
L’incapsulamento 1 comprende inoltre un adduttore di sorgente 31, il quale, come descritto in maggior dettaglio in seguito, è condiviso tra la prima e la seconda porzione P1, P2 dell’incapsulamento 1. Anche l’adduttore di corrente 31 è esposto lateralmente ed inferiormente.
L’incapsulamento 1 del dispositivo semiconduttore di potenza 2 comprende inoltre (si vedano nuovamente le figure 1 e 2) un ulteriore multistrato di isolamento 16, al quale nel seguito ci si riferisce come al multistrato di isolamento superiore 16.
In dettaglio, il multistrato di isolamento superiore 16 è un multistrato DBC ed include un rispettivo strato metallico superiore 16a ed un rispettivo strato metallico inferiore 16b, entrambi di rame, nonché un rispettivo strato isolante intermedio 16c di materiale ceramico, ad esempio uguale al materiale che forma lo strato isolante intermedio 26c. Gli spessori dello strato metallico superiore 16a e dello strato isolante intermedio 16c possono essere uguali, ad esempio, agli spessori dei corrispondenti strati del multistrato di isolamento inferiore 26. Lo strato isolante intermedio 16c isola elettricamente gli strati metallici superiore e inferiore 16a, 16b.
Lo strato metallico superiore 16a del multistrato di isolamento superiore 16 forma una parte della superficie superiore 1a dell’incapsulamento 1, che può fungere essa stessa da dissipatore termico o essere accoppiata (in modo qui non illustrato) ad un ulteriore dissipatore termico esterno, in modo da incrementare la capacità di dissipazione di calore verso l’esterno.
Lo strato metallico inferiore 16b del multistrato di isolamento superiore 16 è sagomato in maniera corrispondente alla conformazione della prima e della seconda piastrina 6, 106. In particolare, lo strato metallico inferiore 16b comprende una prima ed una seconda porzione periferica 30, 130 ed una porzione centrale 32.
La prima e la seconda porzione periferica 30, 130 sono uguali tra loro e si accoppiano rispettivamente alla prima ed alla seconda piastrina 6, 106, nel medesimo modo; in altre parole la disposizione relativa della prima porzione periferica 30 e della prima piastrina 6 è uguale alla disposizione relativa della seconda porzione periferica 130 e della seconda piastrina 106. Per tale motivo, nel seguito vengono descritte solamente la prima porzione periferica 30 ed il corrispondente accoppiamento con la prima piastrina 6; inoltre, gli elementi della seconda porzione periferica 130 vengono indicati con i medesimi numeri di riferimento impiegati per la prima porzione periferica 30, aumentati di cento.
In dettaglio, la prima porzione periferica 30 dello strato metallico inferiore 16b ha una forma che corrisponde alla disposizione delle linee di metallizzazione di gate 10 della prima piastrina 6, e più precisamente alla disposizione delle corrispondenti porzioni principali di passivazione 10’, nonché alla disposizione delle regioni di contatto di sorgente 12.
In maggior dettaglio, e con riferimento alla figura 2, la prima porzione periferica 30 dello strato metallico inferiore 16b del multistrato di isolamento superiore 16 ha una conformazione a pettine (“comb”). Infatti, la prima porzione periferica 30 include una regione planare 34 ed un numero di regioni di contatto 36, che si estendono come protuberanze, a partire dalla regione planare 34, verso la sottostante prima piastrina 6. In particolare, ciascuna regione di contatto 36 si estende fino a penetrare all’interno di una corrispondente finestra 18 della sottostante prima piastrina 6, in modo da accoppiarsi meccanicamente ed elettricamente ad una corrispondente regione di contatto di sorgente 12. Ad esempio, ciascuna regione di contatto 36 ha forma di parallelepipedo ed ha una rispettiva superficie piana inferiore, la quale si accoppia meccanicamente ed elettricamente alla corrispondente regione di contatto di sorgente 12, mediante interposizione di una corrispondente regione di pasta saldante 19; inoltre, ciascuna regione di contatto 36 si estende a distanza dalle pareti laterali della corrispondente finestra 18, in modo da non contattare la corrispondente area principale di passivazione 11.
A loro volta, coppie di regioni di contatto 36 adiacenti delimitano lateralmente una corrispondente cavità di isolamento 40, la quale è delimitata superiormente da una corrispondente parte della regione planare 34 ed è aperta inferiormente. Le cavità di isolamento 40 sono quindi trincee (ad esempio, con sezione rettangolare, invariante per traslazioni parallele alla direzione di allungamento delle linee di metallizzazione di gate 10) interposte tra le regioni di contatto 36, in modo da sovrastare, a distanza, corrispondenti linee di metallizzazione di gate 10; la parete superiore di ciascuna trincea è formata dalla regione planare 34, mentre le pareti laterali sono formate dalle corrispondenti regioni di contatto 36. In figura 2 è presente una sola cavità di isolamento 40, perché si è assunto, a titolo puramente esemplificativo, che la prima piastrina 6 comprenda due sole regioni di contatto di sorgente 12 ed una sola linea di metallizzazione di gate 10; tuttavia, è evidente come il numero, la forma e la disposizione delle cavità di isolamento 40 possa differire, a seconda della disposizione e della conformazione delle linee di metallizzazione di gate 10 e delle regioni di contatto di sorgente 12.
In pratica, le cavità di isolamento 40 sono lateralmente sfalsate rispetto alle finestre 18, rispetto alle quali sono inoltre disposte ad una altezza maggiore. Inoltre, le cavità di isolamento 40 e le finestre 18 hanno concavità opposte, cioè le cavità di isolamento 40 sono aperte verso il basso, mentre le finestre 18 sono aperte verso l’alto.
In maggior dettaglio, ciascuna cavità di isolamento 40 sovrasta una corrispondente porzione principale di passivazione 10’, la quale, come detto, sovrasta a sua volta una corrispondente linea di metallizzazione di gate 10 e sporge rispetto alle finestre 18 adiacenti, verso la rispettiva cavità di isolamento 40. Senza alcuna perdita di generalità, la sporgenza di ciascuna porzione principale di passivazione 10’ è tale per cui il punto di altezza massima è in prima approssimazione disposto al di sopra della sottostante linea di metallizzazione di gate 10.
In particolare, ciascuna porzione principale di passivazione 10’ è posta a distanza dalla rispettiva cavità di isolamento 40, cioè non contatta né la parete superiore, né le pareti laterali della corrispondente cavità di isolamento 40, pur potendo penetrare almeno in parte all’interno della corrispondente cavità di isolamento 40, e più precisamente all’interno del volume delimitato da quest’ultima; in altre parole, tra ciascuna porzione principale di passivazione 10’ e la corrispondente cavità di isolamento 40 è presente un interstizio che impedisce il contatto tra la porzione principale di passivazione 10’ e le pareti laterali e superiore della cavità di isolamento 40. In tal modo, la regioni di contatto 36 scavalcano o “bypassano” le porzioni principali di passivazione 10’, dal momento che sono lateralmente intervallate rispetto a queste ultime. Si evita così che le regioni di contatto 36, che consentono di contattare le regioni di contatto di sorgente 12, possano danneggiare le porzioni principali di passivazione 10’ e le sottostanti linee di metallizzazione di gate 10.
Circa la porzione centrale 32 dello strato metallico inferiore 16b del multistrato di isolamento superiore 16, essa connette le regioni planari 34, 134 della prima e della seconda porzione periferica 30, 130 dello strato metallico inferiore 16b, formando con queste ultime un unico pezzo. Le regioni planari 34, 134 ed una porzione superiore della porzione centrale 32 formano una regione stratiforme che può avere uno spessore ad esempio pari allo spessore dello strato metallico inferiore 26b del multistrato di isolamento inferiore 26.
Come visibile in figura 1, una porzione inferiore della porzione centrale 32 dello strato metallico inferiore 16b forma inoltre una porzione principale 14’ di una clip di sorgente 14. Tale clip di sorgente 14 comprende inoltre una porzione di raccordo 14”, che collega la suddetta porzione principale 14’ all’adduttore di sorgente 31; tale porzione di raccordo 14” può essere realizzata di pezzo (integralmente) con la porzione principale 14’, e quindi con la porzione centrale 32 dello strato metallico inferiore 16b. Sono in ogni caso possibili varianti, ad esempio in cui la clip di sorgente 14 non forma un unico pezzo con lo strato metallico inferiore 16b, ma è accoppiata a quest’ultimo mediante interposizione di una corrispondente zona di pasta saldante.
In pratica, lo strato metallico inferiore 16b del multistrato di isolamento superiore 16 mette in cortocircuito i terminali di sorgente del primo e del secondo transistore MOSFET di potenza M1, M2, formando un nodo elettricamente accessibile tramite l’adduttore di sorgente 31. I terminali di pozzo e di gate del primo transistore MOSFET di potenza M1 sono invece accessibili tramite, rispettivamente, l’adduttore di pozzo 27 e l’adduttore di gate 29; i terminali di pozzo e di gate del secondo transistore MOSFET di potenza M2 sono invece accessibili tramite, rispettivamente, l’adduttore di pozzo 127 e l’adduttore di gate 129.
I vantaggi della soluzione descritta emergono in maniera evidente da quanto descritto in precedenza.
In particolare, in termini di ingombro, il presente dispositivo di potenza consente di beneficare dei vantaggio derivanti da un incapsulamento del tipo a montaggio superficiale, pur garantendo elevati isolamenti elettrici ed una notevole capacità di dissipare calore.
In particolare, il presente incapsulamento può avere uno spessore massimo in direzione verticale dell’ordine dei 2-3 mm. Inoltre, l’incapsulamento offre la possibilità di raffreddamento su entrambi i lati (superiore ed inferiore). Ancora, la presenza del multistrato di isolamento superiore in configurazione a ponte, cioè estendentesi in modo da sovrastare entrambe le piastrine, garantisce una notevole efficienza termica, ridotti effetti elettrici (in particolare, induttivi) parassiti di incapsulamento ed una bassa resistenza di contatto. Ancora, i collegamenti alle regioni di sorgente dei transistori MOSFET di potenza non richiedono l’impiego di collegamenti a filo.
In particolare, per quanto concerne la dissipazione termica, il fatto che lo strato metallico superiore 16a sia isolato dalle regioni di sorgente del primo e del secondo transistore MOSFET di potenza M1 ed M2 fa sì che esso possa essere dimensionato liberamente, in modo da ottimizzare la dissipazione di potenza, senza vincoli dovuti alla necessità di garantire una certa portata di corrente. A tal proposito, lo spessore dello strato metallico inferiore 16b può essere dimensionato in maniera tale per cui la portata di corrente è limitata non da esso, bensì dalle clip di pozzo 28 e 128.
In aggiunta, riferendosi ad esempio alla prima porzione P1 dell’incapsulamento 1, la presenza dello strato metallico superiore 26a del multistrato di isolamento inferiore 26 consente di disporre di un’area ottimale per accoppiare la clip di pozzo 28. Inoltre, il fatto che i supporti di leadframe siano isolati dalle regioni di pozzo del primo e del secondo transistore MOSFET di potenza M1 ed M2 fa sì che essi siano ad un medesimo potenziale; pertanto, i supporti di leadframe possono essere disposti molto vicini, con conseguente riduzione dell’ingombro verticale dell’incapsulamento 1.
Risulta infine chiaro che a quanto qui descritto ed illustrato possono essere apportate modifiche e varianti senza per questo uscire dall’ambito protettivo della presente invenzione, come definito nelle rivendicazioni allegate.
Gli strati metallici dei multistrato di isolamento possono essere formati da materiali metallici diversi dal rame.
I collegamenti a clip possono essere sostituiti da corrispondenti collegamenti a filo, sebbene le clip garantiscano un maggior prelievo di calore e la capacità di essere attraversati da correnti più elevate.
La forma del supporto del leadframe può essere diversa da quanto descritto; ad esempio, esso può includere una coppia di sottoregioni planari tra loro raccordate e verticalmente sfalsate.
Gli adduttori di gate, di sorgente e di pozzo, nonché le porzioni del supporto che si affacciano all’esterno dell’incapsulamento possono protrudere rispetto all’inviluppo dell’incapsulamento, anziché essere a filo che le rispettive pareti dell’incapsulamento.
Per quanto concerne ciascuna tra la prima e la seconda porzione periferica dello strato metallico inferiore del multistrato di isolamento superiore, le relative regioni di contatto possono essere distribuite in modo diverso rispetto a quanto descritto; inoltre, ciascuna tra le summenzionate prima e seconda porzione periferica può includere un rispettiva sottoporzione planare, priva di regioni di contatto.
Sono inoltre possibili forme di realizzazione del tipo mostrato in figura 6, in cui lo stato metallico superiore 16a e lo strato intermedio 16c del multistrato di isolamento superiore 16 sono assenti; in tal caso, lo strato metallico inferiore 16b forma parte della superficie superiore 1a dell’incapsulamento 1.
Infine, nelle piastrine possono essere integrati corrispondenti dispositivi a semiconduttore diversi dai MOSFET, quali, a titolo puramente esemplificativo, transistori IGBT. Tale incapsulamento consente infatti di gestire l’accoppiamento tra il multistrato di isolamento superiore ed un qualsiasi dispositivo a semiconduttore, in cui siano presenti regioni di passivazione sovrastanti linee di metallizzazione disposte ad di sopra del corpo semiconduttore della relativa piastrina ed interposte tra regioni di contatto che devono essere polarizzate.

Claims (10)

  1. RIVENDICAZIONI 1. Dispositivo semiconduttore di potenza (2) comprendente: - una prima ed una seconda piastrina (6,106), ciascuna delle quali comprende una pluralità di regioni conduttive di contatto (12) e una regione di passivazione (13), la quale include un numero di regioni dielettriche sporgenti (10’) ed un numero di finestre (18, 118), finestre adiacenti essendo separate da una corrispondente regione dielettrica sporgente, ciascuna regione conduttiva di contatto essendo disposta all’interno di una corrispondente finestra; e - un incapsulamento (1) del tipo a montaggio superficiale, alloggiante la prima e la seconda piastrina; ed in cui l’incapsulamento comprende: - un primo ed un secondo multistrato di isolamento inferiore (26, 126), i quali portano rispettivamente la prima e la seconda piastrina ed includono, ciascuno, un rispettivo strato metallico superiore (26a,126a), un rispettivo strato metallico inferiore (26b,126b) ed un rispettivo strato isolante intermedio (26c, 126c), interposto tra il corrispondente strato metallico superiore ed il corrispondente strato metallico inferiore; e - uno strato metallico di copertura (16b), disposto al di sopra della prima e della seconda piastrina e comprendente regioni metalliche sporgenti (36), le quali si estendono nelle finestre in modo da accoppiarsi elettricamente a corrispondenti regioni conduttive di contatto, detto strato metallico di copertura formando inoltre un numero di cavità (40), interposte tra le regioni metalliche sporgenti in modo da sovrastare corrispondenti regioni dielettriche sporgenti.
  2. 2. Dispositivo secondo la rivendicazione 1, comprendente inoltre un multistrato di isolamento superiore (16) formato da un rispettivo strato metallico superiore (16a), da detto strato metallico di copertura (16b) e da un rispettivo strato isolante intermedio (16c), interposto tra detto rispettivo strato metallico superiore e detto strato metallico di copertura.
  3. 3. Dispositivo secondo la rivendicazione 1 o 2, comprendente inoltre un primo ed un secondo supporto (4, 104) di materiale metallico, i quali portano rispettivamente il primo ed il secondo multistrato di isolamento inferiore (26,126).
  4. 4. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui detto incapsulamento (1) comprende inoltre: - un rivestimento di incapsulamento (5), il quale copre la prima e la seconda piastrina (6, 106) ed il primo ed il secondo multistrato di isolamento inferiore (26, 126); e - un primo adduttore (31), il quale comprende una parte lasciata esposta dal rivestimento di incapsulamento; ed in cui lo strato metallico di copertura (16b) è elettricamente accoppiato al primo adduttore (31).
  5. 5. Dispositivo secondo la rivendicazione 4 quando dipendente dalla rivendicazione 3, in cui il rivestimento di incapsulamento (5) copre inoltre il primo ed il secondo supporto (4, 104); ed in cui ciascuno tra il primo ed il secondo supporto comprende una rispettiva porzione lasciata esposta dal rivestimento di incapsulamento.
  6. 6. Dispositivo secondo la rivendicazione 4 o 5, in cui l’incapsulamento (1) comprende inoltre un secondo ed un terzo adduttore (27, 127), ciascuno dei quali comprende una rispettiva porzione lasciata esposta dal rivestimento di incapsulamento (5); ed in cui gli strati metallici superiori (26a, 126a) del primo e del secondo multistrato di isolamento inferiore (26, 126) sono elettricamente accoppiati, rispettivamente, al secondo ed al terzo adduttore.
  7. 7. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui ciascuna tra la prima e la seconda piastrina (6, 106) comprende un numero di linee di metallizzazione (10), ciascuna delle quali è ricoperta da una corrispondente regione dielettrica sporgente (10’).
  8. 8. Dispositivo secondo la rivendicazione 7, in cui la prima e la seconda piastrina (6, 106) formano rispettivamente un primo ed un secondo transistore (M1, M2); ed in cui dette linee di metallizzazione (10) della prima e della seconda piastrina sono linee di gate del rispettivo transistore; ed in cui dette regioni conduttive di contatto (12) della prima e della seconda piastrina sono regioni di contatto di sorgente del rispettivo transistore.
  9. 9. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui ciascuna tra la prima e la seconda piastrina (6, 106) comprende una rispettiva metallizzazione di contatto inferiore (8, 108); ed in cui le metallizzazioni di contatto inferiore della prima e della seconda piastrina sono rispettivamente accoppiate elettricamente allo strato metallico superiore (26a,126a) del primo e del secondo multistrato di isolamento inferiore (26, 126).
  10. 10. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui detto strato metallico di copertura (16b) si estende a distanza dalle regioni di passivazione (13) della prima e della seconda piastrina (6, 106).
IT102018000004782A 2018-04-23 2018-04-23 Dispositivo a semiconduttore di potenza con incapsulamento a montaggio superficiale a doppia isola IT201800004782A1 (it)

Priority Applications (7)

Application Number Priority Date Filing Date Title
IT102018000004782A IT201800004782A1 (it) 2018-04-23 2018-04-23 Dispositivo a semiconduttore di potenza con incapsulamento a montaggio superficiale a doppia isola
EP19165579.4A EP3561867B1 (en) 2018-04-23 2019-03-27 A power semiconductor device with a double island surface mount package
CN201920468185.7U CN209896058U (zh) 2018-04-23 2019-04-09 功率半导体器件和封装件
CN201910279496.3A CN110391195A (zh) 2018-04-23 2019-04-09 具有双岛表面安装封装件的功率半导体器件
US16/385,928 US10910302B2 (en) 2018-04-23 2019-04-16 Power semiconductor device with a double island surface mount package
US17/142,738 US11658108B2 (en) 2018-04-23 2021-01-06 Power semiconductor device with a double island surface mount package
US18/306,119 US20230282564A1 (en) 2018-04-23 2023-04-24 Power semiconductor device with a double island surface mount package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102018000004782A IT201800004782A1 (it) 2018-04-23 2018-04-23 Dispositivo a semiconduttore di potenza con incapsulamento a montaggio superficiale a doppia isola

Publications (1)

Publication Number Publication Date
IT201800004782A1 true IT201800004782A1 (it) 2019-10-23

Family

ID=62751489

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102018000004782A IT201800004782A1 (it) 2018-04-23 2018-04-23 Dispositivo a semiconduttore di potenza con incapsulamento a montaggio superficiale a doppia isola

Country Status (4)

Country Link
US (3) US10910302B2 (it)
EP (1) EP3561867B1 (it)
CN (2) CN110391195A (it)
IT (1) IT201800004782A1 (it)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202000016840A1 (it) * 2020-07-10 2022-01-10 St Microelectronics Srl Dispositivo mosfet incapsulato ad alta tensione e dotato di clip di connessione e relativo procedimento di fabbricazione

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090079006A1 (en) * 2007-09-25 2009-03-26 Kabushiki Kaisha Toshiba Semiconductor apparatus
US20130161801A1 (en) * 2011-12-23 2013-06-27 Infineon Technologies Ag Module Including a Discrete Device Mounted on a DCB Substrate
EP2804212A1 (en) * 2012-03-28 2014-11-19 Fuji Electric Co., Ltd. Semiconductor device
WO2017157486A1 (en) * 2016-03-16 2017-09-21 Abb Schweiz Ag Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7479691B2 (en) * 2005-03-16 2009-01-20 Infineon Technologies Ag Power semiconductor module having surface-mountable flat external contacts and method for producing the same
JP5561922B2 (ja) * 2008-05-20 2014-07-30 三菱電機株式会社 パワー半導体装置
JP2013021254A (ja) * 2011-07-14 2013-01-31 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US20150076676A1 (en) * 2013-09-17 2015-03-19 Jun Lu Power semiconductor device package and fabrication method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090079006A1 (en) * 2007-09-25 2009-03-26 Kabushiki Kaisha Toshiba Semiconductor apparatus
US20130161801A1 (en) * 2011-12-23 2013-06-27 Infineon Technologies Ag Module Including a Discrete Device Mounted on a DCB Substrate
EP2804212A1 (en) * 2012-03-28 2014-11-19 Fuji Electric Co., Ltd. Semiconductor device
WO2017157486A1 (en) * 2016-03-16 2017-09-21 Abb Schweiz Ag Semiconductor device

Also Published As

Publication number Publication date
CN110391195A (zh) 2019-10-29
US11658108B2 (en) 2023-05-23
US20230282564A1 (en) 2023-09-07
EP3561867B1 (en) 2024-02-14
US20210159161A1 (en) 2021-05-27
CN209896058U (zh) 2020-01-03
US20190326208A1 (en) 2019-10-24
EP3561867A1 (en) 2019-10-30
US10910302B2 (en) 2021-02-02

Similar Documents

Publication Publication Date Title
IT201800004209A1 (it) Dispositivo semiconduttore di potenza con relativo incapsulamento e corrispondente procedimento di fabbricazione
JP6233507B2 (ja) パワー半導体モジュールおよび複合モジュール
US20170077044A1 (en) Semiconductor device
JP6813259B2 (ja) 半導体装置
JP7498814B2 (ja) 半導体モジュール
CN110783283B (zh) 具有对称布置的功率连接端的半导体封装及其制造方法
CN109473415B (zh) 具有顶侧冷却部的smd封装
US11894290B2 (en) Packaged stackable electronic power device for surface mounting and circuit arrangement
IT201900013743A1 (it) Dispositivo elettronico di potenza incapsulato, in particolare circuito a ponte comprendente transistori di potenza, e relativo procedimento di assemblaggio
JP7215265B2 (ja) 半導体ユニット、半導体モジュール及び半導体装置
US20230282564A1 (en) Power semiconductor device with a double island surface mount package
US20240234263A9 (en) Packaged high voltage mosfet device with connection clip and manufacturing process thereof
IT202000032267A1 (it) Dispositivo elettronico incapsulato ad elevata dissipazione termica e relativo procedimento di fabbricazione
ITMI20111214A1 (it) Dispositivo di potenza a spessore ridotto
US11710671B2 (en) Semiconductor module
KR102614904B1 (ko) 전력 반도체 패키지 및 이를 포함하는 고전압 컨버터
JP5758816B2 (ja) パワー半導体装置
CN114144965A (zh) 电路装置
JP2021048181A (ja) 半導体モジュールとそれを備える半導体装置
JP2015005540A (ja) 半導体装置