JP2013007766A - 液晶表示装置 - Google Patents

Abstract

【課題】 歩留まりの低下を抑制する。
【解決手段】 画像を表示するアクティブエリアに形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、を備えた第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、前記第２基板の外面において前記アクティブエリアに対応して配置され、その表面に導電層を備えた第１線膨張係数の光学素子と、前記第２基板の端部よりも外方に延在した前記第１基板の延在部に形成された電極パッドと、前記光学素子の前記導電層と前記電極パッドとを電気的に接続するとともに、前記第１線膨張係数の絶対値よりも大きな絶対値の第２線膨張係数の接続部材と、を備えたことを特徴とする液晶表示装置。
【選択図】 図３

Description

本発明の実施形態は、液晶表示装置に関する。

液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのＯＡ機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。

近年では、Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ（ＦＦＳ）モードやＩｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ（ＩＰＳ）モードの液晶表示パネルが実用化されている。このようなＦＦＳモードやＩＰＳモードの液晶表示パネルは、画素電極及び共通電極を備えたアレイ基板と、対向基板との間に液晶層を保持した構成である。対向基板には、導電膜がほとんど配置されていないため、外部からの電界をシールドするための構成が提案されている。

特開２００９−１１６３０９号公報

本実施形態の目的は、歩留まりの低下を抑制することが可能な液晶表示装置を提供することにある。

本実施形態によれば、
画像を表示するアクティブエリアに形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、を備えた第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、前記第２基板の外面において前記アクティブエリアに対応して配置され、その表面に導電層を備えた第１線膨張係数の光学素子と、前記第２基板の端部よりも外方に延在した前記第１基板の延在部に形成された電極パッドと、前記光学素子の前記導電層と前記電極パッドとを電気的に接続するとともに、前記第１線膨張係数の絶対値よりも大きな絶対値の第２線膨張係数の接続部材と、を備えたことを特徴とする液晶表示装置が提供される。

図１は、本実施形態の液晶表示装置を構成する液晶表示パネルの構成及び等価回路を概略的に示す図である。 図２は、図１に示したアレイ基板における画素の構造を対向基板の側から見た概略平面図である。 図３は、図１に示した液晶表示パネルの断面構造を概略的に示す断面図である。 図４は、図１に示した液晶表示パネルの構成を概略的に示す平面図である。 図５は、第２光学素子を高温環境下に放置したときの寸法変化を測定した結果を示す図である。 図６は、図５に示した寸法変化の一例を基に第２光学素子の第１線膨張係数α１を計算した結果を示す図である。 図７は、第１導電材料及び第２導電材料のそれぞれの第２線膨張係数α２を示す図である。

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。

すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、アレイ基板（第１基板）ＡＲと、アレイ基板ＡＲに対向配置された対向基板（第２基板）ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えて構成されている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数）。

アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、第１方向Ｘに沿ってそれぞれ延出したｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）及びｎ本の容量線Ｃ（Ｃ１〜Ｃｎ）、第１方向Ｘに交差する第２方向Ｙに沿ってそれぞれ延出したｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたｍ×ｎ個のスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷに各々電気的に接続されたｍ×ｎ個の画素電極ＰＥ、容量線Ｃの一部であり画素電極ＰＥと向かい合う共通電極ＣＥなどを備えている。保持容量ＣＳは、容量線Ｃと画素電極ＰＥとの間に形成される。

各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、第１駆動回路ＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、第２駆動回路ＳＤに接続されている。各容量線Ｃは、アクティブエリアＡＣＴの外側に引き出され、第３駆動回路ＣＤに接続されている。これらの第１駆動回路ＧＤ、第２駆動回路ＳＤ、及び、第３駆動回路ＣＤは、アレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。図示した例では、液晶表示パネルＬＰＮを駆動するのに必要な信号源として、駆動ＩＣチップ２は、液晶表示パネルＬＰＮのアクティブエリアＡＣＴの外側において、アレイ基板ＡＲに実装されている。

本実施形態において、駆動ＩＣチップ２は、アクティブエリアＡＣＴに画像を表示する画像表示モードにおいて各画素ＰＸの画素電極ＰＥに画像信号を書き込むのに必要な制御を行う画像信号書込回路２Ａを備えている。なお、この駆動ＩＣチップ２は、画像信号書込回路２Ａの他に、検出面において物体の接触を検出するタッチセンシングモードにおいて静電容量タッチセンシング用配線の静電容量（例えば、静電容量タッチセンシング用配線として容量線Ｃとソース配線Ｓとの間の静電容量）の変化を検出する検出回路２Ｂを備えていても良い。

また、図示した例の液晶表示パネルＬＰＮは、ＦＦＳモードあるいはＩＰＳモードに適用可能な構成であり、アレイ基板ＡＲに画素電極ＰＥ及び共通電極ＣＥを備えている。本実施形態の液晶表示パネルＬＰＮでは、画素電極ＰＥ及び共通電極ＣＥの間に形成される横電界（例えば、フリンジ電界のうちの基板の主面にほぼ平行な電界）を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングする。

図２は、図１に示したアレイ基板ＡＲにおける画素ＰＸの構造を対向基板ＣＴの側から見た概略平面図である。

ゲート配線Ｇは、第１方向Ｘに沿って延出している。ソース配線Ｓは、第１方向Ｘに直交する第２方向Ｙに沿って延出している。スイッチング素子ＳＷは、ゲート配線Ｇとソース配線Ｓとの交差部近傍に配置され、例えば、薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、半導体層ＳＣを備えている。この半導体層ＳＣは、例えば、ポリシリコンやアモルファスシリコンなどによって形成可能であり、ここではポリシリコンによって形成されている。

スイッチング素子ＳＷのゲート電極ＷＧは、半導体層ＳＣの直上に位置し、ゲート配線Ｇに電気的に接続されている（図示した例では、ゲート電極ＷＧは、ゲート配線Ｇと一体的に形成されている）。スイッチング素子ＳＷのソース電極ＷＳは、ソース配線Ｓに電気的に接続されている（図示した例では、ソース電極ＷＳは、ソース配線Ｓと一体的に形成されている）。スイッチング素子ＳＷのドレイン電極ＷＤは、画素電極ＰＥに電気的に接続されている。

容量線Ｃは、第１方向Ｘに沿って延在している。すなわち、容量線Ｃは、各画素ＰＸに配置されるとともにソース配線Ｓの上方に延在しており、第１方向Ｘに隣接する複数の画素ＰＸに亘って共通に形成されている。この容量線Ｃは、各画素ＰＸに対応して形成された共通電極ＣＥを含んでいる。

各画素ＰＸの画素電極ＰＥは、共通電極ＣＥの上方に配置されている。各画素電極ＰＥは、各画素ＰＸにおいて画素形状に対応した島状、例えば、略四角形に形成されている。このような各画素電極ＰＥには、共通電極ＣＥと向かい合う複数のスリットＰＳＬが形成されている。図示した例では、スリットＰＳＬのそれぞれは、第２方向Ｙに沿って延出している。

図３は、図１に示した液晶表示パネルＬＰＮの断面構造を概略的に示す図である。

すなわち、アレイ基板ＡＲは、ガラス基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０の内面（すなわち対向基板ＣＴに対向する面）１０Ａにスイッチング素子ＳＷ、共通電極ＣＥ、画素電極ＰＥなどを備えている。

ここでは、スイッチング素子ＳＷは簡略化して図示している。このスイッチング素子ＳＷは、第１絶縁膜１１によって覆われている。共通電極ＣＥは、第１絶縁膜１１の上に形成されている。この共通電極ＣＥは、第２絶縁膜１２によって覆われている。また、この第２絶縁膜２２は、第１絶縁膜２１の上にも配置されている。画素電極ＰＥは、第２絶縁膜２２の上に形成さている。つまり、第２絶縁膜１２は、共通電極ＣＥと画素電極ＰＥとの間に介在する層間絶縁膜に相当する。

画素電極ＰＥは、第１絶縁膜２１及び第２絶縁膜２２を貫通するコンタクトホールを介してスイッチング素子ＳＷと電気的に接続されている。また、この画素電極ＰＥのスリットＰＳＬは、共通電極ＣＥの直上に形成されている。これらの共通電極ＣＥ及び画素電極ＰＥは、ともに透明な導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などによって形成されている。画素電極ＰＥは、第１配向膜ＡＬ１によって覆われている。この第１配向膜ＡＬ１は、アレイ基板ＡＲの液晶層ＬＱに接する面に配置されている。

一方、対向基板ＣＴは、ガラス基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板３０の内面（すなわちアレイ基板ＡＲに対向する面）３０Ａに、誘電体薄膜として、各画素ＰＸを区画するブラックマトリクス３１、カラーフィルタ３２、オーバーコート層３３などを備えている。

ブラックマトリクス３１は、第２絶縁基板３０の内面３０Ａにおいて、アレイ基板ＡＲに設けられたゲート配線Ｇやソース配線Ｓ、さらにはスイッチング素子ＳＷなどの配線部に対向するように形成されている。カラーフィルタ３２は、第２絶縁基板３０の内面３０Ａに形成され、互いに異なる複数の色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料は赤色画素に対応して配置され、同様に、青色に着色された樹脂材料は青色画素に対応して配置され、緑色に着色された樹脂材料は緑色画素に対応して配置されている。

オーバーコート層３３は、ブラックマトリクス３１及びカラーフィルタ３２を覆っている。このオーバーコート層３３は、ブラックマトリクス３１及びカラーフィルタ３２の表面の凹凸を平坦化する。このようなオーバーコート層３３は、第２配向膜ＡＬ２によって覆われている。この第２配向膜ＡＬ２は、対向基板ＣＴの液晶層ＬＱに接する面に配置されている。

上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、図示しないスペーサ（例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサ）が配置され、これにより、所定のギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のギャップが形成された状態でシール材ＳＥによって貼り合わせられている。液晶層ＬＱは、これらのアレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間に形成されたギャップに封入された液晶分子を含む液晶組成物によって構成されている。

第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、基板主面と平行なＸ−Ｙ平面内において、互いに平行な方位に配向処理されている（ここでは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２のそれぞれの配向処理方向は互いに逆向きの方位である）。画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない状態では、液晶層ＬＱに含まれる液晶分子は、Ｘ−Ｙ平面内において、第１配向膜ＡＬ１及び第２配向膜ＡＬ２の配向処理方向と平行な方位に初期配向する。画素電極ＰＥと共通電極ＣＥとの間にフリンジ電界が形成された状態では、液晶分子は、面内において、初期配向方向とは異なる方位に配向する。

このような構成の液晶表示パネルＬＰＮに対して、その背面側には図示しないバックライトが配置される。アレイ基板ＡＲの外面、すなわち第１絶縁基板１０の外面１０Ｂには、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。また、対向基板ＣＴの外面、すなわち第２絶縁基板３０の外面３０Ｂには、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。

第１偏光板ＰＬ１の第１偏光軸（あるいは第１吸収軸）、及び、第２偏光板ＰＬ２の第２偏光軸（あるいは第２吸収軸）は、例えば、直交する位置関係（クロスニコル）にある。第１偏光軸は、例えば、第１配向膜ＡＬ１の配向処理方向と平行な方位に設定されている。

第２光学素子ＯＤ２は、その表面に導電層ＣＤＦを備えている。より具体的には、第２光学素子ＯＤ２は、第２絶縁基板３０の外面３０Ｂに配置された第１位相差板Ｒ１と、第１位相差板Ｒ１に積層された第２位相差板Ｒ２と、第２位相差板Ｒ２に積層された第２偏光板ＰＬ２と、第２偏光板ＰＬ２に積層された第３位相差板Ｒ３と、第３位相差板Ｒ３に積層された導電層ＣＤＦと、を備えている。これらの第１位相差板Ｒ１、第２位相差板Ｒ２、第２偏光板ＰＬ２、及び、第３位相差板Ｒ３は、例えば糊を用いて互いに接着されるなどして一体化されている。また、導電層ＣＤＦは、第３位相差板Ｒ３の上にコーティングされるなどして形成されている。

第１位相差板Ｒ１及び第２位相差板Ｒ２は、ａ）その一方がｎｘ＝ｎｙ＜ｎｚの屈折率異方性を有し、且つ、他方がｎｘ＞ｎｙ＞ｎｚの屈折率異方性を有する組み合わせ、あるいは、ｂ）その一方がｎｘ＞ｎｙ＞ｎｚの屈折率異方性を有し、且つ、他方がｎｚ＞ｎｘ＞ｎｙの屈折率異方性を有する組み合わせのいずれかである。

つまり、第１位相差板Ｒ１及び第２位相差板Ｒ２の組み合わせには、ｎｘ＞ｎｙ＞ｎｚの屈折率異方性を有する位相差板が含まれる。このような屈折率異方性を有する位相差板は、主として、第１偏光板ＰＬ１の第１偏光軸及び第２偏光板ＰＬ２の第２偏光軸の視野角依存性を光学補償するものである。

他方、第１位相差板Ｒ１及び第２位相差板Ｒ２の組み合わせには、ｎｘ＝ｎｙ＜ｎｚまたはｎｚ＞ｎｘ＞ｎｙの屈折率異方性を有する位相差板が含まれる。このような屈折率異方性を有する位相差板は、主として、液晶層ＬＱのリタデーションΔｎ・ｄ（Δｎは屈折率異方性であり、ｄはアレイ基板ＡＲと対向基板ＣＴとのギャップである）を光学補償するものである。

また、第３位相差板Ｒ３は、二軸位相差板である。導電層ＣＤＦは、透明な導電層であり、外部からの不所望な電荷の液晶表示パネルＬＰＮへの侵入を防止する帯電防止層（あるいは、シールド電極）として機能する。

このような構成の第２光学素子ＯＤ２は、接着剤ＡＤにより、第２絶縁基板３０の外面３０Ｂに接着されている。この接着剤ＡＤは、第２絶縁基板３０の材質（例えば、ガラス）の屈折率と略同等の屈折率を有している。このため、第３絶縁基板３０の外面３０Ｂに微小なピット傷が形成されていたとしても、このピット傷は、第２光学素子ＯＤ２を接着する接着剤ＡＤによって埋められる。したがって、ピット傷に起因した輝点等の不具合を改善することが可能となる。

なお、第１光学素子ＯＤ１についても、同様の接着剤により第１絶縁基板１０の外面１０Ｂに接着されている。

アレイ基板ＡＲは、対向基板ＣＴの端部ＣＴＥよりも外方に延在した延在部ＡＲＥを有している。この延在部ＡＲＥには、電極パッドＰＤが形成されている。第２光学素子ＯＤ２の導電層ＣＤＦは、接続部材ＰＳＴにより電極パッドＰＤと電気的に接続されている。

このような構成により、外部から侵入した不所望な電荷は、導電層ＣＤＦにおいて面内に拡散し、接続部材ＰＳＴを介してパッドＰＤに流れ込む。このため、液晶表示パネルＬＰＮへの電荷の侵入を抑制することが可能となる。

図４は、図１に示した液晶表示パネルＬＰＮの構成を概略的に示す平面図である。

アレイ基板ＡＲの延在部ＡＲＥには、電極パッドＰＤの他に、信号源として、駆動ＩＣチップ２やフレキシブル・プリンテッド・サーキット（ＦＰＣ）基板３などが実装されている。電極パッドＰＤは、例えば、接地電位であり、詳述しないが、駆動ＩＣチップ２やＦＰＣ基板３などを介して接地されている。

第２光学素子ＯＤ２は、対向基板ＣＴの外面においてアクティブエリアＡＣＴに対応して配置されている。つまり、第２光学素子ＯＤ２は、アクティブエリアＡＣＴの全体に亘って配置されている。図示した例では、第２光学素子ＯＤ２は、Ｘ−Ｙ平面において、四角形状のアクティブエリアＡＣＴに対応して、四角形状の外形を有しており、アクティブエリアＡＣＴよりも大きなサイズに形成されている。

導電層ＣＤＦは、第２光学素子ＯＤ２の上においてアクティブエリアＡＣＴの全体に亘って形成されている。図示した例では、導電層ＣＤＦは、第２光学素子ＯＤ２の表面の略全面に亘って形成されている。このため、導電層ＣＤＦの端部は、第２光学素子ＯＤ２の端部と一致している。なお、導電層ＣＤＦのＸ−Ｙ平面内でのサイズが第２光学素子ＯＤ２のＸ−Ｙ平面内でのサイズよりも小さい場合もあり得る。このような導電層ＣＤＦは、例えば、ＩＴＯやＩＺＯなどの酸化物導電材料によって形成しても良いが、このような酸化物導電材料よりも安価に形成可能な有機導電材料によって形成しても良い。

このような第２光学素子ＯＤ２の表面抵抗値、すなわち、導電層ＣＤＦの表面抵抗値は、１ＧΩ／□以下であることが望ましい。

すなわち、本実施形態で説明したＦＦＳモードなど対向基板ＣＴ側に電極などの導電膜が形成されていない構成では、不所望な電荷が液晶表示パネルＬＰＮに入り込みやすい。電荷の侵入により液晶層ＬＱに不所望な電圧が印加されると、表示ムラとして視認されるおそれがある。

本実施形態によれば、液晶表示パネルＬＰＮの前面側に配置される第２光学素子ＯＤ２の表面に導電層ＣＤＦが形成されているため、外部から液晶表示パネルＬＰＮに向かって侵入してきた電荷が導電層ＣＤＦによってある程度シールドされる、あるいは、たとえ液晶表示パネルＬＰＮの内部に電荷が侵入したとしても導電層ＣＤＦを介して拡散されるため、視認される表示ムラを短時間で解消することが可能となる。しかしながら、導電層ＣＤＦの表面抵抗値が高くなるほど、電荷に対するシールド性能あるいは拡散性能が低下するため、表示ムラを解消するのに要する時間が長くる傾向にある。

そこで、この点について、発明者は以下の実験を行った。すなわち、表面抵抗値の異なる複数の導電材料を用いて導電層ＣＤＦを形成したサンプルを用意し、それぞれのサンプルについて、表面で放電を生じさせ、表示ムラが解消するまでの時間を測定した。表面抵抗値が１ＧΩ／□以下の材料を用いて導電層ＣＤＦを形成したサンプルについては、表示ムラ解消時間が１秒以内であることを要求される仕様に対応できることが確認された。

このような知見から、本実施形態によれば、導電層ＣＤＦの表面抵抗値は、外部電界に対するシールド機能を確保する上で、その上限値を１ＧΩ／□とした。

接続部材ＰＳＴは、アクティブエリアＡＣＴの外側において、導電層ＣＤＦと電極パッドＰＤとに跨って配置されている。このような接続部材ＰＳＴは、第２光学素子ＯＤ２の第１線膨張係数α１の絶対値よりも大きな絶対値の第２線膨張係数α２を有する材料によって形成されている。

本実施形態において、線膨張係数α（／℃）が正の場合（α＞０）は温度上昇に伴って部材が膨張する場合に相当し、線膨張係数α（／℃）が負の場合（α＜０）は温度上昇に伴って部材が収縮する場合に相当する。

第２光学素子ＯＤ２は、温度上昇に伴って収縮するため、負の第１線膨張係数α１を有する。接続部材ＰＳＴは、温度上昇に伴って、第２光学素子ＯＤ２の収縮に伴って膨張する材料が選択され、正の第２線膨張係数α２を有する。この接続部材ＰＳＴは、第２光学素子ＯＤ２（あるいは、導電層ＣＤＦ）に接触しているため、第２光学素子ＯＤ２の収縮に伴って引っ張られる方向に膨張する。

ここで、第１線膨張係数α１の絶対値よりも小さい絶対値の第２線膨張係数α２を有する材料を選択して接続部材ＰＳＴを形成した場合について検討する。同一条件の温度上昇に伴い、第２光学素子ＯＤ２が収縮する一方で、接続部材ＰＳＴは膨張する。このとき、第２光学素子ＯＤ２の収縮量は、接続部材ＰＳＴの膨張量よりも大きい。このため、第２光学素子ＯＤ２に接触している接続部材ＰＳＴには、局所的（特に、第２光学素子ＯＤ２と接触している部分）に応力が集中し、破断するおそれがある（クラックの発生）。接続部材ＰＳＴの破断が生じた場合には、第２光学素子ＯＤ２の導電層ＣＤＦと電極パッドＰＤとが電気的に絶縁されてしまい、導電層ＣＤＦの電荷を電極パッドＰＤに逃がすことができなくなってしまう。

つぎに、第１線膨張係数α１の絶対値よりも大きい絶対値の第２線膨張係数α２を有する材料を選択して接続部材ＰＳＴを形成した場合について検討する。同一条件の温度上昇に伴って接続部材ＰＳＴが膨張する膨張量は、第２光学素子ＯＤ２が収縮する収縮量よりも大きい。このため、接続部材ＰＳＴは、第２光学素子ＯＤ２の熱変形（収縮）に追随して変形することが可能となり、応力集中を緩和することが可能となる。したがって、接続部材ＰＳＴの破断を防止することが可能となる。これにより、液晶表示装置を製造する過程での歩留まりの低下を抑制することが可能となるとともに、信頼性の高い液晶表示装置を提供することが可能となる。

つまり、接続部材ＰＳＴは、同一条件の温度上昇に伴い、第２光学素子ＯＤ２が収縮する収縮量よりも大きな膨張を許容できる材料を選択して形成される。

このような接続部材ＰＳＴは、カーボンなどの導電性物質を含有し、且つ、ゴム弾性を示すエラストマーである。

また、この接続部材ＰＳＴは、熱硬化性樹脂によって形成されていても良い。この場合、硬化のための熱処理条件で、接続部材ＰＳＴは、第１線膨張係数α１の絶対値よりも大きな絶対値の第２線膨張係数α２を有する材料を選択して形成される。これにより、接続部材ＰＳＴを形成する過程での破断を防止することが可能となり、歩留まりの低下を抑制することが可能となる。

ここで、第２光学素子ＯＤ２の熱収縮について検討する。

図５は、第２光学素子ＯＤ２を高温環境下に放置したときの寸法変化を測定した結果を示す図である。

ここでは、一例として、第２光学素子ＯＤ２を８５℃の環境下に放置した。図の横軸は高温環境下での放置時間（ｈｒｓ）であり、縦軸は第２光学素子ＯＤ２の初期寸法を１００としたときの相対値（％）である。初期寸法（放置時間がゼロ時間のときの寸法）は、室温（２５℃）の環境下での寸法である。

測定開始から２０時間程度が経過するまでの間に、第２光学素子ＯＤ２は急激に収縮し、その後、寸法変化は小さくなるが、１００時間を越えても依然として収縮することが確認された。なお、高温環境下から取り出した第２偏光板ＯＤ２を室温で放置しても、寸法がほとんど復元しないことも確認された。

接続部材ＰＳＴを熱硬化性樹脂で形成する場合、ペースト状の材料を塗布した後に、硬化のための熱処理に際して例えば８０℃の高温環境下で約３０分程度放置する必要があるが、このような比較的短時間の熱処理であっても、上記の実験によれば、第２光学素子ＯＤ２が急激に収縮することが分かる。

次に、接続部材ＰＳＴを形成するための材料選択の一手法について説明する。

図６は、図５に示した寸法変化の一例を基に第２光学素子ＯＤ２の第１線膨張係数α１を計算した結果を示す図である。

図の横軸は高温環境下での放置時間（ｈｒｓ）であり、縦軸は計算した第１線膨張係数α１の絶対値（／℃）である。

ここで、第１線膨張係数α１は、以下の式によって計算した。

ΔＬ＝α×Ｌ×ΔＴ
但し、Ｌは第２光学素子ＯＤ２の初期寸法（ｍｍ）であり、ΔＬは各放置時間での寸法変化量（ｍｍ）であり、ΔＴは温度上昇量（℃）である。第２光学素子ＯＤ２は温度上昇に伴って収縮するため、寸法変化量ΔＬは負（ΔＬ＜０）である。また、上記の寸法変化の測定は、８５℃の高温環境下で行っており、初期の室温（２５℃）環境下からの温度上昇量ΔＴは６０℃である。

このような計算結果によれば、プロットした第１線膨張係数の絶対値｜α１｜は、放置時間ｔに対して、以下の式で近似される。

｜α１｜＝２Ｅ−０５Ｌｎ（ｔ）＋３Ｅ−０５
第２光学素子ＯＤ２の８５℃における寸法収縮は、上記の通り、放置時間に依存する。このため、第２光学素子ＯＤ２の２５℃から８５℃への温度上昇時における第１線膨張係数α１を、第２光学素子ＯＤ２の品質保証条件である１０００時間放置後の値として定義すると、本実施形態で適用した第２光学素子ＯＤ２における第１線膨張係数の絶対値｜α１｜は、約２．０Ｅ−４（／℃）と算出される。

このような第１線膨張係数α１の第２光学素子ＯＤ２に対して適用可能な接続部材ＰＳＴは、２．０Ｅ−４（／℃）よりも大きな絶対値の第２線膨張係数α２の材料を選択して形成する。このとき、第２線膨張係数α２の極性は第１線膨張係数α１の極性とは逆である。上記の例では、第１線膨張係数α１は負であるため、第２線膨張係数α２は正である。

次に、第２線膨張係数α２の異なる２種類の導電材料を用意し、それぞれの導電材料を用いて形成した接続部材ＰＳＴの信頼性試験を行った。

図７は、第１導電材料Ａ及び第２導電材料Ｂのそれぞれの第２線膨張係数α２を示す図である。

図の横軸は各導電材料を放置した高温環境の温度（℃）であり、縦軸は室温（２５℃）環境から高温環境下に放置されたときの各導電材料の第２線膨張係数α２（／℃）である。ここで用意した第１導電材料Ａはスリーボンド社製の製品名ＴＢ３３１５Ｅであり、第２導電材料Ｂはヘンケル社製の製品名３３Ａ−７９７である。

第１導電材料Ａは８５℃での第２線膨張係数α２が４．５Ｅ−４（／℃）であり、第２導電材料Ｂは８５℃での第２線膨張係数α２が１．６Ｅ−４（／℃）である。

接続部材ＰＳＴを形成する材料としては、上記の計算結果から、８５℃での第２線膨張係数α２が２．０Ｅ−４（／℃）よりも大きい導電材料が好適であり、第１導電材料Ａは好適な材料である。

これらの第１導電材料Ａ及び第２導電材料Ｂをそれぞれ用いて、図３などで示したように、第２光学素子ＯＤ２の導電層ＣＤＦと電極パッドＰＤとを接続する接続部材ＰＳＴを形成した。そして、これらをヒートサイクルに導入した。ここでのヒートサイクルとは、−３０℃の低温環境下に３０分間放置した後、８０℃の高温環境下に３０分間放置するサイクルを１００回繰り返したものである。この結果、第１導電材料Ａを用いて形成した接続部材ＰＳＴにはクラックは発生しなかったが、第２導電材料Ｂを用いて形成した接続部材ＰＳＴについてはクラックが発生した。

このような信頼性試験の結果、第１導電材料Ａは接続部材ＰＳＴを形成する材料として好適であり、第２導電材料Ｂは接続部材ＰＳＴを形成する材料としては不適であることが確認された。

一般的な樹脂であるエポキシ樹脂やフェノール樹脂などは、比較的線膨張係数が小さく（＜１Ｅ−４（／℃））、このような樹脂を用いた導電材料で接続部材ＰＳＴを形成した場合、ヒートサイクルでクラックが発生する可能性が極めて高い。これに比べて、エラストマーは、比較的線膨張係数が大きいため、このような導電材料で接続部材ＰＳＴを形成した場合には、ヒートサイクルでクラックが発生しにくく、高い信頼性を得ることが可能となる。

なお、ここで説明した材料や数値は一例である。第２光学素子ＯＤ２の第１線膨張係数α１はその種類やサイズに依存するが、実際に使用する第２光学素子ＯＤ２の第１線膨張係数α１と、接続部材ＰＳＴの第２線膨張係数α２とを上記の通り説明した関係を保持するように設計することで、接続部材ＰＳＴの破断を防止することが可能となる。

以上説明したように、本実施形態によれば、歩留まりの低下を抑制することが可能な液晶表示装置を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＬＰＮ…液晶表示パネル ＡＲ…アレイ基板 ＣＴ…対向基板
ＡＣＴ…アクティブエリア ＰＸ…画素
ＳＷ…スイッチング素子
ＰＥ…画素電極 ＰＳＬ…スリット
ＣＥ…共通電極
ＬＱ…液晶層
ＯＤ１…第１光学素子
ＯＤ２…第２光学素子 ＣＤＦ…導電層

Claims (10)

1. 画像を表示するアクティブエリアに形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、を備えた第１基板と、
   前記第１基板に対向配置された第２基板と、
   前記第１基板と前記第２基板との間に保持された液晶層と、
   前記第２基板の外面において前記アクティブエリアに対応して配置され、その表面に導電層を備えた第１線膨張係数の光学素子と、
   前記第２基板の端部よりも外方に延在した前記第１基板の延在部に形成された電極パッドと、
   前記光学素子の前記導電層と前記電極パッドとを電気的に接続するとともに、前記第１線膨張係数の絶対値よりも大きな絶対値の第２線膨張係数の接続部材と、
   を備えたことを特徴とする液晶表示装置。
2. 前記接続部材がエラストマーであることを特徴とする請求項１に記載の液晶表示装置。
3. 前記接続部材は熱硬化性樹脂によって形成されたことを特徴とする請求項１または２に記載の液晶表示装置。
4. 前記光学素子の表面抵抗値が１ＧΩ／□以下であることを特徴とする請求項１乃至３のいずれか１項に記載の液晶表示装置。
5. 前記光学素子は、前記第２基板の屈折率と略同等の屈折率の接着剤により前記第２基板の外面に接着されたことを特徴とする請求項１乃至４のいずれか１項に記載の液晶表示装置。
6. 前記光学素子は、前記第２基板の外面に配置された第１位相差板と、前記第１位相差板に積層された第２位相差板と、前記第２位相差板に積層された偏光板と、前記偏光板に積層された第３位相差板と、前記第３位相差板に積層された前記導電層と、を備えたことを特徴とする請求項１乃至５のいずれか１項に記載の液晶表示装置。
7. 前記第１位相差板及び前記第２位相差板は、ａ）その一方がｎｘ＝ｎｙ＜ｎｚの屈折率異方性を有し、且つ、他方がｎｘ＞ｎｙ＞ｎｚの屈折率異方性を有する組み合わせ、あるいは、ｂ）その一方がｎｘ＞ｎｙ＞ｎｚの屈折率異方性を有し、且つ、他方がｎｚ＞ｎｘ＞ｎｙの屈折率異方性を有する組み合わせのいずれかであることを特徴とする請求項６に記載の液晶表示装置。
8. 前記第３位相差板は、二軸位相差板であることを特徴とする請求項６または７に記載の液晶表示装置。
9. 前記第１基板は、さらに、静電容量タッチセンシング用配線を備えたことを特徴とする請求項１乃至８のいずれか１項に記載の液晶表示装置。
10. 前記電極パッドは、接地電位であることを特徴とする請求項１乃至９のいずれか１項に記載の液晶表示装置。

Images