JP2012513118A - キャパシタレスメモリセルを論理素子と集積化するための方法および構造 - Google Patents
キャパシタレスメモリセルを論理素子と集積化するための方法および構造 Download PDFInfo
- Publication number
- JP2012513118A JP2012513118A JP2011542227A JP2011542227A JP2012513118A JP 2012513118 A JP2012513118 A JP 2012513118A JP 2011542227 A JP2011542227 A JP 2011542227A JP 2011542227 A JP2011542227 A JP 2011542227A JP 2012513118 A JP2012513118 A JP 2012513118A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- donor
- logic device
- region
- donor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims description 61
- 239000000758 substrate Substances 0.000 claims abstract description 112
- 238000004519 manufacturing process Methods 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 45
- 229910052710 silicon Inorganic materials 0.000 claims description 45
- 239000010703 silicon Substances 0.000 claims description 45
- 239000000463 material Substances 0.000 claims description 32
- 239000012212 insulator Substances 0.000 claims description 22
- 238000002513 implantation Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000001257 hydrogen Substances 0.000 claims description 14
- 229910052739 hydrogen Inorganic materials 0.000 claims description 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 238000012546 transfer Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 7
- 239000002210 silicon-based material Substances 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 150000002431 hydrogen Chemical class 0.000 claims description 4
- -1 hydrogen ions Chemical class 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 2
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims description 2
- 230000006870 function Effects 0.000 claims description 2
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 2
- 239000001307 helium Substances 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 2
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 4
- 230000001678 irradiating effect Effects 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 33
- 230000008569 process Effects 0.000 description 12
- 150000003376 silicon Chemical class 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000678 plasma activation Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 230000003685 thermal hair damage Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- BHELIUBJHYAEDK-OAIUPTLZSA-N Aspoxicillin Chemical compound C1([C@H](C(=O)N[C@@H]2C(N3[C@H](C(C)(C)S[C@@H]32)C(O)=O)=O)NC(=O)[C@H](N)CC(=O)NC)=CC=C(O)C=C1 BHELIUBJHYAEDK-OAIUPTLZSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本出願は、2008年12月18日出願の米国特許出願シリアルNo.12/338,404、“キャパシタレスメモリセルを論理素子と集積化するための方法および構造”の出願日の利益を主張する。
本発明の実施形態は、様々な実施形態において、共通基板上にメモリセルおよび論理デバイスを製造するための方法に一般的に関連する。より具体的には、本発明の実施形態は、基板(または基層。以下同様)の活性化された表面上に論理デバイスを形成し、その論理デバイスの上を被って半導体材料を形成し、そして、いわゆる“キャパシタレス”メモリセルをその半導体材料上に形成する製造方法を含む。加えて、本発明の実施形態は、論理素子を備える基板の上方に位置するマルチレベルのメモリセルアレイばかりでなく、論理デバイスの上方に位置する少なくとも一つキャパシタレスメモリセルをも有する集積回路を備える。
実施形態は、集積回路を製造するための方法を備える。その方法は、論理素子を備え活性化された表面を備えるウェーハを製造すること、そのウェーハの活性化された表面に半導体材料を配置すること、およびその半導体材料上に少なくとも一つのキャパシタレスメモリを製造することを備える。
化学気相成長(“CVD”)、プラズマ拡張化学気相成長(“PECVD”)、原子層堆積法(“ALD”)、プラズマ拡張ALD、または物理気相成長(“PVD”)を含む、しかしそれには限定されない任意の適切な技術によって形成されてよい。代わりに、材料は“その場で(in situ)”成長されてよい。特定の材料を積層しまたは成長させるために適切な技術は、当業者によって選択されてよい。ここに記述され図示されている材料は層として形成されてきるが、その材料はそれらに制限されるものではなく他の三次元形状に形成されてもよい。
Claims (24)
- 論理素子および活性表面を有するウェーハを製造し、
前記ウェーハの活性表面に半導体材料を配置し、
前記半導体材料上に少なくとも一つのキャパシタレスメモリセルを製造する、
ことを特徴とする集積回路を製造するための方法。 - 請求項1に記載の方法であって、論理素子を備えるウェーハの製造は、シリコン基板上への少なくとも一つの論理デバイスの製造を備えることを特徴とする方法。
- 請求項2に記載の方法であって、少なくとも一つの論理デバイスの製造は、前記ウェーハの活性表面上の金属配線を備える論理デバイスの製造を備えることを特徴とする方法。
- 請求項3に記載の方法であって、絶縁体材料の中に前記金属配線を配置することを備えることを特徴とする方法。
- 請求項1に記載の方法であって、
前記ウェーハの活性表面に半導体材料を配置することは、
ドナーシリコンウェーハ中の或る深さにイオンを注入し、
前記ドナーシリコンウェーハを注入温度よりも高い温度に熱処理し、
前記ドナーシリコンウェーハの一つの側をプラズマにさらし、
前記プラズマにさらされたドナーシリコンウェーハの側を論理素子を備える前記ウェーハの活性表面に接着し、
前記ドナーシリコンウェーハの反対の側から十分な深さでシリコン材料を除去する、
ことを備えることを特徴とする方法。 - 請求項5に記載の方法であって、前記ドナーシリコンウェーハをプラズマにさらすことは、前記ドナーシリコンウェーハを、アルゴン、アルゴンおよび酸素、アルゴンおよび水素、水素、水素および酸素、窒素、アンモニア(NH4 )、および水素/ヘリウムのうちの少なくとも一つにさらすことを含むことを備えることを特徴とする方法。
- 請求項5に記載の方法であって、前記ドナーシリコンウェーハを前記ウェーハの活性表面に接着することは、前記ドナーシリコンウェーハを前記論理素子を含むウェーハの活性表面に重ねておよそ約400℃以下の温度に熱することを備えることを特徴とする方法。
- 請求項5に記載の方法であって、ドナーシリコンウェーハの表面を、そこからシリコン材料を除去して平らにすることをさらに備えることを特徴とする方法。
- クレーム1に記載の方法であって、
前記半導体材料上に少なくとも一つのキャパシタレスメモリセルを製造することは、
前記半導体材料の一部から、側面と底面が隔離材料によって十分に取り囲まれた活性領域を形成し、
前記活性領域上にhigh k(高誘電率)ゲート絶縁体および金属ゲートを形成し、
前記活性領域からソース領域およびドレイン領域を形成する、
ことを備えることを特徴とする方法。 - 請求項9に記載の方法であって、
前記活性領域からソース領域およびドレイン領域を形成することは、
前記活性領域のソース領域およびドレイン領域のための位置にドープし、
およそ約400℃以下の温度でのマイクロ波アニーリングによって前記ソース領域およびドレイン領域のための位置のドーパントを活性化する、
ことを備えることを特徴とする方法。 - 請求項10に記載の方法であって、
前記活性領域上にhigh kゲート絶縁体を形成することは、
前記活性領域上に金属材料を形成し、
前記金属材料をおよそ400℃以下の温度で酸化させる、
ことを備えることを特徴とする方法。 - ドナー基板内に前記ドナー基板表面を含む転送領域を定めるための表面を有する注入区域を形成し、
前記ドナー基板表面をプラズマにさらし、
前記ドナー基板表面を論理デバイス基板に接着し、
前記ドナー基板を前記注入区域の内側境界に沿って分離して前記論理デバイス基板に接着されている前記転送領域を残し、
前記転送領域に少なくとも一つのキャパシタレスメモリを製造する、
ことを備えることを特徴とする集積回路を形成する方法。 - 請求項12に記載の方法であって、
前記転送領域に少なくとも一つのキャパシタレスメモリを製造することは、
前記転送領域の残り部分から隔離領域を用いて活性領域を隔離し、
前記活性領域上に、間にhigh kゲート絶縁体を挟んで、ゲート電極を形成し、
前記活性領域内のドレインおよびソースの位置に不純物を注入し、
前記不純物を活性化する、
ことを備えることを特徴とする方法。 - 請求項13に記載の方法であって、前記不純物を活性化することは、マイクロ波アニーリングを備えることを特徴とする方法。
- 請求項12に記載の方法であって、ドナー基板内に注入区域を形成することは、前記ドナー基板に、前記ドナー基板内のおおむね均一の深さに、水素イオンを注入することを備えることを特徴とする方法。
- 請求項12に記載の方法であって、前記ドナー基板表面をプラズマにさらすことは、前記ドナー基板表面をプラズマにさらして前記ドナー基板表面上に活性化イオン種を供給することをさらに備えることを特徴とする方法。
- 基板上に少なくとも一つの論理デバイス部分を形成し、
ドナー基板にその表面からイオンを注入して前記ドナー基板内に注入区域を形成し、
前記注入区域を備える前記ドナー基板を熱処理し、
前記ドナー基板の表面をプラズマにさらし、
前記ドナー基板の表面を約400℃以下の温度に熱することにより前記ドナー基板の表面を少なくとも一つの論理デバイス部分を含む前記基板の表面に接着し、
前記ドナー基板の一部を前記注入区域の内側境界に沿って除去して、少なくとも一つの論理デバイス部分を含む前記基板に接着されている前記ドナー基板の他の部分を残し、
前記ドナー基板の前記他の部分の露出された表面を研磨し、
前記ドナー基板の前記他の部分から隔離領域を用いて活性領域を隔離し、
前記活性領域上にhigh kゲート絶縁体を形成し、
前記high kゲート絶縁体上に金属ゲート形成し、
前記活性領域の一部に不純物を注入し、
前記活性領域の一部内の前記注入された不純物を、マイクロ波アニーリングによって約400℃以下の温度で活性化してドレイン領域およびソース領域を形成する、
ことを備えることを特徴とする半導体デバイスを形成する方法。 - 半導体基板上に少なくとも一つの論理デバイスと、
前記半導体基板上に中間シリコン基板と、
前記少なくとも一つの論理デバイスの上方の前記中間シリコン基板上にキャパシタレスメモリセルと、
を備えることを特徴とする集積回路。 - 請求項18に記載の集積回路であって、
前記キャパシタレスメモリセルは、
隔離材料によって十分に物理的に隔離される活性領域と、
前記活性領域内に形成されるドレイン領域およびソース領域と、
前記ドレイン領域およびソース領域間で前記活性領域上に形成されるhigh k絶縁体と、
前記high k絶縁体上に形成される金属ゲートと、
を備えることを特徴とする集積回路。 - 請求項19に記載の集積回路であって、前記high k絶縁体は、ハフニウムシリケート、ジルコニウムシリケート、ハフニウム二酸化物、およびジルコニウム二酸化物の少なくとも一つを備えることを特徴とする集積回路。
- 請求項20に記載の集積回路であって、前記論理デバイスと前記キャパシタレスメモリ間の距離は、約100Åから500Å以上ではないことを特徴とする集積回路。
- 請求項19に記載の集積回路であって、前記少なくとも一つ論理デバイスは、絶縁体材料間に配置された金属配線を備えることを特徴とする集積回路。
- 請求項22に記載の集積回路であって、前記中間シリコン基板は前記絶縁材料に接着されることを特徴とする集積回路。
- 基板と、
論理機能を実行するための少なくとも二つのプロセッサと、
前記少なくとも二つのプロセッサ上に半導体基板と、
前記少なくとも二つのプロセッサの各々の上方の前記半導体基板上に複数のキャパシタレスメモリセルと、
を備えることを特徴とするマルチコアマイクロプロセッサ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/338,404 US8278167B2 (en) | 2008-12-18 | 2008-12-18 | Method and structure for integrating capacitor-less memory cell with logic |
US12/338,404 | 2008-12-18 | ||
PCT/US2009/066951 WO2010080277A1 (en) | 2008-12-18 | 2009-12-07 | Method and structure for integrating capacitor-less memory cell with logic |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012513118A true JP2012513118A (ja) | 2012-06-07 |
Family
ID=42264755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011542227A Pending JP2012513118A (ja) | 2008-12-18 | 2009-12-07 | キャパシタレスメモリセルを論理素子と集積化するための方法および構造 |
Country Status (6)
Country | Link |
---|---|
US (3) | US8278167B2 (ja) |
JP (1) | JP2012513118A (ja) |
KR (1) | KR101295960B1 (ja) |
CN (1) | CN102257611B (ja) |
TW (1) | TW201030825A (ja) |
WO (1) | WO2010080277A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015535389A (ja) * | 2012-08-31 | 2015-12-10 | マイクロン テクノロジー, インク. | フォトニクス構造の形成方法 |
JP2016517625A (ja) * | 2013-03-07 | 2016-06-16 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 半導体集積回路のモノリシック3次元集積化 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8278167B2 (en) | 2008-12-18 | 2012-10-02 | Micron Technology, Inc. | Method and structure for integrating capacitor-less memory cell with logic |
US8735902B2 (en) | 2010-05-10 | 2014-05-27 | Micron Technology, Inc. | Memories with memory arrays extending in opposite directions from a semiconductor and their formation |
US8446767B2 (en) | 2010-07-02 | 2013-05-21 | Micron Technology, Inc. | Memories and their formation |
US20120034769A1 (en) * | 2010-08-05 | 2012-02-09 | Purtell Robert J | Low temperature microwave activation of heavy body implants |
JP2013026345A (ja) * | 2011-07-19 | 2013-02-04 | Toshiba Corp | 半導体装置の製造方法 |
US9329336B2 (en) | 2012-07-06 | 2016-05-03 | Micron Technology, Inc. | Method of forming a hermetically sealed fiber to chip connection |
US20140094023A1 (en) * | 2012-09-28 | 2014-04-03 | National Applied Research Laboratories | Fabricating method of semiconductor chip |
KR102056867B1 (ko) | 2013-03-04 | 2020-01-22 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
US9734276B2 (en) * | 2014-10-22 | 2017-08-15 | Samsung Electronics Co., Ltd. | Integrated circuit and method of designing layout of the same |
FR3076069B1 (fr) * | 2017-12-22 | 2021-11-26 | Commissariat Energie Atomique | Procede de transfert d'une couche utile |
FR3076070B1 (fr) * | 2017-12-22 | 2019-12-27 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de transfert d'une couche utile |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05226578A (ja) * | 1990-12-07 | 1993-09-03 | Fujitsu Ltd | 三次元集積回路装置の製造方法 |
JPH11251518A (ja) * | 1998-03-02 | 1999-09-17 | Seiko Epson Corp | 3次元デバイス |
JP2004193282A (ja) * | 2002-12-10 | 2004-07-08 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP2004265975A (ja) * | 2003-02-28 | 2004-09-24 | Trecenti Technologies Inc | 半導体装置の製造方法および半導体装置 |
WO2006129762A1 (ja) * | 2005-06-02 | 2006-12-07 | Sony Corporation | 半導体イメージセンサ・モジュール及びその製造方法 |
JP2007141958A (ja) * | 2005-11-15 | 2007-06-07 | Sony Corp | 半導体装置 |
JP2008536335A (ja) * | 2005-04-15 | 2008-09-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 適応ウェル・バイアシング、並びにパワー及び性能強化のためのハイブリッド結晶配向cmos構造体 |
JP2008205322A (ja) * | 2007-02-22 | 2008-09-04 | Renesas Technology Corp | 半導体集積回路 |
JP2008226904A (ja) * | 2007-03-08 | 2008-09-25 | Elpida Memory Inc | 半導体記憶装置及びその製造方法 |
JP2008270771A (ja) * | 2007-03-26 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | Soi基板及びsoi基板の作製方法 |
Family Cites Families (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
JP3922466B2 (ja) * | 1995-03-08 | 2007-05-30 | 株式会社ルネサステクノロジ | 半導体論理素子 |
KR100215866B1 (ko) * | 1996-04-12 | 1999-08-16 | 구본준 | 커패시터가 없는 디램 및 그의 제조방법 |
US7064376B2 (en) * | 1996-05-24 | 2006-06-20 | Jeng-Jye Shau | High performance embedded semiconductor memory devices with multiple dimension first-level bit-lines |
US5719079A (en) * | 1996-05-28 | 1998-02-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a semiconductor device having high density 4T SRAM in logic with salicide process |
KR19980021103A (ko) | 1996-09-13 | 1998-06-25 | 김광호 | 반도체 장치의 so1 제조방법 |
US7052941B2 (en) * | 2003-06-24 | 2006-05-30 | Sang-Yun Lee | Method for making a three-dimensional integrated circuit structure |
FR2755537B1 (fr) * | 1996-11-05 | 1999-03-05 | Commissariat Energie Atomique | Procede de fabrication d'un film mince sur un support et structure ainsi obtenue |
FR2767416B1 (fr) * | 1997-08-12 | 1999-10-01 | Commissariat Energie Atomique | Procede de fabrication d'un film mince de materiau solide |
EP1018153A1 (en) * | 1997-08-29 | 2000-07-12 | Sharon N. Farrens | In situ plasma wafer bonding method |
FR2773261B1 (fr) * | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
KR100268419B1 (ko) | 1998-08-14 | 2000-10-16 | 윤종용 | 고집적 반도체 메모리 장치 및 그의 제조 방법 |
JP2000124092A (ja) * | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ |
FR2795865B1 (fr) * | 1999-06-30 | 2001-08-17 | Commissariat Energie Atomique | Procede de realisation d'un film mince utilisant une mise sous pression |
JP2001036054A (ja) * | 1999-07-19 | 2001-02-09 | Mitsubishi Electric Corp | Soi基板の製造方法 |
US6117725A (en) * | 1999-08-11 | 2000-09-12 | Taiwan Semiconductor Manufacturing Company | Method for making cost-effective embedded DRAM structures compatible with logic circuit processing |
EP1120836A1 (en) * | 2000-01-28 | 2001-08-01 | STMicroelectronics S.r.l. | Memory cell structure integrated on semiconductor |
FR2818010B1 (fr) * | 2000-12-08 | 2003-09-05 | Commissariat Energie Atomique | Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses |
US6737316B2 (en) * | 2001-10-30 | 2004-05-18 | Promos Technologies Inc. | Method of forming a deep trench DRAM cell |
US7119365B2 (en) * | 2002-03-26 | 2006-10-10 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
US6737332B1 (en) | 2002-03-28 | 2004-05-18 | Advanced Micro Devices, Inc. | Semiconductor device formed over a multiple thickness buried oxide layer, and methods of making same |
JP4880867B2 (ja) * | 2002-04-10 | 2012-02-22 | セイコーインスツル株式会社 | 薄膜メモリ、アレイとその動作方法および製造方法 |
JP3657921B2 (ja) * | 2002-04-26 | 2005-06-08 | 株式会社東芝 | 半導体装置とその製造方法 |
KR100450681B1 (ko) * | 2002-08-16 | 2004-10-02 | 삼성전자주식회사 | 반도체 메모리 소자의 커패시터 및 그 제조 방법 |
US6787419B2 (en) * | 2003-01-14 | 2004-09-07 | Ememory Technology Inc. | Method of forming an embedded memory including forming three silicon or polysilicon layers |
US6887755B2 (en) * | 2003-09-05 | 2005-05-03 | Micron Technology, Inc. | Methods of forming rugged silicon-containing surfaces |
KR100546379B1 (ko) | 2003-09-15 | 2006-01-26 | 삼성전자주식회사 | 자기 정렬 방식에 의한 로컬 소노스형 비휘발성 메모리소자 및 그 제조방법 |
US6821826B1 (en) | 2003-09-30 | 2004-11-23 | International Business Machines Corporation | Three dimensional CMOS integrated circuits having device layers built on different crystal oriented wafers |
EP1962340A3 (en) * | 2004-11-09 | 2009-12-23 | S.O.I. TEC Silicon | Method for manufacturing compound material wafers |
US8049293B2 (en) | 2005-03-07 | 2011-11-01 | Sony Corporation | Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device |
JP2009503907A (ja) * | 2005-08-03 | 2009-01-29 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 結晶化度が改善された歪シリコン層を有する歪シリコンオンインシュレータ(ssoi)構造 |
US20070045738A1 (en) | 2005-08-26 | 2007-03-01 | Memc Electronic Materials, Inc. | Method for the manufacture of a strained silicon-on-insulator structure |
US7495279B2 (en) * | 2005-09-09 | 2009-02-24 | Infineon Technologies Ag | Embedded flash memory devices on SOI substrates and methods of manufacture thereof |
US8008137B2 (en) * | 2006-03-15 | 2011-08-30 | Marvell World Trade Ltd. | Method for fabricating 1T-DRAM on bulk silicon |
EP1850378A3 (en) | 2006-04-28 | 2013-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semicondutor device |
US7589995B2 (en) * | 2006-09-07 | 2009-09-15 | Micron Technology, Inc. | One-transistor memory cell with bias gate |
JP5078338B2 (ja) * | 2006-12-12 | 2012-11-21 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
US20080157162A1 (en) * | 2006-12-27 | 2008-07-03 | Doyle Brian S | Method of combining floating body cell and logic transistors |
US7460387B2 (en) * | 2007-01-05 | 2008-12-02 | International Business Machines Corporation | eDRAM hierarchical differential sense amp |
KR100886429B1 (ko) | 2007-05-14 | 2009-03-02 | 삼성전자주식회사 | 반도체 소자 및 제조방법 |
KR101448899B1 (ko) * | 2007-06-12 | 2014-10-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 커패시터리스 메모리 |
CN101960604B (zh) * | 2008-03-13 | 2013-07-10 | S.O.I.Tec绝缘体上硅技术公司 | 绝缘隐埋层中有带电区的衬底 |
US8278167B2 (en) | 2008-12-18 | 2012-10-02 | Micron Technology, Inc. | Method and structure for integrating capacitor-less memory cell with logic |
-
2008
- 2008-12-18 US US12/338,404 patent/US8278167B2/en active Active
-
2009
- 2009-12-07 CN CN200980150820.6A patent/CN102257611B/zh active Active
- 2009-12-07 JP JP2011542227A patent/JP2012513118A/ja active Pending
- 2009-12-07 KR KR1020117014092A patent/KR101295960B1/ko active IP Right Grant
- 2009-12-07 WO PCT/US2009/066951 patent/WO2010080277A1/en active Application Filing
- 2009-12-17 TW TW098143402A patent/TW201030825A/zh unknown
-
2012
- 2012-09-11 US US13/610,053 patent/US8704286B2/en active Active
-
2013
- 2013-10-08 US US14/048,249 patent/US9129848B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05226578A (ja) * | 1990-12-07 | 1993-09-03 | Fujitsu Ltd | 三次元集積回路装置の製造方法 |
JPH11251518A (ja) * | 1998-03-02 | 1999-09-17 | Seiko Epson Corp | 3次元デバイス |
JP2004193282A (ja) * | 2002-12-10 | 2004-07-08 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP2004265975A (ja) * | 2003-02-28 | 2004-09-24 | Trecenti Technologies Inc | 半導体装置の製造方法および半導体装置 |
JP2008536335A (ja) * | 2005-04-15 | 2008-09-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 適応ウェル・バイアシング、並びにパワー及び性能強化のためのハイブリッド結晶配向cmos構造体 |
WO2006129762A1 (ja) * | 2005-06-02 | 2006-12-07 | Sony Corporation | 半導体イメージセンサ・モジュール及びその製造方法 |
JP2007141958A (ja) * | 2005-11-15 | 2007-06-07 | Sony Corp | 半導体装置 |
JP2008205322A (ja) * | 2007-02-22 | 2008-09-04 | Renesas Technology Corp | 半導体集積回路 |
JP2008226904A (ja) * | 2007-03-08 | 2008-09-25 | Elpida Memory Inc | 半導体記憶装置及びその製造方法 |
JP2008270771A (ja) * | 2007-03-26 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | Soi基板及びsoi基板の作製方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015535389A (ja) * | 2012-08-31 | 2015-12-10 | マイクロン テクノロジー, インク. | フォトニクス構造の形成方法 |
US10094988B2 (en) | 2012-08-31 | 2018-10-09 | Micron Technology, Inc. | Method of forming photonics structures |
US10761275B2 (en) | 2012-08-31 | 2020-09-01 | Micron Technology, Inc. | Method of forming photonics structures |
US11402590B2 (en) | 2012-08-31 | 2022-08-02 | Micron Technology, Inc. | Method of forming photonics structures |
US11886019B2 (en) | 2012-08-31 | 2024-01-30 | Micron Technology, Inc. | Method of forming photonics structures |
JP2016517625A (ja) * | 2013-03-07 | 2016-06-16 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 半導体集積回路のモノリシック3次元集積化 |
Also Published As
Publication number | Publication date |
---|---|
US9129848B2 (en) | 2015-09-08 |
KR20110081905A (ko) | 2011-07-14 |
CN102257611A (zh) | 2011-11-23 |
CN102257611B (zh) | 2015-09-30 |
TW201030825A (en) | 2010-08-16 |
KR101295960B1 (ko) | 2013-08-13 |
WO2010080277A1 (en) | 2010-07-15 |
US8704286B2 (en) | 2014-04-22 |
US20100155803A1 (en) | 2010-06-24 |
US8278167B2 (en) | 2012-10-02 |
US20140038367A1 (en) | 2014-02-06 |
US20130003452A1 (en) | 2013-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012513118A (ja) | キャパシタレスメモリセルを論理素子と集積化するための方法および構造 | |
US8552568B2 (en) | Methods for forming three-dimensional memory devices, and related structures | |
KR100418089B1 (ko) | 반도체 소자의 박막 트랜지스터 제조 방법 | |
KR100724560B1 (ko) | 결정질 반도체층을 갖는 반도체소자, 그의 제조방법 및그의 구동방법 | |
CN110249427A (zh) | 具有嵌入式动态随机存取存储器的三维存储器件 | |
US20150348987A1 (en) | Semiconductor device including different orientations of memory cell array and peripheral circuit transistors | |
TWI785391B (zh) | 具有富氫半導體通道的三維記憶體元件及其製作方法 | |
JP2013065604A (ja) | 半導体装置およびその製造方法 | |
US20080272434A1 (en) | Non-volatile memory device and method of manufacturing the same | |
JP2004311947A (ja) | Nandフラッシュメモリ素子の製造方法 | |
US20110263099A1 (en) | Manufacturing method of semiconductor device having vertical transistor | |
TWI387097B (zh) | 半導體裝置及其製造方法 | |
CN113921531A (zh) | 半导体装置及其制造方法 | |
US7553723B2 (en) | Manufacturing method of a memory device | |
US20050285162A1 (en) | Semiconductor devices having a stacked structure and methods of forming the same | |
JPH0864777A (ja) | 半導体記憶装置とその製造方法 | |
TWI779318B (zh) | 三維記憶體元件及其製作方法 | |
JP2010040754A (ja) | 半導体装置およびその製造方法 | |
TWI251872B (en) | Method for uniformly filling photoresist layer in trench and method for forming lower electrode with uniform trench capacitor | |
JP2013201387A (ja) | 3次元トランジスタおよびその製造方法 | |
KR20090133001A (ko) | 웨이퍼 접합을 이용한 비휘발성 메모리 소자 제조 방법 | |
KR20070002516A (ko) | 반도체 소자의 랜딩 플러그 형성방법 | |
JPS61289641A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130719 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131030 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20131030 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140221 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140221 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140324 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140516 |