JP2012508988A - ウェハーの接合を強くするウェハーボンディングのための方法及び装置 - Google Patents
ウェハーの接合を強くするウェハーボンディングのための方法及び装置 Download PDFInfo
- Publication number
- JP2012508988A JP2012508988A JP2011536549A JP2011536549A JP2012508988A JP 2012508988 A JP2012508988 A JP 2012508988A JP 2011536549 A JP2011536549 A JP 2011536549A JP 2011536549 A JP2011536549 A JP 2011536549A JP 2012508988 A JP2012508988 A JP 2012508988A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor structure
- attachment tool
- wafer
- bonding
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000003825 pressing Methods 0.000 claims abstract description 13
- 230000001902 propagating effect Effects 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims description 207
- 230000008878 coupling Effects 0.000 claims description 20
- 238000010168 coupling process Methods 0.000 claims description 20
- 238000005859 coupling reaction Methods 0.000 claims description 20
- 230000005670 electromagnetic radiation Effects 0.000 claims description 8
- 238000005304 joining Methods 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 abstract description 190
- 230000000977 initiatory effect Effects 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 62
- 238000010586 diagram Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 8
- 238000000137 annealing Methods 0.000 description 6
- 238000012805 post-processing Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000005411 Van der Waals force Methods 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Adhesives Or Adhesive Processes (AREA)
Abstract
【選択図】図5
Description
本出願は、2008年11月16日に出願された「METHOD AND APPARATUS FORWAFER BONDING WITH ENHANCED WAFER MATING」と題する米国仮特許出願第61/115,101号の恩典を主張し、その仮特許出願の内容は参照により本明細書に明示的に援用される。
82:ウェハーアライナー機器
82:ウェハーアライナー
82:アライナー
82:上側ウェハー
83:単一の点(通常、ウェハーエッジ(図1Cに示す)又は中心(図1Dに示す))
84:ウェハーボンダー装置
84:ボンディング装置
84:バッチアニーリングオーブン
85:ウェハー間の近接間隙
85:エアクッション
85:下側ウェハー
86:フラットキャリア(チャック)
88a,88b:機械スペーサー
92:ウェハーアライナー機器
92:アライナー/ボンダーシステム
100:改良されたウェハーボンディング装置システム
102、104:ウェハー
102:ウェハー
102:上側ウェハー
102a:底面
102b:背面
104a:下側ウェハー表面
102a及び104a:表面
104:下側ウェハー
104a:上面
106:空隙
106:ウェハー間の距離
106:距離
106:空隙距離
108a:上側ツーリングプレート
108b:下側ツーリングプレート
110:中央ポート
110:ポート
112a、112b:周辺ポート
114a,114b:外縁真空溝
115a、115b:外縁真空溝
115a、115b及び114a、114b:外縁真空溝
116:Z方向
116:方向
117:方向
120a:上側チャック
120a:上側アライナーチャック
120b:下側チャック
120b:アライナー下側チャック
125:加圧ガス
125:ガス圧
126:遠端下の点
126:単一の点
127a、127b:方向
128:平面
130:加圧ガス
140:クランプ
145:固定された取付具
145:改良されたウェハー固定ツール
145:取付ツール
150:改良されたウェハーボンディング方法
171:パッチエリア
180b:下側ツーリングプレート
200:改良されたウェハーボンディングシステム
245:ウェハーツール
250:改良されたウェハーボンディング方法
Claims (25)
- 半導体構造を結合するための方法であって、
アライナー機器の取付ツール内で、第1の半導体構造の第1の表面を、第2の半導体構造の第1の表面の真向かいに、かつ該第2の半導体構造の第1の表面から第1の距離に配置すること、
前記第1の半導体構造の前記第1の表面及び前記第2の半導体構造の前記第1の表面を、サブミクロン位置合わせ精度まで、互いに平行に位置合わせすること、
前記第1の半導体構造及び前記第2の半導体構造の前記位置合わせされた第1の表面を互いから第2の距離に動かすことであって、前記第2の距離は前記第1の距離未満である、動かすこと、
単一の点において終端するポートを通って流れる加圧ガスにより前記単一の点に圧力を加えることによって、前記第1の半導体構造及び前記第2の半導体構造の前記位置合わせされた第1の表面を前記単一の点において原子接触させて、結合界面を形成すること、
前記加圧ガスを制御することによって、前記第1の半導体構造の前記第1の表面及び前記第2の半導体構造の前記第1の表面の部分にわたって前記結合界面を径方向に伝搬すること、
該加圧ガスの該圧力を低減すると共に、前記第1の半導体構造の前記第1の表面及び前記第2の半導体構造の前記第1の表面を互いに完全に接触させること、
前記取付ツール内で前記第1の半導体構造及び前記第2の半導体構造を互いに固定すること、及び
前記固定された第1の半導体構造及び第2の半導体構造を結合すること、
を含む、半導体構造を結合するための方法。 - 前記取付ツールは第1の取付ツール構成要素及び第2の取付ツール構成要素を備えており、前記第1の取付ツール構成要素の第1の表面は前記第1の半導体構造の第2の表面と接触するように配置され、前記第2の取付ツール構成要素の第1の表面は前記第2の半導体構造の第2の表面と接触するように配置され、前記第1の半導体構造の前記第2の表面及び前記第2の半導体構造の前記第2の表面はそれぞれ、前記第1の半導体構造の前記第1の表面及び前記第2の半導体構造の前記第1の表面の反対側にある、請求項1に記載の方法。
- 前記アライナーは、向かい合って配置される第1のチャック及び第2のチャックを備えており、前記第1の取付ツール構成要素の第2の表面は前記第1のチャックと接触しており、前記第2の取付ツール構成要素の第2の表面は前記第2のチャックと接触しており、前記第1の取付ツール構成要素の前記第2の表面及び前記第2の取付ツール構成要素の前記第2の表面はそれぞれ、前記第1の取付ツール構成要素の前記第1の表面及び前記第2の取付ツール構成要素の前記第1の表面の反対側にある、請求項2に記載の方法。
- 前記第1の半導体構造及び前記第2の半導体構造の前記第1の表面及び前記第2の表面は、前記第2のチャックを前記第1のチャックに向かって動かすことによって、互いに完全に接触する、請求項3に記載の方法。
- 前記第2の距離は、100マイクロメートル〜150マイクロメートルの範囲にある、請求項4に記載の方法。
- 前記結合することは、熱を加えること、圧力を加えること、電流を印加すること、又は電磁放射を加えることのうちの少なくとも1つを含む、請求項5に記載の方法。
- 前記第1の半導体構造の前記第2の表面及び前記第2の半導体構造の前記第2の表面は、真空によって、それぞれ前記第1の取付ツール構成要素の前記第1の表面及び前記第2の取付ツール構成要素の前記第1の表面と接触したまま保持される、請求項6に記載の方法。
- 前記結合する前に、前記取付ツールを前記固定された第1の半導体構造及び第2の半導体構造と共に前記アライナーから取り外すこと、及び
記取付ツールを前記固定された第1の半導体構造及び第2の半導体構造前と共にボンダー内に配置することをさらに含む、請求項1に記載の方法。 - 前記アライナーは前記ボンダーと一体に構成される、請求項8に記載の方法。
- 前記加えられた圧力をフォースフィードバックセンサーにより測定し、制御することをさらに含む、請求項1に記載の方法。
- 加圧ガスを前記制御することは、前記加圧ガスの流量、圧力又は温度のうちの少なくとも1つを制御することを含む、請求項10に記載の方法。
- 半導体構造を結合するための装置であって、
取付ツール内で、第1の半導体構造の第1の表面を、第2の半導体構造の第1の表面の真向かいに、かつ該第2の半導体構造の第1の表面から第1の距離に配置するための機器と、
前記第1の半導体構造の前記第1の表面及び前記第2の半導体構造の前記第1の表面を、サブミクロン位置合わせ精度まで、互いに平行に位置合わせするための機器と、
前記第1の半導体構造及び前記第2の半導体構造の前記位置合わせされた第1の表面を互いから第2の距離に動かすための機器であって、前記第2の距離は前記第1の距離未満である、動かすための機器と、
単一の点において終端するポートを通って流れる加圧ガスにより前記単一の点に圧力を加えることによって、前記第1の半導体構造及び前記第2の半導体構造の前記位置合わせされた第1の表面を前記単一の点において原子接触させて、結合界面を形成するための機器と、
前記加圧ガスを制御することによって、前記第1の半導体構造の前記第1の表面及び前記第2の半導体構造の前記第1の表面の部分にわたって前記結合界面を径方向に伝搬するための機器と、
該加圧ガスの該圧力を低減すると共に、前記第1の半導体構造の前記第1の表面及び前記第2の半導体構造の前記第1の表面を互いに完全に接触させるための機器と、
前記取付ツール内で前記第1の半導体構造及び前記第2の半導体構造を互いに固定するための機器と、
前記固定された第1の半導体構造及び第2の半導体構造を結合するための機器と、
を備える、半導体構造を結合するための装置。 - 前記取付ツールは第1の取付ツール構成要素及び第2の取付ツール構成要素を備えており、前記第1の取付ツール構成要素の第1の表面は前記第1の半導体構造の第2の表面と接触するように配置され、前記第2の取付ツール構成要素の第1の表面は前記第2の半導体構造の第2の表面と接触するように配置され、前記第1の半導体構造の前記第2の表面及び前記第2の半導体構造の前記第2の表面はそれぞれ、前記第1の半導体構造の前記第1の表面及び前記第2の半導体構造の前記第1の表面の反対側にある、請求項12に記載の装置。
- 前記アライナー機器は、向かい合って配置される第1のチャック及び第2のチャックを備えており、前記第1の取付ツール構成要素の第2の表面は前記第1のチャックと接触しており、前記第2の取付ツール構成要素の第2の表面は前記第2のチャックと接触しており、前記第1の取付ツール構成要素の前記第2の表面及び前記第2の取付ツール構成要素の前記第2の表面はそれぞれ、前記第1の取付ツール構成要素の前記第1の表面及び前記第2の取付ツール構成要素の前記第1の表面の反対側にある、請求項13に記載の装置。
- 前記第1の半導体構造及び前記第2の半導体構造の前記第1の表面及び前記第2の表面は、前記第2のチャックを前記第1のチャックに向かって動かすことによって、互いに完全に接触する、請求項14に記載の装置。
- 前記第2の距離は、100マイクロメートル〜150マイクロメートルの範囲にある、請求項15に記載の装置。
- 前記結合する機器は、熱を加えるための機器、圧力を加えるための機器、電流を印加するための機器、又は電磁放射を加えるための機器のうちの少なくとも1つを含む、請求項16に記載の装置。
- 前記第1の半導体構造の前記第2の表面及び前記第2の半導体構造の前記第2の表面は、真空を用いて、それぞれ前記第1の取付ツール構成要素の前記第1の表面及び前記第2の取付ツール構成要素の前記第1の表面と接触したまま保持される、請求項17に記載の装置。
- 前記結合する前に、前記取付ツールを該固定された前記第1の半導体構造及び前記第2の半導体構造と共に前記アライナー機器から取り外すための機器と、
前記取付ツールを該固定された前記第1の半導体構造及び前記第2の半導体構造と共にボンダー装置内に配置するための機器と、
をさらに備える、請求項12に記載の装置。 - 前記アライナー機器は前記ボンダー装置と一体に構成される、請求項19に記載の装置。
- 前記加えられた圧力をフォースフィードバックセンサーにより測定し、制御するための機器をさらに備える、請求項12に記載の装置。
- 前記加圧ガスの流量、圧力又は温度のうちの少なくとも1つを制御するための機器をさらに備える、請求項21に記載の装置。
- 半導体構造を結合するための方法であって、
第1の半導体構造の第1の表面を、第2の半導体構造の第1の表面の真向かいに、かつ該第2の半導体構造の第1の表面から第1の距離に配置すること、
前記第1の半導体構造の前記第1の表面及び前記第2の半導体構造の前記第1の表面をサブミクロン位置合わせ精度まで、互いに平行に位置合わせすること、
前記第1の半導体構造の第2の表面において終端するポートを通って流れる加圧ガスにより該第2の表面に圧力を加えると共に、前記第1の半導体構造の前記第1の表面を該第2の半導体構造の該第1の表面に向かって撓ませることであって、前記第2の表面は前記第1の表面の反対側にある、加えると共に撓ませること、
該第1の半導体構造の前記第2の表面に加えられる力を測定すること、
前記測定される力が設定された値に達するまで、前記第2の半導体構造の前記第1の表面を前記第1の半導体構造の前記第1の表面に向かって動かすこと、
前記第1の表面が原子接触し、結合界面が形成されるときに、前記結合界面が設定された速度で前記第1の表面にわたって径方向に伝搬するように、該第2の半導体構造が動く速度を制御すること、
を含む、半導体構造を結合するための方法。 - 半導体構造を結合するための方法であって、
第1の半導体構造の第1の表面を、第2の半導体構造の第1の表面の真向かいに、かつ該第2の半導体構造の第1の表面から第1の距離に配置すること、
前記第1の半導体構造の前記第1の表面及び前記第2の半導体構造の前記第1の表面を、サブミクロン位置合わせ精度まで、互いに平行に位置合わせすること、
前記第1の半導体構造の第2の表面の単一の点において終端するポートを通って流れる加圧ガスにより前記第2の表面に圧力を加えると共に、前記第1の半導体構造の前記第1の表面を前記第2の半導体構造の前記第1の表面に向かって撓ませることであって、前記第2の表面は前記第1の表面の反対側にある、加えると共に撓ませること、
前記加えられる力が設定された値に達するまで、加圧ガスの該圧力を高めることによって、かつ/又は前記第2の半導体構造の前記第1の表面を前記第1の半導体構造の前記第1の表面に向かって動かすことによって、前記第1の半導体構造及び前記第2の半導体構造の前記位置合わせされた第1の表面を原子接触させると共に、結合界面を形成すること、及び
該加圧ガスの該圧力を制御することによって、かつ/又は該第2の半導体構造が動く速度を制御することによって、前記結合界面を、前記第1の半導体構造の前記第1の表面及び前記第2の半導体構造の前記第1の表面にわたって、設定された径方向速度で径方向に伝搬させること、
を含む、半導体構造を結合するための方法。 - 半導体構造を結合するための装置であって、
第1の半導体構造の第1の表面を、第2の半導体構造の第1の表面の真向かいに、かつ該第2の半導体構造の第1の表面から第1の距離に配置するための機器と、
前記第1の半導体構造の前記第1の表面及び前記第2の半導体構造の前記第1の表面を、サブミクロン位置合わせ精度まで、互いに平行に位置合わせするための機器と、
前記第1の半導体構造の第2の表面の単一の点において終端するポートを通って流れる加圧ガスにより前記第2の表面に圧力を加えると共に、前記第1の半導体構造の前記第1の表面を前記第2の半導体構造の前記第1の表面に向かって撓ませるための機器であって、前記第2の表面は前記第1の表面の反対側にある、加えると共に撓ませるための機器と、
前記加えられる力が設定された値に達するまで、前記加圧ガスの該圧力を高めることによって、かつ/又は前記第2の半導体構造の前記第1の表面を前記第1の半導体構造の前記第1の表面に向かって動かすことによって、前記第1の半導体構造及び前記第2の半導体構造の前記位置合わせされた第1の表面を原子接触させると共に、結合界面を形成するための機器と、
該加圧ガスの該圧力を制御することによって、かつ/又は該第2の半導体構造が動く速度を制御することによって、前記結合界面を、前記第1の半導体構造の前記第1の表面及び前記第2の半導体構造の前記第1の表面にわたって、設定された径方向速度で径方向に伝搬させるための機器と、
を含む、半導体構造を結合するための装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11510108P | 2008-11-16 | 2008-11-16 | |
US61/115,101 | 2008-11-16 | ||
PCT/US2009/064509 WO2010057068A2 (en) | 2008-11-16 | 2009-11-16 | Method and apparatus for wafer bonding with enhanced wafer mating |
US12/618,846 US8147630B2 (en) | 2008-11-16 | 2009-11-16 | Method and apparatus for wafer bonding with enhanced wafer mating |
US12/618,846 | 2009-11-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012508988A true JP2012508988A (ja) | 2012-04-12 |
JP5718235B2 JP5718235B2 (ja) | 2015-05-13 |
Family
ID=42170757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011536549A Active JP5718235B2 (ja) | 2008-11-16 | 2009-11-16 | ウェハーの接合を強くするウェハーボンディングのための方法及び装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8147630B2 (ja) |
EP (1) | EP2351076B1 (ja) |
JP (1) | JP5718235B2 (ja) |
KR (1) | KR101650971B1 (ja) |
WO (1) | WO2010057068A2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018041971A (ja) * | 2011-08-12 | 2018-03-15 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板のボンディング装置及び方法 |
JP2019514197A (ja) * | 2016-03-22 | 2019-05-30 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板を接合する装置および方法 |
CN110168711A (zh) * | 2017-09-21 | 2019-08-23 | Ev 集团 E·索尔纳有限责任公司 | 接合基板的装置和方法 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2935536B1 (fr) * | 2008-09-02 | 2010-09-24 | Soitec Silicon On Insulator | Procede de detourage progressif |
EP2200077B1 (en) * | 2008-12-22 | 2012-12-05 | Soitec | Method for bonding two substrates |
FR2961630B1 (fr) | 2010-06-22 | 2013-03-29 | Soitec Silicon On Insulator Technologies | Appareil de fabrication de dispositifs semi-conducteurs |
FR2962594B1 (fr) | 2010-07-07 | 2012-08-31 | Soitec Silicon On Insulator | Procede de collage par adhesion moleculaire avec compensation de desalignement radial |
US8338266B2 (en) | 2010-08-11 | 2012-12-25 | Soitec | Method for molecular adhesion bonding at low pressure |
FR2964193A1 (fr) | 2010-08-24 | 2012-03-02 | Soitec Silicon On Insulator | Procede de mesure d'une energie d'adhesion, et substrats associes |
JP2013008921A (ja) * | 2011-06-27 | 2013-01-10 | Toshiba Corp | 半導体製造装置及び製造方法 |
US9123754B2 (en) * | 2011-10-06 | 2015-09-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding alignment tool and method |
FR2992772B1 (fr) * | 2012-06-28 | 2014-07-04 | Soitec Silicon On Insulator | Procede de realisation de structure composite avec collage de type metal/metal |
US20140065837A1 (en) * | 2012-08-29 | 2014-03-06 | Emagin Corporation | Method of bonding layers for thin film deposition |
FR2996052B1 (fr) * | 2012-09-27 | 2015-12-04 | Soitec Silicon On Insulator | Procede de collage par adhesion moleculaire |
US20140127857A1 (en) * | 2012-11-07 | 2014-05-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Carrier Wafers, Methods of Manufacture Thereof, and Packaging Methods |
US9028628B2 (en) * | 2013-03-14 | 2015-05-12 | International Business Machines Corporation | Wafer-to-wafer oxide fusion bonding |
KR102258288B1 (ko) * | 2013-05-29 | 2021-05-31 | 에베 그룹 에. 탈너 게엠베하 | 기판을 결합하기 위한 방법 및 장치 |
US9058974B2 (en) | 2013-06-03 | 2015-06-16 | International Business Machines Corporation | Distorting donor wafer to corresponding distortion of host wafer |
US10121760B2 (en) | 2013-11-01 | 2018-11-06 | Nikon Corporation | Wafer bonding system and method |
US10079224B2 (en) | 2014-08-11 | 2018-09-18 | Massachusetts Institute Of Technology | Interconnect structures for assembly of semiconductor structures including at least one integrated circuit structure |
EP3247557A1 (en) * | 2015-01-22 | 2017-11-29 | Corning Incorporated | Methods for bonding highly flexible substrate to a carrier and product formed thereby |
US10134972B2 (en) | 2015-07-23 | 2018-11-20 | Massachusetts Institute Of Technology | Qubit and coupler circuit structures and coupling techniques |
US10658424B2 (en) | 2015-07-23 | 2020-05-19 | Massachusetts Institute Of Technology | Superconducting integrated circuit |
WO2017131831A2 (en) | 2015-11-05 | 2017-08-03 | Massachusetts Institute Of Technology | Qubit and coupler circuit structures and coupling techniques |
US10242968B2 (en) | 2015-11-05 | 2019-03-26 | Massachusetts Institute Of Technology | Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages |
US10381541B2 (en) | 2016-10-11 | 2019-08-13 | Massachusetts Institute Of Technology | Cryogenic electronic packages and methods for fabricating cryogenic electronic packages |
KR20180049481A (ko) | 2016-11-02 | 2018-05-11 | 삼성전자주식회사 | 기판 본딩 장치 및 그를 이용한 반도체 소자의 제조 방법 |
WO2018231821A1 (en) * | 2017-06-12 | 2018-12-20 | Corning Incorporated | Method and apparatus for bonding flexible substrate to a carrier |
US10720345B1 (en) * | 2017-09-15 | 2020-07-21 | Intel Corporation | Wafer to wafer bonding with low wafer distortion |
KR102483443B1 (ko) | 2018-08-14 | 2023-01-04 | 삼성전자주식회사 | 기판 접합 장치 및 이를 구비하는 기판 접합 설비와 이를 이용한 기판의 접합방법 |
US11296044B2 (en) | 2018-08-29 | 2022-04-05 | Invensas Bonding Technologies, Inc. | Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes |
CN111326466A (zh) * | 2018-12-17 | 2020-06-23 | 武汉新芯集成电路制造有限公司 | 用于晶圆键合的卡盘装置以及晶圆的键合方法、*** |
KR20210022403A (ko) | 2019-08-20 | 2021-03-03 | 삼성전자주식회사 | 기판 본딩 장치 및 이를 이용한 반도체 소자 제조 방법 |
CN113611635A (zh) * | 2021-07-27 | 2021-11-05 | 芯盟科技有限公司 | 晶圆键合设备及方法 |
KR20240095170A (ko) | 2021-11-08 | 2024-06-25 | 에베 그룹 에. 탈너 게엠베하 | 기판 본딩용 장치 및 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0396216A (ja) * | 1989-09-08 | 1991-04-22 | Sony Corp | 半導体基板の製法 |
JP2005302858A (ja) * | 2004-04-08 | 2005-10-27 | Nikon Corp | ウェハの接合装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4822577B2 (ja) * | 2000-08-18 | 2011-11-24 | 東レエンジニアリング株式会社 | 実装方法および装置 |
FR2848336B1 (fr) * | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
WO2006038030A2 (en) * | 2004-10-09 | 2006-04-13 | Applied Microengineering Limited | Equipment for wafer bonding |
ATE502893T1 (de) | 2004-10-21 | 2011-04-15 | Fujifilm Dimatix Inc | Ätzverfahren mit verwendung eines opfersubstrats |
JP4941307B2 (ja) * | 2005-12-12 | 2012-05-30 | 株式会社村田製作所 | 位置合わせ装置、接合装置及び位置合わせ方法 |
US7948034B2 (en) * | 2006-06-22 | 2011-05-24 | Suss Microtec Lithography, Gmbh | Apparatus and method for semiconductor bonding |
US20080164606A1 (en) * | 2007-01-08 | 2008-07-10 | Christoffer Graae Greisen | Spacers for wafer bonding |
-
2009
- 2009-11-16 US US12/618,846 patent/US8147630B2/en active Active
- 2009-11-16 JP JP2011536549A patent/JP5718235B2/ja active Active
- 2009-11-16 KR KR1020117012697A patent/KR101650971B1/ko active IP Right Grant
- 2009-11-16 WO PCT/US2009/064509 patent/WO2010057068A2/en active Application Filing
- 2009-11-16 EP EP09826887.3A patent/EP2351076B1/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0396216A (ja) * | 1989-09-08 | 1991-04-22 | Sony Corp | 半導体基板の製法 |
JP2005302858A (ja) * | 2004-04-08 | 2005-10-27 | Nikon Corp | ウェハの接合装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018041971A (ja) * | 2011-08-12 | 2018-03-15 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板のボンディング装置及び方法 |
JP2019514197A (ja) * | 2016-03-22 | 2019-05-30 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板を接合する装置および方法 |
CN110168711A (zh) * | 2017-09-21 | 2019-08-23 | Ev 集团 E·索尔纳有限责任公司 | 接合基板的装置和方法 |
JP2022166136A (ja) * | 2017-09-21 | 2022-11-01 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板を接合する装置および方法 |
CN110168711B (zh) * | 2017-09-21 | 2024-02-13 | Ev 集团 E·索尔纳有限责任公司 | 接合基板的装置和方法 |
JP7459184B2 (ja) | 2017-09-21 | 2024-04-01 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板を接合する装置および方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2351076B1 (en) | 2016-09-28 |
JP5718235B2 (ja) | 2015-05-13 |
KR20110089334A (ko) | 2011-08-05 |
EP2351076A4 (en) | 2012-05-09 |
EP2351076A2 (en) | 2011-08-03 |
KR101650971B1 (ko) | 2016-08-24 |
US8147630B2 (en) | 2012-04-03 |
WO2010057068A3 (en) | 2010-08-12 |
WO2010057068A2 (en) | 2010-05-20 |
US20100122762A1 (en) | 2010-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5718235B2 (ja) | ウェハーの接合を強くするウェハーボンディングのための方法及び装置 | |
US7682933B1 (en) | Wafer alignment and bonding | |
JP5776538B2 (ja) | 半導体デバイス製造装置 | |
JP6360123B2 (ja) | ワークピースの加工手順およびシステム | |
JP5098165B2 (ja) | ウェハの接合方法、接合装置及び積層型半導体装置の製造方法 | |
GB2502303A (en) | Method of handling a substrate using a pressure variance | |
KR20100123917A (ko) | 분자 결합에 의한 웨이퍼 조립 방법 | |
US20130105932A1 (en) | Method for molecular adhesion bonding at low pressure | |
TW201407696A (zh) | 安裝方法 | |
EP2418678B1 (en) | Method for molecular adhesion bonding at low pressure | |
JP2012530370A (ja) | 分子結合による結合方法 | |
US20210138778A1 (en) | Bonding method and bonding device | |
JP2011514686A (ja) | チップをウェハ上にボンディングするための方法 | |
JP5370903B2 (ja) | 基板貼り合わせ方法 | |
Kurz et al. | High precision low temperature direct wafer bonding technology for wafer-level 3D ICs manufacturing | |
Cunningham et al. | Wafer bonding | |
JP2010153645A (ja) | 積層半導体装置の製造方法 | |
Matthias et al. | Thin wafer processing and chip stacking for 3D integration | |
TW202308000A (zh) | 晶圓接合系統的使用方法 | |
JP5626710B2 (ja) | 基板貼り合わせ方法及び基板貼り合わせ装置 | |
JP2009194264A (ja) | 基板貼り合わせ装置 | |
Dragoi et al. | 3D integration by wafer-level aligned wafer bonding | |
Dragoi et al. | Wafer-bonding equipment | |
JP2010212299A (ja) | 積層半導体装置の製造方法 | |
Garnier et al. | Results on aligned SiO2/SiO2 direct wafer-to-wafer low temperature bonding for 3D integration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140403 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20141225 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150318 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5718235 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |