JP2010212299A - 積層半導体装置の製造方法 - Google Patents
積層半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010212299A JP2010212299A JP2009054033A JP2009054033A JP2010212299A JP 2010212299 A JP2010212299 A JP 2010212299A JP 2009054033 A JP2009054033 A JP 2009054033A JP 2009054033 A JP2009054033 A JP 2009054033A JP 2010212299 A JP2010212299 A JP 2010212299A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- soi substrate
- soi
- relative position
- index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】絶縁層および絶縁層に接して形成されたSOI層を有するSOI基板であって、SOI基板の表面および裏面の間を貫通する貫通孔と、貫通孔に形成された、表面および裏面の間を電気的に結合する貫通結合部と、を有し、SOI基板の表面または裏面の何れかの面に支持基板を貼り付けたSOI基板を準備する段階と、SOI基板の支持基板が貼付されていない面の貫通結合部が他の基板の所定の位置に電気的に結合するよう、支持基板と他の基板との相対位置を調整する段階と、調整された相対位置を維持しつつSOI基板と他の基板との間隔を狭め、SOI基板と他の基板とを押圧接触させる段階とを備え、相対位置を調整する段階は、支持基板の辺部であってSOI基板が貼付されていない領域に形成された指標と、他の基板の位置指標とに基づき、前記相対位置を調整する。
【選択図】図5
Description
Claims (4)
- 絶縁層および前記絶縁層に接して形成されたSOI層を有するSOI基板であって、前記SOI基板の表面および裏面の間を貫通する貫通孔と、前記貫通孔に形成された、前記表面および前記裏面の間を電気的に結合する貫通結合部と、を有し、前記SOI基板の前記表面または前記裏面の何れかの面に支持基板を貼り付けたSOI基板を準備する段階と、
前記SOI基板の前記支持基板が貼付されていない面の前記貫通結合部が他の基板の所定の位置に電気的に結合するよう、前記支持基板と前記他の基板との相対位置を調整する段階と、
調整された前記相対位置を維持しつつ前記SOI基板と前記他の基板との間隔を狭め、前記SOI基板と前記他の基板とを押圧接触させる段階と、
を備え、
前記相対位置を調整する段階は、前記支持基板の辺部であって前記SOI基板が貼付されていない領域に形成された指標と、前記他の基板の位置指標とに基づき、前記相対位置を調整する、
積層半導体装置の製造方法。 - 前記SOI基板の前記貫通結合部の位置を代表する代表指標と、前記支持基板の前記指標との相対位置関係を予め測定する段階と、をさらに備え、
前記相対位置を調整する段階は、前記指標と、前記位置指標と、前記相対位置関係とに基づき、前記相対位置を調整する、
請求項1に記載の製造方法。 - 前記支持基板は、方位目印を有するシリコン支持基板であり、
前記相対位置を調整する段階の前に、前記方位目印を利用して前記SOI基板と前記他の基板との相対位置を粗調整する粗調整段階、
をさらに備える請求項1または請求項2に記載の製造方法。 - 前記支持基板の前記指標は、レーザにより形成されたフィディシャルマークである、
請求項1から請求項3の何れか一項に記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009054033A JP2010212299A (ja) | 2009-03-06 | 2009-03-06 | 積層半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009054033A JP2010212299A (ja) | 2009-03-06 | 2009-03-06 | 積層半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010212299A true JP2010212299A (ja) | 2010-09-24 |
JP2010212299A5 JP2010212299A5 (ja) | 2013-03-14 |
Family
ID=42972208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009054033A Pending JP2010212299A (ja) | 2009-03-06 | 2009-03-06 | 積層半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010212299A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012222161A (ja) * | 2011-04-08 | 2012-11-12 | Elpida Memory Inc | 半導体装置 |
JP2014027280A (ja) * | 2012-07-30 | 2014-02-06 | Samsung Display Co Ltd | 集積回路およびこれを含む表示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004200522A (ja) * | 2002-12-19 | 2004-07-15 | Semiconductor Energy Lab Co Ltd | 半導体チップおよびその作製方法 |
JP2007273782A (ja) * | 2006-03-31 | 2007-10-18 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2007287803A (ja) * | 2006-04-13 | 2007-11-01 | Sony Corp | 三次元半導体パッケージ製造方法 |
WO2009022469A1 (ja) * | 2007-08-15 | 2009-02-19 | Nikon Corporation | 位置決め装置、貼り合わせ装置、積層基板製造装置、露光装置および位置決め方法 |
-
2009
- 2009-03-06 JP JP2009054033A patent/JP2010212299A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004200522A (ja) * | 2002-12-19 | 2004-07-15 | Semiconductor Energy Lab Co Ltd | 半導体チップおよびその作製方法 |
JP2007273782A (ja) * | 2006-03-31 | 2007-10-18 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2007287803A (ja) * | 2006-04-13 | 2007-11-01 | Sony Corp | 三次元半導体パッケージ製造方法 |
WO2009022469A1 (ja) * | 2007-08-15 | 2009-02-19 | Nikon Corporation | 位置決め装置、貼り合わせ装置、積層基板製造装置、露光装置および位置決め方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012222161A (ja) * | 2011-04-08 | 2012-11-12 | Elpida Memory Inc | 半導体装置 |
JP2014027280A (ja) * | 2012-07-30 | 2014-02-06 | Samsung Display Co Ltd | 集積回路およびこれを含む表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5718235B2 (ja) | ウェハーの接合を強くするウェハーボンディングのための方法及び装置 | |
US7943423B2 (en) | Reconfigured wafer alignment | |
KR100806736B1 (ko) | 프로브 카드 및 그 제조방법 | |
JP4821091B2 (ja) | ウェハの接合装置 | |
JP4867373B2 (ja) | ウェハホルダ及び半導体装置の製造方法 | |
JP5098165B2 (ja) | ウェハの接合方法、接合装置及び積層型半導体装置の製造方法 | |
JP4852891B2 (ja) | ウェハホルダ、ウェハ積層方法及び積層型半導体装置製造方法 | |
US20080315409A1 (en) | Direct edge connection for multi-chip integrated circuits | |
US20120315710A1 (en) | Method for producing reconstituted wafers and method for producing semiconductor devices | |
US9704822B2 (en) | Bonding substrates using solder surface tension during solder reflow for three dimensional self-alignment of substrates | |
JP2006332563A (ja) | ウェハ搬送装置、ウェハ積層体搬送装置及び積層型半導体装置製造方法 | |
JP2006339191A5 (ja) | ||
KR102478503B1 (ko) | 접합 방법 및 접합 장치 | |
JP2010212299A (ja) | 積層半導体装置の製造方法 | |
JP2010153645A (ja) | 積層半導体装置の製造方法 | |
JP6643198B2 (ja) | 半導体装置の製造方法および製造装置 | |
JP2010092931A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
JP2013051360A (ja) | 絶縁性基板の製造方法及び多層積層板の製造方法 | |
JP2008177215A (ja) | 基板貼り合わせ方法および基板貼り合わせ装置 | |
JP5315913B2 (ja) | 積層半導体装置の製造方法 | |
JP7501133B2 (ja) | 半導体装置の製造方法 | |
JP2009260008A (ja) | 半導体装置製造装置および半導体装置の製造方法 | |
US20080157405A1 (en) | Chip stack with precision alignment, high yield assembly and thermal conductivity | |
JP5626710B2 (ja) | 基板貼り合わせ方法及び基板貼り合わせ装置 | |
US7514290B1 (en) | Chip-to-wafer integration technology for three-dimensional chip stacking |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140701 |