JP4059472B2 - メモリカード及びメモリコントローラ - Google Patents
メモリカード及びメモリコントローラ Download PDFInfo
- Publication number
- JP4059472B2 JP4059472B2 JP2001241929A JP2001241929A JP4059472B2 JP 4059472 B2 JP4059472 B2 JP 4059472B2 JP 2001241929 A JP2001241929 A JP 2001241929A JP 2001241929 A JP2001241929 A JP 2001241929A JP 4059472 B2 JP4059472 B2 JP 4059472B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- memory
- data
- information
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims description 184
- 238000012937 correction Methods 0.000 claims description 70
- 238000000034 method Methods 0.000 claims description 64
- 230000008569 process Effects 0.000 claims description 58
- 238000001514 detection method Methods 0.000 claims description 35
- 238000012545 processing Methods 0.000 claims description 35
- 230000004044 response Effects 0.000 claims description 5
- 238000004364 calculation method Methods 0.000 claims description 2
- 238000012795 verification Methods 0.000 description 32
- 238000007726 management method Methods 0.000 description 19
- 230000006870 function Effects 0.000 description 14
- 230000014759 maintenance of location Effects 0.000 description 9
- 230000007547 defect Effects 0.000 description 6
- 230000002950 deficient Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 3
- 238000013524 data verification Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、不揮発性メモリを搭載したメモリカード、不揮発性のメモリカードに適用されるメモリコントローラに関し、例えばハードディスク互換のフラッシュメモリ搭載メモリカードに適用してその記憶情報の信頼性向上に有効な技術に関する。
【０００２】
【従来の技術】
フラッシュメモリ等の電気的に消去及び書き込み可能な不揮発性メモリを用いたメモリカードでは、メモリコントローラにＥＣＣ回路を搭載し、不揮発性メモリへのデータ書き込みに際してエラー訂正コードを生成し、不揮発性メモリからのデータ読み出しに際してエラー訂正コードを用いたエラー検出・訂正が行われる。このように、従来のフラッシュメモリを用いた記憶装置では、ホストコンピュータがフラッシュメモリに書き込んだデータに対するデータエラー発生の検証は、ホストコンピュータがそのデータを読み出すときに行われるだけである。
【０００３】
【発明が解決しようとする課題】
このため、従来のメモリカードでは，フラッシュメモリのリテンション等によるデータエラーに対して、ホストコンピュータがデータを読み出すまで、エラー訂正を行うことができない。フラッシュメモリなどの不揮発性メモリセルはトランジスタの閾値電圧の相異として情報を記憶する。この不揮発性メモリセルの特性は経時的に劣化し、紫外線等の外的要因によって劣化する虞もある。したがって、ホストコンピュータがフラッシュメモリからデータを読み出したときは最早訂正可能なビット数を超えてデータエラーが進行している場合もある。本発明者は、フラッシュメモリに格納された全データに対する検証を能動的に行い、訂正データの書き戻しを有効に行うことが、記憶情報の信頼性向上の為に望ましいことを見出した。
【０００４】
本発明の目的は、ホスト装置がメモリカードの不揮発性メモリから記憶情報を読み出さなくても不揮発性メモリのデータ保持に対する信頼性を向上させることができるメモリカードを提供することにある。
【０００５】
本発明の別の目的は、メモリカードにおける不揮発性メモリのデータ保持に対する信頼性向上をホスト装置に負担をかけずに実現できるメモリコントローラを提供することにある。
【０００６】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【０００８】
〔１〕本発明に係るメモリカードは、不揮発性メモリ（２）と、前記不揮発性メモリの動作を制御するメモリコントローラ（４）とを有する。前記メモリコントローラは、所定のプロトコルに従って外部とインタフェース可能であり、外部からのアクセス指示に応答するメモリ制御に際して外部から前記不揮発性メモリへ書込むデータにエラー訂正コードを付加する処理又は前記不揮発性メモリから外部へ読み出すデータに対し前記エラー訂正コードを用いてエラー検出・訂正を行う処理を制御し、また、前記外部からのアクセス指示に応答する処理とは別に前記不揮発性メモリの記憶情報に対し前記エラー訂正コードを用いてエラー検出・訂正を行う処理を制御する。要するに、メモリコントローラは、外部からのアクセス要求に従って記憶情報を外部に読み出すのとは別に、記憶情報のエラー検出・訂正を行う。したがって、ホスト装置がメモリカードの不揮発性メモリから記憶情報を読み出さなくても不揮発性メモリのデータ保持に対する信頼性を向上させることができる。
【０００９】
前記外部からのアクセス指示に応答する処理とは別のエラー検出・訂正の処理については、メモリコントローラの演算制御手段が所定時間毎に、或はメモリカードへの電源投入に応答して実行させてよい。前者は演算制御手段のタイマ・カウンタ手段などを用いて行えばよい。後者は電源投入時の初期化動作の一環として行えばよい。
【００１０】
上記エラー検出・訂正処理において訂正回数すなわちエラー発生回数が多ければ何れ訂正不能なエラー発生の虞が強くなる。訂正不能になる前に対処するには、前記エラー検出・訂正の処理において、エラー発生回数が所定回数を超えたとき、エラー訂正された記憶情報の記憶領域を変更する演算制御手段を採用すればよい。同様の観点より、演算制御手段には、エラー発生ビット数が所定ビット数を超えたとき、エラー訂正された記憶情報の記憶領域を変更させてもよい。
【００１１】
前記不揮発性メモリは、ハードディスク互換のファイルメモリシステム等に利用され、例えば、情報記憶領域として、データ領域、前記データ領域の不良部分を代替する代替領域、前記データ領域と代替領域との関係を対応付ける代替管理領域、及びパラメータ領域を有する。このとき、前記演算制御手段は前記所定回数の情報又は所定ビット数の情報を前記不揮発性メモリのパラメータ領域から取得する。要するに、エラー検出・訂正処理に利用する前記所定回数の情報等をパラメータ領域に不揮発的に保持し、電源遮断によってもその情報が失われないようになる。
【００１２】
また、前記演算制御手段は、エラー検出・訂正処理で発生したエラー発生回数を前記不揮発性メモリの対応するデータ領域に記録しておけば、セクタ単位のような所定記憶領域毎のエラー発生回数の情報管理を容易化できる。
【００１３】
前記演算制御手段は、プログラム制御されるデータプロセッサ等により構成するのが簡単である。
【００１４】
〔２〕本発明に係るメモリコントローラは、所定のプロトコルにしたがって入出力動作可能なホストインタフェース回路（１０）と、不揮発性メモリ（２）に接続可能なメモリインタフェース回路（１２）と、前記ホストインタフェース回路及びメモリインタフェース回路に接続された制御回路（１１，１３，１４）とを有する。前記制御回路は、前記ホストインタフェース回路から入力される書込みデータにエラー訂正コードを付加したデータをメモリインタフェース回路から書き込み制御情報と共に出力する第１処理と、メモリインタフェース回路から出力される読み出し制御情報に従ってメモリインタフェース回路に入力される読み出しデータのエラー検出・訂正を行ったデータを前記ホストインタフェース回路から出力する第２処理と、メモリインタフェース回路から出力される読み出し制御情報に従ってメモリインタフェース回路に入力される読み出しデータに対してエラー検出・訂正を行ったデータをメモリインタフェース回路から書き込み制御情報と共に出力する第３処理とを制御可能である。このメモリコントローラはメモリインタフェース回路に不揮発性メモリが接続されて回路基板に実装され、ホストインタフェース回路を介してホスト装置に接続される。このメモリコントローラによれば、ホストインタフェース回路からのアクセス要求に従ってメモリインタフェース回路から読み込んだ記憶情報をホストインタフェースに出力する読み出し制御動作とは別に、不揮発性メモリの記憶情報に対するエラー検出・訂正を行うことができる。したがって、ホスト装置が不揮発性メモリから記憶情報を読み出さなくても不揮発性メモリのデータ保持に対する信頼性を向上させることが可能になる。
【００１５】
前記第３処理については、前記制御回路に演算制御手段（１１）が所定時間毎に、或はメモリコントローラへの電源投入に応答して、実行させてよい。
【００１６】
前記演算制御手段は、前記第３処理において、エラー発生回数が所定回数を超えたとき、エラー訂正された読み出しデータの記憶領域を変更する書き込み制御情報を出力させればよい。同様の観点より、エラー発生ビット数が所定ビット数を超えたとき、エラー訂正された読み出しデータの記憶領域を変更する書き込み制御情報を出力させてもよい。
【００１７】
前記演算制御手段は、前記メモリインタフェース回路が読み出しデータを入力するとき前記所定回数の情報をメモリインタフェース回路から入力すればよい。同様に、前記演算制御手段は、前記メモリインタフェース回路が読み出しデータを入力するとき前記所定ビット数の情報をメモリインタフェース回路から入力してよい。エラー検出・訂正に利用される前記所定回数の情報などはメモリインタフェース回路に接続される不揮発性メモリに格納されることになるから、メモリコントローラの電源遮断によってもその所定回数の情報などは失われない。また、前記演算制御手段は、前記第２処理及び第３処理におけるエラー検出・訂正で発生したエラー発生回数を前記メモリインタフェース回路から前記書き込み制御情報と共に出力させればよい。エラー検出・訂正処理で発生したエラー発生回数は前記不揮発性メモリの対応するデータ領域に記録されることになるから、セクタ単位のような所定記憶領域毎のエラー発生回数の情報管理を容易化できる。
【００１８】
前記制御回路は、前記エラー訂正コードの生成とエラー検出・訂正に利用されるＥＣＣ回路（１４）を有してよい。
【００１９】
〔３〕本発明の更に具体的な態様によると、メモリカードは、不揮発性メモリ例えば複数のフラッシュメモリと、ホストコンピュータとのインタフェース回路と、フラッシュメモリのインタフェース回路と、ホストコンピュータとフラッシュメモリ間のデータ転送の制御やエラー検出・訂正の制御を行うコントローラと、データ転送に使用されるデータバッファとを有する。コントローラは，ホストコンピュータがフラッシュメモリに対してアクセスを行っていない時間（アイドル時間）を計測し、ある特定時間を超えたときに、フラッシュメモリに格納されている全データをセクタ（所定バイト数のデータ領域）単位にデータバッファに読み出し、エラーチェックを行う。また、電源投入時やホストコンピュータがコマンドによりデータの検証を行うように指示した場合にも、同様にフラッシュメモリ内のデータに対してエラーチェックを行う。読み出したデータにエラーが発生した場合には、エラー訂正を行い、フラッシュメモリに書き戻す。このとき，フラッシュメモリへ書き戻す態様として、以下の態様がある。▲１▼以前に発生したエラー回数をカウントしておき、ある特定の回数以下の場合には同一の場所に、ある特定の回数を超えた場合には別の場所に書き戻す。▲２▼発生したエラーの度合いによって、同一場所か別の場所に書き戻す（エラーの発生した個所が３箇所以上なら別の場所に書き戻す、など）。▲３▼常に同一の場所に書き戻す。▲４▼常に別の場所に書き戻す。以上の４種類の書き戻し態様は、それぞれ単独または組み合わせて処理可能である。
【００２０】
フラッシュメモリ内に格納されているデータ検証を（ホストコンピュータの動作と係わりなく）行うことで、時間的経過によって発生するフラッシュメモリ内のデータ変化（リテンションエラーなど）を検出し、そのエラーを訂正してフラッシュメモリに書き戻すことで、データの信頼性を保持することができる。また、このデータ検証を定期的に行うことで、時間的経過により発生するデータ変化を常に正常なデータに保つことが可能なので、データ信頼性の確保が可能である。時間的経過によるデータ変化が著しいフラッシュメモリを用いた場合でも、定期的にフラッシュメモリのデータを検証することで、データの信頼性を確保することができる。
【００２１】
【発明の実施の形態】
図１には本発明に係るメモリカードの一例が示される。メモリカード１は不揮発性メモリ例えばフラッシュメモリ２と、ＤＲＡＭ（Dynamic Random Access memory）又はＳＲＡＭ（Static Random Access Memory）等から成るデータバッファ３と、前記フラッシュメモリ２及びデータバッファ３のメモリ動作を制御するメモリコントローラ（フラッシュメモリコントローラとも記す）４とを、実装基板に備えて成る。フラッシュメモリ２は例えばメモリカードに必要な記憶容量に従って複数個のフラッシュメモリチップとして用意される。
【００２２】
前記フラッシュメモリ２は、電気的に消去及び書き込み可能な不揮発性のメモリセルトランジスタを多数有する。メモリセルトランジスタ（フラッシュメモリセルとも記す）は、特に制限されないが、半導体基板若しくはウェル内に形成されたソース及びドレイン、前記ソースとドレインとの間のチャンネル領域にトンネル酸化膜を介して形成されたフローティングゲート、そしてフローティングゲートに層間絶縁膜を介して重ねられたコントロールゲートによって構成される。コントロールゲートはワード線に、ドレインはビット線に、ソースはソース線に接続される。前記メモリセルトランジスタは、前記フローティングゲートに電子が注入されると閾値電圧が上昇し、また、前記フローティングゲートから電子を引き抜くと閾値電圧が低下する。前記メモリセルトランジスタは、データ読み出しのためのワード線電圧（コントロールゲート印加電圧）に対する閾値電圧の高低に応じた情報を記憶することになる。特に制限されないが、本明細書においてメモリセルトランジスタの閾値電圧が低い状態を消去状態、高い状態を書き込み状態と称する。書き込みや消去を行なうときはベリファイ動作を行ない、閾値電圧が消去状態又は書き込み状態に到達したか否かの検証を行なう。上記消去状態、書き込み状態は、前記ワード線、ソース線、ビット線、基板への電圧印加状態によって制御される。その制御手法は公知であるから詳細な説明は省略する。
【００２３】
フラッシュメモリコントローラ４は、例えばＩＤＥディスクインタフェース仕様などに従ってフラッシュメモリ２をアクセスするアクセス制御機能を有する。このアクセス制御機能にしたがってフラッシュメモリ２をアクセスするときＥＣＣ機能によりライトデータに対してエラーコードの付加、リードデータに対してエラー検出・訂正を行なう。アクセス制御機能にしたがってフラッシュメモリ２へデータ書き込みを行なうとき、書き込みベリファイ動作で書き込み不良が発生した場合には、当該不良領域を代替領域に代替させる代替制御機能を備える。更に、フラッシュメモリコントローラ４は、アクセス制御機能によるリード時とは別にフラッシュメモリ２の記憶情報に対してエラー検出・訂正処理を行なって記憶情報の信頼性を向上させる記憶情報検証機能を備える。この記憶情報検証機能は、ディスク領域に対してコンピュータのＯＳ（Operating System）が行なうディスクスキャンによるエラー訂正機能をメモリカード１自体で実現可能にする機能として位置付けることができる。
【００２４】
前記フラッシュメモリコントローラ４は、ホストインタフェース回路１０、演算制御手段としてのマイクロプロセッサ（ＭＰＵ）１１、メモリインタフェース回路としてのフラッシュインタフェース回路１２、バッファコントローラ１３、及びＥＣＣ回路１４を備える。前記ＭＰＵ１１、バッファコントローラ１３、及びＥＣＣ回路１４はフラッシュメモリコントローラ４の制御回路を構成する。
【００２５】
ＭＰＵ１１は、ＣＰＵ（Central Processing Unit）２７、モードレジスタ２５、タイマ２６及び図示を省略するプログラムメモリなどを有し、フラッシュメモリコントローラ４を全体的に制御する。プログラムメモリはＣＰＵ２７の動作プログラムなどを保有する。
【００２６】
前記ホストインタフェース回路１０は、ＡＴＡ（ATAttachment）、ＩＤＥ（Integrated Device Electronics）、ＳＣＳＩ（Small Computer System Interface）等の所定のプロトコルに従って、パーソナルコンピュータ又はワークステーションなどのホストコンピュータ１６とインタフェースを行う回路である。ホストインタフェース動作の制御はアクセスバス２０を介してＭＰＵ１１が行う。上記プロトコルは公知であるから詳細な説明を省略する。
【００２７】
前記バッファコントローラ１３はアクセスバス２１を介してＭＰＵ１１から与えられるアクセス指示に従って、データバッファ３のメモリアクセス動作を制御する。データバッファ３にはホストコンピュータ１６からホストインタフェース回路１０に入力されたデータ、又はホストインタフェース回路１０からホストコンピュータ１６に出力するデータが一時的に保持される。また、データバッファ３には、フラッシュメモリ２から読み出されたデータ又はフラッシュメモリ２に書き込まれるデータが一時的に保持される。
【００２８】
フラッシュインタフェース回路１２はアクセスバス２２を介してＭＰＵ１１から与えられるアクセス指示に従って、フラッシュメモリ２に対する、読み出し動作、消去動作及び書き込み動作を制御する。フラッシュインタフェース回路１２は、読み出し動作において読み出しコマンドコードや読み出しアドレス情報等の読み出し制御情報をフラッシュメモリ２に出力し、書き込み動作において書き込みコマンドコード及び書き込みアドレス情報などの書き込み制御情報をフラッシュメモリ２に出力し、消去動作において消去コマンド等の消去制御情報をフラッシュメモリ２に出力する。
【００２９】
ＥＣＣ回路１４は、前記アクセス制御機能の一環として、アクセスバス２３を介してＭＰＵ１１から与えられる指示に従って、フラッシュメモリ２に書き込むデータに対してエラー訂正符号（エラー訂正コード）を生成して、書き込みデータに付加するために、フラッシュインタフェース回路１２に出力する。また、フラッシュメモリ２から読み出された読み出しデータを当該読み出しデータに付加されているエラー訂正符号を用いてエラー検出・訂正処理を行い、そのエラー訂正能力範囲のエラー発生に対してエラー訂正を行う。更にＥＣＣ回路１４は、記憶情報検証機能の一環として、ホストコンピュータ１６からのアクセス指示に応答する処理とは別に、フラッシュメモリから読み出したデータに対してエラー検出・訂正処理を行い、エラー訂正されたデータをフラッシュメモリ２に書き戻すときのエラー訂正コードを生成する。書き戻しに際しては、前記代替制御機能と同様に、代替領域を用いることも可能とされる。以下、前記記憶情報検証機能について詳細に説明する。
【００３０】
図２にはフラッシュメモリ２の記憶領域が例示される。フラッシュメモリ２の記憶領域は、データ領域３０、代替領域３１、パラメータ領域としてのパラメータセクタ３２、代替管理領域としての代替領域管理テーブル３３に大別される。各領域３０〜３３は、特に制限されないが、５１２バイトのセクタデータＳｎ、セクタデータＳｎに対する複数バイトのＥＣＣコード（エラー訂正符号）、当該セクタの管理情報Ｍｎ、及び管理情報Ｍｎに対するＥＣＣコードを有するフォーマットの領域を単位領域ＢＬＫとして有する。尚、各単位領域ＢＬＫに対してはフラッシュメモリ２のデバイスプロセス段階で発生する欠陥救済のための冗長の一部とされる冗長救済用の記憶領域が設けてあり、冗長救済が行なわれた場合には救済されるべきアドレスにマッピングされ、救済に用いなければアドレスマッピングは行なわれない。
【００３１】
前記データ領域３０は例えばユーザに開放されるデータ領域とされる。経時的にデータ領域３０等で書込みエラーを生じたとき、エラーを生じたデータ領域３０等の単位領域ＢＬＫを代替するのに前記代替領域３１が用いられる。代替の単位は単位領域ＢＬＫを最小単位とする。
【００３２】
前記管理情報Ｍｎは、当該セクタアドレスが不良であるかを示す不良フラグ、ＥＣＣによるエラー発生回数を示すデータ（エラー発生回数データ）、及びホストが指定する論理アドレスとの対応情報などが格納される。
【００３３】
代替領域管理テーブル３３は、特に制限されないが、データ領域の単位領域ＢＬＫに対応する不良登録データを有し、ここの不良登録データは代替先の単位領域のアドレスを特定する代替先アドレス情報とされ、代替領域先頭アドレスからのオフセットアドレスとして与えられている。不良登録データと単位領域ＢＬＫとの対応は一対一対応とされる。したがって、単位領域ＢＬＫの物理アドレスに基づいてアドレス演算を行うことにより、対応する不良登録データを得ることができる。例えばセクタアドレス“ｋ”が不良のとき、不良アドレス“ｋ”の代替先がセクタアドレス“ｘ”であるとすれば、当該セクタアドレス“ｋ”に対応される不良登録データとして、代替セクタ“ｘ”のオフセットアドレスが設定される。
【００３４】
パラメータセクタ３２には記憶情報検証機能で用いるパラメータデータを保持する。パラメータデータは、特に制限されないが、電源投入時に記憶情報検証処理を実行するか否かを指示する第１イネーブルビット、一定時間毎に記憶情報検証処理を実行するかか否かを指示する第２イネーブルビット、上記一定時間（記憶情報検証処理間隔）を規定する時間データ、記憶情報検証処理におけるエラー発生時の書き戻し処理で同一セクタアドレスへの書き戻しを許容する最大のエラー発生回数を規定するエラー回数データ、記憶情報検証処理におけるエラー発生時の書き戻し処理で同一セクタアドレスへの書き戻しを許容する最大エラービット数を示すビット数データとされる。パラメータセクタ３２に保持されたパラメータデータはフラッシュメモリコントローラ４のパワーオンリセット時などにおける初期化動作に呼応してＭＰＵ１１のモードレジスタ２５にイニシャルロードされる。
【００３５】
図１に基づいて前記記憶情報検証処理動作について全体的に説明する。記憶情報検証処理動作の開始が指示されると、ＭＰＵ１１は、フラッシュインタフェース回路１２を介してフラッシュメモリ２に読み出し制御情報を供給させ、フラッシュメモリ２から所定の単位領域ＢＬＫのセクタデータＳｎと管理情報Ｍｎをリードしてデータバッファ３へ格納する。これと共に、ＭＰＵ１１はＥＣＣ回路１４に、前記リードしたセクタデータＭｎに対して、対応するＥＣＣコードに基づくエラーチェックを実行させる（図１の経路（１）参照）。
【００３６】
次にＭＰＵ１１は、ＥＣＣ回路１４からエラーチェック結果を読み取る（図１の経路（２）参照）。ＥＣＣ回路１４でエラーが検出された場合には、ＭＰＵ１１はリードしたセクタデータに対応する管理情報Ｍｎに含まれるエラー発生回数を基に今回までに発生したエラー回数が、モードレジスタ２５が保有する所定回数を超えたか否かを判定する。所定回数とは、例えば前記パラメータ領域３２が保持する回数データが示す回数であって、その回数データはフラッシュメモリコントローラ４の初期化動作でモードレジスタ２５にイニシャルロードされる。或はＭＰＵ１１は、ＥＣＣ回路１４で検出したエラービット数がモードレジスタ２５が保有する所定ビット数を超えたか否かを判定する。所定ビット数とは、例えば前記パラメータ領域３２が保持するビット数データが示す数であって、そのビット数データはフラッシュメモリコントローラ４の初期化動作でモードレジスタ２５にイニシャルロードされる。当然、このビット数データが示すエラービット数はＥＣＣ回路１４で訂正可能なエラービット数の最大値以下である。ＭＰＵ１１が、データバッファ３に格納されているデータに対し、エラー訂正を行った後、エラー発生回数又はエラービット数がモードレジスタのイニシャルロード値以下の場合には同一場所に書き戻す（図１の経路（３））。エラー発生回数またはエラービット数がモードレジスタのイニシャルロード値を超えた場合には代替先へ書き戻す（図１の経路（４））。データの書き戻しに際してフラッシュインタフェース回路１２は書き込み制御情報をフラッシュメモリ２に与える。
【００３７】
図３には前記記憶情報検証処理の起動手順を例示する。電源投入時、フラッシュメモリコントローラ４が初期化される（Ｓ１）。初期化動作では、例えば、フラッシュメモリ２のパラメータセクタ３２に保持されているパラメータが前記モードレジスタ２５にイニシャルロードされる。次に電源投入時に記憶情報検証処理を行なう否かを前記モードレジスタ２５の第１イネーブルビットの値に基づいて判定する（Ｓ２）。
【００３８】
電源投入時に記憶情報検証処理を行なわない場合には、ホストコンピュータからメモリカードアクセスの為のホストコマンドが発行されているか否かを判定し（Ｓ３）、発行されていればそのコマンドを処理して（Ｓ４）、再びステップＳ３に戻る。
【００３９】
ステップＳ３においてホストコマンド発行されていなければ、一定時間毎に記憶情報検証処理を行なうか否かを第２イネーブルビットの値に基づいて判定する（Ｓ５）。一定時間毎に記憶情報検証処理を行なう場合には、アイドル時間に累計を計測する（Ｓ６）。即ち、ＭＰＵ１１のタイマ２６を用いて、ＭＰＵ１１がホストコマンドを実行していない時間を計測する。累積したアイドル時間が設定時間、即ちモードレジスタ２５にイニシャルロードされた時間情報が示す時間を超えたか否かを判定し（Ｓ７）、超えたとき、タイマで累積されたアイドル時間をクリアした後（Ｓ８）、記憶情報検証処理を行なう（Ｓ９）。前記ステップＳ２で第１イネーブルビットがイネーブルのときは、先ず最初に記憶情報検証処理が行われる（Ｓ９）。
【００４０】
図４には前記記憶情報検証処理の別の起動手順が例示される。図３との相違点は、記憶情報検証処理の指示をホストコンピュータからのコマンドによっても開始可能になっていることである。即ち、ステップＳ３の次に、ステップＳ１０で記憶情報開始コマンドの発行を検出する。これを検出すると、記憶情報検証処理（Ｓ９）を行なう。
【００４１】
図５には前記記憶情報検証処理Ｓ９のフローチャートが例示される。先ず、例えばＣＰＵ２７の一つの汎用レジスタをフラッシュメモリのセクタアドレスカウンタＳＡとし、これを初期化する（Ｓ１１）。フラッシュメモリのセクタアドレスは、フラッシュメモリに格納されているデータを示すアドレス（物理アドレス）である。このセクタアドレスはホストコンピュータが指定する論理アドレスと対応している。次に、セクタアドレスカウンタＳＡの値に基づいて対応するセクタデータをデータバッファ３にリードする。同時にそのセクタデータに応ずるＥＣＣコードを用いてＥＣＣ回路１４にセクタデータに対するエラー検出を実行させる（１２）。ＣＰＵ２７はその結果に対してエラーの有無を判定し、エラーが発生していれば、ＥＣＣ回路１４にエラー訂正を実行させ（Ｓ１４）、訂正されたデータをフラッシュメモリに書き戻す処理を実行させる（Ｓ１５）。エラー訂正処理はＢＣＨ（Bose-Chaudhuri-Hocqenghen）符号、リードソロモン符号などの符号に対する公知の訂正方法を利用すればよい。セクタアドレスカウンタＳＡの値が最大値になっていなければ（Ｓ１６）、セクタアドレスカウンタＳＡの値を＋１とし（Ｓ１７）、ホストコマンド発行の有無を調べ（Ｓ１８）、なければステップＳ１２に戻って同様の処理を繰返す。ホストコマンドの発行があれば、それが記憶情報検証コマンドならステップＳ１２に戻って同様の処理を繰返し、その他のコマンドなら当該その他のコマンド処理を許容して（Ｓ２０）、記憶情報検証処理中にホストコンピュータがコマンドを発行したとき、そのコマンドの処理を優先するようになっている。前記ステップＳ１６でセクタアドレスカウンタＳＡの値が最後まで(最大値)に到達したときは、フラッシュメモリ２に対して記憶情報検証処理を一巡できたことになるから、記憶情報検証処理Ｓ９を終了する。
【００４２】
図６には前記書き戻し処理Ｓ１５のフローチャートが例示される。同図に例示される処理はエラー発生回数によって書き戻し場所を切換える例である。先ずデータバッファ３に格納されているセクタデータのエラー個所を訂正する（Ｓ２１）。このとき、今回のエラー発生により当該セクタのエラー発生回数がモードレジスタの最大値（例えば４回）以上になっているかを判定する（Ｓ２２）。３回以下であれば、エラー発生回数を＋１して（Ｓ２３）、エラー訂正を行なったセクタデータをセクタアドレスカウンタＳＡのセクタに書き戻す（Ｓ２４）。当該セクタ対応の管理情報のエラー発生回数も更新される。エラー発生回数が４回以上であれば、代替セクタアドレスを算出し（Ｓ２５）、エラー訂正を行なったセクタデータを代替セクタアドレスに書き戻す（Ｓ２６）。このとき、当該代替セクタの管理情報のエラー発生回数はゼロにされる。代替セクタアドレスの算出は、代替領域の空きセクタを検出し、最初に見つかった空きセクタを代替先とする。
【００４３】
図７には前記書き戻し処理Ｓ１５の別のフローチャートが例示される。同図に例示される処理はエラービット数に応じて書き戻し場所を切換える例である。先ずデータバッファ３に格納されているセクタデータのエラー個所を訂正する（Ｓ３１）。このとき、今回のエラー発生により当該セクタのエラー発生ビット数がモードレジスタの最大値（例えば２ビット）以上になっているかを判定する（Ｓ３２）。１ビット以下であれば、エラー訂正を行なったセクタデータをセクタアドレスカウンタＳＡのセクタに書き戻す（Ｓ３３）。エラー発生ビット数が２ビット以上であれば、代替セクタアドレスを算出し（Ｓ３４）、エラー訂正を行なったセクタデータを代替セクタアドレスに書き戻す（Ｓ３５）。代替セクタアドレスの算出は、代替領域の空きセクタを検出し、最初に見つかった空きセクタを代替先とする。
【００４４】
図８には前記書き戻し処理Ｓ１５の更に別のフローチャートが例示される。同図に例示される処理は常に読み出しセクタと同じセクタに書き戻す例である。データバッファ３に格納されているセクタデータのエラー個所を訂正する（Ｓ４１）。その後エラー訂正を行なったセクタデータをセクタアドレスカウンタＳＡのセクタに書き戻す（Ｓ４２）。
【００４５】
図９には前記書き戻し処理Ｓ１５の更に別のフローチャートが例示される。同図に例示される処理は常に読み出しセクタとは異なる代替セクタに書き戻す例である。データバッファ３に格納されているセクタデータのエラー個所を訂正する（Ｓ４３）。次に代替セクタアドレスを算出し（Ｓ４４）、エラー訂正を行なったセクタデータを代替セクタアドレスに書き戻す（Ｓ４５）。
【００４６】
図１０には前記書き戻し処理Ｓ１５の更に別のフローチャートが例示される。同図に例示される処理はエラー発生回数及びエラー発生ビット数の双方に基づいて書き戻し場所を切換える例である。先ずデータバッファ３に格納されているセクタデータのエラー個所を訂正する（Ｓ５１）。このとき、今回のエラー発生により当該セクタのエラー発生回数がモードレジスタの最大値（例えば４回）以上になっているかを判定する（Ｓ５２）。３回以下であれば、今度は、今回のエラー発生により当該セクタのエラー発生ビット数がモードレジスタの最大値（例えば２ビット）以上になっているかを判定する（Ｓ５３）。１ビット以下であれば、エラー発生回数を＋１して（Ｓ５４）、エラー訂正を行なったセクタデータをセクタアドレスカウンタＳＡのセクタに書き戻す（Ｓ５５）。当該セクタ対応の管理情報のエラー発生回数も更新される。エラー発生ビット数が２ビット以上であれば、代替セクタアドレスを算出し（Ｓ５６）、エラー訂正を行なったセクタデータを代替セクタアドレスに書き戻す（Ｓ５７）。このとき、当該代替セクタの管理情報のエラー発生回数はゼロにされる。
【００４７】
以上より、フラッシュメモリコントローラ４は、外部からのアクセス要求に従って記憶情報を外部に読み出すのとは別に、記憶情報のエラー検出・訂正を行う。したがって、ホストコンピュータ１６がメモリカード１のフラッシュメモリ２から記憶情報を読み出さなくてもフラッシュメモリ２のデータ保持に対する信頼性を向上させることができる。このデータ検証を定期的に行うことで、時間的経過により発生するデータ変化を常に正常なデータに保つことが可能なので、データ信頼性の確保が可能である。時間的経過によるデータ変化が著しいフラッシュメモリ２を用いた場合でも、定期的にフラッシュメモリ２のデータを検証することで、データの信頼性を確保することができる。
【００４８】
上記エラー検出・訂正処理において訂正回数すなわちエラー発生回数が多ければ何れ訂正不能なエラー発生の虞が強くなる。エラー発生回数やエラービット数がある程度進んだところで、エラー訂正されたセクタデータを書き戻すセクタを代替領域のセクタに変更するから、訂正不能になる前に対処することができる。
【００４９】
エラー検出・訂正処理に利用する前記所定回数の情報等のパラメータをパラメータセクタに不揮発的に保持するころにより、電源遮断によってもその情報が失われないようになる。
【００５０】
また、前記ＭＰＵ１１は、エラー検出・訂正処理で発生したエラー発生回数を前記フラッシュメモリ２の対応するデータ領域に記録していおけば、セクタ単位のような所定記憶領域毎のエラー発生回数の情報管理を容易化できる。
【００５１】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００５２】
例えば、フラッシュメモリの単位領域ＢＬＫ中のセクタデータは１セクタ分に限定されず、４セクタ分等のように適宜のサイズとすることが可能である。不揮発性メモリはフラッシュメモリに限定されず強誘電体メモリなどであってもよい。また、フラッシュメモリコントローラは１チップであってもマルチチップであってもよい。エラー検出・訂正処理はＭＰＵとは別のＥＣＣ回路で行なう場合に限定されない。ＣＰＵとそのソフトウェア（動作プログラム）で実行させてもよい。また、記憶情報検証処理の開始は、電源投入時、一定期間毎、及びホストコマンドの指示毎の組み合わせに限定されず、その他の適宜の組み合わせとし、或は何れか一つとし、また別の事象を開始のトリガとすることも可能である。
【００５３】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００５４】
不揮発性メモリ内に格納されているデータ検証を（ホストコンピュータの動作と係わりなく）行うことで、時間的経過によって発生する不揮発性メモリ内のデータ変化を検出し、そのエラーを訂正して不揮発性メモリに書き戻すことで、データの信頼性を保持することができる。また、このデータ検証を定期的に行うことで、時間的経過により発生するデータ変化を常に正常なデータに保つことが可能なので、データ信頼性の確保が可能である。時間的経過によるデータ変化が著しい不揮発性メモリを用いた場合でも、定期的に不揮発性メモリのデータを検証することで、データの信頼性を確保することができる。
【００５５】
ホスト装置がメモリカードの不揮発性メモリから記憶情報を読み出さなくても不揮発性メモリのデータ保持に対する信頼性を向上させることができる。
【００５６】
メモリカードにおける不揮発性メモリのデータ保持に対する信頼性向上をホスト装置に負担をかけずに実現することができる。
【図面の簡単な説明】
【図１】本発明に係るメモリカードの一例を示すブロック図である。
【図２】フラッシュメモリの記憶領域を例示する説明図である。
【図３】記憶情報検証処理の起動手順を例示するフローチャートである。
【図４】記憶情報検証処理の別の起動手順を例示するフローチャートである。
【図５】記憶情報検証処理を例示するフローチャートである。
【図６】書き戻し処理の一例としてエラー発生回数によって書き戻し場所を切換える場合のフローチャートである。
【図７】書き戻し処理の別の例としてエラービット数に応じて書き戻し場所を切換える場合のフローチャートである。
【図８】書き戻し処理の更に別の例として常に読み出しセクタと同じセクタに書き戻す場合のフローチャートである。
【図９】書き戻し処理の更に別の例として常に読み出しセクタとは異なる代替セクタに書き戻す場合のフローチャートである。
【図１０】書き戻し処理の更に別の例としてエラー発生回数及びエラー発生ビット数の双方に基づいて書き戻し場所を切換える場合のフローチャートである。
【符号の説明】
１ メモリカード
２ フラッシュメモリ（不揮発性メモリ）
３ データバッファ
４ フラッシュメモリコントローラ（メモリコントローラ）
１０ ホストインタフェース回路
１１ マイクロプロセッサ
１２ フラッシュインタフェース回路（メモリインタフェース回路）
１３ バッファコントローラ
１４ ＥＣＣ回路
１６ ホストコンピュータ
２５ モードレジスタ
２６ タイマ
２７ ＣＰＵ
３０ データ領域
Ｓｎ セクタデータ
Ｍｎ 管理情報
３１ 代替領域
３２ パラメータセクタ
３３ 代替領域管理テーブル
【発明の属する技術分野】
本発明は、不揮発性メモリを搭載したメモリカード、不揮発性のメモリカードに適用されるメモリコントローラに関し、例えばハードディスク互換のフラッシュメモリ搭載メモリカードに適用してその記憶情報の信頼性向上に有効な技術に関する。
【０００２】
【従来の技術】
フラッシュメモリ等の電気的に消去及び書き込み可能な不揮発性メモリを用いたメモリカードでは、メモリコントローラにＥＣＣ回路を搭載し、不揮発性メモリへのデータ書き込みに際してエラー訂正コードを生成し、不揮発性メモリからのデータ読み出しに際してエラー訂正コードを用いたエラー検出・訂正が行われる。このように、従来のフラッシュメモリを用いた記憶装置では、ホストコンピュータがフラッシュメモリに書き込んだデータに対するデータエラー発生の検証は、ホストコンピュータがそのデータを読み出すときに行われるだけである。
【０００３】
【発明が解決しようとする課題】
このため、従来のメモリカードでは，フラッシュメモリのリテンション等によるデータエラーに対して、ホストコンピュータがデータを読み出すまで、エラー訂正を行うことができない。フラッシュメモリなどの不揮発性メモリセルはトランジスタの閾値電圧の相異として情報を記憶する。この不揮発性メモリセルの特性は経時的に劣化し、紫外線等の外的要因によって劣化する虞もある。したがって、ホストコンピュータがフラッシュメモリからデータを読み出したときは最早訂正可能なビット数を超えてデータエラーが進行している場合もある。本発明者は、フラッシュメモリに格納された全データに対する検証を能動的に行い、訂正データの書き戻しを有効に行うことが、記憶情報の信頼性向上の為に望ましいことを見出した。
【０００４】
本発明の目的は、ホスト装置がメモリカードの不揮発性メモリから記憶情報を読み出さなくても不揮発性メモリのデータ保持に対する信頼性を向上させることができるメモリカードを提供することにある。
【０００５】
本発明の別の目的は、メモリカードにおける不揮発性メモリのデータ保持に対する信頼性向上をホスト装置に負担をかけずに実現できるメモリコントローラを提供することにある。
【０００６】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【０００８】
〔１〕本発明に係るメモリカードは、不揮発性メモリ（２）と、前記不揮発性メモリの動作を制御するメモリコントローラ（４）とを有する。前記メモリコントローラは、所定のプロトコルに従って外部とインタフェース可能であり、外部からのアクセス指示に応答するメモリ制御に際して外部から前記不揮発性メモリへ書込むデータにエラー訂正コードを付加する処理又は前記不揮発性メモリから外部へ読み出すデータに対し前記エラー訂正コードを用いてエラー検出・訂正を行う処理を制御し、また、前記外部からのアクセス指示に応答する処理とは別に前記不揮発性メモリの記憶情報に対し前記エラー訂正コードを用いてエラー検出・訂正を行う処理を制御する。要するに、メモリコントローラは、外部からのアクセス要求に従って記憶情報を外部に読み出すのとは別に、記憶情報のエラー検出・訂正を行う。したがって、ホスト装置がメモリカードの不揮発性メモリから記憶情報を読み出さなくても不揮発性メモリのデータ保持に対する信頼性を向上させることができる。
【０００９】
前記外部からのアクセス指示に応答する処理とは別のエラー検出・訂正の処理については、メモリコントローラの演算制御手段が所定時間毎に、或はメモリカードへの電源投入に応答して実行させてよい。前者は演算制御手段のタイマ・カウンタ手段などを用いて行えばよい。後者は電源投入時の初期化動作の一環として行えばよい。
【００１０】
上記エラー検出・訂正処理において訂正回数すなわちエラー発生回数が多ければ何れ訂正不能なエラー発生の虞が強くなる。訂正不能になる前に対処するには、前記エラー検出・訂正の処理において、エラー発生回数が所定回数を超えたとき、エラー訂正された記憶情報の記憶領域を変更する演算制御手段を採用すればよい。同様の観点より、演算制御手段には、エラー発生ビット数が所定ビット数を超えたとき、エラー訂正された記憶情報の記憶領域を変更させてもよい。
【００１１】
前記不揮発性メモリは、ハードディスク互換のファイルメモリシステム等に利用され、例えば、情報記憶領域として、データ領域、前記データ領域の不良部分を代替する代替領域、前記データ領域と代替領域との関係を対応付ける代替管理領域、及びパラメータ領域を有する。このとき、前記演算制御手段は前記所定回数の情報又は所定ビット数の情報を前記不揮発性メモリのパラメータ領域から取得する。要するに、エラー検出・訂正処理に利用する前記所定回数の情報等をパラメータ領域に不揮発的に保持し、電源遮断によってもその情報が失われないようになる。
【００１２】
また、前記演算制御手段は、エラー検出・訂正処理で発生したエラー発生回数を前記不揮発性メモリの対応するデータ領域に記録しておけば、セクタ単位のような所定記憶領域毎のエラー発生回数の情報管理を容易化できる。
【００１３】
前記演算制御手段は、プログラム制御されるデータプロセッサ等により構成するのが簡単である。
【００１４】
〔２〕本発明に係るメモリコントローラは、所定のプロトコルにしたがって入出力動作可能なホストインタフェース回路（１０）と、不揮発性メモリ（２）に接続可能なメモリインタフェース回路（１２）と、前記ホストインタフェース回路及びメモリインタフェース回路に接続された制御回路（１１，１３，１４）とを有する。前記制御回路は、前記ホストインタフェース回路から入力される書込みデータにエラー訂正コードを付加したデータをメモリインタフェース回路から書き込み制御情報と共に出力する第１処理と、メモリインタフェース回路から出力される読み出し制御情報に従ってメモリインタフェース回路に入力される読み出しデータのエラー検出・訂正を行ったデータを前記ホストインタフェース回路から出力する第２処理と、メモリインタフェース回路から出力される読み出し制御情報に従ってメモリインタフェース回路に入力される読み出しデータに対してエラー検出・訂正を行ったデータをメモリインタフェース回路から書き込み制御情報と共に出力する第３処理とを制御可能である。このメモリコントローラはメモリインタフェース回路に不揮発性メモリが接続されて回路基板に実装され、ホストインタフェース回路を介してホスト装置に接続される。このメモリコントローラによれば、ホストインタフェース回路からのアクセス要求に従ってメモリインタフェース回路から読み込んだ記憶情報をホストインタフェースに出力する読み出し制御動作とは別に、不揮発性メモリの記憶情報に対するエラー検出・訂正を行うことができる。したがって、ホスト装置が不揮発性メモリから記憶情報を読み出さなくても不揮発性メモリのデータ保持に対する信頼性を向上させることが可能になる。
【００１５】
前記第３処理については、前記制御回路に演算制御手段（１１）が所定時間毎に、或はメモリコントローラへの電源投入に応答して、実行させてよい。
【００１６】
前記演算制御手段は、前記第３処理において、エラー発生回数が所定回数を超えたとき、エラー訂正された読み出しデータの記憶領域を変更する書き込み制御情報を出力させればよい。同様の観点より、エラー発生ビット数が所定ビット数を超えたとき、エラー訂正された読み出しデータの記憶領域を変更する書き込み制御情報を出力させてもよい。
【００１７】
前記演算制御手段は、前記メモリインタフェース回路が読み出しデータを入力するとき前記所定回数の情報をメモリインタフェース回路から入力すればよい。同様に、前記演算制御手段は、前記メモリインタフェース回路が読み出しデータを入力するとき前記所定ビット数の情報をメモリインタフェース回路から入力してよい。エラー検出・訂正に利用される前記所定回数の情報などはメモリインタフェース回路に接続される不揮発性メモリに格納されることになるから、メモリコントローラの電源遮断によってもその所定回数の情報などは失われない。また、前記演算制御手段は、前記第２処理及び第３処理におけるエラー検出・訂正で発生したエラー発生回数を前記メモリインタフェース回路から前記書き込み制御情報と共に出力させればよい。エラー検出・訂正処理で発生したエラー発生回数は前記不揮発性メモリの対応するデータ領域に記録されることになるから、セクタ単位のような所定記憶領域毎のエラー発生回数の情報管理を容易化できる。
【００１８】
前記制御回路は、前記エラー訂正コードの生成とエラー検出・訂正に利用されるＥＣＣ回路（１４）を有してよい。
【００１９】
〔３〕本発明の更に具体的な態様によると、メモリカードは、不揮発性メモリ例えば複数のフラッシュメモリと、ホストコンピュータとのインタフェース回路と、フラッシュメモリのインタフェース回路と、ホストコンピュータとフラッシュメモリ間のデータ転送の制御やエラー検出・訂正の制御を行うコントローラと、データ転送に使用されるデータバッファとを有する。コントローラは，ホストコンピュータがフラッシュメモリに対してアクセスを行っていない時間（アイドル時間）を計測し、ある特定時間を超えたときに、フラッシュメモリに格納されている全データをセクタ（所定バイト数のデータ領域）単位にデータバッファに読み出し、エラーチェックを行う。また、電源投入時やホストコンピュータがコマンドによりデータの検証を行うように指示した場合にも、同様にフラッシュメモリ内のデータに対してエラーチェックを行う。読み出したデータにエラーが発生した場合には、エラー訂正を行い、フラッシュメモリに書き戻す。このとき，フラッシュメモリへ書き戻す態様として、以下の態様がある。▲１▼以前に発生したエラー回数をカウントしておき、ある特定の回数以下の場合には同一の場所に、ある特定の回数を超えた場合には別の場所に書き戻す。▲２▼発生したエラーの度合いによって、同一場所か別の場所に書き戻す（エラーの発生した個所が３箇所以上なら別の場所に書き戻す、など）。▲３▼常に同一の場所に書き戻す。▲４▼常に別の場所に書き戻す。以上の４種類の書き戻し態様は、それぞれ単独または組み合わせて処理可能である。
【００２０】
フラッシュメモリ内に格納されているデータ検証を（ホストコンピュータの動作と係わりなく）行うことで、時間的経過によって発生するフラッシュメモリ内のデータ変化（リテンションエラーなど）を検出し、そのエラーを訂正してフラッシュメモリに書き戻すことで、データの信頼性を保持することができる。また、このデータ検証を定期的に行うことで、時間的経過により発生するデータ変化を常に正常なデータに保つことが可能なので、データ信頼性の確保が可能である。時間的経過によるデータ変化が著しいフラッシュメモリを用いた場合でも、定期的にフラッシュメモリのデータを検証することで、データの信頼性を確保することができる。
【００２１】
【発明の実施の形態】
図１には本発明に係るメモリカードの一例が示される。メモリカード１は不揮発性メモリ例えばフラッシュメモリ２と、ＤＲＡＭ（Dynamic Random Access memory）又はＳＲＡＭ（Static Random Access Memory）等から成るデータバッファ３と、前記フラッシュメモリ２及びデータバッファ３のメモリ動作を制御するメモリコントローラ（フラッシュメモリコントローラとも記す）４とを、実装基板に備えて成る。フラッシュメモリ２は例えばメモリカードに必要な記憶容量に従って複数個のフラッシュメモリチップとして用意される。
【００２２】
前記フラッシュメモリ２は、電気的に消去及び書き込み可能な不揮発性のメモリセルトランジスタを多数有する。メモリセルトランジスタ（フラッシュメモリセルとも記す）は、特に制限されないが、半導体基板若しくはウェル内に形成されたソース及びドレイン、前記ソースとドレインとの間のチャンネル領域にトンネル酸化膜を介して形成されたフローティングゲート、そしてフローティングゲートに層間絶縁膜を介して重ねられたコントロールゲートによって構成される。コントロールゲートはワード線に、ドレインはビット線に、ソースはソース線に接続される。前記メモリセルトランジスタは、前記フローティングゲートに電子が注入されると閾値電圧が上昇し、また、前記フローティングゲートから電子を引き抜くと閾値電圧が低下する。前記メモリセルトランジスタは、データ読み出しのためのワード線電圧（コントロールゲート印加電圧）に対する閾値電圧の高低に応じた情報を記憶することになる。特に制限されないが、本明細書においてメモリセルトランジスタの閾値電圧が低い状態を消去状態、高い状態を書き込み状態と称する。書き込みや消去を行なうときはベリファイ動作を行ない、閾値電圧が消去状態又は書き込み状態に到達したか否かの検証を行なう。上記消去状態、書き込み状態は、前記ワード線、ソース線、ビット線、基板への電圧印加状態によって制御される。その制御手法は公知であるから詳細な説明は省略する。
【００２３】
フラッシュメモリコントローラ４は、例えばＩＤＥディスクインタフェース仕様などに従ってフラッシュメモリ２をアクセスするアクセス制御機能を有する。このアクセス制御機能にしたがってフラッシュメモリ２をアクセスするときＥＣＣ機能によりライトデータに対してエラーコードの付加、リードデータに対してエラー検出・訂正を行なう。アクセス制御機能にしたがってフラッシュメモリ２へデータ書き込みを行なうとき、書き込みベリファイ動作で書き込み不良が発生した場合には、当該不良領域を代替領域に代替させる代替制御機能を備える。更に、フラッシュメモリコントローラ４は、アクセス制御機能によるリード時とは別にフラッシュメモリ２の記憶情報に対してエラー検出・訂正処理を行なって記憶情報の信頼性を向上させる記憶情報検証機能を備える。この記憶情報検証機能は、ディスク領域に対してコンピュータのＯＳ（Operating System）が行なうディスクスキャンによるエラー訂正機能をメモリカード１自体で実現可能にする機能として位置付けることができる。
【００２４】
前記フラッシュメモリコントローラ４は、ホストインタフェース回路１０、演算制御手段としてのマイクロプロセッサ（ＭＰＵ）１１、メモリインタフェース回路としてのフラッシュインタフェース回路１２、バッファコントローラ１３、及びＥＣＣ回路１４を備える。前記ＭＰＵ１１、バッファコントローラ１３、及びＥＣＣ回路１４はフラッシュメモリコントローラ４の制御回路を構成する。
【００２５】
ＭＰＵ１１は、ＣＰＵ（Central Processing Unit）２７、モードレジスタ２５、タイマ２６及び図示を省略するプログラムメモリなどを有し、フラッシュメモリコントローラ４を全体的に制御する。プログラムメモリはＣＰＵ２７の動作プログラムなどを保有する。
【００２６】
前記ホストインタフェース回路１０は、ＡＴＡ（ATAttachment）、ＩＤＥ（Integrated Device Electronics）、ＳＣＳＩ（Small Computer System Interface）等の所定のプロトコルに従って、パーソナルコンピュータ又はワークステーションなどのホストコンピュータ１６とインタフェースを行う回路である。ホストインタフェース動作の制御はアクセスバス２０を介してＭＰＵ１１が行う。上記プロトコルは公知であるから詳細な説明を省略する。
【００２７】
前記バッファコントローラ１３はアクセスバス２１を介してＭＰＵ１１から与えられるアクセス指示に従って、データバッファ３のメモリアクセス動作を制御する。データバッファ３にはホストコンピュータ１６からホストインタフェース回路１０に入力されたデータ、又はホストインタフェース回路１０からホストコンピュータ１６に出力するデータが一時的に保持される。また、データバッファ３には、フラッシュメモリ２から読み出されたデータ又はフラッシュメモリ２に書き込まれるデータが一時的に保持される。
【００２８】
フラッシュインタフェース回路１２はアクセスバス２２を介してＭＰＵ１１から与えられるアクセス指示に従って、フラッシュメモリ２に対する、読み出し動作、消去動作及び書き込み動作を制御する。フラッシュインタフェース回路１２は、読み出し動作において読み出しコマンドコードや読み出しアドレス情報等の読み出し制御情報をフラッシュメモリ２に出力し、書き込み動作において書き込みコマンドコード及び書き込みアドレス情報などの書き込み制御情報をフラッシュメモリ２に出力し、消去動作において消去コマンド等の消去制御情報をフラッシュメモリ２に出力する。
【００２９】
ＥＣＣ回路１４は、前記アクセス制御機能の一環として、アクセスバス２３を介してＭＰＵ１１から与えられる指示に従って、フラッシュメモリ２に書き込むデータに対してエラー訂正符号（エラー訂正コード）を生成して、書き込みデータに付加するために、フラッシュインタフェース回路１２に出力する。また、フラッシュメモリ２から読み出された読み出しデータを当該読み出しデータに付加されているエラー訂正符号を用いてエラー検出・訂正処理を行い、そのエラー訂正能力範囲のエラー発生に対してエラー訂正を行う。更にＥＣＣ回路１４は、記憶情報検証機能の一環として、ホストコンピュータ１６からのアクセス指示に応答する処理とは別に、フラッシュメモリから読み出したデータに対してエラー検出・訂正処理を行い、エラー訂正されたデータをフラッシュメモリ２に書き戻すときのエラー訂正コードを生成する。書き戻しに際しては、前記代替制御機能と同様に、代替領域を用いることも可能とされる。以下、前記記憶情報検証機能について詳細に説明する。
【００３０】
図２にはフラッシュメモリ２の記憶領域が例示される。フラッシュメモリ２の記憶領域は、データ領域３０、代替領域３１、パラメータ領域としてのパラメータセクタ３２、代替管理領域としての代替領域管理テーブル３３に大別される。各領域３０〜３３は、特に制限されないが、５１２バイトのセクタデータＳｎ、セクタデータＳｎに対する複数バイトのＥＣＣコード（エラー訂正符号）、当該セクタの管理情報Ｍｎ、及び管理情報Ｍｎに対するＥＣＣコードを有するフォーマットの領域を単位領域ＢＬＫとして有する。尚、各単位領域ＢＬＫに対してはフラッシュメモリ２のデバイスプロセス段階で発生する欠陥救済のための冗長の一部とされる冗長救済用の記憶領域が設けてあり、冗長救済が行なわれた場合には救済されるべきアドレスにマッピングされ、救済に用いなければアドレスマッピングは行なわれない。
【００３１】
前記データ領域３０は例えばユーザに開放されるデータ領域とされる。経時的にデータ領域３０等で書込みエラーを生じたとき、エラーを生じたデータ領域３０等の単位領域ＢＬＫを代替するのに前記代替領域３１が用いられる。代替の単位は単位領域ＢＬＫを最小単位とする。
【００３２】
前記管理情報Ｍｎは、当該セクタアドレスが不良であるかを示す不良フラグ、ＥＣＣによるエラー発生回数を示すデータ（エラー発生回数データ）、及びホストが指定する論理アドレスとの対応情報などが格納される。
【００３３】
代替領域管理テーブル３３は、特に制限されないが、データ領域の単位領域ＢＬＫに対応する不良登録データを有し、ここの不良登録データは代替先の単位領域のアドレスを特定する代替先アドレス情報とされ、代替領域先頭アドレスからのオフセットアドレスとして与えられている。不良登録データと単位領域ＢＬＫとの対応は一対一対応とされる。したがって、単位領域ＢＬＫの物理アドレスに基づいてアドレス演算を行うことにより、対応する不良登録データを得ることができる。例えばセクタアドレス“ｋ”が不良のとき、不良アドレス“ｋ”の代替先がセクタアドレス“ｘ”であるとすれば、当該セクタアドレス“ｋ”に対応される不良登録データとして、代替セクタ“ｘ”のオフセットアドレスが設定される。
【００３４】
パラメータセクタ３２には記憶情報検証機能で用いるパラメータデータを保持する。パラメータデータは、特に制限されないが、電源投入時に記憶情報検証処理を実行するか否かを指示する第１イネーブルビット、一定時間毎に記憶情報検証処理を実行するかか否かを指示する第２イネーブルビット、上記一定時間（記憶情報検証処理間隔）を規定する時間データ、記憶情報検証処理におけるエラー発生時の書き戻し処理で同一セクタアドレスへの書き戻しを許容する最大のエラー発生回数を規定するエラー回数データ、記憶情報検証処理におけるエラー発生時の書き戻し処理で同一セクタアドレスへの書き戻しを許容する最大エラービット数を示すビット数データとされる。パラメータセクタ３２に保持されたパラメータデータはフラッシュメモリコントローラ４のパワーオンリセット時などにおける初期化動作に呼応してＭＰＵ１１のモードレジスタ２５にイニシャルロードされる。
【００３５】
図１に基づいて前記記憶情報検証処理動作について全体的に説明する。記憶情報検証処理動作の開始が指示されると、ＭＰＵ１１は、フラッシュインタフェース回路１２を介してフラッシュメモリ２に読み出し制御情報を供給させ、フラッシュメモリ２から所定の単位領域ＢＬＫのセクタデータＳｎと管理情報Ｍｎをリードしてデータバッファ３へ格納する。これと共に、ＭＰＵ１１はＥＣＣ回路１４に、前記リードしたセクタデータＭｎに対して、対応するＥＣＣコードに基づくエラーチェックを実行させる（図１の経路（１）参照）。
【００３６】
次にＭＰＵ１１は、ＥＣＣ回路１４からエラーチェック結果を読み取る（図１の経路（２）参照）。ＥＣＣ回路１４でエラーが検出された場合には、ＭＰＵ１１はリードしたセクタデータに対応する管理情報Ｍｎに含まれるエラー発生回数を基に今回までに発生したエラー回数が、モードレジスタ２５が保有する所定回数を超えたか否かを判定する。所定回数とは、例えば前記パラメータ領域３２が保持する回数データが示す回数であって、その回数データはフラッシュメモリコントローラ４の初期化動作でモードレジスタ２５にイニシャルロードされる。或はＭＰＵ１１は、ＥＣＣ回路１４で検出したエラービット数がモードレジスタ２５が保有する所定ビット数を超えたか否かを判定する。所定ビット数とは、例えば前記パラメータ領域３２が保持するビット数データが示す数であって、そのビット数データはフラッシュメモリコントローラ４の初期化動作でモードレジスタ２５にイニシャルロードされる。当然、このビット数データが示すエラービット数はＥＣＣ回路１４で訂正可能なエラービット数の最大値以下である。ＭＰＵ１１が、データバッファ３に格納されているデータに対し、エラー訂正を行った後、エラー発生回数又はエラービット数がモードレジスタのイニシャルロード値以下の場合には同一場所に書き戻す（図１の経路（３））。エラー発生回数またはエラービット数がモードレジスタのイニシャルロード値を超えた場合には代替先へ書き戻す（図１の経路（４））。データの書き戻しに際してフラッシュインタフェース回路１２は書き込み制御情報をフラッシュメモリ２に与える。
【００３７】
図３には前記記憶情報検証処理の起動手順を例示する。電源投入時、フラッシュメモリコントローラ４が初期化される（Ｓ１）。初期化動作では、例えば、フラッシュメモリ２のパラメータセクタ３２に保持されているパラメータが前記モードレジスタ２５にイニシャルロードされる。次に電源投入時に記憶情報検証処理を行なう否かを前記モードレジスタ２５の第１イネーブルビットの値に基づいて判定する（Ｓ２）。
【００３８】
電源投入時に記憶情報検証処理を行なわない場合には、ホストコンピュータからメモリカードアクセスの為のホストコマンドが発行されているか否かを判定し（Ｓ３）、発行されていればそのコマンドを処理して（Ｓ４）、再びステップＳ３に戻る。
【００３９】
ステップＳ３においてホストコマンド発行されていなければ、一定時間毎に記憶情報検証処理を行なうか否かを第２イネーブルビットの値に基づいて判定する（Ｓ５）。一定時間毎に記憶情報検証処理を行なう場合には、アイドル時間に累計を計測する（Ｓ６）。即ち、ＭＰＵ１１のタイマ２６を用いて、ＭＰＵ１１がホストコマンドを実行していない時間を計測する。累積したアイドル時間が設定時間、即ちモードレジスタ２５にイニシャルロードされた時間情報が示す時間を超えたか否かを判定し（Ｓ７）、超えたとき、タイマで累積されたアイドル時間をクリアした後（Ｓ８）、記憶情報検証処理を行なう（Ｓ９）。前記ステップＳ２で第１イネーブルビットがイネーブルのときは、先ず最初に記憶情報検証処理が行われる（Ｓ９）。
【００４０】
図４には前記記憶情報検証処理の別の起動手順が例示される。図３との相違点は、記憶情報検証処理の指示をホストコンピュータからのコマンドによっても開始可能になっていることである。即ち、ステップＳ３の次に、ステップＳ１０で記憶情報開始コマンドの発行を検出する。これを検出すると、記憶情報検証処理（Ｓ９）を行なう。
【００４１】
図５には前記記憶情報検証処理Ｓ９のフローチャートが例示される。先ず、例えばＣＰＵ２７の一つの汎用レジスタをフラッシュメモリのセクタアドレスカウンタＳＡとし、これを初期化する（Ｓ１１）。フラッシュメモリのセクタアドレスは、フラッシュメモリに格納されているデータを示すアドレス（物理アドレス）である。このセクタアドレスはホストコンピュータが指定する論理アドレスと対応している。次に、セクタアドレスカウンタＳＡの値に基づいて対応するセクタデータをデータバッファ３にリードする。同時にそのセクタデータに応ずるＥＣＣコードを用いてＥＣＣ回路１４にセクタデータに対するエラー検出を実行させる（１２）。ＣＰＵ２７はその結果に対してエラーの有無を判定し、エラーが発生していれば、ＥＣＣ回路１４にエラー訂正を実行させ（Ｓ１４）、訂正されたデータをフラッシュメモリに書き戻す処理を実行させる（Ｓ１５）。エラー訂正処理はＢＣＨ（Bose-Chaudhuri-Hocqenghen）符号、リードソロモン符号などの符号に対する公知の訂正方法を利用すればよい。セクタアドレスカウンタＳＡの値が最大値になっていなければ（Ｓ１６）、セクタアドレスカウンタＳＡの値を＋１とし（Ｓ１７）、ホストコマンド発行の有無を調べ（Ｓ１８）、なければステップＳ１２に戻って同様の処理を繰返す。ホストコマンドの発行があれば、それが記憶情報検証コマンドならステップＳ１２に戻って同様の処理を繰返し、その他のコマンドなら当該その他のコマンド処理を許容して（Ｓ２０）、記憶情報検証処理中にホストコンピュータがコマンドを発行したとき、そのコマンドの処理を優先するようになっている。前記ステップＳ１６でセクタアドレスカウンタＳＡの値が最後まで(最大値)に到達したときは、フラッシュメモリ２に対して記憶情報検証処理を一巡できたことになるから、記憶情報検証処理Ｓ９を終了する。
【００４２】
図６には前記書き戻し処理Ｓ１５のフローチャートが例示される。同図に例示される処理はエラー発生回数によって書き戻し場所を切換える例である。先ずデータバッファ３に格納されているセクタデータのエラー個所を訂正する（Ｓ２１）。このとき、今回のエラー発生により当該セクタのエラー発生回数がモードレジスタの最大値（例えば４回）以上になっているかを判定する（Ｓ２２）。３回以下であれば、エラー発生回数を＋１して（Ｓ２３）、エラー訂正を行なったセクタデータをセクタアドレスカウンタＳＡのセクタに書き戻す（Ｓ２４）。当該セクタ対応の管理情報のエラー発生回数も更新される。エラー発生回数が４回以上であれば、代替セクタアドレスを算出し（Ｓ２５）、エラー訂正を行なったセクタデータを代替セクタアドレスに書き戻す（Ｓ２６）。このとき、当該代替セクタの管理情報のエラー発生回数はゼロにされる。代替セクタアドレスの算出は、代替領域の空きセクタを検出し、最初に見つかった空きセクタを代替先とする。
【００４３】
図７には前記書き戻し処理Ｓ１５の別のフローチャートが例示される。同図に例示される処理はエラービット数に応じて書き戻し場所を切換える例である。先ずデータバッファ３に格納されているセクタデータのエラー個所を訂正する（Ｓ３１）。このとき、今回のエラー発生により当該セクタのエラー発生ビット数がモードレジスタの最大値（例えば２ビット）以上になっているかを判定する（Ｓ３２）。１ビット以下であれば、エラー訂正を行なったセクタデータをセクタアドレスカウンタＳＡのセクタに書き戻す（Ｓ３３）。エラー発生ビット数が２ビット以上であれば、代替セクタアドレスを算出し（Ｓ３４）、エラー訂正を行なったセクタデータを代替セクタアドレスに書き戻す（Ｓ３５）。代替セクタアドレスの算出は、代替領域の空きセクタを検出し、最初に見つかった空きセクタを代替先とする。
【００４４】
図８には前記書き戻し処理Ｓ１５の更に別のフローチャートが例示される。同図に例示される処理は常に読み出しセクタと同じセクタに書き戻す例である。データバッファ３に格納されているセクタデータのエラー個所を訂正する（Ｓ４１）。その後エラー訂正を行なったセクタデータをセクタアドレスカウンタＳＡのセクタに書き戻す（Ｓ４２）。
【００４５】
図９には前記書き戻し処理Ｓ１５の更に別のフローチャートが例示される。同図に例示される処理は常に読み出しセクタとは異なる代替セクタに書き戻す例である。データバッファ３に格納されているセクタデータのエラー個所を訂正する（Ｓ４３）。次に代替セクタアドレスを算出し（Ｓ４４）、エラー訂正を行なったセクタデータを代替セクタアドレスに書き戻す（Ｓ４５）。
【００４６】
図１０には前記書き戻し処理Ｓ１５の更に別のフローチャートが例示される。同図に例示される処理はエラー発生回数及びエラー発生ビット数の双方に基づいて書き戻し場所を切換える例である。先ずデータバッファ３に格納されているセクタデータのエラー個所を訂正する（Ｓ５１）。このとき、今回のエラー発生により当該セクタのエラー発生回数がモードレジスタの最大値（例えば４回）以上になっているかを判定する（Ｓ５２）。３回以下であれば、今度は、今回のエラー発生により当該セクタのエラー発生ビット数がモードレジスタの最大値（例えば２ビット）以上になっているかを判定する（Ｓ５３）。１ビット以下であれば、エラー発生回数を＋１して（Ｓ５４）、エラー訂正を行なったセクタデータをセクタアドレスカウンタＳＡのセクタに書き戻す（Ｓ５５）。当該セクタ対応の管理情報のエラー発生回数も更新される。エラー発生ビット数が２ビット以上であれば、代替セクタアドレスを算出し（Ｓ５６）、エラー訂正を行なったセクタデータを代替セクタアドレスに書き戻す（Ｓ５７）。このとき、当該代替セクタの管理情報のエラー発生回数はゼロにされる。
【００４７】
以上より、フラッシュメモリコントローラ４は、外部からのアクセス要求に従って記憶情報を外部に読み出すのとは別に、記憶情報のエラー検出・訂正を行う。したがって、ホストコンピュータ１６がメモリカード１のフラッシュメモリ２から記憶情報を読み出さなくてもフラッシュメモリ２のデータ保持に対する信頼性を向上させることができる。このデータ検証を定期的に行うことで、時間的経過により発生するデータ変化を常に正常なデータに保つことが可能なので、データ信頼性の確保が可能である。時間的経過によるデータ変化が著しいフラッシュメモリ２を用いた場合でも、定期的にフラッシュメモリ２のデータを検証することで、データの信頼性を確保することができる。
【００４８】
上記エラー検出・訂正処理において訂正回数すなわちエラー発生回数が多ければ何れ訂正不能なエラー発生の虞が強くなる。エラー発生回数やエラービット数がある程度進んだところで、エラー訂正されたセクタデータを書き戻すセクタを代替領域のセクタに変更するから、訂正不能になる前に対処することができる。
【００４９】
エラー検出・訂正処理に利用する前記所定回数の情報等のパラメータをパラメータセクタに不揮発的に保持するころにより、電源遮断によってもその情報が失われないようになる。
【００５０】
また、前記ＭＰＵ１１は、エラー検出・訂正処理で発生したエラー発生回数を前記フラッシュメモリ２の対応するデータ領域に記録していおけば、セクタ単位のような所定記憶領域毎のエラー発生回数の情報管理を容易化できる。
【００５１】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００５２】
例えば、フラッシュメモリの単位領域ＢＬＫ中のセクタデータは１セクタ分に限定されず、４セクタ分等のように適宜のサイズとすることが可能である。不揮発性メモリはフラッシュメモリに限定されず強誘電体メモリなどであってもよい。また、フラッシュメモリコントローラは１チップであってもマルチチップであってもよい。エラー検出・訂正処理はＭＰＵとは別のＥＣＣ回路で行なう場合に限定されない。ＣＰＵとそのソフトウェア（動作プログラム）で実行させてもよい。また、記憶情報検証処理の開始は、電源投入時、一定期間毎、及びホストコマンドの指示毎の組み合わせに限定されず、その他の適宜の組み合わせとし、或は何れか一つとし、また別の事象を開始のトリガとすることも可能である。
【００５３】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００５４】
不揮発性メモリ内に格納されているデータ検証を（ホストコンピュータの動作と係わりなく）行うことで、時間的経過によって発生する不揮発性メモリ内のデータ変化を検出し、そのエラーを訂正して不揮発性メモリに書き戻すことで、データの信頼性を保持することができる。また、このデータ検証を定期的に行うことで、時間的経過により発生するデータ変化を常に正常なデータに保つことが可能なので、データ信頼性の確保が可能である。時間的経過によるデータ変化が著しい不揮発性メモリを用いた場合でも、定期的に不揮発性メモリのデータを検証することで、データの信頼性を確保することができる。
【００５５】
ホスト装置がメモリカードの不揮発性メモリから記憶情報を読み出さなくても不揮発性メモリのデータ保持に対する信頼性を向上させることができる。
【００５６】
メモリカードにおける不揮発性メモリのデータ保持に対する信頼性向上をホスト装置に負担をかけずに実現することができる。
【図面の簡単な説明】
【図１】本発明に係るメモリカードの一例を示すブロック図である。
【図２】フラッシュメモリの記憶領域を例示する説明図である。
【図３】記憶情報検証処理の起動手順を例示するフローチャートである。
【図４】記憶情報検証処理の別の起動手順を例示するフローチャートである。
【図５】記憶情報検証処理を例示するフローチャートである。
【図６】書き戻し処理の一例としてエラー発生回数によって書き戻し場所を切換える場合のフローチャートである。
【図７】書き戻し処理の別の例としてエラービット数に応じて書き戻し場所を切換える場合のフローチャートである。
【図８】書き戻し処理の更に別の例として常に読み出しセクタと同じセクタに書き戻す場合のフローチャートである。
【図９】書き戻し処理の更に別の例として常に読み出しセクタとは異なる代替セクタに書き戻す場合のフローチャートである。
【図１０】書き戻し処理の更に別の例としてエラー発生回数及びエラー発生ビット数の双方に基づいて書き戻し場所を切換える場合のフローチャートである。
【符号の説明】
１ メモリカード
２ フラッシュメモリ（不揮発性メモリ）
３ データバッファ
４ フラッシュメモリコントローラ（メモリコントローラ）
１０ ホストインタフェース回路
１１ マイクロプロセッサ
１２ フラッシュインタフェース回路（メモリインタフェース回路）
１３ バッファコントローラ
１４ ＥＣＣ回路
１６ ホストコンピュータ
２５ モードレジスタ
２６ タイマ
２７ ＣＰＵ
３０ データ領域
Ｓｎ セクタデータ
Ｍｎ 管理情報
３１ 代替領域
３２ パラメータセクタ
３３ 代替領域管理テーブル
Claims (3)
- 不揮発性メモリと、前記不揮発性メモリの動作を制御するメモリコントローラとを有するメモリカードであって、
前記メモリコントローラは、所定のプロトコルに従って前記メモリカードの外部とインタフェース可能であり、前記メモリカードの外部からのアクセス指示に応答するメモリ制御に際して前記メモリカードの外部から前記不揮発性メモリへ書込むデータにエラー訂正コードを付加する処理又は前記不揮発性メモリから前記メモリカードの外部へ読み出すデータに対し前記エラー訂正コードを用いてエラー検出・訂正を行う処理を制御し、また、前記メモリカードの外部からのアクセス指示に応答する処理とは別に前記不揮発性メモリの記憶情報に対し前記エラー訂正コードを用いてエラー検出・訂正を行う処理を制御し、
さらに前記メモリコントローラは、前記メモリカードの外部からのアクセス指示に応答する処理とは別のエラー検出・訂正の処理において、エラー発生回数が所定回数を超えたとき、エラー訂正された記憶情報を書き戻す前記不揮発性メモリ内の記憶領域を変更する演算制御手段を有し、
前記不揮発性メモリは、情報記憶領域として、前記所定回数の情報が記憶されたパラメータ領域を有し、
前記メモリコントローラは、前記パラメータ領域から前記所定回数の情報を取得し、前記所定回数の情報を前記メモリコントローラ内のレジスターに保持させ、この保持情報と前記エラー発生回数とを比較して前記エラー発生回数が前記所定回数を超えたか否かを判定することを特徴とするメモリカード。 - 更に前記メモリコントローラは、前記メモリカードの外部からのアクセス指示に応答する処理とは別のエラー検出・訂正の処理において、前記エラー発生回数が前記所定回数を超えない場合であって、エラー発生ビット数がエラー検出・訂正処理が可能な最大ビット数以下の予め定めたビット数に達したとき、エラー訂正された記憶情報を書き戻す前記不揮発性メモリ内の記憶領域を変更する、請求項１に記載のメモリカード。
- 不揮発性メモリと、前記不揮発性メモリの動作を制御するメモリコントローラとを有するメモリカードであって、
前記メモリコントローラは、所定のプロトコルに従って前記メモリカードの外部とインタフェース可能であり、前記メモリカードの外部からのアクセス指示に応答するメモリ制御に際して前記メモリカードの外部から前記不揮発性メモリへ書込むデータにエラー訂正コードを付加する処理又は前記不揮発性メモリから前記メモリカードの外部へ読み出すデータに対し前記エラー訂正コードを用いてエラー検出・訂正を行う処理を制御し、また、前記メモリカードの外部からのアクセス指示に応答する処理とは別に前記不揮発性メモリの記憶情報に対し前記エラー訂正コードを用いてエラー検出・訂正を行う処理を制御し、
更に前記メモリコントローラは、前記メモリカードの外部からのアクセス指示に応答する処理とは別のエラー検出・訂正の処理において、エラー発生ビット数がエラー検出・訂正処理が可能な最大ビット数以下の所定ビット数に達したとき、エラー訂正された記憶情報を書き戻す前記不揮発性メモリ内の記憶領域を変更する演算制御手段を有し、
前記不揮発性メモリは、情報記憶領域として、前記所定ビット数の情報が記憶されたパラメータ領域を有し、
前記メモリコントローラは、前記パラメータ領域から前記所定ビット数の情報を取得し、前記所定ビット数の情報を前記メモリコントローラ内のレジスターに保持させ、この保持情報と前記エラー発生ビット数とを比較して、前記エラー発生ビット数が前記所定ビット数に達したか否かを判定すること特徴とするメモリカード。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001241929A JP4059472B2 (ja) | 2001-08-09 | 2001-08-09 | メモリカード及びメモリコントローラ |
| US10/082,291 US6931582B2 (en) | 2001-08-09 | 2002-02-26 | Memory card and memory controller |
| US11/180,538 US7392457B2 (en) | 2001-08-09 | 2005-07-14 | Memory storage device having a nonvolatile memory and memory controller with error check operation mode |
| US12/125,042 US8219882B2 (en) | 2001-08-09 | 2008-05-21 | Memory card and memory controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001241929A JP4059472B2 (ja) | 2001-08-09 | 2001-08-09 | メモリカード及びメモリコントローラ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007227388A Division JP4775969B2 (ja) | 2007-09-03 | 2007-09-03 | 不揮発性記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003058432A JP2003058432A (ja) | 2003-02-28 |
| JP4059472B2 true JP4059472B2 (ja) | 2008-03-12 |
Family
ID=19072285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001241929A Expired - Fee Related JP4059472B2 (ja) | 2001-08-09 | 2001-08-09 | メモリカード及びメモリコントローラ |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6931582B2 (ja) |
| JP (1) | JP4059472B2 (ja) |
Families Citing this family (103)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005056394A (ja) * | 2003-07-18 | 2005-03-03 | Toshiba Corp | 記憶装置及びメモリカード |
| US20050037114A1 (en) * | 2003-07-25 | 2005-02-17 | Marshall Weems | Case-ready food packaging system |
| US8176250B2 (en) * | 2003-08-29 | 2012-05-08 | Hewlett-Packard Development Company, L.P. | System and method for testing a memory |
| US7346755B2 (en) * | 2003-09-16 | 2008-03-18 | Hewlett-Packard Development, L.P. | Memory quality assurance |
| US7012835B2 (en) * | 2003-10-03 | 2006-03-14 | Sandisk Corporation | Flash memory data correction and scrub techniques |
| WO2005033949A1 (ja) * | 2003-10-03 | 2005-04-14 | Matsushita Electric Industrial Co., Ltd. | 半導体メモリ装置 |
| US7155548B2 (en) * | 2003-11-04 | 2006-12-26 | Texas Instruments Incorporated | Sequential device control with time-out function |
| JP4570891B2 (ja) | 2004-03-30 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 記憶装置 |
| US7506236B2 (en) * | 2004-05-28 | 2009-03-17 | International Business Machines Corporation | Techniques for operating semiconductor devices |
| US7325155B2 (en) * | 2004-09-14 | 2008-01-29 | Seagate Technology Llc | Embedded system with reduced susceptibility to single event upset effects |
| JP4406339B2 (ja) * | 2004-09-21 | 2010-01-27 | 株式会社東芝 | コントローラ、メモリカード及びその制御方法 |
| US7412560B2 (en) | 2004-12-16 | 2008-08-12 | Sandisk Corporation | Non-volatile memory and method with multi-stream updating |
| JP4734033B2 (ja) * | 2005-05-30 | 2011-07-27 | 株式会社東芝 | 記憶装置 |
| US7831882B2 (en) | 2005-06-03 | 2010-11-09 | Rambus Inc. | Memory system with error detection and retry modes of operation |
| US9459960B2 (en) | 2005-06-03 | 2016-10-04 | Rambus Inc. | Controller device for use with electrically erasable programmable memory chip with error detection and retry modes of operation |
| US9092361B2 (en) | 2005-07-15 | 2015-07-28 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile storage device, memory controller, and defective region detection method |
| US20070034922A1 (en) * | 2005-08-11 | 2007-02-15 | Micron Technology, Inc. | Integrated surround gate multifunctional memory device |
| DE102005040916A1 (de) * | 2005-08-30 | 2007-03-08 | Robert Bosch Gmbh | Speicheranordnung und Betriebsverfahren dafür |
| DE602005018067D1 (de) * | 2005-10-13 | 2010-01-14 | St Microelectronics Srl | Nichtflüchtige Speicheranordnung |
| US7562285B2 (en) | 2006-01-11 | 2009-07-14 | Rambus Inc. | Unidirectional error code transfer for a bidirectional data link |
| JP2007193887A (ja) * | 2006-01-18 | 2007-08-02 | Fujitsu Ltd | ディスク装置およびディスク制御方法 |
| US7773421B2 (en) * | 2006-05-08 | 2010-08-10 | Macronix International Co., Ltd. | Method and apparatus for accessing memory with read error by changing comparison |
| US8077516B2 (en) * | 2006-05-08 | 2011-12-13 | Macronix International Co., Ltd. | Method and apparatus for accessing memory with read error by changing comparison |
| US7471562B2 (en) * | 2006-05-08 | 2008-12-30 | Macronix International Co., Ltd. | Method and apparatus for accessing nonvolatile memory with read error by changing read reference |
| US8458364B2 (en) * | 2006-08-02 | 2013-06-04 | Freescale Semiconductor, Inc. | Method for receiving and processing frames and a device having frame receiving and processing capabilities |
| JP2008198310A (ja) | 2007-02-15 | 2008-08-28 | Megachips Lsi Solutions Inc | ビットエラーの修復方法および情報処理装置 |
| JP5051514B2 (ja) * | 2007-02-23 | 2012-10-17 | 日本電気株式会社 | メモリエラーパターン記録システム、メモリエラーパターン記録方法 |
| JP4285561B2 (ja) * | 2007-05-17 | 2009-06-24 | 株式会社デンソー | 外燃機関 |
| JP4994112B2 (ja) * | 2007-05-22 | 2012-08-08 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置およびメモリ制御方法 |
| JP5216244B2 (ja) * | 2007-05-31 | 2013-06-19 | 株式会社東芝 | データリフレッシュ装置、及びデータリフレッシュ方法 |
| US8060798B2 (en) * | 2007-07-19 | 2011-11-15 | Micron Technology, Inc. | Refresh of non-volatile memory cells based on fatigue conditions |
| US8001444B2 (en) * | 2007-08-08 | 2011-08-16 | Intel Corporation | ECC functional block placement in a multi-channel mass storage device |
| JP5059524B2 (ja) * | 2007-09-05 | 2012-10-24 | ルネサスエレクトロニクス株式会社 | メモリ制御回路、半導体集積回路、不揮発性メモリのベリファイ方法 |
| JP2009087509A (ja) * | 2007-10-03 | 2009-04-23 | Toshiba Corp | 半導体記憶装置 |
| TWI362044B (en) * | 2007-11-09 | 2012-04-11 | Transcend Information Inc | Storage apparatus and method for accessing data and for managing memory block |
| JP2009140564A (ja) * | 2007-12-06 | 2009-06-25 | Toshiba Corp | Ｎａｎｄ型フラッシュメモリおよびメモリシステム |
| US8190973B2 (en) * | 2007-12-21 | 2012-05-29 | Arm Limited | Apparatus and method for error correction of data values in a storage device |
| JP4489127B2 (ja) | 2008-02-29 | 2010-06-23 | 株式会社東芝 | 半導体記憶装置 |
| TWI409823B (zh) * | 2008-08-08 | 2013-09-21 | Genesys Logic Inc | 記憶體模組及記憶體模組的執行方法 |
| JP4905510B2 (ja) * | 2009-06-29 | 2012-03-28 | 富士通株式会社 | ストレージ制御装置及びストレージ装置のデータ回復方法 |
| US8412987B2 (en) * | 2009-06-30 | 2013-04-02 | Micron Technology, Inc. | Non-volatile memory to store memory remap information |
| US8413015B2 (en) * | 2009-09-21 | 2013-04-02 | Sandisk Technologies Inc. | Nonvolatile memory controller with scalable pipelined error correction |
| KR101090394B1 (ko) * | 2009-12-24 | 2011-12-07 | 주식회사 하이닉스반도체 | 예비 영역을 유동적으로 관리하는 반도체 스토리지 시스템 및 그 제어 방법 |
| JP2010160816A (ja) * | 2010-03-29 | 2010-07-22 | Toshiba Corp | 半導体記憶装置の制御方法 |
| US8819503B2 (en) * | 2010-07-02 | 2014-08-26 | Stec, Inc. | Apparatus and method for determining an operating condition of a memory cell based on cycle information |
| US8737141B2 (en) | 2010-07-07 | 2014-05-27 | Stec, Inc. | Apparatus and method for determining an operating condition of a memory cell based on cycle information |
| US8737136B2 (en) | 2010-07-09 | 2014-05-27 | Stec, Inc. | Apparatus and method for determining a read level of a memory cell based on cycle information |
| US9183045B2 (en) | 2010-12-21 | 2015-11-10 | Mo-Dv, Inc. | System and method for data collection and exchange with protected memory devices |
| US9047955B2 (en) | 2011-03-30 | 2015-06-02 | Stec, Inc. | Adjusting operating parameters for memory cells based on wordline address and cycle information |
| US8799745B2 (en) * | 2011-04-12 | 2014-08-05 | Hitachi, Ltd. | Storage control apparatus and error correction method |
| US8839083B2 (en) * | 2011-10-25 | 2014-09-16 | Taejin Info Tech Co., Ltd. | Secure error detection and synchronous data tagging for high-speed data transfer |
| US8694855B1 (en) * | 2011-11-02 | 2014-04-08 | Pmc-Sierra Us, Inc. | Error correction code technique for improving read stress endurance |
| US8687421B2 (en) | 2011-11-21 | 2014-04-01 | Sandisk Technologies Inc. | Scrub techniques for use with dynamic read |
| US8694849B1 (en) | 2011-12-19 | 2014-04-08 | Pmc-Sierra Us, Inc. | Shuffler error correction code system and method |
| KR20130076430A (ko) * | 2011-12-28 | 2013-07-08 | 삼성전자주식회사 | 적응적 카피백 방법 및 이를 이용한 저장 장치 |
| US9195586B2 (en) | 2012-02-23 | 2015-11-24 | Hgst Technologies Santa Ana, Inc. | Determining bias information for offsetting operating variations in memory cells based on wordline address |
| US9032271B2 (en) * | 2012-12-07 | 2015-05-12 | Western Digital Technologies, Inc. | System and method for lower page data recovery in a solid state drive |
| US8995302B1 (en) | 2013-01-16 | 2015-03-31 | Pmc-Sierra Us, Inc. | Method and apparatus for translated routing in an interconnect switch |
| US9348774B2 (en) | 2013-01-25 | 2016-05-24 | Seagate Technology Llc | Controller-opaque communication with non-volatile memory devices |
| US9092353B1 (en) | 2013-01-29 | 2015-07-28 | Pmc-Sierra Us, Inc. | Apparatus and method based on LDPC codes for adjusting a correctable raw bit error rate limit in a memory system |
| US9128858B1 (en) | 2013-01-29 | 2015-09-08 | Pmc-Sierra Us, Inc. | Apparatus and method for adjusting a correctable raw bit error rate limit in a memory system using strong log-likelihood (LLR) values |
| KR102025193B1 (ko) * | 2013-02-19 | 2019-09-25 | 삼성전자주식회사 | 메모리 컨트롤러 및 그것의 동작 방법, 메모리 컨트롤러를 포함하는 메모리 시스템 |
| JP2013137792A (ja) * | 2013-02-28 | 2013-07-11 | Toshiba Corp | 電子機器及びその制御方法 |
| US9813080B1 (en) | 2013-03-05 | 2017-11-07 | Microsemi Solutions (U.S.), Inc. | Layer specific LDPC decoder |
| US10230396B1 (en) | 2013-03-05 | 2019-03-12 | Microsemi Solutions (Us), Inc. | Method and apparatus for layer-specific LDPC decoding |
| US8990661B1 (en) | 2013-03-05 | 2015-03-24 | Pmc-Sierra Us, Inc. | Layer specific attenuation factor LDPC decoder |
| US9397701B1 (en) | 2013-03-11 | 2016-07-19 | Microsemi Storage Solutions (Us), Inc. | System and method for lifetime specific LDPC decoding |
| US8935598B1 (en) | 2013-03-12 | 2015-01-13 | Pmc-Sierra Us, Inc. | System and method for adaptive check node approximation in LDPC decoding |
| US8984376B1 (en) | 2013-03-14 | 2015-03-17 | Pmc-Sierra Us, Inc. | System and method for avoiding error mechanisms in layered iterative decoding |
| US8984365B1 (en) | 2013-03-14 | 2015-03-17 | Pmc-Sierra Us, Inc. | System and method for reduced memory storage in LDPC decoding |
| US9454414B2 (en) | 2013-03-15 | 2016-09-27 | Microsemi Storage Solutions (Us), Inc. | System and method for accumulating soft information in LDPC decoding |
| US9235467B2 (en) | 2013-03-15 | 2016-01-12 | Pmc-Sierra Us, Inc. | System and method with reference voltage partitioning for low density parity check decoding |
| US9450610B1 (en) | 2013-03-15 | 2016-09-20 | Microsemi Storage Solutions (Us), Inc. | High quality log likelihood ratios determined using two-index look-up table |
| US9590656B2 (en) | 2013-03-15 | 2017-03-07 | Microsemi Storage Solutions (Us), Inc. | System and method for higher quality log likelihood ratios in LDPC decoding |
| JP6102515B2 (ja) * | 2013-05-24 | 2017-03-29 | 富士通株式会社 | 情報処理装置、制御回路、制御プログラム、および制御方法 |
| US9230689B2 (en) | 2014-03-17 | 2016-01-05 | Sandisk Technologies Inc. | Finding read disturbs on non-volatile memories |
| DE102014104717B4 (de) * | 2014-04-03 | 2019-08-01 | Hyperstone Gmbh | Verfahren und Vorrichtung zur Datenerneuerung für eine Erhöhung der Zuverlässigkeit von Flashspeichern |
| US9417804B2 (en) | 2014-07-07 | 2016-08-16 | Microsemi Storage Solutions (Us), Inc. | System and method for memory block pool wear leveling |
| US9690655B2 (en) * | 2014-09-30 | 2017-06-27 | EMC IP Holding Company LLC | Method and system for improving flash storage utilization by predicting bad m-pages |
| US9552171B2 (en) | 2014-10-29 | 2017-01-24 | Sandisk Technologies Llc | Read scrub with adaptive counter management |
| US9978456B2 (en) | 2014-11-17 | 2018-05-22 | Sandisk Technologies Llc | Techniques for reducing read disturb in partially written blocks of non-volatile memory |
| US9349479B1 (en) | 2014-11-18 | 2016-05-24 | Sandisk Technologies Inc. | Boundary word line operation in nonvolatile memory |
| US9449700B2 (en) | 2015-02-13 | 2016-09-20 | Sandisk Technologies Llc | Boundary word line search and open block read methods with reduced read disturb |
| WO2016143170A1 (en) * | 2015-03-09 | 2016-09-15 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
| KR102336033B1 (ko) | 2015-04-22 | 2021-12-08 | 에스케이하이닉스 주식회사 | 매립금속게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치 |
| US10332613B1 (en) | 2015-05-18 | 2019-06-25 | Microsemi Solutions (Us), Inc. | Nonvolatile memory system with retention monitor |
| US9799405B1 (en) | 2015-07-29 | 2017-10-24 | Ip Gem Group, Llc | Nonvolatile memory system with read circuit for performing reads using threshold voltage shift read instruction |
| JP2015187896A (ja) * | 2015-07-30 | 2015-10-29 | 大日本印刷株式会社 | セキュリティトークン、セキュリティトークンにおける命令の実行方法、及びコンピュータプログラム |
| JP6577302B2 (ja) | 2015-08-28 | 2019-09-18 | 東芝メモリ株式会社 | メモリシステム |
| JP6391172B2 (ja) * | 2015-09-10 | 2018-09-19 | 東芝メモリ株式会社 | メモリシステム |
| US9653154B2 (en) | 2015-09-21 | 2017-05-16 | Sandisk Technologies Llc | Write abort detection for multi-state memories |
| US9886214B2 (en) | 2015-12-11 | 2018-02-06 | Ip Gem Group, Llc | Nonvolatile memory system with erase suspend circuit and method for erase suspend management |
| US9892794B2 (en) | 2016-01-04 | 2018-02-13 | Ip Gem Group, Llc | Method and apparatus with program suspend using test mode |
| US9899092B2 (en) | 2016-01-27 | 2018-02-20 | Ip Gem Group, Llc | Nonvolatile memory system with program step manager and method for program step management |
| US10283215B2 (en) | 2016-07-28 | 2019-05-07 | Ip Gem Group, Llc | Nonvolatile memory system with background reference positioning and local reference positioning |
| US10291263B2 (en) | 2016-07-28 | 2019-05-14 | Ip Gem Group, Llc | Auto-learning log likelihood ratio |
| US10236915B2 (en) | 2016-07-29 | 2019-03-19 | Microsemi Solutions (U.S.), Inc. | Variable T BCH encoding |
| JP6524126B2 (ja) * | 2017-02-22 | 2019-06-05 | 三菱電機株式会社 | メモリ制御装置及びメモリ制御方法 |
| JP6941971B2 (ja) * | 2017-05-15 | 2021-09-29 | ラピスセミコンダクタ株式会社 | 半導体記憶装置、メモリコントローラ及びメモリの監視方法 |
| CN111863059A (zh) * | 2019-04-29 | 2020-10-30 | 上海磁宇信息科技有限公司 | 具有动态冗余功能的mram芯片 |
| US11537464B2 (en) * | 2019-06-14 | 2022-12-27 | Micron Technology, Inc. | Host-based error correction |
| JP2023079292A (ja) * | 2021-11-29 | 2023-06-08 | ラピステクノロジー株式会社 | 半導体記憶装置、データ書込方法及び半導体記憶装置の製造方法 |
| US11816361B2 (en) * | 2022-04-02 | 2023-11-14 | Changxin Memory Technologies, Inc. | Circuit and method for transmitting data to memory array, and storage apparatus |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4493081A (en) * | 1981-06-26 | 1985-01-08 | Computer Automation, Inc. | Dynamic memory with error correction on refresh |
| JPH0283645A (ja) | 1988-09-20 | 1990-03-23 | Hitachi Ltd | 情報カード制御装置 |
| JPH0498342A (ja) * | 1990-08-09 | 1992-03-31 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5657332A (en) * | 1992-05-20 | 1997-08-12 | Sandisk Corporation | Soft errors handling in EEPROM devices |
| US5532962A (en) * | 1992-05-20 | 1996-07-02 | Sandisk Corporation | Soft errors handling in EEPROM devices |
| JP3215237B2 (ja) * | 1993-10-01 | 2001-10-02 | 富士通株式会社 | 記憶装置および記憶装置の書き込み／消去方法 |
| GB2289779B (en) * | 1994-05-24 | 1999-04-28 | Intel Corp | Method and apparatus for automatically scrubbing ECC errors in memory via hardware |
| JPH09204367A (ja) * | 1996-01-25 | 1997-08-05 | Mitsubishi Electric Corp | フラッシュディスクカードにおけるフラッシュメモリデータのリフレッシュ方法 |
| JPH09244961A (ja) * | 1996-03-08 | 1997-09-19 | Mitsubishi Electric Corp | フラッシュａｔａ−ｐｃカード |
| JPH09330273A (ja) * | 1996-06-10 | 1997-12-22 | Mitsubishi Electric Corp | メモリカードおよびメモリカードにおける誤り訂正方法 |
| JPH10207726A (ja) * | 1997-01-23 | 1998-08-07 | Oki Electric Ind Co Ltd | 半導体ディスク装置 |
| US5909449A (en) * | 1997-09-08 | 1999-06-01 | Invox Technology | Multibit-per-cell non-volatile memory with error detection and correction |
| JP3233079B2 (ja) * | 1997-09-30 | 2001-11-26 | ソニー株式会社 | データ処理システム及びデータ処理方法 |
| US6040997A (en) * | 1998-03-25 | 2000-03-21 | Lexar Media, Inc. | Flash memory leveling architecture having no external latch |
| JP2000173289A (ja) * | 1998-12-10 | 2000-06-23 | Toshiba Corp | エラー訂正可能なフラッシュメモリシステム |
| WO2001022232A1 (fr) | 1999-09-17 | 2001-03-29 | Hitachi, Ltd. | Memoire dans laquelle le nombre de corrections d'erreurs est enregistre |
-
2001
- 2001-08-09 JP JP2001241929A patent/JP4059472B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-26 US US10/082,291 patent/US6931582B2/en not_active Expired - Lifetime
-
2005
- 2005-07-14 US US11/180,538 patent/US7392457B2/en not_active Expired - Fee Related
-
2008
- 2008-05-21 US US12/125,042 patent/US8219882B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050248999A1 (en) | 2005-11-10 |
| US7392457B2 (en) | 2008-06-24 |
| US20080229164A1 (en) | 2008-09-18 |
| US6931582B2 (en) | 2005-08-16 |
| US20030033567A1 (en) | 2003-02-13 |
| US8219882B2 (en) | 2012-07-10 |
| JP2003058432A (ja) | 2003-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4059472B2 (ja) | メモリカード及びメモリコントローラ | |
| EP1918939B1 (en) | Semiconductor memory system for flash memory | |
| JP4129381B2 (ja) | 不揮発性半導体記憶装置 | |
| JP5283845B2 (ja) | ビットエラーの予防方法、情報処理装置 | |
| US8914702B2 (en) | Bit error repair method and information processing apparatus | |
| JP4775969B2 (ja) | 不揮発性記憶装置 | |
| US7330995B2 (en) | Nonvolatile memory apparatus which prevents destruction of write data caused by power shutdown during a writing process | |
| JP4933268B2 (ja) | フラッシュメモリシステムの起動動作 | |
| EP2162822B1 (en) | Emerging bad block detection | |
| JP4842719B2 (ja) | ストレージシステム及びそのデータ保護方法 | |
| US8125825B2 (en) | Memory system protected from errors due to read disturbance and reading method thereof | |
| JP4675984B2 (ja) | メモリシステム | |
| US8407559B2 (en) | Monitoring memory | |
| JP2008287404A (ja) | 読み出しによる非アクセスメモリセルのデータ破壊を検出及び回復する装置、及びその方法 | |
| JPH06274409A (ja) | 一括消去型不揮発性メモリ | |
| JP2010015197A (ja) | ストレージ制御装置、データ復元装置およびストレージシステム | |
| JP2009129070A (ja) | フラッシュメモリ記憶装置の制御方法、その方法を用いたフラッシュメモリ記憶装置及びストレージシステム | |
| TWI633428B (zh) | 資料儲存裝置與記憶體裝置之資料處理方法 | |
| TWI591482B (zh) | 資料保護方法、記憶體控制電路單元及記憶體儲存裝置 | |
| US10437490B2 (en) | Reading of start-up information from different memory regions of a memory system | |
| JP2004220068A (ja) | メモリカード及びメモリへのデータ書き込み方法 | |
| JP2011018371A (ja) | メモリ記憶装置 | |
| JP2008251154A (ja) | 不揮発性半導体記憶装置 | |
| JP3999564B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JP4068594B2 (ja) | フラッシュメモリコントローラ、フラッシュメモリシステム、及びフラッシュメモリの制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041013 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071217 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4059472 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |