JP5202130B2 - キャッシュメモリ、コンピュータシステム、及びメモリアクセス方法 - Google Patents
キャッシュメモリ、コンピュータシステム、及びメモリアクセス方法 Download PDFInfo
- Publication number
- JP5202130B2 JP5202130B2 JP2008164214A JP2008164214A JP5202130B2 JP 5202130 B2 JP5202130 B2 JP 5202130B2 JP 2008164214 A JP2008164214 A JP 2008164214A JP 2008164214 A JP2008164214 A JP 2008164214A JP 5202130 B2 JP5202130 B2 JP 5202130B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- cache
- read
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1064—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in cache or content addressable memories
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
2 キャッシュメモリ
3 ECC回路
4 メインメモリ
20 キャッシュコントローラ
21 キャッシュデータ保持部
22 アドレス領域
23 データ領域
24 ダーティビット
Claims (6)
- 誤り訂正符号化されたデータを格納するメインメモリと、
前記メインメモリへ書き込まれるデータの誤り訂正符号化と、前記メインメモリから読み出されたデータの誤り訂正復号化及び誤りの有無の検出とを行い、前記メインメモリから読み出されたデータに誤りを検出した場合はこの誤りを訂正する誤り訂正回路と、
読み出し指示及び読み出しアドレスを出力するプロセッサと、
それぞれ第1アドレス領域、第1データ領域及びダーティビットを含む複数の第1キャッシュラインと、前記読み出し指示に基づいて、前記複数の第1キャッシュラインの各々の前記第1アドレス領域に格納されているアドレスと前記読み出しアドレスとを比較し、一致するキャッシュラインがある場合には、前記一致するキャッシュラインの前記第1データ領域に格納されているデータを前記プロセッサへ送信し、一致するキャッシュラインが無い場合には、前記メインメモリ上の前記読み出しアドレスから前記誤り訂正回路を介してデータを読み出し、前記複数の第1キャッシュラインのいずれか1つのキャッシュラインの前記第1アドレス領域に前記読み出しアドレスを格納し、前記第1データ領域に前記読み出したデータを格納し、前記誤り訂正回路により誤り訂正が行われていた場合は前記ダーティビットに1を設定し、誤り訂正が行われていなかった場合は前記ダーティビットに0を設定する第1キャッシュコントローラと、を有する第1キャッシュメモリと、
それぞれ第2アドレス領域及び第2データ領域を含む複数の第2キャッシュラインと、前記読み出し指示に基づいて、前記複数の第2キャッシュラインの各々の前記第2アドレス領域に格納されているアドレスと前記読み出しアドレスとを比較し、一致するキャッシュラインがある場合には、前記一致するキャッシュラインの前記第2データ領域に格納されているデータを前記プロセッサへ送信し、一致するキャッシュラインが無い場合には、前記メインメモリ上の前記読み出しアドレスから前記誤り訂正回路を介してデータを読み出し、前記複数の第2キャッシュラインのいずれか1つのキャッシュラインの前記第2アドレス領域に前記読み出しアドレスを格納し、前記第2データ領域に前記読み出したデータを格納し、前記誤り訂正回路により誤り訂正が行われていた場合は、前記複数の第1キャッシュラインのいずれか1つのキャッシュラインの前記第1アドレス領域に前記読み出しアドレスを格納し、前記第1データ領域に前記読み出したデータを格納し、前記ダーティビットに1を設定する第2キャッシュコントローラと、を有する第2キャッシュメモリと、
を備えるコンピュータシステム。 - 前記プロセッサは書き込み指示、書き込みアドレス、及び書き込みデータを前記第1キャッシュコントローラへ出力し、
前記第1キャッシュコントローラは、前記書き込み指示及び前記書き込みアドレスに基づいて、前記複数の第1キャッシュラインの各々の前記第1アドレス領域に格納されているアドレスと前記書き込みアドレスとを比較し、一致するキャッシュラインの前記第1データ領域に前記書き込みデータを格納し、前記ダーティビットに1を設定することを特徴とする請求項1に記載のコンピュータシステム。 - 前記第1キャッシュコントローラは、前記複数の第1キャッシュラインの各々の前記第1アドレス領域に格納されているアドレスが前記書き込みアドレスに一致しない場合は、前記複数の第1キャッシュラインのいずれか1つのキャッシュラインの前記第1アドレス領域に前記書き込みアドレスを格納し、前記第1データ領域に前記書き込みデータを格納し、前記ダーティビットに1を設定することを特徴とする請求項2に記載のコンピュータシステム。
- 前記第1キャッシュコントローラは、前記ダーティビットに1が設定されている第1キャッシュラインの前記第1データ領域に格納されているデータと前記第1アドレス領域に格納されているアドレスとを取り出し、前記誤り訂正回路を介してこの取り出したデータを前記メインメモリ上の前記取り出したアドレスに書き戻し、この第1キャッシュラインの前記ダーティビットを0に変更することを特徴とする請求項1に記載のコンピュータシステム。
- 前記メインメモリはMRAMであることを特徴とする請求項1に記載のコンピュータシステム。
- 前記メインメモリは高抵抗状態と低抵抗状態とを可逆的に切り替え可能な抵抗記憶素子を用いた不揮発性半導体記憶装置であることを特徴とする請求項1に記載のコンピュータシステム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008164214A JP5202130B2 (ja) | 2008-06-24 | 2008-06-24 | キャッシュメモリ、コンピュータシステム、及びメモリアクセス方法 |
US12/393,256 US8271853B2 (en) | 2008-06-24 | 2009-02-26 | Cache memory, computer system and memory access method |
US13/584,182 US8381072B2 (en) | 2008-06-24 | 2012-08-13 | Cache memory, computer system and memory access method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008164214A JP5202130B2 (ja) | 2008-06-24 | 2008-06-24 | キャッシュメモリ、コンピュータシステム、及びメモリアクセス方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010009102A JP2010009102A (ja) | 2010-01-14 |
JP5202130B2 true JP5202130B2 (ja) | 2013-06-05 |
Family
ID=41432520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008164214A Expired - Fee Related JP5202130B2 (ja) | 2008-06-24 | 2008-06-24 | キャッシュメモリ、コンピュータシステム、及びメモリアクセス方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8271853B2 (ja) |
JP (1) | JP5202130B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5284069B2 (ja) | 2008-12-11 | 2013-09-11 | 株式会社東芝 | メモリシステム及びメモリアクセス方法 |
JP5010756B2 (ja) | 2009-09-09 | 2012-08-29 | 株式会社東芝 | メモリ装置 |
JP2011108306A (ja) * | 2009-11-16 | 2011-06-02 | Sony Corp | 不揮発性メモリおよびメモリシステム |
JP2013196393A (ja) * | 2012-03-19 | 2013-09-30 | Fujitsu Ltd | 演算処理装置及び演算処理装置の制御方法 |
WO2014006732A1 (ja) * | 2012-07-05 | 2014-01-09 | 富士通株式会社 | データ訂正方法、マルチプロセッサシステム、及びプロセッサ |
WO2014080646A1 (ja) * | 2012-11-22 | 2014-05-30 | 株式会社 東芝 | キャッシュ管理装置及びキャッシュ管理方法 |
US9213646B1 (en) | 2013-06-20 | 2015-12-15 | Seagate Technology Llc | Cache data value tracking |
TWI514145B (zh) | 2013-10-21 | 2015-12-21 | Univ Nat Sun Yat Sen | 可儲存除錯資料的處理器、其快取及控制方法 |
US9875064B2 (en) * | 2015-03-11 | 2018-01-23 | Toshiba Memory Corporation | Storage system architecture for improved data management |
JP6039772B1 (ja) * | 2015-09-16 | 2016-12-07 | 株式会社東芝 | メモリシステム |
WO2017052595A1 (en) * | 2015-09-25 | 2017-03-30 | Hewlett Packard Enterprise Development Lp | Variable cache for non-volatile memory |
JP2017157257A (ja) | 2016-03-01 | 2017-09-07 | 東芝メモリ株式会社 | 半導体記憶装置及びメモリシステム |
US10664287B2 (en) * | 2018-03-30 | 2020-05-26 | Intel Corporation | Systems and methods for implementing chained tile operations |
US11322221B2 (en) | 2020-09-30 | 2022-05-03 | Sharp Semiconductor Innovation Corporation | Memory device with pipelined access |
US20240232095A9 (en) * | 2022-10-24 | 2024-07-11 | Micron Technology, Inc. | Memory device having cache storing cache data and scrub data |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6246358A (ja) * | 1985-08-23 | 1987-02-28 | Fujitsu Ltd | エラ−処理方式 |
JPH0322055A (ja) * | 1989-06-19 | 1991-01-30 | Nec Corp | マイクロプロセッサ |
JPH05165719A (ja) * | 1991-12-18 | 1993-07-02 | Nec Eng Ltd | メモリアクセス処理装置 |
US5502728A (en) * | 1992-02-14 | 1996-03-26 | International Business Machines Corporation | Large, fault-tolerant, non-volatile, multiported memory |
US5319766A (en) * | 1992-04-24 | 1994-06-07 | Digital Equipment Corporation | Duplicate tag store for a processor having primary and backup cache memories in a multiprocessor computer system |
US5533035A (en) * | 1993-06-16 | 1996-07-02 | Hal Computer Systems, Inc. | Error detection and correction method and apparatus |
JPH08137748A (ja) | 1994-11-08 | 1996-05-31 | Toshiba Corp | コピーバックキャッシュを有するコンピュータ及びコピーバックキャッシュ制御方法 |
EP1182564A3 (en) * | 2000-08-21 | 2004-07-28 | Texas Instruments France | Local memory with indicator bits to support concurrent DMA and CPU access |
EP1182563B1 (en) * | 2000-08-21 | 2009-09-02 | Texas Instruments France | Cache with DMA and dirty bits |
US6804799B2 (en) * | 2001-06-26 | 2004-10-12 | Advanced Micro Devices, Inc. | Using type bits to track storage of ECC and predecode bits in a level two cache |
US7200588B1 (en) * | 2002-07-29 | 2007-04-03 | Oracle International Corporation | Method and mechanism for analyzing trace data using a database management system |
US6957301B2 (en) * | 2002-09-18 | 2005-10-18 | International Business Machines Corporation | System and method for detecting data integrity problems on a data storage device |
US7275202B2 (en) * | 2004-04-07 | 2007-09-25 | International Business Machines Corporation | Method, system and program product for autonomous error recovery for memory devices |
US7320090B2 (en) * | 2004-06-09 | 2008-01-15 | International Business Machines Corporation | Methods, systems, and media for generating a regression suite database |
US7941585B2 (en) * | 2004-09-10 | 2011-05-10 | Cavium Networks, Inc. | Local scratchpad and data caching system |
US7424646B2 (en) * | 2004-11-30 | 2008-09-09 | International Business Machines Corporation | Imposing a logical structure on an unstructured trace record for trace analysis |
US7941728B2 (en) * | 2007-03-07 | 2011-05-10 | International Business Machines Corporation | Method and system for providing an improved store-in cache |
US8032816B2 (en) * | 2007-06-01 | 2011-10-04 | International Business Machines Corporation | Apparatus and method for distinguishing temporary and permanent errors in memory modules |
US7971124B2 (en) * | 2007-06-01 | 2011-06-28 | International Business Machines Corporation | Apparatus and method for distinguishing single bit errors in memory modules |
US8977820B2 (en) * | 2007-12-21 | 2015-03-10 | Arm Limited | Handling of hard errors in a cache of a data processing apparatus |
US7987384B2 (en) * | 2008-02-12 | 2011-07-26 | International Business Machines Corporation | Method, system, and computer program product for handling errors in a cache without processor core recovery |
-
2008
- 2008-06-24 JP JP2008164214A patent/JP5202130B2/ja not_active Expired - Fee Related
-
2009
- 2009-02-26 US US12/393,256 patent/US8271853B2/en not_active Expired - Fee Related
-
2012
- 2012-08-13 US US13/584,182 patent/US8381072B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090319865A1 (en) | 2009-12-24 |
US20120311405A1 (en) | 2012-12-06 |
US8381072B2 (en) | 2013-02-19 |
JP2010009102A (ja) | 2010-01-14 |
US8271853B2 (en) | 2012-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5202130B2 (ja) | キャッシュメモリ、コンピュータシステム、及びメモリアクセス方法 | |
US7810016B2 (en) | Semiconductor storage device equipped with ECC function | |
US9003247B2 (en) | Remapping data with pointer | |
US7437597B1 (en) | Write-back cache with different ECC codings for clean and dirty lines with refetching of uncorrectable clean lines | |
JP4332205B2 (ja) | キャッシュ制御装置およびキャッシュ制御方法 | |
KR102002925B1 (ko) | 메모리 모듈, 그것을 포함하는 메모리 시스템, 그것의 구동 방법 | |
US7765426B2 (en) | Emerging bad block detection | |
JP5605238B2 (ja) | メモリシステムおよびその動作方法 | |
TWI655574B (zh) | Memory system and processor system | |
US8910018B2 (en) | Memory with dynamic error detection and correction | |
TWI553651B (zh) | 記憶體錯誤檢測及記憶體錯誤校正間之動態選擇技術 | |
KR20040010204A (ko) | 비휘발성 메모리의 오류 정정 방법 및 그를 이용한 플래시메모리 기억 시스템 | |
US10185619B2 (en) | Handling of error prone cache line slots of memory side cache of multi-level system memory | |
US20080301528A1 (en) | Method and apparatus for controlling memory | |
CN103137215A (zh) | 向存储器提供低延时错误纠正码能力 | |
JP2010079856A (ja) | 記憶装置およびメモリ制御方法 | |
JP2007310916A (ja) | メモリカード | |
US10496546B2 (en) | Cache memory and processor system | |
US9304854B2 (en) | Semiconductor device and operating method thereof | |
JP6438763B2 (ja) | エラー訂正装置 | |
JP2014026589A (ja) | 情報処理装置、情報処理プログラム、及び情報処理方法 | |
TWI482014B (zh) | 具有動態錯誤偵測及更正的記憶體 | |
TWI500036B (zh) | 非揮發性儲存裝置及其控制方法 | |
JP4773343B2 (ja) | キャッシュメモリのためのエラーを認識する方法と装置,およびキャッシュメモリ | |
JP2006286135A (ja) | 半導体記憶装置及びその読み書き制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130212 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |