JP2012243781A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP2012243781A JP2012243781A JP2011108948A JP2011108948A JP2012243781A JP 2012243781 A JP2012243781 A JP 2012243781A JP 2011108948 A JP2011108948 A JP 2011108948A JP 2011108948 A JP2011108948 A JP 2011108948A JP 2012243781 A JP2012243781 A JP 2012243781A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- package
- ground
- wiring conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】伝送損失が低く、インピーダンスの調整が容易で、電磁界の影響を受けにくい製作が容易で安価な半導体素子収納用パッケージを提供する。
【解決手段】ベース基板11と、枠体12を備え、半導体素子を収納するための半導体素子収納用パッケージ10において、信号用及びグランド用の2本、又は信号用と両側にグランド用の3本のL字型リード端子25と、これらを接合するための配線導体19f、19gを一方の主面に設け、他方にグランド用の配線導体19g及び接続用導体ビア20aを介して接続するグランドプレーン21aを設ける誘電体基板26とを備え、これにリード端子25を接合するユニット27が、グランドプレーン21aを枠体12及び/又はフィードスルー基板24に接合して設けると共に、ユニット27のリード端子25の一方の端部が、フィードスルー基板24に接合して設けられている。
【選択図】図1
【解決手段】ベース基板11と、枠体12を備え、半導体素子を収納するための半導体素子収納用パッケージ10において、信号用及びグランド用の2本、又は信号用と両側にグランド用の3本のL字型リード端子25と、これらを接合するための配線導体19f、19gを一方の主面に設け、他方にグランド用の配線導体19g及び接続用導体ビア20aを介して接続するグランドプレーン21aを設ける誘電体基板26とを備え、これにリード端子25を接合するユニット27が、グランドプレーン21aを枠体12及び/又はフィードスルー基板24に接合して設けると共に、ユニット27のリード端子25の一方の端部が、フィードスルー基板24に接合して設けられている。
【選択図】図1
Description
本発明は、光、電気通信分野における高周波デバイス用として用いられる半導体素子を収納するための半導体素子収納用パッケージに関し、より詳細には、同軸コネクタを介して半導体素子に導かれた数十GHzの高周波信号をリード端子を介して外部回路へ、あるいは、リード端子を介して半導体素子に導かれた数十GHzの高周波信号を同軸コネクタを介して外部回路へ伝送するための半導体素子収納用パッケージに関する。
通常、光、電気通信の機器においては、数種類のモジュールが使用されている。このモジュールの中の高周波用の半導体素子を収納するための半導体素子収納用パッケージのパッケージ材料には、気密性、電気的信頼性、放熱性等に対するさまざまな高度な要求を満たすために、金属や、セラミック、あるいはこれらを組み合わせたものが使用されることが多い。また、モジュールの電気信号の入出力には、さまざまな方式が存在し、信頼性、性能面の理由から同軸コネクタが採用されることも多い。同軸コネクタは、性能、信頼性に優れた方法であるが、コスト面では不利である。あるいは、モジュールの中の半導体素子収納用パッケージの電気信号の入出力には、リード端子が採用されることも多い。リード端子は、性能面では同軸コネクタにおよばないが、コスト面では有利である。両方式には、一長一短があるので、用途によって使い分けが行われている。更には、要求されるコスト、性能の両面を両立させるために、モジュールの電気信号の入出力として、同軸コネクタと、リード端子の両方を備えた半導体素子収納用パッケージも存在している。
図3(A)、(B)を参照しながら、高周波デバイス用として同軸コネクタと、リード端子の両方を備えたサブアセンブリのモジュールの中の従来の半導体素子収納用パッケージを説明する。
図3(A)、(B)に示すように、従来の半導体素子収納用パッケージ50は、金属製のベース基板51の外周部上に、金属製の枠体52を接合している。そして、半導体素子収納用パッケージ50は、ベース基板51の上面と、枠体52の内周側壁面とで半導体素子(図示せず)を収納するためのキャビティ部53を形成している。また、この半導体素子収納用パッケージ50には、枠体52の上面に金属製のシールリング54を接合している。更に、この半導体素子収納用パッケージ50は、枠体52の一側壁に設けられた貫通孔55に、同軸ケーブルを接続するための同軸コネクタ56を嵌着して接合している。同軸コネクタ56の金属製筒体の中心に設けられている軸芯57は、キャビティ部53側に突出する端部がセラミック製の絶縁基板からなる伝送線路基板58に形成された信号用の配線導体59に接続されるようになっている。この伝送線路基板58には、信号用の配線導体59以外に、グランド用の配線導体59a及びこれと接続用導体ビア60を介して導通状態となる伝送線路基板58の裏面に形成されたグランドプレーン61が設けており、これらでグランド付コプレーナ構造の伝送線路を形成している。そして、同軸コネクタ56の金属製筒体は、伝送線路基板58に形成されたグランド用の配線導体59aと、伝送線路基板58を接合する金属製基台62、ベース基板51及び枠体52を介して電気的に導通状態となっている。伝送線路基板58に形成された信号用の配線導体59及びグランド用の配線導体59aと、半導体素子は、ボンディングワイヤを介して接続状態にして電気的に導通状態となるようにしている。
図3(A)、(B)に示すように、従来の半導体素子収納用パッケージ50は、金属製のベース基板51の外周部上に、金属製の枠体52を接合している。そして、半導体素子収納用パッケージ50は、ベース基板51の上面と、枠体52の内周側壁面とで半導体素子(図示せず)を収納するためのキャビティ部53を形成している。また、この半導体素子収納用パッケージ50には、枠体52の上面に金属製のシールリング54を接合している。更に、この半導体素子収納用パッケージ50は、枠体52の一側壁に設けられた貫通孔55に、同軸ケーブルを接続するための同軸コネクタ56を嵌着して接合している。同軸コネクタ56の金属製筒体の中心に設けられている軸芯57は、キャビティ部53側に突出する端部がセラミック製の絶縁基板からなる伝送線路基板58に形成された信号用の配線導体59に接続されるようになっている。この伝送線路基板58には、信号用の配線導体59以外に、グランド用の配線導体59a及びこれと接続用導体ビア60を介して導通状態となる伝送線路基板58の裏面に形成されたグランドプレーン61が設けており、これらでグランド付コプレーナ構造の伝送線路を形成している。そして、同軸コネクタ56の金属製筒体は、伝送線路基板58に形成されたグランド用の配線導体59aと、伝送線路基板58を接合する金属製基台62、ベース基板51及び枠体52を介して電気的に導通状態となっている。伝送線路基板58に形成された信号用の配線導体59及びグランド用の配線導体59aと、半導体素子は、ボンディングワイヤを介して接続状態にして電気的に導通状態となるようにしている。
また、半導体素子収納用パッケージ50は、枠体52の他の一側壁に設けられた切り欠き部63に、セラミックからなるフィードスルー基板64を嵌着して接合している。このフィードスルー基板64は、複数枚のセラミックグリーンシートを積層し、焼成して形成している。そして、フィードスルー基板64は、切り欠き部63を塞ぐように接合すると共に、積層体の一部を側壁の位置より外側と、キャビティ部53側に張り出させたようにしている。また、フィードスルー基板64の張り出し部の上面には、側壁の位置より外側の部位からキャビティ部53側に張り出させた部位まで延設する信号用の配線導体59b及びグランド用の配線導体59cを設けている。そして、側壁の位置より外側の部位の信号用の配線導体59b及びグランド用の配線導体59cには、複数本の平板状のリード端子65のそれぞれを接合させている。一方、キャビティ部53側に張り出させた部位の信号用の配線導体59b及びグランド用の配線導体59cと、半導体素子は、ボンディングワイヤを介して接続状態にして電気的に導通状態となるようにしている。このような、従来の半導体素子収納用パッケージ50には、高周波の信号を通すために、信号用の配線導体59bとグランド用の配線導体59cとが、それぞれ並列するペア、又は信号用を挟んで両側にグランド用とするトリオで配置されている。そして、光通信の速度は、10Gbpsから40Gbps、あるいはそれ以上に高速化にできることが要求されるようになっている。そのために、半導体素子収納用パッケージ50の内部配線には、40GHzもしくはこれ以上の周波数まで低損失で伝送させることができる電気的特性を有することが要求されるようになっている。
半導体素子等が収納された半導体素子収納用パッケージ50は、モジュールとして実装するために、実装用基板66を刳り貫いてベース基板51部分を落とし込むようにして実装用基板66上に固定されると共に、ベース基板51の裏面に、例えば、ヒートシンクを取り付ける、あるいはベース基板51の裏面を機器の筐体に接続して熱対策が実施できるようにすることが一般的である。そして、これと共に、半導体素子等が収納された半導体素子収納用パッケージ50は、リード端子65の先端部を実装用基板66上面に設ける回路導体に接続させて取り付け、半導体素子収納用パッケージ50内部の半導体素子と機器内部の回路とが電気的に接続されるようにすることが一般的である。この半導体素子等が収納された半導体素子収納用パッケージ50は、キャビティ部53内の伝送線路基板58の信号用の配線導体59、半導体素子の表面、フィードスルー基板64のキャビティ部53側に張り出させた部位の信号用の配線導体59b及びグランド用の配線導体59cが同じ高さ、もしくは高低差が非常に小さいことが高周波の信号を低損失で伝送させる電気的特性上好ましい形態となっている。この条件を実現するために、上記の半導体素子収納用パッケージ50は、同軸コネクタ56がその一部を実装用基板66表面よりも低い位置になるようにしている。しかしながら、同軸コネクタ56に接続される同軸ケーブル(図示せず)は、曲げる程度に限界があるため、両方のコネクタ部分が直接対向していない場合には、ケーブルに一定の長さが要求されることとなり、機器内のスペースが大きくなると共に、機器のコストアップが生じるという問題が発生することとなっている。
また、半導体素子等が収納された半導体素子収納用パッケージ50は、同軸ケーブルを実装用基板66を刳り貫いて設置する方法もあるが、同軸ケーブルに接続されるモジュールについても刳り貫きを行う必要があり、実装用基板66の設計面、強度面、コスト面での大きな制約が発生するという問題を抱えることとなっている。更に、半導体素子等が収納された半導体素子収納用パッケージ50のベース基板51の裏面を実装用基板66上に固定する場合には、上記の問題点が解消されるものの、リード端子65と実装用基板66上の外部回路の接続にフレキシブルケーブルを用いる等の処理が必要になり、コスト面、スペース面、特性面で好ましくないという問題が発生することとなっている。従って、上記のような半導体素子収納用パッケージ50には、フレキシブルケーブルの機能をパッケージ側に組み込むことができる形態のものが望まれている。
そこで、図4(A)、(B)に示すように、フレキシブルケーブルの機能をパッケージ側に組み込むことができる形態の半導体素子収納用パッケージ50aには、フィードスルー基板64aの下面をベース基板51の上面に接合させると共に、フィードスルー基板64aの下面に設ける信号用の配線導体59d及びグランド用の配線導体59eにそれぞれ段差を設けたリード端子65を接合しているものがある。このような従来の半導体素子収納用パッケージ50aは、同軸コネクタ56の軸芯57の中心がベース基板51の上面から数mm(通常、3〜4mm)の高さの位置に設けられている。また、同軸コネクタ56の軸芯57の中心の位置と同等の高さとなるフィードスルー基板64aのパッケージの側壁の位置よりキャビティ部53側に張り出した部位に設ける信号用の配線導体59bや、グランド用の配線導体59cは、ベース基板51の上面と同等の位置にあるフィードスルー基板64aの下面に設ける信号用の配線導体59dや、グランド用の配線導体59eの位置から数mm(通常、3〜4mm)の高さの位置に設けられている。このフィードスルー基板64aの下面に設ける信号用の配線導体59dは、フィードスルー基板64aのパッケージの側壁の位置よりキャビティ部53側に張り出させた部位に設ける信号用の配線導体59bと、信号用の接続用導体ビア60aを介して接続状態となっている。また、フィードスルー基板64aの下面に設けるグランド用の配線導体59eは、フィードスルー基板64aのパッケージの側壁の位置よりキャビティ部53側に張り出させた部位に設けるグランド用の配線導体59cと、グランド用の接続用導体ビア60bを介して接続状態となっている。なお、図4(C)に示すように、半導体素子収納用パッケージ50aは、信号用の接続用導体ビア60aを同心円状に取り囲むようにして、複数個のグランド用の接続用導体ビア60bが設けられ、疑似同軸線路を構成している。
従来の疑似同軸線路を構成する半導体素子収納用パッケージには、高周波半導体パッケージとの発明の名称のもとに、4層以上の誘電体層を積層してなる積層基板の最上層及び最下層のそれぞれに形成した信号配線導体が、互いに一端から逆方向に延びる関係にあり、これら各信号配線導体の一端と、最上層及び最下層の誘電体層を上下に貫く表層信号用貫通導体とを、信号配線接続導体を介して接続し、最上層及び最下層を除く内層の各層に、平面形状が2軸対象形状をなす内層接地導体非形成領域と、内層接地導体とを形成し、内層をなす各層のうち中間に位置する層の誘電率を他の層よりも低くするものが提案されている(例えば、特許文献1参照)。これによると、この半導体素子収納用パッケージは、内層の各層に形成された内層接地導体と内層接地用貫通導体で疑似同軸線路構造化されているので、その特性インピーダンスを一定値にマッチングさせることができるとしている。
また、従来の信号用とグランド用のペア、又はグランド用、信号用、グランド用のトリオで配置され半導体素子収納用パッケージには、マイクロ波半導体装置という発明の名称のもとに、ダイパッドとこのダイパッドと一体的に形成された対をなす接地用リードとを備えたリードフレームと、ダイパッド上に装着されたマイクロ波半導体素子と、対をなす接地用リード相互間に接地用リードと一定の間隔を保って同一平面内で配置された信号用リードとからなり、接地用リードと信号用リードとはコプレーナ形高周波伝送線路を構成するものが提案されている(例えば、特許文献2参照)。これによると、この半導体素子収納用パッケージは、マイクロ波半導体素子の接地端子、信号端子とそれぞれボンディングワイヤを介して接続された接地用リードと信号用リードとがコプレーナ形高周波伝送線路として作用することから、各リード部分のインダクタンスは実質的に無視できるとしている。そして、この半導体素子収納用パッケージは、従来に比して接地インダクタンスを著しく減少させることができると共に、信号用リードのインダクタンスの影響を無視することができるので、高周波帯での特性が極めて優れたマイクロ波半導体装置を得ることができるとしている。
しかしながら、前述したような従来の半導体素子収納用パッケージは、次のような問題がある。
(1)前記のフレキシブルケーブルの機能をパッケージ側に組み込むことができる形態の従来の半導体素子収納用パッケージや、特開2004−119912号公報で開示されるような半導体素子収納用パッケージは、疑似同軸線路において、想定される周波数の範囲内における高次モードが伝送可能である場合には、モード変換による周波数特性の劣化が発生して問題となっている。これを抑制するために、半導体素子収納用パッケージは、疑似同軸線路の接続用導体ビア径を十分に小さいものとする必要があるが、フィードスルー基板のセラミックとしてアルミナ系と、伝送周波数として40GHzを想定するならば、導体ビア径を70〜80μm程度と非常に小さくする必要があると共に、信号用導体ビアとグランド用導体ビアの間隔を300〜400μm程度と非常に小さくする必要がある。しかも、共振抑制のためには、グランド用導体ビア同士の間隔も小さくする必要がある。これらに対応するために、フィードスルー基板は、必然的にこれに用いられるセラミックグリーンシートの厚みが薄くなり、数十層の積層数が必要となっている。また、フィードスルー基板は、数十層を僅かなセラミックグリーンシートの積層ズレも許されないで作製することが非常に困難であるので、細い接続用導体ビアを縦方向に一直線に配置することが難しく、位置バラツキによる特性劣化を回避することが非常に困難となっている。これらの理由により、上記の構造からなる半導体素子収納用パッケージは、高コストな構造のパッケージとなっている。更に、この半導体素子収納用パッケージは、疑似同軸線路の接続用導体ビア径の小径化が伝送損失面で不利な構造であり、しかも導体ビアに使用される高融点金属であるタングステン等の電気抵抗が大きいことと合わさって、伝送損失が大きくなってしまうという問題を抱えている。
(2)特開平4−25036号公報で開示されるような半導体素子収納用パッケージは、50Ωの特性インピーダンスを実現して、高い周波数に対応するためには、リード端子を細く、且つ信号用のリード端子とグランド用のリード端子の間隔を非常に狭くしてこれを精密に維持することが必要となる。しかしながら、このような半導体素子収納用パッケージは、リード端子が配線導体との接合部から水平方向の空中に突出していて中空状態であること、及び細くなって強度が低下していることから実現が困難となっている。また、パッケージの水平方向に空中に突出するリード端子をパッケージの側面に沿うように垂直に折り曲げて、更にその先端部をパッケージの底部に位置するように折り曲げる半導体素子収納用パッケージは、電磁界エネルギーの放射が空中部分にあるリード端子に起こりやすく、特に、空中にあるリード端子の曲げ部分で電磁界エネルギーの放射が起こりやすいくなっている。そして、キャビティ部内に実装した半導体素子は、この電磁界エネルギーの放射の影響を受けて特性が変化する可能性があるという問題を抱えている。
(1)前記のフレキシブルケーブルの機能をパッケージ側に組み込むことができる形態の従来の半導体素子収納用パッケージや、特開2004−119912号公報で開示されるような半導体素子収納用パッケージは、疑似同軸線路において、想定される周波数の範囲内における高次モードが伝送可能である場合には、モード変換による周波数特性の劣化が発生して問題となっている。これを抑制するために、半導体素子収納用パッケージは、疑似同軸線路の接続用導体ビア径を十分に小さいものとする必要があるが、フィードスルー基板のセラミックとしてアルミナ系と、伝送周波数として40GHzを想定するならば、導体ビア径を70〜80μm程度と非常に小さくする必要があると共に、信号用導体ビアとグランド用導体ビアの間隔を300〜400μm程度と非常に小さくする必要がある。しかも、共振抑制のためには、グランド用導体ビア同士の間隔も小さくする必要がある。これらに対応するために、フィードスルー基板は、必然的にこれに用いられるセラミックグリーンシートの厚みが薄くなり、数十層の積層数が必要となっている。また、フィードスルー基板は、数十層を僅かなセラミックグリーンシートの積層ズレも許されないで作製することが非常に困難であるので、細い接続用導体ビアを縦方向に一直線に配置することが難しく、位置バラツキによる特性劣化を回避することが非常に困難となっている。これらの理由により、上記の構造からなる半導体素子収納用パッケージは、高コストな構造のパッケージとなっている。更に、この半導体素子収納用パッケージは、疑似同軸線路の接続用導体ビア径の小径化が伝送損失面で不利な構造であり、しかも導体ビアに使用される高融点金属であるタングステン等の電気抵抗が大きいことと合わさって、伝送損失が大きくなってしまうという問題を抱えている。
(2)特開平4−25036号公報で開示されるような半導体素子収納用パッケージは、50Ωの特性インピーダンスを実現して、高い周波数に対応するためには、リード端子を細く、且つ信号用のリード端子とグランド用のリード端子の間隔を非常に狭くしてこれを精密に維持することが必要となる。しかしながら、このような半導体素子収納用パッケージは、リード端子が配線導体との接合部から水平方向の空中に突出していて中空状態であること、及び細くなって強度が低下していることから実現が困難となっている。また、パッケージの水平方向に空中に突出するリード端子をパッケージの側面に沿うように垂直に折り曲げて、更にその先端部をパッケージの底部に位置するように折り曲げる半導体素子収納用パッケージは、電磁界エネルギーの放射が空中部分にあるリード端子に起こりやすく、特に、空中にあるリード端子の曲げ部分で電磁界エネルギーの放射が起こりやすいくなっている。そして、キャビティ部内に実装した半導体素子は、この電磁界エネルギーの放射の影響を受けて特性が変化する可能性があるという問題を抱えている。
本発明は、このような事情に鑑みてなされたものであって、伝送損失が低く、インピーダンスの調整が容易で、電磁界の影響を受けにくい製作が容易で安価な半導体素子収納用パッケージを提供することを目的とする。
前記目的に沿う本発明に係る半導体素子収納用パッケージは、ベース基板と、この外周部上に接合して設ける枠体を備え、ベース基板の上面と枠体の内周壁面で形成されるキャビティ部に高周波用の半導体素子を収納するための半導体素子収納用パッケージにおいて、少なくとも並列する信号用及びグランド用の2本、又は信号用を挟んで両側がグランド用の3本のL字型リード端子と、L字型リード端子を接合するための信号用とグランド用の配線導体を一方の主面に設け、他方の主面にグランド用の配線導体及び接続用導体ビアを介して接続する全面導体のグランドプレーンを設けるグランド付コプレーナ構造の伝送線路を有する誘電体基板とを備え、リード端子を誘電体基板の一方の主面の配線導体に接合するユニットが、誘電体基板の他方の主面のグランドプレーンをろう材を介して枠体及び/又はフィードスルー基板の外周壁面に接合して設けられていると共に、誘電体基板より突出して設けられるユニットのリード端子の一方の端部が、フィードスルー基板に設ける配線導体にろう材を介して接合して設けられている。
本発明の半導体素子収納用パッケージは、少なくとも並列する信号用及びグランド用の2本、又は信号用を挟んで両側がグランド用の3本のL字型リード端子と、L字型リード端子を接合するための信号用とグランド用の配線導体を一方の主面に設け、他方の主面にグランド用の配線導体及び接続用導体ビアを介して接続する全面導体のグランドプレーンを設けるグランド付コプレーナ構造の伝送線路を有する誘電体基板とを備え、リード端子を誘電体基板の一方の主面の配線導体に接合するユニットが、誘電体基板の他方の主面のグランドプレーンをろう材を介して枠体及び/又はフィードスルー基板の外周壁面に接合して設けられていると共に、誘電体基板より突出して設けられるユニットのリード端子の一方の端部が、フィードスルー基板に設ける配線導体にろう材を介して接合して設けられているので、薄いセラミックグリーンシートを数十層も重ねて積層するようなフィードスルー基板を必要としないと共に、数十層を貫通させて設ける接続用導体ビアを必要とせず、接地、又はグランド付コプレーナ構造の伝送線路を有する誘電体基板を枠体の外周壁面に接合して金メッキを施すだけで、表面実装が可能な伝送損失の低くでき、また、適切な誘電体基板の厚さを選択することでインピーダンスの調整が容易であり、しかも、設計自由度が高く製造が容易で安価な半導体素子収納用パッケージを提供することができる。また、折れ曲がりの少ないリード端子でパッケージ外部への電磁界エネルギーの放射の影響を少なくして電磁界が誘電体基板内に集中できてリード端子のリードピッチを広くでき、精度が寛容となる半導体素子収納用パッケージを提供することができる。
続いて、添付した図面を参照しながら、本発明を具体化した実施するための形態について説明し、本発明の理解に供する。
図1(A)〜(C)に示すように、本発明の一実施の形態に係る半導体素子収納用パッケージ10は、KV(Fe−Ni−Co系合金、商品名「Kovar(コバール)」)や、42アロイ(Fe−Ni系合金)等からなる金属製のベース基板11の外周部上に、KVや、42アロイ等からなる金属製の枠体12をろう付け接合している。また、枠体12の一部には、後述するフィードスルー基板24を接合している。そして、半導体素子収納用パッケージ10は、ベース基板11の上面と、枠体12の内周側壁面とで高周波用の半導体素子(図示せず)を収納するためのキャビティ部13を形成している。なお、半導体素子収納用パッケージ10には、キャビティ部13に半導体素子を収納した後、蓋体(図示せず)を接合してキャビティ部13内を気密封止するために、枠体12、及び枠体12の一部となるフィードスルー基板24の上面にKVや、42アロイ等からなる金属製のシールリング14がろう付け接合されている。
図1(A)〜(C)に示すように、本発明の一実施の形態に係る半導体素子収納用パッケージ10は、KV(Fe−Ni−Co系合金、商品名「Kovar(コバール)」)や、42アロイ(Fe−Ni系合金)等からなる金属製のベース基板11の外周部上に、KVや、42アロイ等からなる金属製の枠体12をろう付け接合している。また、枠体12の一部には、後述するフィードスルー基板24を接合している。そして、半導体素子収納用パッケージ10は、ベース基板11の上面と、枠体12の内周側壁面とで高周波用の半導体素子(図示せず)を収納するためのキャビティ部13を形成している。なお、半導体素子収納用パッケージ10には、キャビティ部13に半導体素子を収納した後、蓋体(図示せず)を接合してキャビティ部13内を気密封止するために、枠体12、及び枠体12の一部となるフィードスルー基板24の上面にKVや、42アロイ等からなる金属製のシールリング14がろう付け接合されている。
半導体素子収納用パッケージ10は、枠体12の一側壁に設けられた貫通孔15に、同軸ケーブルを接続するための同軸コネクタ16を嵌着させてろう付け接合している。同軸コネクタ16の円筒状の金属製筒体の中心に絶縁体で保持されて設けられる軸芯17は、キャビティ部13側に突出する端部が上記と同様のセラミックからなる伝送線路基板18の上面に形成された信号用の配線導体19に接続されるようになっている。伝送線路基板18には、上面の信号用の配線導体19以外に、上面にグランド用の配線導体19a、及びこれと接続用導体ビア20を介して上下面が導通状態となる伝送線路基板18の裏面に形成されたグランドプレーン21が設けており、これらでグランド付コプレーナ構造の伝送線路を形成している。また、同軸コネクタ16の軸芯17は、同軸コネクタ16の金属製筒体が伝送線路基板18に形成されたグランド用の配線導体19aと、伝送線路基板18を載置して接合するための金属製基台22、ベース基板11及び枠体12を介して電気的に導通状態となっているので、金属製筒体との間でグランド付コプレーナ構造の伝送線路を形成している。なお、上記の伝送線路基板18に形成された信号用の配線導体19及びグランド用の配線導体19aと、半導体素子は、ボンディングワイヤを介して接続状態にして電気的に導通状態となるようにしている。また、半導体素子は、同軸コネクタ16との高さ位置を整合させるために基台の上面に載置して接合している。更に、この基台には、高周波用の半導体素子が高熱を発し、この熱を速やかに放熱させることで特性の変化を防止することが必要であるので、ペルチェからなる冷却装置が用いられることが多い。
また、半導体素子収納用パッケージ10は、枠体12の他の一側壁に設けられた切り欠き部23に、アルミナ(Al2O3)や、窒化アルミニウム(AlN)等からなるセラミック製のフィードスルー基板24を嵌着して接合している。このフィードスルー基板24は、セラミックグリーンシートにタングステン等の高融点金属からなる導体ペーストで導体パターンをスクリーン印刷し、複数枚を重ね合わせて積層した後、セラミックと高融点金属を還元雰囲気中で同時焼成して焼成体に形成している。そして、フィードスルー基板24は、導体部にNiめっき被膜を形成した後、切り欠き部23を塞ぐようにAgCuろう等でろう付け接合している。このフィードスルー基板24は、積層体の一部を側壁の位置より外側と、キャビティ部13側に張り出させたようにしている。また、フィードスルー基板24の張り出し部の上面には、側壁の位置より外側の部位からキャビティ部13側に張り出させた部位まで延設するそれぞれ信号用の配線導体19bと、グランド用の配線導体19cを設けている。更に、フィードスルー基板24の外側張り出し部の端面には、張り出し部の上面に設ける信号用の配線導体19bと接続して延設する信号用の配線導体19dと、張り出し部の上面に設けるグランド用の配線導体19cと接続して延設するグランド用の配線導体19eを設けている。なお、フィードスルー基板24には、枠体12との接合部となる部分、及びシールリング14を接合させる部分に導体部を設けている。
上記の半導体素子収納用パッケージ10は、少なくとも並列する信号用及びグランド用の2本、又は信号用を挟んで両側がグランド用の3本のKVや、42アロイ等からなる金属製のL字型リード端子25(図1では3本で示している)を備えている。また、半導体素子収納用パッケージ10は、このリード端子25を接合するための信号用の配線導体19fと、グランド用の配線導体19gを一方の主面に設け、他方の主面にグランド用の配線導体19g及び接続用導体ビア20aを介して接続する全面導体のグランドプレーン21aを設けるグランド付コプレーナ構造の伝送線路を有するアルミナ(Al2O3)や、窒化アルミニウム(AlN)等からなるセラミック製の誘電体基板26を備えている。上記のL字型リード端子25は、通常、KVや、42アロイ等からなる金属板を、打ち抜いたり、エッチングでリードフレーム状に形成し、L字型に折り曲げて作製している。また、誘電体基板26は、セラミックグリーンシートに接続用導体ビア20a形成用の貫通孔を形成し、タングステン等の高融点金属からなる導体ペーストで貫通孔を充填したり、導体ペーストで一方の主面に配線導体19f、19g用の導体パターンをスクリーン印刷したり、他方の主面にグランドプレーン21a用の導体パターンをスクリーン印刷した後、セラミックと高融点金属を還元雰囲気中で同時焼成して焼成体に形成している。なお、前記の伝送線路基板18も、これと同様な方法で作製している。
上記の半導体素子収納用パッケージ10は、リード端子25を誘電体基板26の一方の主面の信号用の配線導体19fと、グランド用の配線導体19gに接合するユニット27が、誘電体基板26の他方の主面のグランドプレーン21aをフィードスルー基板24下方の金属製部分の枠体12の外周壁面にAgCuろう等のろう材を介して接合して設けられている。これと共に、この半導体素子収納用パッケージ10は、誘電体基板26より突出して設けられるユニット27のリード端子25の一方の端部が、フィードスルー基板24に設ける信号用の配線導体19dや、グランド用の配線導体19eにAgCuろう等のろう材を介して接合して設けられている。なお、上記のユニット27は、金属製部分の枠体12の外周壁面に接合されていると説明したが、フィードスルー基板24自体を張り出し部から下方に延設させたフィードスルー基板24のセラミック製部分の全部、又は一部に当接するように接合されていてもよい。
半導体素子収納用パッケージ10は、フィードスルー基板24のキャビティ部13側に張り出させた部位の信号用の配線導体19b及びグランド用の配線導体19cと、図示しないが、半導体素子がボンディングワイヤを介して接続状態にして電気的に導通状態となるようにしている。そして、半導体素子等が収納された半導体素子収納用パッケージ10は、蓋体(図示せず)をシールリング14に溶接等で接合してキャビティ部13内に半導体素子等を気密封止した後、ベース基板11の裏面を実装用基板28に固定させて取り付けると共に、リード端子25の先端部を実装用基板28の上面に設ける回路導体に接続させて取り付け、外部回路と電気的に導通状態としている。この半導体素子収納用パッケージ10は、枠体12に貼り付ける誘電体基板26によってベース基板11の上面から数mm(通常、3〜4mm)の高さをグランド付コプレーナ構造で落とすことができ、しかもリード端子25を中空状態にしないで表面実装ができるので、電磁界エネルギーの放射が少なく、半導体素子の特性の変化が発生しないパッケージとすることができる。
次いで、本発明者は、リード端子接合部側の変換部における伝送特性について、本発明の半導体素子収納用パッケージと、従来の半導体素子収納用パッケージの散乱行列(S行列)の要素(Sパラメータ)の一つである透過係数S21のシミュレーション解析を行ったので、その結果を図2を参照しながら説明する。
図2に示すように、本発明の半導体素子収納用パッケージは、透過係数S21が−1dBまでの範囲にある周波数が、50GHzを超え、53GHzぐらいまで伝送損失が小さいレベルが得られることがわかった。一方、従来の半導体素子収納用パッケージは、34GHzぐらいで透過係数S21が−1dBを超えるようになり、周波数がこれ以上になると急激に伝送損失が大きくなることがわかった。
図2に示すように、本発明の半導体素子収納用パッケージは、透過係数S21が−1dBまでの範囲にある周波数が、50GHzを超え、53GHzぐらいまで伝送損失が小さいレベルが得られることがわかった。一方、従来の半導体素子収納用パッケージは、34GHzぐらいで透過係数S21が−1dBを超えるようになり、周波数がこれ以上になると急激に伝送損失が大きくなることがわかった。
本発明は、50GHz程度までの高周波の信号を通過させることができる高周波用の半導体素子を収納できる半導体素子収納用パッケージとして適用可能である。
10:半導体素子収納用パッケージ、11:ベース基板、12:枠体、13:キャビティ部、14:シールリング、15:貫通孔、16:同軸コネクタ、17:軸芯、18:伝送線路基板、19、19a、19b、19c、19d、19e、19f、19g:配線導体、20、20a:接続用導体ビア、21、21a:グランドプレーン、22、22a:金属製基台、23:切り欠き部、24:フィードスルー基板、25:リード端子、26:誘電体基板、27:ユニット、28:実装用基板
Claims (1)
- ベース基板と、この外周部上に接合して設ける枠体を備え、前記ベース基板の上面と前記枠体の内周壁面で形成されるキャビティ部に高周波用の半導体素子を収納するための半導体素子収納用パッケージにおいて、
少なくとも並列する信号用及びグランド用の2本、又は該信号用を挟んで両側が前記グランド用の3本のL字型リード端子と、該L字型リード端子を接合するための前記信号用と前記グランド用の配線導体を一方の主面に設け、他方の主面に前記グランド用の前記配線導体及び接続用導体ビアを介して接続する全面導体のグランドプレーンを設けるグランド付コプレーナ構造の伝送線路を有する誘電体基板とを備え、
前記リード端子を前記誘電体基板の一方の主面の前記配線導体に接合するユニットが、前記誘電体基板の他方の主面の前記グランドプレーンをろう材を介して前記枠体及び/又はフィードスルー基板の外周壁面に接合して設けられていると共に、前記誘電体基板より突出して設けられる前記ユニットの前記リード端子の一方の端部が、前記フィードスルー基板に設ける前記配線導体にろう材を介して接合して設けられていることを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011108948A JP2012243781A (ja) | 2011-05-16 | 2011-05-16 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011108948A JP2012243781A (ja) | 2011-05-16 | 2011-05-16 | 半導体素子収納用パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012243781A true JP2012243781A (ja) | 2012-12-10 |
Family
ID=47465204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011108948A Withdrawn JP2012243781A (ja) | 2011-05-16 | 2011-05-16 | 半導体素子収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012243781A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014192220A (ja) * | 2013-03-26 | 2014-10-06 | Kyocera Corp | 電子部品搭載用パッケージおよびそれを用いた電子装置 |
JP2015109347A (ja) * | 2013-12-04 | 2015-06-11 | 日本電信電話株式会社 | 高周波モジュール |
JPWO2015030093A1 (ja) * | 2013-08-28 | 2017-03-02 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
CN108109971A (zh) * | 2016-11-25 | 2018-06-01 | 住友电工光电子器件创新株式会社 | 半导体模块 |
JPWO2022070384A1 (ja) * | 2020-10-01 | 2022-04-07 |
-
2011
- 2011-05-16 JP JP2011108948A patent/JP2012243781A/ja not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014192220A (ja) * | 2013-03-26 | 2014-10-06 | Kyocera Corp | 電子部品搭載用パッケージおよびそれを用いた電子装置 |
JPWO2015030093A1 (ja) * | 2013-08-28 | 2017-03-02 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
JP2015109347A (ja) * | 2013-12-04 | 2015-06-11 | 日本電信電話株式会社 | 高周波モジュール |
CN108109971A (zh) * | 2016-11-25 | 2018-06-01 | 住友电工光电子器件创新株式会社 | 半导体模块 |
CN108109971B (zh) * | 2016-11-25 | 2023-08-25 | 住友电工光电子器件创新株式会社 | 半导体模块 |
JPWO2022070384A1 (ja) * | 2020-10-01 | 2022-04-07 | ||
WO2022070384A1 (ja) * | 2020-10-01 | 2022-04-07 | 三菱電機株式会社 | 半導体装置 |
JP7281061B2 (ja) | 2020-10-01 | 2023-05-25 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8952518B2 (en) | Semiconductor device housing package, and semiconductor apparatus and electronic apparatus including the same | |
US8552304B2 (en) | High-frequency circuit package and high-frequency circuit device | |
US9532475B2 (en) | High-frequency module | |
JP6243510B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP7244687B2 (ja) | 高周波基体、高周波基体を用いた高周波パッケージ、および高周波モジュール | |
US10512155B2 (en) | Wiring board, optical semiconductor element package, and optical semiconductor device | |
WO2015030093A1 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP5518260B2 (ja) | 素子収納用パッケージ、半導体装置用部品および半導体装置 | |
JP2012243781A (ja) | 半導体素子収納用パッケージ | |
JP6181777B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
US6936921B2 (en) | High-frequency package | |
WO2015012405A1 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP5709427B2 (ja) | 素子収納用パッケージおよびこれを備えた半導体装置 | |
JP3673491B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
JP6671567B1 (ja) | 光モジュール | |
JP2009076828A (ja) | 半導体素子収納用パッケージ及び半導体装置 | |
JP2015122466A (ja) | To−can型パッケージ用ヘッダーおよび半導体装置 | |
JP2009076829A (ja) | 半導体素子収納用パッケージ | |
JP2019041045A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2017216470A (ja) | To−can型パッケージ用ヘッダーおよび半導体装置 | |
JP2001189405A (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
JP2002222885A (ja) | 半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140805 |