JP2012235101A - パッケージ支持面にクリップを利用する高電圧ｉｉｉ族窒化物整流器パッケージ - Google Patents

パッケージ支持面にクリップを利用する高電圧ｉｉｉ族窒化物整流器パッケージ Download PDF

Info

Publication number
JP2012235101A
JP2012235101A JP2012094150A JP2012094150A JP2012235101A JP 2012235101 A JP2012235101 A JP 2012235101A JP 2012094150 A JP2012094150 A JP 2012094150A JP 2012094150 A JP2012094150 A JP 2012094150A JP 2012235101 A JP2012235101 A JP 2012235101A
Authority
JP
Japan
Prior art keywords
iii
diode
package
support surface
nitride transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012094150A
Other languages
English (en)
Other versions
JP5650686B2 (ja
Inventor
Chuan Cheah
チュアン チェアー
Dae Keun Park
デ ケウン パーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of JP2012235101A publication Critical patent/JP2012235101A/ja
Application granted granted Critical
Publication of JP5650686B2 publication Critical patent/JP5650686B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H01L2224/84815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】パッケージ支持面にクリップを利用する高電圧III族窒化物整流器パッケージの典型的な実施形態を提供する。
【解決手段】パッケージ支持面２６０に取り付け、III族窒化物トランジスタ２３０のソースにスタックされたダイオード２２０のアノードを有するIII族窒化物トランジスタ２３０と、III族窒化物トランジスタ２３０のゲートおよびダイオード２２０のアノードに結合した第１の導電性クリップ２１２ｂと、III族窒化物トランジスタ２３０のドレインに結合した第２の導電性クリップ２１２ａとを含む。導電性クリップ２１２ａ、２１２ｂはパッケージ支持面２６０に結合され、表面実装性の平担部を露出する。
【選択図】図２Ｊ

Description

本出願は、２０１１年５月４日に出願した「カスコード接続された高電圧GaN整流器のリードレスパッケージ」の米国仮特許出願第６１／４８２，３１４号の優先権の利益を主張する。この仮出願における開示を本出願に参照して完全に援用する。
本発明は、一般に半導体素子に関する。さらに具体的には、本発明は半導体素子のパッケージングに関する。
高出力及び高性能な回路用途には、窒化ガリウム（GaN）電界効果トランジスタ（ＦＥＴ）のようなIII族窒化物トランジスタが高効率及び高電圧動作のために多くの場合望ましい。特に、かかるIII族窒化物トランジスタをシリコンダイオードのような他の素子に結合して、カスコード接続された整流器のような、高性能な整流器を生成することがしばしば好ましい。
不幸にも、III族窒化物トランジスタをシリコンダイオードに結合する従来のパッケージ集積技術は、かかるIII族窒化物トランジスタによって提供される利益を多くの場合なくしていた。例えば、従来のパッケージ設計では、端子接続に対しワイヤーボンディングが要求され、不所望に増大するパッケージ形状因子、製造コスト、寄生インダクタンス、抵抗及びパッケージの熱散逸要求をもたらす。ワイヤーボンディングの代わりに導電性のクリップを使用して高電圧用途に適した高性能のパッケージ端子を提供することが知られている一方、導電性クリップを別々に形成、配置する要求は多重パッケージをシングルパスで処理する可能性を排除し、これはストリームライン型組立、集積の増大および製造コストの減少に著しく望ましい。クワッドフラットなリード無し（ＱＦＮ）パッケージがワイヤーボンディングを回避するのに知られている一方、かかるパッケージは望ましくないことに高コストな製造設備を要求する。
それゆえ、カスコード接続された高電圧III族窒化物整流器を一体化するパッケージの効率的な製造を支持するためにユニークなコスト効率の良い解決方法が必要である。
図面の少なくとも一つに示すか、および／またはそれに関連して説明され、より完全には請求の範囲に記載したようなパッケージ支持面にクリップを利用する高電圧III族窒化物整流器パッケージである。
IV族ダイオードに結合したIII族窒化物トランジスタの回路図である。 IV族ダイオードの正面図である。 IV族ダイオードの背面図である。 III族窒化物トランジスタの正面図である。 III族窒化物トランジスタの背面図である。 本発明の一実施形態に係るカスコード接続された高電圧III族窒化物整流器パッケージ組立品の上面図である。 本発明の一実施形態に係るカスコード接続された高電圧III族窒化物整流器パッケージ組立品の断面図である。 本発明の一実施形態に係るカスコード接続された高電圧III族窒化物整流器パッケージ組立品の上面図である。 本発明の一実施形態に係るカスコード接続された高電圧III族窒化物整流器パッケージ組立品の断面図である。 本発明の一実施形態に係るカスコード接続された高電圧III族窒化物整流器パッケージ組立品の上面図である。 本発明の一実施形態に係るカスコード接続された高電圧III族窒化物整流器パッケージ組立品の断面図である。 本発明の一実施形態に係るカスコード接続された高電圧III族窒化物整流器パッケージ組立品の断面図である。 本発明の一実施形態に係るカスコード接続された高電圧III族窒化物整流器パッケージ組立品の断面図である。 本発明の一実施形態に係るプリント回路基板（ＰＣＢ）システムに搭載したカスコード接続された高電圧III族窒化物整流器パッケージ組立品の断面図である。
本発明は、パッケージ支持面にクリップを利用する高電圧III族窒化物整流器パッケージに指向するものである。以下の説明は、本発明の実施態様に関与する特定の情報を含む。当業者は、本発明が本出願に具体的に論述したものと異なる方法で実施し得ることを認識するであろう。さらに、本発明を曖昧にしないように、いくつかの本発明の具体的な詳細は議論されていない。本出願に記載されていない具体的な詳細は、当業者の通常の知識の範囲内である。
本出願における図面と、それに伴う詳細な説明は、単に本発明の例示的な実施形態に指向する。簡潔さを維持するために、本発明の他の実施形態は、本発明にかかる原理を使用するものの、本出願には具体的には記載されておらず、図面によっても具体的に示されない。
ここで用いる語句「III族窒化物またはIII-N」は、窒素と、Al、Ga、InおよびBを含む少なくとも一つのIII族元素とを含む化合物半導体を指し、限定しないがそのあらゆる合金、例えば窒化アルミニウムガリウム（AlxGa(1-x)N）、窒化インジウムガリウム（InyGa(1-x-y)N）、窒化アルミニウムインジウムガリウム（AlxInyGa(1-x-y)N）、ヒ化リン化窒化ガリウム（GaAsaPbN(1-a-b)）、ヒ化リン化窒化アルミニウムインジウムガリウム（AlxInyGa(1-x-y)AsaPbN(1-a-b)）などを含む。一般に、III族窒化物材料はまた、限定しないが、Ga極性、N極性、半極性または無極性の結晶方位を含むあらゆる極性を言及する。III族窒化物材料はまた、ウルツ鉱型、ジンクブレンデ型あるいは混成の結晶多形を含んでもよく、また単結晶、単結晶質、多結晶質または非結晶質構造を含んでもよい。
また、ここで用いる語句「IV族」は、Siと、GeおよびCを含む少なくとも一つの第IV族元素を含む半導体を指し、SiGeおよびSiCなどの化合物半導体を含む。IV族はまた、第IV族元素の層からなる半導体材料または歪みシリコンや歪みIV族元素を生産するための第IV族元素のドーピングを指し、ＳＯＩ、ＳＩＭＯＸおよびＳＯＳ（サファイア上シリコン）などを含むIV族系の複合サブストレートを含む。
開示内容を本出願に完全に参照して援用した２０１１年３月２２日付け出願の「パッケージ内のダイオードにスタックされたIII族窒化物トランジスタ」米国特許出願第第１３／０５３，６４６号は、ダイオードのカソードがIII族窒化物トランジスタのソースに存在し、電気的に結合するようにIII族窒化物トランジスタの上面に重ねられたシリコンダイオードのようなダイオードを含む２端子スタックダイパッケージを教示する。パッケージの第１端子をIII族窒化物トランジスタのドレインに結合し、パッケージの第２端子をダイオードのアノードに結合する。
本出願は、高電圧（２００Ｖ〜１２００Ｖまたはそれ以上）用途に使用する２端子スタックダイパッケージを形成するのに必要な改良に対応し、開示する。さらに、本出願は、パッケージ支持面に取付けた表面実装性の導電クリップの使用を説明することにより、そのようなパッケージの構造に対応し、開示する。
本出願は、スタックダイのワイヤーボンディングの無い表面実装性高電圧パッケージの物理配列を説明する。特に、IV族ダイオードをクワッドフラットのリード無し（ＱＦＮ） パッケージ内のIII―N材料トランジスタの上にスタックする。素子のアノードとカソードとの間の高い電圧場差（２００Ｖ超）を調整するのに必要な改良は、アノードおよびカソード間の物理的離間隔を、例えば２．７５００ｍｍまたはそれ以上に拡張することを含む。
図１は、シリコンダイオードのようなIV族ダイオードに結合したIII族窒化物トランジスタの回路図を示す。本出願では、「シリコンダイオード」への言及は、簡潔さと便利さのためだけになされる。しかしながら、本発明のスタックダイパッケージの文脈における「IV族またはシリコンダイオード」は、非シリコン型のダイオード、すなわち一般にあらゆるダイオードに置き換わり得る。図１は、端子１１２ａおよび１１２ｂと、ノード１１４および１１６と、ダイオード１２０と、III族窒化物トランジスタ１３０とを含む。III族窒化物トランジスタ１３０は、例えば、窒化ガリウム（GaN）電界効果トランジスタ（ＦＥＴ）またはGaN高電子移動度トランジスタ（ＨＥＭＴ）を含んでもよく、より具体的には空乏モードGaNトランジスタを含んでも良い。ダイオード１２０はＰＮ接合ダイオードまたはショットキーダイオードのいずれかとすることができる。
図１に示した例では、ダイオード１２０のカソード１２１をノード１１４でIII族窒化物トランジスタ１３０のソース１３３に結合する。さらに、完全なカスコード接続されたスイッチが、III族窒化物トランジスタ１３０のゲート１３１をノード１１６でダイオード１２０のアノード１２２に結合することにより形成される。こうして、図１の回路は高性能のカスコード接続された整流器を実現する。しかしながら、別の実施形態では、回路が異なる構造のダイオード１２０をIII族窒化物トランジスタ１３０と共に含んでも良い。
III族窒化物トランジスタまたはIII族窒化物ＨＥＭＴを下記の文献で論述されたように形成するのが好ましく、これら文献すべてを完全に本出願に参照して援用する。
「ゲートとドレインとの間に低減した電界を有するエンハンスメントモードのIII族窒化物半導体素子」のタイトルで２０１０年６月２９日に発行された米国特許第７，７４５，８４９号、
「III族窒化物エンハンスメントモード素子」のタイトルで２０１０年７月２０日に発行された米国特許第７，７５９，６９９号、
「エンハンスメントモードのIII族窒化物ＦＥＴ」のタイトルで２００８年６月３日に発行された米国特許第７，３８２，００１号、
「上部トランジスタの超格子変性」のタイトルで２００６年９月２６日に発行された米国特許第７，１１２，８３０号、
「上部トランジスタの超格子変性」のタイトルで２００８年１１月２５日に発行された米国特許第７，４５６，４４２号、
「窒化ガリウム材料と関連する製造方法」のタイトルで２００８年３月４日に発行された米国特許第７，３３９，２０５号、
「障壁／スペーサ層を有するIII族窒化物系高電子移動度トランジスタ（ＨＥＭＴ）」のタイトルで２００５年２月１日に発行された米国特許第６，８４９，８８２号、
「窒化ガリウム材料と方法」のタイトルで２００３年９月９日に発行された米国特許第６，６１７，０６０号、
「窒化ガリウム材料と方法」のタイトルで２００３年１１月１８日に発行された米国特許第６，６４９，２８７号、
「GaN/AlXGa1-XNヘテロ接合高電子移動度トランジスタ」のタイトルで１９９３年３月９日に発行された米国特許第５，１９２，９８７号、
「張力緩和中間層を備えたIII−V族半導体素子」のタイトルで２００９年１０月１４日に出願された米国特許出願第１２／５８７，９６４号、
「応力変調III−V族半導体素子と関連製法」のタイトルで２０１０年１２月２１日に出願された米国特許出願第１２／９２８，９４６号、
「寄生電流路を防ぐ交互高低温層を用いた超格子の製造方法」のタイトルで２００６年９月１３日に出願された米国特許出願第１１／５３１，５０８号、
「アルミニウムドープされたゲートを備えるプログラマブルIII族窒化物トランジスタ」のタイトルで２０１１年２月４日に出願された米国特許出願第１３／０２１，４３７号、
「単一ゲート誘電構造を備えるエンハンスメントモードのIII族窒化物トランジスタ」のタイトルで２０１１年１月３１日に出願された米国特許出願第１３／０１７，９７０号、
「ゲートAlGaN/GaNヘテロ接合ショットキー素子」のタイトルで２００９年１２月７日に出願された米国特許出願第１２／６５３，０９７号、
「フローティングゲートを備えたエンハンスメントモードのIII族窒化物素子と、その製造方法」のタイトルで２００８年８月２１日に出願された米国特許出願第１２／１９５，８０１号、
「ゲートとドレインとの間に低減した電界を備えるIII族窒化物半導体素子と、その製造方法」のタイトルで２００８年９月１６日に出願された米国特許出願第１２／２１１，１２０号、
「プログラマブルゲートを有するIII族窒化物パワー半導体素子」のタイトルで２００７年９月８日に出願された米国特許出願第１１／８５７，１１３号、
「III族窒化物ヘテロ接合素子、ＨＥＭＴ、関連する素子構造」のタイトルで２０１１年２月２８日に出願された米国特許仮出願第６１／４４７，４７９号、
「ゲートAlGaN/GaNヘテロ接合ショットキー素子」のタイトルで２０１１年３月３日に出願された米国特許仮出願第６１／４４９，０４６号。
また、III族窒化物ＦＥＴが高電圧III−N ＦＥＴであるのが望ましい。III−N ＦＥＴ１３０は、２００Ｖ〜５０００ＶのVdrainでの動作に最適化することができるか、またはＦＥＴ１３０は５００Ｖ〜７００Ｖの間、若しくは２００Ｖ〜５０００Ｖの間の任意他の下位範囲での動作に最適化してもよい。
図２Ａ〜図２Ｄに移ると、図２ＡはIV族ダイオードの正面図を示し、図２ＢはIV族ダイオードの背面図を示し、図２ＣはIII族窒化物トランジスタの正面図を示し、図２ＤはIII族窒化物トランジスタの背面図を示す。図２Ａ〜図２Ｄに関して、ダイオード２２０は図１のダイオード１２０に対応し、III族窒化物トランジスタ２３０は図1のIII族窒化物トランジスタ１３０に対応する。ある実施形態では、ダイオード２２０に対して約１ｍｍｘ１ｍｍのダイサイズを好適とすることができる。別のある実施形態では、ダイオード２２０のダイサイズは、より大きいか、より小さくてもよい。図２Ａおよび２Ｂに示すように、シリコンダイオード２２０は上面にアノード２２２を、また反対側の底面にカソード２１２を備える。図２Ｃおよび２Ｄに示すように、III族窒化物トランジスタ２３０は上面にゲート２３１と、ドレイン２３２と、ソース２３３を備える一方、底面または背面は不活性である。ある実施形態では、III族窒化物トランジスタ２３０に対して約３．２ｍｍｘ２．７９５ｍｍのダイサイズを好適とすることができる。別のある実施形態では、III族窒化物トランジスタ２３０のダイサイズは、より大きいか、またはより小さくてもよい。
次に、図２Ｅ、２Ｇおよび２Ｉは、本発明の一実施形態に従うカスコード接続された高電圧III族窒化物整流器パッケージ組立体の上面図である。図２Ｆ、２Ｈ、２Ｊ，２Ｋおよび２Ｌは、対応する本発明の一実施形態に従うカスコード接続された高電圧III族窒化物整流器パッケージ組立体の断面図である。図３はまた、本発明の一実施形態に従うシステムプリント回路基板（ＰＣＢ）に搭載したカスコード接続された高電圧III族窒化物整流器パッケージの完成品の断面図である。
図２Ｅから始めると、図２Ｃ−２ＤのIII族窒化物トランジスタ２３０をパッケージ支持面２６０に、例えばダイ取付け材によって取付ける。パッケージ支持面２６０は、例えば、１層、２層または多層プリント回路基板（ＰＣＢ）を含んでも良い。しかしながら、代わりの実施形態では、セラミック基板のような他の支持面を利用しても良い。パッケージ支持面２６０は約１２５μｍ厚としてもよいが、組立て中に接続すべき導電性クリップに対し適切な剛性を付与するために任意の厚さを選択することができる。特定の実施形態では、パッケージ支持面２６０はまた、熱散逸の改善用熱配線を備えても良い。図２Ｅに示すように、III族窒化物トランジスタ２３０の背面２４０をパッケージ支持面２６０に結合して、ゲート２３１、ドレイン２３２およびソース２３３が上面に到達可能にする。図２Ｆは、図２Ｅにおける線２Ｆ−２Ｆに対応する断面図である。
簡単のために、これら図面は単一パッケージの組立体のみを示す。しかしながら、パッケージ支持面２６０は、多重パッケージを例えばストリップまたはグリッドで収納し、後に個々のパッケージに単体化し得ることが分る。このようにして、多重パッケージを同時に処理してもよい。
図２Ｅから図２Ｇでは、カソード２２１（図示せず）がソース２３３に存在するようにダイオード２２０をIII族窒化物トランジスタ２３０の上面にスタックする。その結果、アノード２２２がダイオード２２０の上面に到達可能となる。かかるスタックに先立ち、はんだペーストやはんだプリフォームのようなはんだをゲート２３１、ドレイン２３２およびソース２３３に塗布することができる。或いはまた、導電性接着剤や導電性テープのような他の材料をはんだの代りとすることができる。図２Ｈは、図２Ｇにおける線２Ｈ−２Ｈに対応する断面図である。
図２Ｇから図２Ｉでは、導電性クリップ２１２ａおよび２１２ｂを採取し、図のようにパッケージ２１０の上に置くことができる。従って、第１の導電性クリップ２１２ｂをダイオード２２０のアノード２２２およびIII族窒化物トランジスタ２３０のドレイン２３１に結合し、また第２の導電性クリップ２１２ａをIII族窒化物トランジスタ２３０のドレイン２３２に結合する。導電性クリップ２１２ａおよび２１２ｂは、例えば銅や銅合金からなっても良い。かかる設置に先立ち、追加のはんだをダイオード２２０のアノード２２２の上およびパッケージ支持面２６０の上に被着しても良い。図２Ｊおよび図２Ｋに示すように、導電性クリップ２１２ａおよび２１２ｂを機械的支持のためさらにパッケージ２６０の支持面に結合する。さらに、導電性クリップ２１２ａおよび２１２ｂは、表面実装に適した平担部２１４ａおよび２１４ｂをそれぞれ有する。平担部２１４ａおよび２１４ｂはまた、パッケージ２１０の表面実装をさらに促進するために実質的に同一平面上としてもよい。
図２Ｊおよび図２Ｋに示すように、導電性クリップ２１２ａおよび２１２ｂの端は、ストレート接続を用いて合わせ面に接続される。例えば、導電性クリップ２１２ｂを図２Ｊに示すように、ストレート接続によってダイオード２２０のアノード２２２に接続する。しかしながら、別の実施形態では、合わせ面領域、機械的安定性および製造の容易さの適用要件に応じてねじ頭状、くぎ頭状、マッシュルーム状コネクタ、コイン状コネクタを含む様々な別の接続を用いることができる。
導電性クリップ２１２ａおよび２１２ｂを採取、設置した後、組立て品全体を例えばリフロー炉やコンベヤ炉で加熱して、あらかじめ被着したはんだをリフローすることができる。その結果、ダイオード２２０のカソード２２１をIII族窒化物トランジスタ２３０のソース２３３に電気的かつ機械的に結合し、導電性クリップ２１２ｂをIII族窒化物トランジスタ２３０のゲート２３１およびダイオード２２０のアノード２２２に結合し、また導電性クリップ２１２ａをIII族窒化物トランジスタ２３０のドレイン２３２に結合することができる。さらに、導電性クリップ２１２ａおよび２１２ｂをそれぞれパッケージ支持面２６０に接続して、機械的な支持および熱散逸をパッケージ２１０に提供することができる。このようにして、図１の回路図に示したカスコード接続された整流器回路が、図１の端子１１２ａに対応する導電性クリップ２１２ａおよび図１の端子１１２ｂに対応する導電性クリップ２１２ｂを備える。
図２Ｋから図２Ｌでは、グロブトップ（glob-top）２６５のような封入材をパッケージ２１０に任意に塗布して、絶縁保護をIII族窒化物トランジスタ２３０およびダイオード２２０にもたらすことができる。ある別の実施形態では、他の封入材が好ましく、該封入材をIII族窒化物トランジスタ２３０およびダイオード２２０のスタックされたダイ組立体の上縁を越えて延在させてもよい。
図２Ｌから図３では、パッケージ２１０を単体化し、公知の従来技術を用いてシステムプリント回路基板（ＰＣＢ）３１０にフリップしてもよい。６００Ｖでの高電圧作動を可能にする少なくとも２．７５００ｍｍ、例えば３．００００ｍｍの離間隔をシステムＰＣＢ３１０に搭載した平担部２１４ａおよび２１４ｂ間に設けることができる。パッケージ２１０をより大きな回路の一部としてシステムＰＣＢ３１０に集積し得るので、システムＰＣＢ３１０の一部分のみを単純化のため示していることに注目すべきである。
かくして、パッケージ支持面にクリップを利用するカスコード接続された高電圧III族窒化物整流器と、かかるパッケージの製造方法が説明された。開示されたパッケージは、ワイヤーボンディングを用いることなく小型パッケージ内にカスコード接続された高電圧III族窒化物整流器を提供する。その結果、従来のワイヤーボンディングパッケージに比べて、パッケージフットプリントの縮減、サージ電流特性の改善およびより高性能を達成することができる。パッケージは単層ＰＣＢのような低コストパッケージ支持面を利用し得るため、高価格なリードレスパッケージ製造プロセスを有利に回避し、また有効な表面実装技術（ＳＭＴ）の製造設備を利用することができる。さらに、多重パッケージを一度に組み立て得るので、個々のパッケージ処理を要求する従来方法と比べて、高集積度とコスト削減を達成することができる。
上記の記述から、本発明の概念を実現するために、その範囲を逸脱することなく様々な技術を用い得ることは明らかである。さらに、本発明を特定の実施態様を特に参照して説明しているが、当業者であれば、本発明の精神および範囲を逸脱することなく、形式上も詳細にも変更がなされることを認識するだろう。また、記述した実施態様はすべて、例として考慮するもので、限定的ではない。本発明はここで説明した特定の実施態様に制限されるのではなく、多くの変形、改良、および置換が、本発明の範囲を逸脱することなく可能であると理解すべきである。

Claims (20)

  1. パッケージ支持面と、
    ゲート、ソース、およびドレインを有し、前記パッケージ支持面に取り付けたIII族窒化物トランジスタと、
    アノードおよびカソードを有し、該カソードを前記ソースに機械的かつ電気的に結合するように前記III族窒化物トランジスタにスタックしたダイオードと、
    前記III族窒化物トランジスタのゲート、ダイオードのアノードおよびパッケージ支持面に結合した第１の導電性クリップと、
    前記III族窒化物トランジスタのドレインおよびパッケージ支持面に結合した第２の導電性クリップとを備え、
    前記第１および第２の導電性クリップがそれぞれ高電圧半導体パッケージの表面実装用の平担部を有することを特徴とするワイヤーボンディングの無い表面実装性高電圧半導体パッケージ。
  2. 前記各平担部が実質的に同一平面上にある請求項１に記載の高電圧半導体パッケージ。
  3. 前記III族窒化物トランジスタおよびダイオードを封入するグロブトップをさらに含む請求項１に記載の高電圧半導体パッケージ。
  4. 前記グロブトップがIII族窒化物トランジスタの上縁を越えて延在する請求項３に記載の高電圧半導体パッケージ。
  5. 前記第１の導電性クリップを前記アノードにコイン状コネクタ、キノコ状コネクタ、くぎ頭状、ねじ頭状およびストレートコネクタよりなる群から選択したコネクタによって結合する請求項１に記載の高電圧半導体パッケージ。
  6. 前記第１および第２の導電性クリップが銅からなる請求項１に記載の高電圧半導体パッケージ。
  7. 前記パッケージ支持面がプリント回路基板（ＰＣＢ）からなる請求項１に記載の高電圧半導体パッケージ。
  8. 前記パッケージ支持面が熱配線を含む請求項１に記載の高電圧半導体パッケージ。
  9. 前記ダイオードがショットキーダイオードである請求項１に記載の高電圧半導体パッケージ。
  10. 前記III族窒化物トランジスタがGaN ＦＥＴである請求項１に記載の高電圧半導体パッケージ。
  11. 前記III族窒化物トランジスタがGaN ＨＥＭＴである請求項１に記載の高電圧半導体パッケージ。
  12. ワイヤーボンディングの無い表面実装性高電圧半導体パッケージを製造する方法であって、
    パッケージの支持面にゲート、ソースおよびドレインを有するIII族窒化物トランジスタを取り付ける工程と、
    前記III族窒化物トランジスタのソース上にカソードおよびアノードを有するダイオードをスタックする工程と、
    前記III族窒化物トランジスタのゲート、前記ダイオードのアノードおよび前記パッケージ支持面に第１の導電性クリップを結合する工程と、
    前記III族窒化物トランジスタのドレインおよび前記パッケージ支持面に第２の導電性クリップを結合する工程トを備え、
    前記第１および第２の導電性クリップはそれぞれは前記高電圧半導体パッケージの表面実装用の平担部を有することを特徴とする方法。
  13. 前記各平担部が実質的に同一平面上にある請求項１２に記載の方法。
  14. 前記III族窒化物トランジスタおよびダイオードをグロブトップで封入する工程をさらに備える請求項１２に記載の方法。
  15. 前記第１および第２の導電性クリップが銅からなる請求項１２に記載の方法。
  16. 前記パッケージ支持面がプリント回路基板（ＰＣＢ）からなる請求項１２に記載の方法。
  17. 前記パッケージ支持面が熱配線を含む請求項１６に記載の方法。
  18. 前記ダイオードのアノードへの第１の導電性クリップの接続工程が、コイン状コネクタ、キノコ状コネクタ、くぎ頭状、ねじ頭状およびストレートコネクタよりなる群から選択したコネクタによるものである請求項１２に記載の方法。
  19. 前記ダイオードがショットキーダイオードである請求項１２に記載の方法
  20. 前記III族窒化物トランジスタがGaN ＦＥＴである請求項１２に記載の方法。
JP2012094150A 2011-05-04 2012-04-17 パッケージ支持面にクリップを利用する高電圧ｉｉｉ族窒化物整流器パッケージ Active JP5650686B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161482314P 2011-05-04 2011-05-04
US61/482,314 2011-05-04
US13/364,242 2012-02-01
US13/364,242 US8546849B2 (en) 2011-05-04 2012-02-01 High voltage cascoded III-nitride rectifier package utilizing clips on package surface

Publications (2)

Publication Number Publication Date
JP2012235101A true JP2012235101A (ja) 2012-11-29
JP5650686B2 JP5650686B2 (ja) 2015-01-07

Family

ID=45992088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012094150A Active JP5650686B2 (ja) 2011-05-04 2012-04-17 パッケージ支持面にクリップを利用する高電圧ｉｉｉ族窒化物整流器パッケージ

Country Status (3)

Country Link
US (3) US8546849B2 (ja)
EP (1) EP2521176B1 (ja)
JP (1) JP5650686B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160106515A (ko) * 2015-03-02 2016-09-12 에피스타 코포레이션 Led 드라이버 및 관련 조명 시스템
USRE48798E1 (en) 2015-03-02 2021-10-26 Epistar Corporation LED driver and illumination system related to the same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8570012B2 (en) * 2011-12-13 2013-10-29 Texas Instruments Incorporated Diode for use in a switched mode power supply
KR101919421B1 (ko) * 2012-08-16 2018-11-19 삼성전자주식회사 반도체소자 및 그 제조방법
US9202811B2 (en) * 2012-12-18 2015-12-01 Infineon Technologies Americas Corp. Cascode circuit integration of group III-N and group IV devices
EP2787641B1 (en) * 2013-04-05 2018-08-29 Nexperia B.V. Cascoded semiconductor devices
KR102066620B1 (ko) * 2013-07-18 2020-01-16 엘지이노텍 주식회사 발광 소자
US9362240B2 (en) 2013-12-06 2016-06-07 Infineon Technologies Austria Ag Electronic device
MY171261A (en) * 2014-02-19 2019-10-07 Carsem M Sdn Bhd Stacked electronic packages
TWI678944B (zh) * 2015-10-23 2019-12-01 晶元光電股份有限公司 發光二極體之驅動器與相關之照明系統
TWI663893B (zh) * 2015-03-02 2019-06-21 晶元光電股份有限公司 發光二極體之驅動器與相關之照明系統
TWI678946B (zh) * 2015-03-26 2019-12-01 晶元光電股份有限公司 發光二極體之驅動器與相關之照明系統
TWI729540B (zh) * 2015-03-26 2021-06-01 晶元光電股份有限公司 發光二極體之驅動器與相關之照明系統
TWI726085B (zh) * 2017-04-05 2021-05-01 晶元光電股份有限公司 發光二極體之驅動器
US10848074B2 (en) 2018-10-12 2020-11-24 Electronics And Telecommunications Research Institute High voltage bridge rectifier
FR3097682B1 (fr) * 2019-06-19 2023-01-13 St Microelectronics Gmbh Composant monolithique comportant un transistor de puissance au nitrure de gallium

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7017A (en) * 1850-01-15 Brick-pbess
US9018A (en) * 1852-06-15 Machine for polishing daguerreotype-plates
US7271470B1 (en) * 2006-05-31 2007-09-18 Infineon Technologies Ag Electronic component having at least two semiconductor power devices
JP2008198735A (ja) * 2007-02-09 2008-08-28 Sanken Electric Co Ltd 整流素子を含む複合半導体装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JPH062687A (ja) 1992-06-19 1994-01-11 Matsushita Refrig Co Ltd 横型ロータリ圧縮機の油冷却装置
JPH1197570A (ja) 1997-09-17 1999-04-09 Hitachi Ltd 半導体装置およびその製造方法ならびに半導体装置の実装方法
JP2000223815A (ja) 1999-02-03 2000-08-11 Matsushita Electric Ind Co Ltd 樹脂成形基板の実装工法
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP4140238B2 (ja) 2001-12-26 2008-08-27 トヨタ自動車株式会社 半導体モジュールの接合構造
JP3850739B2 (ja) 2002-02-21 2006-11-29 三菱電機株式会社 半導体装置
US7112830B2 (en) 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
US7382001B2 (en) 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US7298034B2 (en) 2004-06-28 2007-11-20 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector assemblies
US7339205B2 (en) 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
WO2006068641A1 (en) 2004-12-20 2006-06-29 Semiconductor Components Industries, L.L.C. Electronic package having down-set leads and method
JP5202312B2 (ja) 2005-07-06 2013-06-05 インターナショナル レクティフィアー コーポレイション 第ｉｉｉ族窒化物エンハンスメント型デバイス
JP2007027404A (ja) 2005-07-15 2007-02-01 Sanyo Electric Co Ltd 半導体装置
US8482035B2 (en) 2005-07-29 2013-07-09 International Rectifier Corporation Enhancement mode III-nitride transistors with single gate Dielectric structure
US8183595B2 (en) 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
US9157169B2 (en) 2005-09-14 2015-10-13 International Rectifier Corporation Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path
JP5558714B2 (ja) 2005-09-21 2014-07-23 インターナショナル レクティフィアー コーポレイション 半導体パッケージ
US7402845B2 (en) * 2005-12-30 2008-07-22 International Rectifier Corporation Cascoded rectifier package
US7663212B2 (en) * 2006-03-21 2010-02-16 Infineon Technologies Ag Electronic component having exposed surfaces
US8791503B2 (en) 2007-09-18 2014-07-29 International Rectifier Corporation III-nitride semiconductor device with reduced electric field between gate and drain and process for its manufacture
WO2009038809A1 (en) 2007-09-20 2009-03-26 International Rectifier Corporation Enhancement mode iii-nitride semiconductor device with reduced electric field between the gate and the drain
US9147649B2 (en) 2008-01-24 2015-09-29 Infineon Technologies Ag Multi-chip module
US8350296B2 (en) 2008-08-21 2013-01-08 International Rectifier Corporation Enhancement mode III-nitride device with floating gate and process for its manufacture
US8178954B2 (en) 2009-07-31 2012-05-15 Alpha & Omega Semiconductor, Inc. Structure of mixed semiconductor encapsulation structure with multiple chips and capacitors
US8575660B2 (en) 2009-10-14 2013-11-05 International Rectifier Corporation Group III-V semiconductor device with strain-relieving interlayers
US20110133337A1 (en) 2009-10-19 2011-06-09 Jeng-Jye Shau Area reduction for surface mount package chips
US7939370B1 (en) 2009-10-29 2011-05-10 Alpha And Omega Semiconductor Incorporated Power semiconductor package
US8269259B2 (en) 2009-12-07 2012-09-18 International Rectifier Corporation Gated AlGaN/GaN heterojunction Schottky device
US9105703B2 (en) 2010-03-22 2015-08-11 International Rectifier Corporation Programmable III-nitride transistor with aluminum-doped gate
US20120153351A1 (en) 2010-12-21 2012-06-21 International Rectifier Corporation Stress modulated group III-V semiconductor device and related method
US8963338B2 (en) * 2011-03-02 2015-02-24 International Rectifier Corporation III-nitride transistor stacked with diode in a package
US20120228696A1 (en) 2011-03-07 2012-09-13 Texas Instruments Incorporated Stacked die power converter
US8853707B2 (en) * 2011-05-04 2014-10-07 International Rectifier Corporation High voltage cascoded III-nitride rectifier package with etched leadframe
US8853706B2 (en) * 2011-05-04 2014-10-07 International Rectifier Corporation High voltage cascoded III-nitride rectifier package with stamped leadframe

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7017A (en) * 1850-01-15 Brick-pbess
US9018A (en) * 1852-06-15 Machine for polishing daguerreotype-plates
US7271470B1 (en) * 2006-05-31 2007-09-18 Infineon Technologies Ag Electronic component having at least two semiconductor power devices
JP2008198735A (ja) * 2007-02-09 2008-08-28 Sanken Electric Co Ltd 整流素子を含む複合半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160106515A (ko) * 2015-03-02 2016-09-12 에피스타 코포레이션 Led 드라이버 및 관련 조명 시스템
KR102283708B1 (ko) * 2015-03-02 2021-07-30 에피스타 코포레이션 Led 드라이버 및 관련 조명 시스템
USRE48798E1 (en) 2015-03-02 2021-10-26 Epistar Corporation LED driver and illumination system related to the same

Also Published As

Publication number Publication date
US8546849B2 (en) 2013-10-01
EP2521176A1 (en) 2012-11-07
US8790965B2 (en) 2014-07-29
EP2521176B1 (en) 2014-06-11
US9142503B2 (en) 2015-09-22
US20140030854A1 (en) 2014-01-30
US20120280247A1 (en) 2012-11-08
JP5650686B2 (ja) 2015-01-07
US20140327014A1 (en) 2014-11-06

Similar Documents

Publication Publication Date Title
JP5650686B2 (ja) パッケージ支持面にクリップを利用する高電圧ｉｉｉ族窒化物整流器パッケージ
JP5526179B2 (ja) Ｉｉｉ−ｖ族トランジスタとｉｖ族横型トランジスタを含む積層複合デバイス
JP5632416B2 (ja) Ｉｉｉ−ｖ族トランジスタとｉｖ族縦型トランジスタを含む積層複合デバイス
US9362267B2 (en) Group III-V and group IV composite switch
JP5596740B2 (ja) 打抜きリードフレームを備えるカスコード接続された高電圧ｉｉｉ族窒化物整流器パッケージ
US9041067B2 (en) Integrated half-bridge circuit with low side and high side composite switches
EP3007227B1 (en) Compact power semiconductor package
JP5643783B2 (ja) Ｉｉｉ−ｖ族トランジスタとｉｖ族ダイオードを含む積層複合デバイス
JP5711180B2 (ja) エッチングリードフレームを備えるカスコード接続された高電圧ｉｉｉ族窒化物整流器パッケージ及びその製造方法
US20130175542A1 (en) Group III-V and Group IV Composite Diode
JP2014131027A (ja) Ｉｉｉ族−ｎおよびｉｖ族デバイスのカスコード回路集積
EP2639832A2 (en) Group III-V and group IV composite diode

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140224

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140227

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140325

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140328

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140421

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141113

R150 Certificate of patent or registration of utility model

Ref document number: 5650686

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250