JP2012222869A - モータ駆動装置及びこれを用いたモータ装置 - Google Patents

Abstract

【課題】電力効率の低下やＳ／Ｎの低下を招かずにロータ位置検出信号の自動利得制御を行うことが可能なモータ駆動装置、及び、これを用いたモータ装置を提供する。
【解決手段】本発明に係るモータ駆動装置１は、ロータ位置検出信号（ホール電圧信号ＨＵ＋／ＨＵ−、ＨＶ＋／ＨＶ−、ＨＷ＋／ＨＷ−）が伝達される信号経路上に自動利得制御回路２０を備えており、自動利得制御回路２０は、入力信号（進角ホール電流信号ＡＵ＋／ＡＵ−、ＡＶ＋／ＡＶ−、ＡＷ＋／ＡＷ−）を差動増幅して出力信号（増幅ホール電流信号ＩＵ、ＩＶ、ＩＷ）を生成するアンプ２１と、前記出力信号（モニタ電流信号ＩＵｍ、ＩＶｍ、ＩＷｍ）を監視してアンプ２１の利得を決定する帰還制御部２３と、を含む。
【選択図】図１３

Description

本発明は、モータの駆動制御を行うモータ駆動装置に関するものである。

従来より、ロータ位置検出信号（ホール信号など）に基づいてモータ駆動信号の位相角を制御するモータ駆動装置が開示されている（例えば特許文献１や特許文献２を参照）。

特に、本願出願人による特許文献２では、ロータ位置検出信号が伝達される信号経路上に自動利得制御回路を備えたモータ駆動装置が開示されている。

特開２００５−２４５０９４号公報 特開２００５−２７８３９３号公報

特許文献２のモータ駆動装置であれば、自動利得制御回路によってロータ位置検出信号の振幅を常に一定値に維持することができるので、モータ駆動電流を生成するパワードライバ段（出力段）のゲインばらつきを抑えることが可能となる。

ところで、特許文献２のモータ駆動装置では、パワードライバ段に流れる総モータ駆動電流（複数相のモータ駆動電流を全て足し合わせた電流）を検出抵抗に流して負帰還電圧を生成し、この負帰還電圧が所定の目標電圧と一致するように、位置検出信号の自動利得制御を行う構成とされていた。

しかしながら、上記の従来構成では、検出抵抗で電力ロスが生じるので、モータ駆動装置の電力効率が低下する、という問題があった。なお、検出抵抗の抵抗値を小さく設定することにより、検出抵抗での電力ロスを抑えることが可能である。しかしながら、検出抵抗の抵抗値を小さく設定すると、負帰還電圧のＳ／Ｎが低下するので、ロータ位置検出信号の自動利得制御に不具合を生じやすくなる、という別の問題があった。特に、車載用モータや白物家電用モータ（エアコンや冷蔵庫のコンプレッサ用モータなど）の駆動制御を行うモータ駆動装置では、非常に大きいモータ駆動電流を流す必要があるので、上記の問題が顕在化するおそれがあった。

本発明は、本願の発明者らによって見い出された上記の問題点に鑑み、電力効率の低下やＳ／Ｎの低下を招かずにロータ位置検出信号の自動利得制御を行うことが可能なモータ駆動装置、及び、これを用いたモータ装置を提供することを目的とする。

上記目的を達成するために、本発明に係るモータ駆動装置は、ロータ位置検出信号が伝達される信号経路上に自動利得制御回路を備えており、前記自動利得制御回路は、入力信号を増幅して出力信号を生成するアンプと、前記出力信号を監視して前記アンプの利得を決定する帰還制御部と、を含む構成（第１の構成）とされている。

なお、上記第１の構成から成るモータ駆動装置において、前記自動利得制御回路は、前記出力信号と同等のモニタ信号を生成するモニタ信号生成部と、前記モニタ信号を整流して整流モニタ信号を生成する整流器と、をさらに含み、前記帰還制御部は、前記整流モニタ信号を監視して前記アンプの利得を決定する構成（第２の構成）にするとよい。

また、上記第２の構成から成るモータ駆動装置において、前記帰還制御部は、複数相の前記整流モニタ信号を足し合わせた合算信号を監視して前記アンプの利得を決定する構成（第３の構成）にするとよい。

また、上記第３の構成から成るモータ駆動装置において、前記帰還制御部は、前記合算信号が所定の信号レベルとなるように前記アンプの利得を決定する構成（第４の構成）にするとよい。

また、上記第１〜第４いずれかの構成から成るモータ駆動装置は、前記ロータ位置検出信号の位相調整を行う位相調整回路をさらに有する構成（第５の構成）にするとよい。

また、上記第５の構成から成るモータ駆動装置において、前記位相調整回路は、第１相のロータ位置検出信号に第２相のロータ位置検出信号を所定の比率で足し合わせることで前記第１相のロータ位置検出信号の位相調整を行う構成（第６の構成）にするとよい。

また、上記第６の構成から成るモータ駆動装置において、前記比率は、制御電圧に応じて可変制御される構成（第７の構成）にするとよい。

また、上記第１〜第７いずれかの構成から成るモータ駆動装置は、前記自動利得制御回路の出力信号と所定周波数の三角波信号とを比較してＰＷＭ信号を生成するＰＷＭ信号生成回路と、前記ＰＷＭ信号に基づいてモータ駆動信号を生成するドライバ回路と、をさらに有する構成（第８の構成）にするとよい。

また、上記第８の構成から成るモータ駆動装置は、モータ駆動電流が過電流状態であるか否かを検出する過電流検出回路と、過電流が検出されたときに前記ドライバ回路を強制停止させる過電流保護回路と、をさらに有する構成（第９の構成）にするとよい。

また、上記第９の構成から成るモータ駆動装置において、前記過電流保護回路は、前記モータ駆動電流の過電流状態が所定のミュート期間にわたって継続したときに、前記ドライバ回路を少なくとも所定の解除期間にわたって強制停止させる構成（第１０の構成）にするとよい。

また、上記第１０の構成から成るモータ駆動装置において、前記過電流保護回路は、前記ミュート期間をカウントする第１カウンタと、前記解除期間をカウントする第２カウンタと、を含む構成（第１１の構成）にするとよい。

また、本発明に係るモータ装置は、モータと、ロータ位置検出信号を生成するロータ位置検出素子と、前記ロータ位置検出信号の入力を受けて前記モータの駆動制御を行う上記第１〜第１１いずれかの構成から成るモータ駆動装置と、を有する構成（第１２の構成）とされている。

なお、上記第１２の構成から成るモータ装置において、前記ロータ位置検出素子は、ホール素子である構成（第１３の構成）にするとよい。

本発明によれば、電力効率の低下やノイズ耐性の低下を招かずにロータ位置検出信号の自動利得制御を行うことが可能なモータ駆動装置、及び、これを用いたモータ装置を提供することが可能となる。

三相モータドライバＩＣの一構成例を示すブロック図 第１の応用回路例（ＰＷＭ入力）を示すブロック図 第２の応用回路例（ＤＣ入力）を示すブロック図 正転時のタイミングチャート 逆転時のタイミングチャート 各種異常保護動作時の出力状態を示すテーブル 過電流リミット部の等価回路図 ＣＴ１端子の電荷ディスチャージ部の等価回路図 出力の起動時間と減速時間を示すタイミングチャート 三角波電圧Ｖｏｓｃとホール電圧Ｖｈａｌｌの波形図 トルク指令と出力デューティとの相関図（第１出力モード選択時） トルク指令と出力デューティとの相関図（第２出力モード選択時） モータ駆動装置の一実施形態（要部構成）を示す図 位相調整回路１０の一構成例を示す回路図 位相シフト演算を説明するためのベクトル図 比率αと位相シフト量θとの関係を説明するためのベクトル図 進角制御電圧ＶＤＥＧと位相シフト量θとの関係を示すタイムチャート モータ駆動電流と誘起電圧との位相差φを示すタイムチャート モータ回転数と消費電力との相関図 自動利得制御回路２０の一構成例を示す回路図 モータ駆動電流波形の一例を示すタイムチャート 過電流保護回路６０の一構成例を示すブロック図 過電流保護動作の一例を示すタイムチャート

＜ブロック図＞
図１は、三相モータドライバＩＣの一構成例を示すブロック図である。本構成例の三相モータドライバＩＣ１００（以下では本ＩＣ１００と呼ぶ）は、ホールアンプ１０１と、ホールマトリクス１０２と、ＰＷＭ［pulse width modulation］コントローラ１０３と、プリドライバ１０４と、基準電圧生成部１０５と、正転／逆転セレクタ１０６と、チャージポンプ１０７と、トルク制御電圧生成部１０８と、オシレータ１０９と、スタンバイ制御部１１０と、ＦＧ信号生成部１１１と、ＵＶＬＯ［under voltage lock out］部１１２と、ＯＶＰ［over voltage protection］部１１３と、ＴＳＤ［thermal shutdown］部１１４と、ＯＣＰ［over current protection］部１１５と、ロック保護部１１６と、アラーム信号出力部１１７と、を有するシリコンモノリシック半導体集積回路装置である。

ホールアンプ１０１は、モータ各相（Ｕ相／Ｖ相／Ｗ相）のホールセンサ（図２または図３を参照）から各々入力されるホール信号（ＨＵ＋／ＨＵ−、ＨＶ＋／ＨＶ−、ＨＷ＋／ＨＷ−）を各相毎に差動増幅してホールマトリクス１０２に出力する。なお、ホールアンプ１０１は、進角制御電圧ＶＤＥＧに応じたゲイン調整機能を備えている。

ホールマトリクス１０２は、ホールアンプ１０１からの入力信号に所定の信号処理（オフセット調整処理や自動利得制御など）を施して各相のホール電圧Ｖｈａｌｌ（Ｕ／Ｖ／Ｗ）を生成し、これをＰＷＭコントローラ１０３に出力する。

ＰＷＭコントローラ１０３は、ホールマトリクス１０２から入力される各相のホール電圧Ｖｈａｌｌ（Ｕ／Ｖ／Ｗ）、トルク制御電圧生成部１０８から入力されるトルク制御電圧Ｖｃｔｒｌ、及び、オシレータ１０９から入力される三角波電圧Ｖｏｓｃに基づいて、モータトルク（モータ回転速度と読み替えてもよい、以下も同様）を所望の目標値に維持するように、各相のプリドライバ駆動信号（一部にＰＷＭ駆動あり、図５または図６を参照）を生成し、これをプリドライバ１０４に出力する。また、ＰＷＭコントローラ１０３は、各種保護回路部（ＵＶＬＯ部１１２、ＯＶＰ部１１３、ＴＳＤ部１１４、ＯＣＰ部１１５、及び、ロック保護部１１６）から入力される保護信号に基づいて、各相のプリドライバ駆動信号を強制的にミュートする機能も備えている。

プリドライバ１０４は、ＰＷＭコントローラ１０３から入力される各相のプリドライバ駆動信号に所定の信号処理（レベルシフト処理や波形整形処理など）を施すことにより、各相のドライバ駆動信号（ＤＵＨ／ＤＵＬ、ＤＶＨ／ＤＶＬ、ＤＷＨ／ＤＷＬ）を生成して、これを外付けのパワーＭＯＳ出力段（図２または図３を参照）に出力する。

基準電圧生成部１０５は、内部基準電圧ＶＲＥＧを生成し、これをＩＣ各部の回路ブロックに出力する。

正転／逆転セレクタ１０６は、ＩＣ外部から入力される正転／逆転切替信号ＦＲに基づいてモータの正転／逆転を切り替えるように、ホールマトリクス１０２に指示を送る（図５及び図６を比較参照）。

チャージポンプ１０７は、電源電圧ＶＣＣから昇圧電圧ＶＧ（プリドライバ電源電圧）を生成し、これをプリドライバ１０４に出力する。

トルク制御電圧生成部１０８は、ＩＣ外部から入力されるトルク指令（回転速度指令と読み替えてもよい、以下も同様）に応じたトルク制御電圧Ｖｃｔｒｌ（ＤＣ電圧信号）を生成し、これをＰＷＭコントローラ１０３に出力する。なお、トルク制御電圧生成部１０８は、上記のトルク指令として、アナログ電圧ＶＴＨとパルス幅変調信号ＰＷＭのいずれかの入力を受け付けることができる。また、トルク制御電圧生成部１０８は、ＩＣ外部から入力されるモード切替信号ＭＯＤＥＳＥＬに応じた出力モード選択機能も備えている。これについては後ほど詳細に説明する。

オシレータ１０９は、所定周波数の三角波電圧Ｖｏｓｃを生成し、これをトルク制御電圧生成部１０８経由でＰＷＭコントローラ１０３に出力する。なお、三角波電圧Ｖｏｓｃの発振周波数ｆｏｓｃは、ＣＯＳＣ端子に外付けされるコンデンサの容量値ＣとＩＣ内部電流の電流値（例えば２５μＡ）により、下記（１）式に基づいて決定される。なお、コンデンサの容量値Ｃは、４７０ｐＦ〜１００００ｐＦの範囲で設定することが望ましい。
ｆｏｓｃ「ｋＨｚ］＝１／（Ｃ／２５［μＡ］） … （１）

スタンバイ制御部１１０は、ＩＣ外部から入力されるスタンバイ信号ＳＴＢに基づいてスタンバイ状態（待機状態）とアクティブ状態（動作状態）とを切り替える。

ＦＧ信号生成部１１１は、モータ回転速度（モータ回転数）に応じたＦＧ信号を生成する。また、ＦＧ信号生成部１１１は、ＩＣ外部から入力される１ＦＧ／３ＦＧ切替信号ＦＧＳＷに基づいて、ＦＧ信号のパルス周期を切り替える機能を備えている（図５または図６を参照）。なお、ホール信号にノイズが重畳すると、ＦＧ信号にチャタリングを生じるおそれがある。特に、モータを正転から逆転、ないしは、逆転から正転に急激に変化させた場合には、電源電圧が揺れてホール信号にノイズが重畳し、ＦＧ信号に上記のチャタリングを生じるおそれが高くなる。このようなホール信号のノイズを低減させるためには、ホール入力端子間にコンデンサを挿入することで、ホール信号の入力レベルを大きくするなどの対策を講じることが考えられる。

ＵＶＬＯ部１１２は、電源電圧ＶＣＣを監視して減電圧保護信号を生成し、これをＰＷＭコントローラ１０３に出力する。電源電圧ＶＣＣが減電圧検出値以下となった場合には減電圧保護信号が異常時の論理レベル（例えばハイレベル）となり、これを受けたＰＷＭコントローラ１０３は出力をオープン（プリドライバ全出力をローレベル）とする。

ＯＶＰ部１１３は、電源電圧ＶＣＣを監視して過電圧保護信号を生成し、これをＰＷＭコントローラ１０３とアラーム信号出力部１１７に出力する。電源電圧ＶＣＣが過電圧検出値（例えば３０Ｖ（typ.））以上となった場合には、過電圧保護信号が異常時の論理レベル（例えばハイレベル）となり、これを受けたＰＷＭコントローラ１０３は出力をオープン（プリドライバ全出力をローレベル）とする。なお、ＯＶＰ部１１３は、本ＩＣ１００のアクティブ時（ＳＴＢ＝Ｈｉ）にのみ動作するものであり、ＩＣ内部への電流供給が停止されるスタンバイ時（ＳＴＢ＝Ｌｏｗ）には動作しない。

ＴＳＤ部１１４は、本ＩＣ１００のチップ温度を監視して温度保護信号を生成し、これＰＷＭコントローラ１０３とアラーム信号出力部１１７に出力する。本ＩＣ１００のチップ温度が１７５℃以上になった場合には、温度保護信号が異常時の論理レベル（例えばハイレベル）となり、これを受けたＰＷＭコントローラ１０３は出力をオープン（プリドライバ全出力をローレベル）とする。一方、本ＩＣ１００のチップ温度が１５０℃以下になった場合には、温度保護信号が正常時の論理レベル（例えばローレベル）となり、これを受けたＰＷＭコントローラ１０３は通常動作に戻る。

ＯＣＰ部１１５は、ＩＣ外部のパワーＭＯＳ段（ドライバ段）に流れるモータ駆動電流に応じたトルク出力電圧ＶＲＮＦを監視して過電流保護信号を生成し、これをＰＷＭコントローラ１０３とアラーム信号出力部１１７に出力する。トルク出力電圧ＶＲＮＦが過電流検出値以上となった場合には、過電流保護信号が異常時の論理レベル（例えばハイレベル）となり、これを受けたＰＷＭコントローラ１０３は出力をオープン（プリドライバ全出力をローレベル）とする。

ロック保護部１１６は、ホールアンプ１０１からの入力信号を監視してロック保護信号を生成し、これをＰＷＭコントローラ１０３とアラーム信号出力部１１７に出力する。ホールアンプ１０１からの入力論理レベルが所定時間にわたって切り替わらない場合には、ロック保護信号が異常時の論理レベル（例えばハイレベル）となり、これを受けたＰＷＭコントローラ１０３は出力をオープン（プリドライバ全出力をローレベル）とする。

アラーム信号出力部１１７は、過電圧保護信号、温度保護信号、過電流保護信号、及びロック保護信号に基づいてアラーム信号ＡＬを生成し、これをＩＣ外部に出力する。図１の例では、アラーム信号出力部１１７として論理和演算器が用いられている。従って、アラーム信号ＡＬは、過電圧保護信号、温度保護信号、過電流保護信号、及び、ロック保護信号のいずれか一つでもハイレベルであればハイレベルとなり、上記保護信号の全てがローレベルである場合にのみローレベルとなる。

＜応用回路例＞
図２及び図３は、それぞれ、本ＩＣ１００を用いた第１及び第２の応用回路例を示すブロック図である。なお、図２では、トルク制御電圧生成部１０８へのトルク指令として、パルス幅変調信号ＰＷＭを入力する構成が描写されており、図３では、トルク制御電圧生成部１０８へのトルク指令としてアナログ電圧ＶＴＨを入力する構成が描写されている。

なお、トルク制御電圧生成部１０８へのトルク指令として、ＰＷＭ端子にパルス幅変調信号ＰＷＭを入力する場合には、図２に示したように、ＣＴ２端子と接地端との間にコンデンサを接続した上で、ＣＴ２端子とＶＴＨ端子とをショートすればよい。このような接続を行うことにより、トルク制御電圧生成部１０８の内部で生成されるパルス幅変調信号ＰＷＭの平滑電圧がＣＴ２端子を介してＶＴＨ端子に印加され、この平滑電圧がトルク制御電圧ＶｃｔｒｌとしてＰＷＭコントローラ１０３に出力される。

一方、トルク制御電圧生成部１０８へのトルク指令として、ＶＴＨ端子にアナログ電圧ＶＴＨを入力する場合には、図３に示したように、ＰＷＭ端子とＣＴ２端子をいずれも接地端に接続すればよい。このような接続を行うことにより、ＶＴＨ端子に入力されるアナログ電圧ＶＴＨがそのままトルク制御電圧ＶｃｔｒｌとしてＰＷＭコントローラ１０３に出力される。

また、起動遅延を設けるときには、外付けでＲ−Ｃフィルタを設ければよい。また、トルク制御電圧生成部１０８へのトルク指令として、パルス幅変調信号ＰＷＭとアナログ電圧ＶＴＨのいずれを入力する場合であっても、ＭＣＴ２端子を用いることにより、ＣＴ２端子に接続されるコンデンサをディスチャージすることが可能である。

＜外部端子＞
本ＩＣ１００は、外部との電気的な接続を確立する手段として４０本の外部端子を有している。

１ピン（ＧＮＤ）は、グランド端子である。２ピン（ＦＧ）は、１ＦＧ／３ＦＧ出力端子である。３ピン（ＡＬ）は、アラーム信号出力端子である。４ピン（ＬＯＣＰＬ）は、電流リミット設定端子である。５ピン（ＲＮＦ）は、電流検出端子である。６ピン（Ｎ．Ｃ．）はノンコネクト端子である。７ピン（ＤＷＬ）は、Ｗ相のＬ側ＦＥＴ駆動出力端子である。８ピン（ＶＳ＿Ｗ）は、Ｗ相の出力端子である。９ピン（ＤＷＨ）は、Ｗ相のＨ側ＦＥＴ駆動出力端子である。１０ピン（ＤＶＬ）は、Ｖ相のＬ側ＦＥＴ駆動出力端子である。

１１ピン（ＶＳ＿Ｖ）は、Ｖ相の出力端子である。１２ピン（ＤＶＨ）は、Ｖ相のＨ側ＦＥＴ駆動出力端子である。１３ピン（ＰＧＮＤ）は、パワー系回路のグランド端子である。１４ピン（ＤＵＬ）はＵ相のＬ側ＦＥＴ駆動出力端子である。１５ピン（ＶＳ＿Ｕ）は、Ｕ相の出力端子である。１６ピン（ＤＵＨ）は、Ｕ相のＨ側ＦＥＴ駆動出力端子である。１７ピン（Ｃ＿Ｍ）は、チャージポンプコンデンサ接続端子（−側）である。１８ピン（Ｃ＿Ｐ）は、チャージポンプコンデンサ接続端子（＋側）である。１９ピン（ＶＧ）は、プリドライバの電源端子である。２０ピン（ＶＣＣ）は、電源端子である。

２１ピン（ＴＥＳＴ）は、ＴＥＳＴ端子であり、通常使用時にはローレベルに固定される。２２ピン（ＭＯＤＥＳＥＬ）は、出力モード選択端子である。２３ピン（ＦＲ）は、正転／逆転切替端子である。２４ピン（ＦＧＳＷ）は、１ＦＧ／３ＦＧ切替端子である。２５ピン（ＳＴＢ）は、スタンバイ端子である。２６ピン（ＶＲＥＧ）は、内部基準電源端子である。２７ピン（ＨＵ＋）は、Ｕ相ホール入力端子（＋側）である。２８ピン（ＨＵ−）は、Ｕ相ホール入力端子（−側）である。２９ピン（ＨＶ＋）は、Ｖ相ホール入力端子（＋側）である。３０ピン（ＨＶ−）は、Ｖ相ホール入力端子（−側）である。

３１ピン（ＨＷ＋）は、Ｗ相ホール入力端子（＋側）である。３２ピン（ＨＷ−）は、Ｗ相ホール入力端子（−側）である。３３ピン（ＶＴＨ）は、速度制御入力端子（ＤＣ）である。３４ピン（ＣＴ２）は、起動時間設定端子である。３５ピン（ＰＷＭ）は、速度制御入力端子（ＰＷＭ）である。３６ピン（ＣＴ１）はロック保護時間設定端子である。３７ピン（ＣＡＧＣ）は、位相補償用コンデンサ接続端子である。３８ピン（ＶＤＥＧ）は、進角制御用端子である。３９ピン（ＭＣＴ２）は、ＣＴ２接続コンデンサディスチャージ用端子である。４０ピン（ＣＯＳＣ）は、ＰＷＭ周波数設定端子である。

＜タイミングチャート＞
図４及び図５は、いずれも、本ＩＣ１００の動作を説明するためのタイミングチャートであり、上から順に、各相ホール信号（ＨＵ＋／ＨＵ−、ＨＶ＋／ＨＶ−、ＨＷ＋／ＨＷ−）、各相ドライバ駆動信号（ＤＵＨ／ＤＵＬ、ＤＶＨ／ＤＶＬ、ＤＷＨ／ＤＷＬ）、及び、ＦＧ信号（１ＦＧ出力時（ＦＧＳＷ＝Ｌ）／３ＦＧ出力時（ＦＧＳＷ＝Ｈ））が示されている。なお、図４はモータ正転時（ＦＲ＝Ｌ）の様子を描写したものであり、図５はモータ逆転時（ＦＲ＝Ｈ）の様子を描写したものである。

＜異常保護動作＞
図６は、各種異常保護動作時の出力状態を示すテーブルである。先にも説明した通り、過電圧保護、減電圧保護、過電流保護、サーマルシャットダウン、及び、ロック保護のいずれかが掛かると、全てのプリドライバ出力（Ｄ＊Ｈ／Ｄ＊Ｌ、ただし＊＝Ｕ、Ｖ、Ｗ）がローレベルとされて出力がオープンとなる。また、アラーム信号ＡＬは、過電圧保護、過電流保護、サーマルシャットダウン、及び、ロック保護のいずれかが掛かると、異常時の論理レベル（ここではハイレベル）となる一方、減電圧保護が掛かっても正常時の論理レベル（ここではローレベル）に維持される。また、チャージポンプ出力は、過電圧保護が掛かったときにのみミュートされ、その余の保護（減電圧保護、過電流保護、サーマルシャットダウン、及び、ロック保護）が掛かってもアクティブ状態に維持される。

＜カレントリミット機能（過電流保護機能）＞
図７は、過電流リミット部の等価回路図である。総モータ駆動電流ＩＲＮＦ（各相のモータ駆動電流を全て足し合わせた電流）が過電流状態であるか否かを判定するためのカレントリミット電流Ｉは、ＬＯＣＰＬ端子に印加されるアナログ電圧Ｖ１とＲＮＦ端子に接続されるセンス抵抗の抵抗値Ｒｓにより、下記（２）式に基づいて決定される。なお、アナログ電圧Ｖ１は２０ｍＶ〜２００ｍＶの範囲で設定することが望ましい。
Ｉ＝Ｖ１／Ｒｓ … （２）

＜ロック保護機能＞
ロック保護部１１６は、ホールアンプ１０１からの入力論理レベルが所定のロック保護オン時間ＴＯＮ１にわたって切り替わらないことを受けてモータのロック状態を検出し、プリドライバ全出力をローレベルとするように、ＰＷＭコントローラ１０３にロック保護信号を出力する。

上記のロック保護オン時間ＴＯＮ１は、下記（３）式に基づいて算出される。なお、下記（３）式中の変数について、ＣはＣＴ１端子に外付けされるコンデンサの容量値、ＩＬＯＣＫ２はロック保護検出用ソース電流（例えば１μＡ）、ＶＬＯＣＫＰ＿ＨはＣＴ１端子電圧と比較参照されるコンパレートＨ電圧（例えば３．８５Ｖ）、ＶＬＯＣＫＰ＿ＬはＣＴ１端子電圧と比較参照されるコンパレートＬ電圧（例えば０．５５Ｖ）である。例えば、Ｃ＝１μＦの場合にはＴＯＮ１＝３．３ｓとなり、Ｃ＝１０μＦの場合にはＴＯＮ１＝３３ｓとなる。なお、容量値Ｃは、０．１μＦ〜１０μＦの範囲で設定することが望ましい。また、ロック保護オン時間ＴＯＮ１を設定しない場合には、ＣＴ１端子をＧＮＤにショートすればよい。
ＴＯＮ１＝（ＶＬＯＣＫＰ＿Ｈ−ＶＬＯＣＫＰ＿Ｌ）／（ＩＬＯＣＫ２／Ｃ）…（３）

図８は、ＣＴ１端子の電荷ディスチャージ部の等価回路図である。ロック保護を解除して再起動を行うときには、ＣＴ１端子に接続されるコンデンサの電荷ディスチャージを完全に行う必要がある。後出する図１１及び図１２の出力デューティ（積分値）５０％時には、図８のディスチャージスイッチＳＷ１がオンされ、ＣＴ１端子に接続されたコンデンサの電荷ディスチャージが行われる。

＜起動時間・減速時間（ブレーキ）＞
図９は、出力の起動（復帰）時間と減速（ブレーキ）時間を示すタイミングチャートである。なお、図９の縦軸は出力デューティの積分値（図４、図５の１２０°区間における積分値）を示しており、横軸は時間を示している。スタンバイ時（ＳＴＢ＝Ｌｏｗ）からアクティブ時（ＳＴＢ＝Ｈｉ）に遷移されたとき、出力の立ち上がりに所定の起動時間を持たせることが可能である。また、減速（ブレーキ）時間も起動時間と同値となる。

出力の起動時間と減速時間は、下記（４）式に基づいて算出される立ち上がり時間（ないしは立ち下がり時間）ＴＯＮ２によって決定される。なお、下記（４）式中の変数について、ＣはＣＴ２端子に外付けされるコンデンサの容量値Ｃ、ＲはＩＣ内部抵抗の抵抗値（例えば２００ｋΩ）である。例えばＣ＝１μＦの場合にはＴＯＮ２＝０．２ｓとなり、Ｃ＝１０μＦの場合にはＴＯＮ２＝２ｓとなる。このように、出力の起動時間及び減速時間は、ＣＴ２端子に外付けされるコンデンサの容量値Ｃによって任意に調整することが可能である。
ＴＯＮ２＝Ｃ×Ｒ … （４）

また、ＣＴ２端子に接続されるコンデンサは、ＰＷＭ端子に入力されるパルス幅変調信号ＰＷＭの平滑機能も兼ね備えている。ＣＴ２端子に現れる平滑電圧の揺れ精度は、出力デューティ精度に影響するため、立ち上がり時間ＴＯＮ２を設定する際には、デューティ変動を確認しながら、ＣＴ２端子に接続されるコンデンサの容量値を最適に設定することが望ましい。特に、カットオフ周波数ｆｃ（＝１／２πＣＲ）がパルス幅変調信号ＰＷＭの発振周波数の１／１０以下となるように、ＣＴ２端子に接続されるコンデンサの容量値を設定することが望ましい。

また、ＣＴ２端子に接続されたコンデンサのディスチャージを行う際には、ＰＷＭ端子に入力されるパルス幅変調信号ＰＷＭのデューティを０％に固定した上で、２００ｋΩの抵抗を介してディスチャージするか、或いは、ＭＣＴ２端子に接続されたディスチャージ用スイッチ（オン抵抗の最大値：５００Ω）をオンとしてディスチャージを行えばよい。

＜トルク指令＞
図１０は、三角波電圧Ｖｏｓｃとホール電圧Ｖｈａｌｌの波形図である。ＰＷＭコントローラ１０３では、一定振幅Ｖｘ（例えばＶｘ＝０．９５Ｖｐｐ）を有する三角波電圧Ｖｏｓｃと、トルク制御電圧ＶＴＨに応じた可変振幅Ｖｙ（例えば、ＶＴＨ＝２．５Ｖのときに、Ｖｙ＝１．６Ｖｐｐ）を有するホール電圧Ｖｈａｌｌとを２．５Ｖ基準で比較することにより、モータトルクを所望の目標値に維持するように、各相のプリドライバ駆動信号のＰＷＭ駆動制御が行われる。

すなわち、本ＩＣ１００では、ＩＣ外部から入力されるパルス幅信号ＰＷＭの入力デューティ（またはアナログ電圧ＶＴＨの電圧値）を調整することにより、トルク制御電圧ＶＴＨの電圧値を変化させて、トルク出力電圧ＶＲＮＦを可変制御することが可能である。

なお、パルス幅信号ＰＷＭの入力デューティ（またはアナログ電圧ＶＴＨの電圧値）に対する出力デューティ（積分値）の変動挙動には所定のヒステリシスが設けられている。具体的に述べると、下側のヒステリシスについて言えば、図１１または図１２に示すように、後述の出力モードに依らず、ＰＷＭ入力デューティ１２．５％（ＶＴＨ入力０．４１Ｖ）が立ち上がりスレッショルドとされており、ＰＷＭデューティ７．５％（ＶＴＨ入力０．２５Ｖ）が立ち下がりスレッショルドとされている。一方、上側のヒステリシスについて言えば、図１１に示したように、第１出力モード選択時については、ＰＷＭ入力デューティ９７．５％（ＶＴＨ入力３．２Ｖ）が立ち下がりスレッショルドとされており、ＰＷＭデューティ９２．５％（ＶＴＨ入力３．０５Ｖ）が立ち上がりスレッショルドとされている。一方、図１２に示したように、第２出力モード選択時には、ＰＷＭ入力デューティ（ＶＴＨ入力）を１００％まで高めた場合でも、出力デューティ（積分値）が５０％まで立ち下げられることはないので、上側のヒステリシスは設けられていない。

＜出力モード選択機能＞
図１１及び図１２は、それぞれ、トルク指令（ＰＷＭ入力デューティ［％］／ＶＴＨ電圧［Ｖ］）と出力デューティ（積分値）との相関図である。図１１は第１出力モード選択時（ＭＯＤＥＳＥＬ＝Ｌ）の挙動を示しており、図１２は第２出力モード選択時（ＭＯＤＥＳＥＬ＝Ｈ）の挙動を示している。なお、図１１及び図１２では、トルク指令が大きいほど基本的に出力デューティ（積分値）を高めていく構成を例に挙げて以下の説明を行うが、本発明の構成はこれに限定されるものではなく、上記と逆に、トルク指令が大きいほど基本的に出力デューティ（積分値）を低下させていく構成を採用しても構わない。

本ＩＣ１００では、ＭＯＤＥＳＥＬ端子電圧に応じて、第１出力モードと第２出力モードのいずれか一方を任意に選択することが可能である。ただし、出力モードの選択状態を動作中に切り替えることは望ましくない。

第１出力モードと第２出力モードとの違いについて具体的に述べる。第１出力モード選択時には、図１１で示したように、ＰＷＭ入力デューティ０％（ＶＴＨ電圧０Ｖ）であっても、ＰＷＭ入力デューティ１００％（ＶＴＨ電圧３．３Ｖ）であっても、出力デューティ（積分値）が５０％に引き下げられると共に、プリドライバ４０の全出力が強制的にローレベルとされる。従って、ＰＷＭ端子やＶＴＨ端子に天絡（電源端またはこれに類する高電位端への短絡）が生じた場合であっても、地絡（接地端またはこれに類する低電位端への短絡）が生じた場合であっても、モータは停止されることになる。

一方、第２出力モード選択時には、図１２で示したように、ＰＷＭ入力デューティ０％（ＶＴＨ電圧０Ｖ）であっても、ＰＷＭ入力デューティ１００％（ＶＴＨ電圧３．３Ｖ）であっても、出力デューティ（積分値）は最大レベルまで引き上げられる。従って、ＰＷＭ端子やＶＴＨ端子に天絡／地絡のいずれが生じた場合であっても、モータはフル回転されることになる。

このような出力モード選択機能を備えた構成とすることにより、ＰＷＭ端子やＶＴＨ端子に異常が生じたときには、その異常がどのような内容であっても、モータをユーザの意図に沿った動作状態（停止状態またはフル回転状態）に固定することが可能となる。

例えば、車内空気を循環するためのブロアモータについては、モータ自身の温度上昇を極力回避するために、トルク指令入力端子（ＰＷＭ端子やＶＴＨ端子）の異常時には、その異常がどのような内容であっても、ブロアモータを停止させることが要求されている。そこで、このようなブロアモータの駆動手段として、本ＩＣ１００を用いる場合には、第１出力モード（ＭＯＤＥＳＥＬ＝Ｌ）を予め選択しておけばよい。

一方、車両に搭載される燃料電池を冷却するための冷却ファンモータについては、燃料電池の温度上昇を極力回避するために、トルク指令入力端子（ＰＷＭ端子やＶＴＨ端子）の異常時には、その異常がどのような内容であっても、冷却ファンモータをフル回転させることが要求されている。そこで、このような冷却ファンモータの駆動手段として、本ＩＣ１００を用いる場合には、第２出力モード（ＭＯＤＥＳＥＬ＝Ｈ）を予め選択しておけばよい。

このように、本ＩＣ１００であれば、トルク指令入力端子（ＰＷＭ端子やＶＴＨ端子）の異常時におけるモータの動作状態を任意に選択することができるので、セットの安全性を高めることが可能となる。

なお、第１出力モード及び第２出力モードのいずれか一方のみを備えることにより、特定用途向けモータの駆動制御に特化した専用モータドライバＩＣ（例えば、ブロアモータ専用のモータドライバＩＣ、または、冷却ファンモータ専用のモータドライバＩＣ）を提供することも可能ではあるが、本ＩＣ１００のように、モード選択信号ＭＯＤＥＳＥＬに応じて第１出力モードと第２出力モードを任意に切り替え可能な構成であれば、モータの用途を問わないので、ＩＣの汎用性を高めることが可能となり、延いては、ＩＣの使い勝手向上やコストダウンに貢献することが可能となる。

＜モータ駆動装置＞
図１３は、モータ駆動装置の一実施形態（要部構成）を示す図である。本実施形態のモータ駆動装置１は、位相調整回路１０と、自動利得制御回路２０と、ＰＷＭ信号生成回路３０と、プリドライバ回路４０と、過電流検出回路５０と、過電流保護回路６０と、アラーム信号出力回路７０と、を有する。本実施形態のモータ駆動装置１は、図１のモータドライバＩＣ１００に相当する。従って、以下では、先出の図１〜図３も適宜参照しながら詳細な説明を行う。

位相調整回路１０は、図１のホールアンプ１０１に相当する。位相調整回路１０は、進角制御電圧ＶＤＥＧに応じてホール電圧信号Ｈ＊（＋／−）（「＊」はＵ／Ｖ／Ｗのいずれか）の位相調整（進角制御）を行う。位相調整回路１０は、ホールアンプ１１と演算部１２を含む。ホールアンプ１１は、ホール電圧信号Ｈ＊（＋／−）に応じたホール電流信号Ｉ＊（＋／−）を生成する。演算部１２は、ホール電流信号Ｉ＊（＋／−）に所定の演算処理を施して進角ホール電流信号Ａ＊（＋／−）を生成する。なお、位相調整回路１０の構成及び動作については、後ほど詳細に説明する。

自動利得制御回路２０は、図１のホールマトリクス１０２に相当する。自動利得制御回路２０は、進角ホール電流信号Ａ＊（＋／−）の入力を受けて一定振幅の正弦波電圧信号ＥＳＩＮ＊を生成する。自動利得制御回路２０は、差動アンプ２１と、電流／電圧変換部２２と、帰還制御部２３と、を含む。差動アンプ２１は、進角ホール電流信号Ａ＊（＋／−）を各相毎に差動増幅して増幅ホール電流信号Ｉ＊を生成する。電流／電圧変換部２２は、増幅ホール電流信号Ｉ＊を抵抗に流して正弦波電圧信号ＥＳＩＮ＊を生成する。帰還制御部２３は、増幅ホール電流信号Ｉ＊（正確にはこれと同等のモニタ電流信号Ｉ＊ｍ）を監視して差動アンプ２１の利得を決定する。なお、自動利得制御回路２０の構成及び動作については、後ほど詳細に説明する。

ＰＷＭ信号生成回路３０は、図１のＰＷＭコントローラ１０３に相当する。ＰＷＭ信号生成回路３０は、正弦波電圧信号ＥＳＩＮ＊と所定周波数の三角波信号ＯＳＣとを比較してＰＷＭ信号Ｐ＊を生成する。ＰＷＭ信号生成回路３０は、コンパレータ３１とオシレータ３２を含む。コンパレータ３１は、正弦波電圧信号ＥＳＩＮ＊と三角波信号ＯＳＣとを比較してＰＷＭ信号Ｐ＊を生成する。コンパレータ３１には、ヒステリシス特性が付与されている。オシレータ３２は、所定周波数の三角波信号ＯＳＣを生成する。

プリドライバ回路４０は、図１のプリドライバ１０４に相当する。プリドライバ回路４０は、ＰＷＭ信号Ｐ＊に基づいてモータ駆動信号Ｄ＊（Ｈ／Ｌ）を生成する。

過電流検出回路５０は、図１のＯＣＰ部１１５に相当する。過電流検出回路５０は、ＲＮＦ端子電圧（パワードライバ段に流れるモータ駆動電流に相当）と、ＬＯＣＰＬ端子電圧（過電流検出用の閾値電圧に相当）とを比較して過電流検出信号Ｓ１を生成する。過電流検出信号Ｓ１は、ＲＮＦ端子電圧がＬＯＣＰＬ端子電圧よりも高いときに異常時の論理レベル（例えばハイレベル）となり、逆に、ＲＮＦ端子電圧がＬＯＣＰＬ端子電圧よりも低いときに正常時の論理レベル（例えばローレベル）となる。

過電流保護回路６０は、図１のＯＣＰ部１１５に相当する。過電流保護回路６０は、過電流検出信号Ｓ１の入力を受けて過電流保護信号Ｓ２を生成し、これをプリドライバ回路４０（またはＰＷＭ信号生成回路３０に出力する。過電流保護信号Ｓ２が異常時の論理レベル（例えばハイレベル）であるとき、プリドライバ回路４０は強制停止される。なお、過電流保護回路６０の構成及び動作については、後ほど詳細に説明する。

アラーム信号出力回路７０は、図１のアラーム信号出力部１１７に相当する。アラーム信号出力回路７０は、過電流保護信号Ｓ２に応じたアラーム信号ＡＬをＡＬ端子から外部に出力する。

＜位相調整回路＞
図１４は、位相調整回路１０の一構成例を示す回路図である。なお、図１４では、説明を簡単とするために、進角ホール電流信号ＡＵ＋の生成ブロックのみが描写されている。

本構成例の位相調整回路１０は、進角ホール電流信号ＡＵ＋の生成ブロックを形成する回路要素として、ｐｎｐ型バイポーラトランジスタＰ１〜Ｐ９と、ｎｐｎ型バイポーラトランジスタＮ１〜Ｎ１１と、ダイオードＤ１〜Ｄ５と、抵抗Ｒ１〜Ｒ３と、電流源Ｉ１〜Ｉ６と、を含む。

トランジスタＰ１のエミッタは、電流源Ｉ１を介して内部基準電圧ＶＲＥＧの印加端に接続されている。トランジスタＰ２のエミッタは、電流源Ｉ２を介して内部基準電圧ＶＲＥＧの印加端に接続されている。トランジスタＰ１のエミッタとトランジスタＰ２のエミッタとの間には、抵抗Ｒ１が接続されている。トランジスタＰ１のコレクタは、トランジスタＮ１のコレクタに接続されている。トランジスタＰ２のコレクタは、トランジスタＮ３のコレクタに接続されている。トランジスタＰ１のベースは、参照電圧ＶＲＥＦ（例えば２．５Ｖ）の印加端に接続されている。トランジスタＰ２のベースは、進角制御電圧ＶＤＥＧの印加端に接続されている。

トランジスタＮ１及びＮ２のエミッタは、いずれも接地端に接続されている。トランジスタＮ１及びＮ２のベースは、いずれもトランジスタＮ１のコレクタに接続されている。トランジスタＮ２のコレクタは、電圧信号Ｖ１の印加端に接続されている。トランジスタＮ３及びＮ４のエミッタは、いずれも接地端に接続されている。トランジスタＮ３及びＮ４のベースは、いずれもトランジスタＮ３のコレクタに接続されている。トランジスタＮ４のコレクタは、電圧信号Ｖ２の印加端に接続されている。

ダイオードＤ１のアノードは、内部基準電圧ＶＲＥＧの印加端に接続されている。ダイオードＤ１のカソードは、ダイオードＤ２及びＤ３のアノードに接続されている。ダイオードＤ２のカソードは、電圧信号Ｖ１の印加端に接続されている。ダイオードＤ３のカソードは、電圧信号Ｖ２の印加端に接続されている。

トランジスタＰ３及びＰ４のエミッタは、いずれも内部基準電圧ＶＲＥＧの印加端に接続されている。トランジスタＰ３及びＰ４のベースは、いずれもトランジスタＰ３のコレクタに接続されている。トランジスタＰ３のコレクタは、トランジスタＮ９のコレクタに接続されている。トランジスタＮ９のベースは、ホール電圧信号ＨＵ＋の印加端に接続されている。トランジスタＮ９のエミッタは、電流源Ｉ４を介して接地端に接続されると共に、抵抗Ｒ２を介してトランジスタＮ８のエミッタにも接続されている。トランジスタＮ８のエミッタは、電流源Ｉ３を介して接地端に接続されている。トランジスタＮ８のベースは、ホール電圧信号ＨＵ−の印加端に接続されている。

トランジスＰ４のコレクタは、トランジスタＮ５のコレクタに接続される一方、進角ホール電流信号ＡＵ＋の出力端にも接続されている。トランジスタＮ５のエミッタは、トランジスタＮ６のコレクタに接続されている。トランジスタＮ６及びＮ７のエミッタは、いずれも接地端に接続されている。トランジスタＮ６及びＮ７のベースは、いずれもトランジスタＮ６のコレクタに接続されている。トランジスタＮ７のコレクタは、トランジスタＮ５のベースに接続される一方、トランジスタＰ８のコレクタにも接続されている。トランジスタＰ８のエミッタは、トランジスタＰ５のコレクタに接続されている。

トランジスタＰ５〜Ｐ７のエミッタは、いずれも内部基準電圧ＶＲＥＧの印加端に接続されている。トランジスタＰ５〜Ｐ７のベースは、いずれもトランジスタＰ７のコレクタに接続されている。トランジスタＰ６のコレクタは、トランジスタＰ８及びＰ９のエミッタに各々接続されている。トランジスタＰ９のコレクタは、ダイオードＤ４のアノードに接続されている。ダイオードＤ４のカソードは、ダイオードＤ５のアノードに接続されている。ダイオードＤ５のカソードは、接地端に接続されている。トランジスタＰ８のベースは、電圧信号Ｖ１の印加端に接続されている。トランジスタＰ９のベースは、電圧信号Ｖ２の印加端に接続されている。

トランジスタＰ７のコレクタは、トランジスタＮ１１のコレクタに接続されている。トランジスタＮ１１のベースは、ホール電圧信号ＨＶ＋の印加端に接続されている。トランジスタＮ１１のエミッタは、電流源Ｉ６を介して接地端に接続される一方、抵抗Ｒ３を介してトランジスタＮ１０のエミッタにも接続されている。トランジスタＮ１０のエミッタは、電流源Ｉ５を介して接地端に接続されている。トランジスタＮ１０のベースは、ホール電圧信号ＨＶ−の印加端に接続されている。

上記構成から成る位相調整回路１０の動作について説明する。トランジスタＰ３に流れるホール電流信号ＩＵ＋は、ホール電圧信号ＨＵ＋がホール電圧信号ＨＵ−よりも高ければ大きくなり、逆に、ホール電圧信号ＨＵ＋がホール電圧信号ＨＵ−よりも低ければ小さくなる。このホール電流信号ＩＵ＋は、カレントミラー（Ｐ３及びＰ４）を介して、進角ホール電流信号ＡＵ＋の出力端に流し込まれるソース電流となる。

また、トランジスタＰ７に流れるホール電流信号ＩＶ＋は、ホール電圧信号ＨＶ＋がホール電圧信号ＨＶ−よりも高ければ大きくなり、逆に、ホール電圧信号ＨＶ＋がホール電圧信号ＨＶ−よりも低ければ小さくなる。このホール電流信号ＩＶ＋は、カレントミラー（Ｐ５〜Ｐ７）及び（Ｎ５〜Ｎ７）を介して、進角ホール電流信号ＡＵ＋の出力端から引き抜かれるシンク電流となる。

上記のシンク電流は、トランジスタＰ８及びＰ９の導通度に応じて変動する。電圧信号Ｖ１と電圧信号Ｖ２が同電位である場合（言い換えれば、進角制御電圧ＶＤＥＧと参照電圧ＶＲＥＦが同電位である場合）には、トランジスタＰ８及びＰ９の導通度が互いに等しくなる。従って、トランジスタＰ５に流れるミラー電流（ＩＶ＋）と、トランジスタＰ６に流れるミラー電流（ＩＶ＋）は、トランジスタＰ８及びＰ９に等しく分配される。その結果、トランジスタＰ７に流れるホール電流信号ＩＶ＋がそのままカレントミラー（Ｎ５〜Ｎ７）を介して上記のシンク電流となる。

電圧信号Ｖ１が電圧信号Ｖ２よりも低い場合（言い換えれば、進角制御電圧ＶＤＥＧが参照電圧ＶＲＥＦよりも高い場合）には、トランジスタＰ９の導通度よりもトランジスタＰ８の導通度が大きくなる。従って、トランジスタＰ９よりもトランジスタＰ８に多くの電流が分配される。その結果、トランジスタＰ８に流れる電流が増大し、延いては、カレントミラー（Ｎ５〜Ｎ７）を介して生成されるシンク電流がホール電流信号ＩＶ＋よりも大きくなる。

電圧信号Ｖ１が電圧信号Ｖ２よりも高い場合（言い換えれば、進角制御電圧ＶＤＥＧが参照電圧ＶＲＥＦよりも低い場合）には、トランジスタＰ８の導通度よりもトランジスタＰ９の導通度が大きくなる。従って、トランジスタＰ８よりもトランジスタＰ９に多くの電流が分配される。その結果、トランジスタＰ８に流れる電流が減少し、延いては、カレントミラー（Ｎ５〜Ｎ７）を介して生成されるシンク電流がホール電流信号ＩＶ＋よりも小さくなる。

すなわち、進角ホール電流信号ＡＵ＋の出力端から引き抜かれる上記のシンク電流は、ホール電流信号ＩＶ＋に比率αを乗算した電流（＝α×（ＩＶ＋））となる。従って、進角ホール電流信号ＡＵ＋は、次の（１）式で表される。また、図１４と同様の回路構成で生成される他の進角ホール電流信号ＡＵ−、ＡＶ＋／ＡＶ−、ＡＷ＋／ＡＷ−についても次の（２）〜（６）式で表される。このように、位相調整回路１０は、第１相のホール電流信号に第２相のホール電流信号を所定の比率αで足し合わせることにより、進角ホール電流信号を生成する構成とされている。
（ＡＵ＋）＝（ＩＵ＋）−α×（ＩＶ＋）＝（ＩＵ＋）＋α×（ＩＶ−） … （１）
（ＡＵ−）＝（ＩＵ−）−α×（ＩＶ−）＝（ＩＵ−）＋α×（ＩＶ＋） … （２）
（ＡＶ＋）＝（ＩＶ＋）−α×（ＩＷ＋）＝（ＩＶ＋）＋α×（ＩＷ−） … （３）
（ＡＶ−）＝（ＩＶ−）−α×（ＩＷ−）＝（ＩＶ−）＋α×（ＩＷ＋） … （４）
（ＡＷ＋）＝（ＩＷ＋）−α×（ＩＵ＋）＝（ＩＷ＋）＋α×（ＩＵ−） … （５）
（ＡＷ−）＝（ＩＷ−）−α×（ＩＵ−）＝（ＩＷ−）＋α×（ＩＵ＋） … （６）

図１５は、上記の（１）〜（６）式に基づく位相シフト演算を説明するためのベクトル図（α＝１の場合）である。なお、本図において位相は時計方向に進むものとする。例えば、ホール電流信号ＩＵ（＋／−）の位相は、ホール電流信号ＩＶ（＋／−）の位相から１２０°だけ遅れている。また、ホール電流信号ＩＶ（＋／−）の位相は、ホール電流信号ＩＷ（＋／−）の位相から１２０°だけ遅れている。また、ホール電流信号ＩＵ＋とホール電流信号ＩＵ−との位相差、ホール電流信号ＩＶ＋とホール電流信号ＩＶ−との位相差、並びに、ホール電流信号ＩＷ＋とホール電流信号ＩＷ−との位相差は、いずれも１８０°（位相反転）である。また、α＝１の場合、進角ホール電流信号Ａ＊（＋／−）の位相は、ホール電流信号Ｉ＊（＋／−）の位相から３０°だけ遅れたもの（基準位相）となる。なお、比率αを可変制御することにより、位相シフト量θ（α＝１における基準位相からの位相差）を任意に調整することができる。これについて、図１６を参照しながら説明する。

図１６は、比率αと位相シフト量θとの関係を説明するためのベクトル図である。本図に示したように、α＝１のときθ＝０°であると定義すると、α＝０ではθ＝＋３０°、α＝０．５ではθ＝＋６．６°となる。一方、α＝１．５ではθ＝−６．６°となり、α＝２ではθ＝−１０．９°となる。従って、進角制御に際して位相シフト量θを０≦θ≦＋３０°の範囲で設定するためには、比率αを０≦α≦１の範囲で設定すればよい。

上記の比率αは、進角制御電圧ＶＤＥＧと参照電圧ＶＲＥＦとの電位差ΔＶ（＝ＶＲＥＦ−ＶＤＥＧ）に応じて決定される。より具体的に述べると、ΔＶ＝０（ＶＲＥＦ＝ＶＤＥＧ）であればα＝１となり、ΔＶ＜０（ＶＲＥＦ＜ＶＤＥＧ）であれば１＜α≦２となり、ΔＶ＞０（ＶＲＥＦ＞ＶＤＥＧ）であれば０≦α＜１となる。例えば、図１４の構成から成る位相調整回路１０において、ＶＲＥＦ＝ＶＤＥＧ＝２．５Ｖに設定すればα＝１となり、ＶＲＥＦ＝２．５Ｖに対してＶＤＥＧ＝０Ｖに設定すればα＝０となる。

図１７は、進角制御電圧ＶＤＥＧと位相シフト量θとの関係を示すタイムチャートである。なお、図１７では、参照電圧ＶＲＥＦを２．５Ｖに設定した上で、進角制御電圧ＶＤＥＧを０Ｖ、１．２５Ｖ、２．５Ｖに変化させた場合のホール電圧信号ＨＵ＋及びＨＶ−と正弦波電圧信号ＥＳＩＮＵが描写されている。なお、進角制御電圧ＶＤＥＧは、外付け抵抗によりリニアに調整することが可能である。

図１８は、モータ駆動電流と誘起電圧との位相差φを示すタイムチャートである。符号Ｌ１１はモータ駆動電圧波形を示している。符号Ｌ１２はモータ誘起電圧波形を示している。符号Ｌ１３はモータ駆動電流波形を示している。位相調整回路１０を用いてホール電圧信号Ｈ＊（＋／−）の位相調整（進角制御）を行うことにより、図１８中に示したモータ駆動電流Ｌ１３とモータ誘起電圧Ｌ１２との位相差φ（負荷による位相遅延）を低減することが可能となり、延いては、モータのトルクを最大化することが可能となる。

図１９は、モータ回転数と消費電力との相関図である。符号Ｌ２１は進角制御を行う場合の挙動を示している。符号Ｌ２２は進角制御を行わない場合の挙動を示している。本図から分かるように、位相調整回路１０を用いてホール電圧信号Ｈ＊（＋／−）の位相調整（進角制御）を行うことにより、特に、モータの高速回転時におけるモータ駆動装置１の電力効率を高めることが可能となる。

なお、上記のベクトル演算によってホール電圧信号Ｈ＊（＋／−）の位相調整（進角制御）を行う場合、進角ホール電流信号Ａ＊（＋／−）の振幅は、位相シフト量θに応じて変動することになる。これについては後段の自動利得制御回路２０において補償される。

＜自動利得制御回路＞
図２０は、自動利得制御回路２０の一構成例を示す回路図である。なお、図２０では、説明を簡単とするために、正弦波電圧信号ＥＳＩＮＵの生成ブロックに焦点を当てた描写がなされている。

本構成例の自動利得制御回路２０は、ｐｎｐ型バイポーラトランジスタＰ１０〜Ｐ１９と、ｎｐｎ型バイポーラトランジスタＮ１２〜Ｎ２４と、ダイオードＤ６〜Ｄ１２と、抵抗Ｒ４〜Ｒ１１と、電流源Ｉ７〜Ｉ１１と、キャパシタＣ１と、オペアンプＡＭＰ１及びＡＭＰ２と、コンパレータＣＭＰ１と、を含む。

ダイオードＤ１のアノードは、内部基準電圧ＶＲＥＧの印加端に接続されている。ダイオードＤ１のカソードは、ダイオードＤ７のアノードに接続されている。ダイオードＤ７のカソードは、ダイオードＤ８及びＤ９のアノードに各々接続されている。ダイオードＤ８のカソードは、トランジスタＮ１２のコレクタとトランジスタＮ１４のベースに各々接続されている。ダイオードＤ９のカソードは、トランジスタＮ１３のコレクタとトランジスタＮ１５のベースに各々接続されている。トランジスタＮ１２のエミッタは、電流源Ｉ７を介して接地端に接続されている。トランジスタＮ１３のエミッタは、電流源Ｉ８を介して接地端に接続されている。トランジスタＮ１３のエミッタとトランジスタＮ１４のエミッタとの間には、抵抗Ｒ６が接続されている。トランジスタＮ１２のベースは、進角ホール電流信号ＡＵ−の入力端に接続されると共に、抵抗Ｒ４を介して参照電圧ＶＲＥＦの印加端にも接続されている。トランジスタＮ１３のベースは、進角ホール電流信号ＡＵ＋の入力端に接続されると共に、抵抗Ｒ５を介して参照電圧ＶＲＥＦの印加端にも接続されている。

トランジスタＮ１４及びＮ１５のエミッタは互いに接続されており、その接続ノードは電流源Ｉ９を介して接地端に接続されている。トランジスタＮ１４のコレクタは、トランジスタＰ１０のコレクタに接続されている。トランジスタＮ１５のコレクタは、トランジスタＰ１３のコレクタに接続されている。トランジスタＰ１０〜Ｐ１５のエミッタは、いずれも内部基準電圧ＶＲＥＧの印加端に接続されている。トランジスタＰ１０〜Ｐ１２のベースは、いずれもトランジスタＰ１０のコレクタに接続されている。トランジスタＰ１３〜Ｐ１５のベースは、いずれもトランジスタＰ１３のコレクタに接続されている。

トランジスタＰ１２のコレクタは、トランジスタＮ１９のコレクタに接続されている。トランジスタＰ１５のコレクタは、トランジスタＮ２０のコレクタに接続されている。トランジスタＮ１９及びＮ２０のベースは、いずれもトランジスタＮ１９のコレクタに接続されている。トランジスタＮ１９及びＮ２０のエミッタは、いずれも接地端に接続されている。トランジスタＰ１５とトランジスタＮ２０との接続ノードは、正弦波電圧信号ＥＳＩＮＵの出力端に接続されると共に、抵抗Ｒ７を介して参照電圧ＶＲＥＦの印加端にも接続されている。

トランジスタＰ１１のコレクタは、トランジスタＮ１６のベース及びコレクタに接続されると共に、電流源Ｉ１０を介して接地端にも接続されている。トランジスタＰ１４のコレクタは、トランジスタＮ１７のベース及びコレクタに接続されると共に、電流源Ｉ１１を介して接地端にも接続されている。トランジスタＮ１６のベースは、トランジスタＮ１８の第１エミッタに接続されている。トランジスタＮ１７のベースは、トランジスタＮ１８の第２エミッタに接続されている。トランジスタＮ１８のコレクタは、内部基準電圧ＶＲＥＧの印加端に接続されている。トランジスタＮ１８のベースは、ダイオードＤ１０のアノードに接続されている。ダイオードＤ１０のカソードは、ダイオードＤ１１のアノードに接続されている。ダイオードＤ１１のカソードは、ダイオードＤ１２のアノードに接続されている。ダイオードＤ１２のカソードは、接地端に接続されている。

トランジスタＮ１６及びＮ１７のエミッタは互いに接続されており、その接続ノードはコンパレータＣＭＰ１の反転入力端（−）に接続される一方、抵抗Ｒ１０を介して接地端にも接続されている。コンパレータＣＭＰ１の非反転入力端（＋）は、トランジスタＰ１７のコレクタに接続されると共に、抵抗Ｒ９を介して接地端にも接続されている。トランジスタＰ１６及びＰ１７のエミッタは、いずれも内部基準電圧ＶＲＥＧの印加端に接続されている。トランジスタＰ１６及びＰ１７のベースは、いずれもトランジスタＰ１６のコレクタに接続されている。トランジスタＰ１６のコレクタは、トランジスタＮ２１のコレクタに接続されている。トランジスタＮ２１のエミッタは、抵抗Ｒ８を介して接地端に接続されている。トランジスタＮ２１のベースは、オペアンプＡＭＰ１の出力端に接続されている。オペアンプＡＭＰ１の非反転入力端（＋）は、トルク入力電圧ＶＴＨの印加端に接続されている。オペアンプＡＭＰ１の反転入力端（−）は、トランジスタＮ２１のエミッタに接続されている。

コンパレータＣＭＰ１の出力端は、オペアンプＡＭＰ２の非反転入力端（＋）に接続される一方、キャパシタＣ１を介して接地端にも接続されている。オペアンプＡＭＰ２の反転入力端（−）は、トランジスタＮ２２のエミッタに接続されている。オペアンプＡＭＰ２の出力端は、トランジスタＮ２２のベースに接続されている。トランジスタＮ２２のエミッタは、抵抗Ｒ１１を介して接地端に接続されている。トランジスタＮ２２のコレクタは、トランジスタＰ１８のコレクタに接続されている。トランジスタＰ１８及びＰ１９のエミッタは、いずれも内部基準電圧ＶＲＥＧの印加端に接続されている。トランジスタＰ１８及びＰ１９のベースは、いずれもトランジスタＰ１８のコレクタに接続されている。トランジスタＰ１９のコレクタは、トランジスタＮ２３のコレクタに接続されている。トランジスタＮ２３及びＮ２４のエミッタは、いずれも接地端に接続されている。トランジスタＮ２３及びＮ２４のベースは、いずれもトランジスタＮ２３のコレクタに接続されている。トランジスタＮ２４のコレクタは、利得設定電流Ｉｇの出力端に相当する。

なお、先出の電流源Ｉ９は、利得設定電流Ｉｇを２倍したアンプ駆動電流（２×Ｉｇ）を生成する。また、電流源Ｉ１０及びＩ１１は、それぞれ、利得設定電流Ｉｇを等倍したアンプ駆動電流（Ｉｇ）を生成する。

上記構成から成る自動利得制御回路２０において、図２０の上段左右に描写された回路ブロック（Ｄ６〜Ｄ９、Ｐ１０、Ｐ１２、Ｐ１３、Ｐ１５、Ｎ１２〜Ｎ１５、Ｎ１９、Ｎ２０、Ｒ４、Ｒ５、及び、Ｉ７〜Ｉ９）は、進角ホール電流ＡＵ＋／ＡＵ−を差動増幅して増幅ホール電流信号ＩＵを生成する差動アンプ２１Ｕに相当する。なお、Ｖ相及びＷ相の差動アンプ２１Ｖ及び２１Ｗについても、上記と同様の構成で実現することができる。

図２０の上段右端に描写された抵抗Ｒ７は、増幅ホール電流信号ＩＵから正弦波電圧信号ＥＳＩＮＵを生成する電流／電圧変換部２２Ｕに相当する。なお、Ｖ相及びＷ相の電流／電圧変換部２２Ｖ及び２２Ｗについても、上記と同様の構成で実現することができる。

図２０の上段中央部に描写された回路ブロック（Ｐ１１、Ｐ１４、Ｎ１６〜Ｎ１７、Ｄ１０〜Ｄ１２、Ｉ１０、Ｉ１１）は、モニタ電流信号生成部２４Ｕ及び全波整流器２５Ｕに相当する。モニタ電流信号生成部２４Ｕは、増幅ホール電流信号ＩＵと同等のモニタ電流信号ＩＵｍを生成するカレントミラー段（Ｐ１０−Ｐ１１、Ｐ１３−Ｐ１４）である。全波整流器２５Ｕは、モニタ電流信号ＩＵｍを全波整流して整流モニタ電流信号ＦＵを生成する。なお、ダイオード接続されたトランジスタＮ１６及びＮ１７に代えて、ダイオードを用いても構わない。また、回路規模の縮小を優先するのであれば、全波整流器２５Ｕに代えて、半波整流器（Ｐ１１、Ｎ１６、Ｉ１０を除外した構成）を用いても構わない。なお、Ｖ相及びＷ相のモニタ電流信号生成部２４Ｖ及び２４Ｗ、並びに、全波整流器２５Ｖ及び２５Ｗについても、上記と同様の構成で実現することができる。

図２０の下段に描写された回路ブロック（Ｐ１６〜Ｐ１９、Ｎ２１〜Ｎ２４、Ｒ８〜Ｒ１１、ＡＭＰ１、ＡＭＰ２、ＣＭＰ１）は、３相の整流モニタ電流信号ＦＵ、ＦＶ、ＦＷを全て足し合わせた合算整流モニタ電流信号ＦＡを監視して、差動アンプ２１の利得（より具体的には利得設定電流Ｉｇ）を決定する帰還制御部２３に相当する。

上記構成から成る帰還制御部２３の動作について説明する。コンパレータＣＭＰ１は、トルク入力電圧ＶＴＨに応じた基準電圧Ｖ３（＝（Ｒ９／Ｒ８）×ＶＴＨ）と、合算整流モニタ電流信号ＦＡに応じたモニタ電圧Ｖ４（＝ＦＡ×Ｒ１０）とを比較して、その比較結果に応じた２値の比較結果信号Ｓｃを出力する。比較結果信号Ｓｃは、モニタ電圧Ｖ４が基準電圧Ｖ３よりも高ければローレベルとなり、モニタ電圧Ｖ４が基準電圧Ｖ３よりも低ければハイレベルとなる。

オペアンプＡＭＰ２の非反転入力端（＋）には、比較結果信号ＳｃをキャパシタＣ１で平滑化した平滑電圧Ｖ５が印加されている。従って、平滑電圧Ｖ５は、比較結果信号Ｓｃのハイレベル期間が長いほど高くなり、比較結果信号Ｓｃのハイレベル期間が短いほど低くなる。

オペアンプＡＭＰ２は、トランジスタＮ２２のエミッタ電圧が平滑電圧Ｖ５と一致するように、トランジスタＮ２２のベース電圧を制御する。従って、抵抗Ｒ１１には、平滑電圧Ｖ５の電圧値と抵抗Ｒ１１の抵抗値に基づいた帰還電流Ｉｆｂ（＝Ｖ５／Ｒ１１）が流れる。この帰還電流Ｉｆｂがミラーされて利得設定電流Ｉｇが生成される。

このようにして生成された利得設定電流Ｉｇは、平滑電圧Ｖ５が高いほど大きくなり、平滑電圧Ｖ５が低いほど小さくなる。言い換えると、利得設定電流Ｉｇは、比較結果信号Ｓｃのハイレベル期間（基準電圧Ｖ３がモニタ電圧Ｖ４よりも高い期間）が長いほど大きくなり、比較結果信号Ｓｃのハイレベル期間が短いほど小さくなる。

従って、帰還制御部２３では、モニタ電圧Ｖ４が基準電圧Ｖ３と一致するように差動アンプ２１の利得が自動制御される。このような構成とすることにより、パワードライバ段に流れるモータ駆動電流ＩＲＮＦに応じて自動利得制御を行っていた従来構成と異なり、電力効率の低下やノイズ耐性の低下を招かずに正弦波電圧信号ＥＳＩＮＵ、ＥＳＩＮＶ、ＥＳＩＮＷの自動利得制御を行うことが可能となる。

また、ロータ位置検出信号が伝達される信号経路上（Ｈ＊（＋／−）→Ｉ＊（＋／−）→Ａ＊（＋／−）→Ｉ＊→ＥＳＩＮ＊→Ｐ＊）に自動利得制御回路２０を備えた構成であれば、位相シフト量θに応じて進角ホール電流信号Ａ＊（＋／−）の振幅が変動した場合であっても、正弦波電圧信号ＥＳＩＮ＊の振幅については、これをトルク入力電圧ＶＴＨに応じた所望値に合わせ込むことができるので、進角制御とトルク制御の双方を両立させることが可能となる。

ところで、ホール素子は温度特性を有する素子であり、ホール電圧信号の振幅はモータの周囲温度に応じて変動する。そのため、周囲温度の変化が大きい車載用のモータ駆動装置では、従来より、温度特性が見えないように飽和領域で動作されたホール素子から台形波形状のホール電圧信号を受け取ってそのゼロクロスポイントのみを検出し、ＩＣ内部で生成される疑似的なデジタル正弦波信号に基づいてモータ駆動信号の出力デューティを決定する構成が一般的に採用されていた。

しかしながら、このような従来構成では、モータ駆動電流波形に少なからず歪みが生じるので、モータ駆動時の騒音や振動が課題となっていた。特に、走行音が非常に小さいＨＶ［hybrid vehicle］やＨＥＶ［hybrid electric vehicle］では、車両に搭載された種々のモータ（エアコンのコンプレッサ用モータ、バッテリ冷却ファン用モータ、シート冷却ファン用モータなど）の駆動音が運転者や同乗者の耳障りとなっていた。

これに対して、自動利得制御回路２０を備えたモータ駆動装置１であれば、ホール素子の温度特性に起因してホール電圧信号Ｈ＊（＋／−）の振幅が変動した場合であっても、正弦波電圧信号ＥＳＩＮ＊の振幅については、これをトルク入力電圧ＶＴＨに応じた所望値に合わせ込むことができる。従って、非飽和領域で動作されたホール素子から正弦波状のホール電圧信号Ｈ＊（＋／−）を受け取り、この正弦波信号に基づいてモータ駆動信号Ｄ＊（Ｈ／Ｌ）の出力デューティを決定することができるので、モータ駆動電流波形の歪みを抑えて、モータ駆動時の騒音や振動を低減することが可能となる。

図２３は、モータ駆動電流波形の一例を示すタイムチャートである。なお、図２３の左側には、１２０°通電−台形波ＰＷＭ駆動時のモータ駆動電流波形が描写されており、図２３の右側には、１８０°通電−正弦波ＰＷＭ駆動時のモータ駆動電流波形が描写されている。このように、上記した正弦波ＰＷＭ駆動制御を行うと共に、１８０°通電制御を行うことにより、より効果的な静音化を実現することが可能となる。

＜過電流保護回路＞
図２２は、過電流保護回路６０の一構成例を示すブロック図である。本構成例の過電流保護回路６０は、ＯＣＰミュートカウンタ６１と、ＯＣＰ解除カウンタ６２と、組合わせロジック部６３と、を含む。

ＯＣＰミュートカウンタ６１は、後述のＯＣＰミュート期間ｔ２をカウントする第１カウンタである。ＯＣＰミュートカウンタ６１は、過電圧検出信号Ｓ１が異常時の論理レベル（例えばハイレベル）とされたときに、内部クロック信号ＣＬＫのパルスカウントを開始する。ＯＣＰミュートカウンタ６１は、カウント値が所定の閾値ＣＴｘに達しているか否かを示す第１カウンタ信号Ｓｘを出力する。例えば、内部クロック信号ＣＬＫの周期を３μｓとし、閾値ＣＴｘを２と設定した場合、ＯＣＰミュート期間ｔ２は６μｓ（＝３μｓ×２）となる。なお、ＯＣＰミュートカウンタ６１は、過電圧検出信号Ｓ１が正常時の論理レベル（例えばローレベル）とされたときに、カウント値がリセットされる。

ＯＣＰ解除カウンタ６２は、後述のＯＣＰ解除期間ｔ３をカウントする第２カウンタである。ＯＣＰ解除カウンタ６２は、第１カウンタ信号Ｓｘがカウント終了時の論理レベル（例えばハイレベル）とされたときに、内部クロック信号ＣＬＫのパルスカウントを開始する。ＯＣＰ解除カウンタ６２は、カウント値が所定の閾値ＣＴｙに達しているか否かを示す第２カウンタ信号Ｓｙを出力する。例えば、内部クロック信号ＣＬＫの周期を３μｓとし、閾値ＣＴｙを１２と設定した場合、ＯＣＰ解除期間ｔ３は３６μｓ（＝３μｓ×１２）となる。

組合わせロジック部６３は、過電流検出信号Ｓ１、第１カウンタ信号Ｓｘ、及び、第２カウンタ信号Ｓｙの入力を受け付け、これらの組合わせロジック演算を行うことにより、過電流保護信号Ｓ２を生成する。過電流保護信号Ｓ２が異常時の論理レベル（例えばハイレベル）とされたとき、プリドライバ回路４０は、モータ駆動信号Ｄ＊（Ｈ／Ｌ）をいずれも強制的にローレベルとする。また、アラーム信号生成回路７０では、トランジスタ７１がオンされて、アラーム信号ＡＬがハイレベルとされる。なお、過電流保護信号Ｓ２の生成動作については、図２３を参照しながら具体的に説明する。

図２３は、過電流保護動作の一例を示すタイムチャートであり、上から順に、ＬＯＣＰＬ端子電圧、ＲＮＦ端子電圧、過電流検出信号Ｓ１、内部クロック信号ＣＬＫ、過電流保護信号Ｓ２、モータ駆動信号Ｄ＊（Ｈ／Ｌ）、アラーム信号ＡＬ、及び、外部クロック信号ＥＸＣＬＫが描写されている。なお、図中の符号について、ｔ１は過電流検出回路５０の信号電圧遅延時間、ｔ２はＯＣＰミュート期間、ｔ３はＯＣＰ解除期間、ｔ４はプリドライバ回路４０の信号伝達遅延期間をそれぞれ示している。また、Ｔ０はＯＣＰミュート遅延時間（＝ｔ１＋ｔ２＋ｔ４）を示しており、Ｔ１はＯＣＰ解除遅延時間（＝ｔ３）を示している。

まず、ケース（Ｘ）を参照しながら、モータ駆動電流が一瞬だけ過電流状態に陥ったものの、すぐに正常状態に復帰した場合の動作について説明する。

ＲＮＦ端子電圧がＬＯＣＰＬ端子電圧を上回ってから遅延時間ｔ１が経過した時点で過電流検出信号Ｓ１がハイレベルに立ち上げられる。過電流検出信号Ｓ１がハイレベルに立ち上げられてからＯＣＰミュート期間ｔ２が経過した時点で過電流保護信号Ｓ２がハイレベルに立ち上げられる。過電流保護信号Ｓ２がハイレベルに立ち上げられてから遅延時間ｔ４が経過した時点でモータ駆動信号Ｄ＊（Ｈ／Ｌ）が強制的にローレベルとされる。また、過電流保護信号Ｓ２がハイレベルに立ち上げられてから遅延時間ｔ４が経過した時点でアラーム信号ＡＬが上昇を開始する。

一方、ＲＮＦ端子電圧がＬＯＣＰＬ端子電圧を下回ってから遅延時間ｔ１が経過した時点で過電流検出信号Ｓ１がローレベルに立ち下げられる。この時点では、ＯＣＰ解除期間ｔ３のカウントが終了していないので、過電流保護信号Ｓ２はハイレベルに維持される。このような動作により、アラーム信号ＡＬの立ち上がり時間が確保されるので、アラーム信号ＡＬが確実にハイレベルに立ち上げられる。なお、ＯＣＰ解除期間ｔ３については、外部クロック信号ＥＸＣＬＫに同期したＥＣＵ［Electronic Control Unit］などを用いてアラーム信号ＡＬを確実に検出することが可能な長さ（例えば外部クロック信号ＥＸＣＬＫの２周期分）に設定すればよい。

その後、ＯＣＰ解除期間ｔ３のカウントが終了した時点で過電流保護信号Ｓ２がローレベルに立ち下げられる。過電流保護信号Ｓ２がローレベルに立ち下げられてから遅延時間ｔ４が経過した時点でモータ駆動信号Ｄ＊（Ｈ／Ｌ）のＰＷＭ駆動が再開される。また、過電流保護信号Ｓ２がローレベルに立ち下げられてから遅延時間ｔ４が経過した時点でアラーム信号ＡＬがローレベルに立ち下げられる。

次に、ケース（Ｙ）を参照しながら、モータ駆動電流の過電流状態が長期間にわたって継続した後、正常状態に復帰した場合の動作について説明する。

ＲＮＦ端子電圧がＬＯＣＰＬ端子電圧を上回ってから過電流保護信号Ｓ２がハイレベルに立ち上げられるまでの動作は、先述のケース（Ｘ）と同様である。一方、ケース（Ｙ）では、ＯＣＰ解除期間ｔ３のカウントが終了した時点で、ＲＮＦ端子電圧がＬＯＣＰＬ端子電圧を下回っておらず、過電流検出信号Ｓ１がハイレベルに維持されている。従って、過電流保護信号Ｓ２は、ローレベルに立ち下げられることなくハイレベルに維持される。その結果、モータ駆動信号Ｄ＊（Ｈ／Ｌ）はローレベルに維持され、アラーム信号ＡＬはハイレベルに維持される。

その後、ＲＮＦ端子電圧がＬＯＣＰＬ端子電圧を下回ってから遅延時間ｔ１が経過した時点で過電流検出信号Ｓ１がローレベルに立ち下げられ、これとほぼ同時に過電流保護信号Ｓ２もローレベルに立ち下げられる。過電流保護信号Ｓ２がローレベルに立ち下げられてからの動作については、先述のケース（Ｘ）と同様である。

次に、ケース（Ｚ）を参照しながら、ＲＮＦ端子電圧にノイズが重畳した場合の動作について説明する。先述のケース（Ｘ）やケース（Ｙ）と同様、ＲＮＦ端子電圧がＬＯＣＰＬ端子電圧を上回ってから遅延時間ｔ１が経過した時点で過電流検出信号Ｓ１がハイレベルに立ち上げられ、ＯＣＰミュート期間ｔ２のカウントが開始される。しかしながら、ノイズ成分に起因するＲＮＦ端子電圧の上昇は非常に短い時間で収束する。従って、ケース（Ｚ）では、ＯＣＰミュート期間ｔ２のカウントが完了する前にＲＮＦ端子電圧がＬＯＣＰＬ端子電圧が下回り、過電流検出信号Ｓ１がローレベルに立ち下げられる。その結果、過電流保護信号Ｓ２がハイレベルに立ち上げられることはなく、ＲＮＦ端子電圧に重畳したノイズがマスク（キャンセル）された状態となる。

上記したように、本構成例の過電流保護回路６０は、モータ駆動電流の過電流状態がＯＣＰミュート期間ｔ２にわたって継続したときに、プリドライバ回路４０を少なくともＯＣＰ解除期間ｔ３にわたって強制停止させる構成とされている。このような構成とすることにより、ノイズによる誤動作を適切に防止することが可能となる。

＜その他の変形例＞
なお、上記の実施形態では、三相モータドライバＩＣに本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、本発明はモータ駆動装置全般に広く適用することが可能である。

例えば、上記の実施形態では、ロータ位置検出素子としてホール素子を用いた構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、他方式のロータ位置検出素子を用いても構わない。

このように、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明は、モータ駆動装置全般に適用することが可能な技術であり、例えば、車載向けの三相モータドライバＩＣに適用することが可能である。

１００ 三相モータドライバＩＣ
１０１ ホールアンプ
１０２ ホールマトリクス
１０３ ＰＷＭコントローラ
１０３ａ プリドライバ駆動信号生成回路
１０３ｂ ミュート制御回路
１０４ プリドライバ
１０５ 基準電圧生成部
１０６ 正転／逆転セレクタ
１０７ チャージポンプ
１０８ トルク制御電圧生成部
１０８ａ トルク指令処理回路
１０８ｂ 出力モード選択回路
１０９ オシレータ
１１０ スタンバイ制御部
１１１ ＦＧ信号生成部
１１２ ＵＶＬＯ部
１１３ ＯＶＰ部
１１４ ＴＳＤ部
１１５ ＯＣＰ部
１１６ ロック保護部
１１７ アラーム信号出力部
１ モータ駆動装置
１０ 位相調整回路
１１ ホールアンプ
１２ 係数乗算部
２０ 自動利得制御回路
２１（Ｕ／Ｖ／Ｗ） 差動アンプ
２２（Ｕ／Ｖ／Ｗ） 電流／電圧変換部
２３ 帰還制御部
２４（Ｕ／Ｖ／Ｗ） モニタ電流信号生成部
２５（Ｕ／Ｖ／Ｗ） 全波整流器
３０ ＰＷＭ信号生成回路
３１ コンパレータ
３２ オシレータ
４０ プリドライバ回路
５０ 過電流検出回路
６０ 過電流保護回路
６１ ＯＣＰミュートカウンタ
６２ ＯＣＰ解除カウンタ
６３ 組合わせロジック部
７０ アラーム信号出力回路
７１ ｎｐｎ型バイポーラトランジスタ
７２ 抵抗
Ｐ１〜Ｐ１９ ｐｎｐ型バイポーラトランジスタ
Ｎ１〜Ｎ２４ ｎｐｎ型バイポーラトランジスタ
Ｄ１〜Ｄ１２ ダイオード
Ｒ１〜Ｒ１１ 抵抗
Ｃ１ キャパシタ
Ｉ１〜Ｉ１１ 電流源
ＡＭＰ１、ＡＭＰ２ オペアンプ
ＣＭＰ１ コンパレータ

Claims (13)

1. ロータ位置検出信号が伝達される信号経路上に自動利得制御回路を備えたモータ駆動装置であって、
   前記自動利得制御回路は、
   入力信号を増幅して出力信号を生成するアンプと、
   前記出力信号を監視して前記アンプの利得を決定する帰還制御部と、
   を含むことを特徴とするモータ駆動装置。
2. 前記自動利得制御回路は、
   前記出力信号と同等のモニタ信号を生成するモニタ信号生成部と、
   前記モニタ信号を整流して整流モニタ信号を生成する整流器と、
   をさらに含み、
   前記帰還制御部は、前記整流モニタ信号を監視して前記アンプの利得を決定することを特徴とする請求項１に記載のモータ駆動装置。
3. 前記帰還制御部は、複数相の前記整流モニタ信号を足し合わせた合算信号を監視して前記アンプの利得を決定することを特徴とする請求項２に記載のモータ駆動装置。
4. 前記帰還制御部は、前記合算信号が所定の信号レベルとなるように前記アンプの利得を決定することを特徴とする請求項３に記載のモータ駆動装置。
5. 前記ロータ位置検出信号の位相調整を行う位相調整回路をさらに有することを特徴とする請求項１〜請求項４のいずれか一項に記載のモータ駆動装置。
6. 前記位相調整回路は、
   第１相のロータ位置検出信号に第２相のロータ位置検出信号を所定の比率で足し合わせることにより、前記第１相のロータ位置検出信号の位相調整を行うことを特徴とする請求項５に記載のモータ駆動装置。
7. 前記比率は、制御電圧に応じて可変制御されることを特徴とする請求項６に記載のモータ駆動装置。
8. 前記自動利得制御回路の出力信号と所定周波数の三角波信号とを比較してＰＷＭ信号を生成するＰＷＭ信号生成回路と、
   前記ＰＷＭ信号に基づいてモータ駆動信号を生成するドライバ回路と、
   をさらに有することを特徴とする請求項１〜請求項７のいずれか一項に記載のモータ駆動装置。
9. モータ駆動電流が過電流状態であるか否かを検出する過電流検出回路と、
   過電流が検出されたときに前記ドライバ回路を強制停止させる過電流保護回路と、
   をさらに有することを特徴とする請求項８に記載のモータ駆動装置。
10. 前記過電流保護回路は、前記モータ駆動電流の過電流状態が所定のミュート期間にわたって継続したときに、前記ドライバ回路を少なくとも所定の解除期間にわたって強制停止させることを特徴とする請求項９に記載のモータ駆動装置。
11. 前記過電流保護回路は、
    前記ミュート期間をカウントする第１カウンタと、
    前記解除期間をカウントする第２カウンタと、
    を含むことを特徴とする請求項１０に記載のモータ駆動装置。
12. モータと、
    ロータ位置検出信号を生成するロータ位置検出素子と、
    前記ロータ位置検出信号の入力を受けて前記モータの駆動制御を行う請求項１〜請求項１１のいずれか一項に記載のモータ駆動装置と、
    を有することを特徴とするモータ装置。
13. 前記ロータ位置検出素子は、ホール素子であることを特徴とする請求項１２に記載のモータ装置。