JP2012222000A - 半導体モジュール及びその製造方法 - Google Patents

半導体モジュール及びその製造方法 Download PDF

Info

Publication number
JP2012222000A
JP2012222000A JP2011083002A JP2011083002A JP2012222000A JP 2012222000 A JP2012222000 A JP 2012222000A JP 2011083002 A JP2011083002 A JP 2011083002A JP 2011083002 A JP2011083002 A JP 2011083002A JP 2012222000 A JP2012222000 A JP 2012222000A
Authority
JP
Japan
Prior art keywords
metal block
insulating layer
semiconductor module
semiconductor element
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011083002A
Other languages
English (en)
Inventor
Naoichi Harada
直一 原田
Makoto Imai
誠 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2011083002A priority Critical patent/JP2012222000A/ja
Publication of JP2012222000A publication Critical patent/JP2012222000A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】樹脂モールド部にクラックやボイドが発生し難い半導体モジュール、及びその製造方法等を提供する。
【解決手段】半導体モジュール１は、第１の面と、第１の面の反対面である第２の面と、第１の面と第２の面とをつなぐ側面と、を備えた金属ブロック３０と、金属ブロックの第１の面に設置された半導体素子１０，１１と、金属ブロックの第２の面を覆う第１の絶縁層と、第１の絶縁層から延在して金属ブロックの側面の少なくとも一部を覆う第２の絶縁層と、を含む絶縁層４０と、半導体素子及び金属ブロックの少なくとも第１の面を封止する封止部５１と、第２の絶縁層と接しないように封止部の外縁部から金属ブロックの第２の面側に立設された側壁部５２と、を含む樹脂モールド部５０と、を有する。
【選択図】図１

Description

本発明は、樹脂によるモールド部を備える半導体モジュール及びその製造方法等に関する。
従来より、金属ブロックの上面に導電層を介して半導体素子を設置し、半導体素子並びに金属ブロックの上面及び側面を被覆するように樹脂をモールドした半導体モジュールが知られている。
このような半導体モジュールは、例えば、金属ブロックの下面に設けられたＳｉ３Ｎ４、ＡｌＮ等からなる高放熱絶縁板を介して冷却器上に搭載される。この際、高放熱絶縁板と金属ブロックや冷却器との間に空隙が形成されることを防ぐために、金属ブロックと高放熱絶縁板との間、及び冷却器と高放熱絶縁板との間に放熱グリスをそれぞれ塗布している。
しかしながら、Ｓｉ３Ｎ４、ＡｌＮ等からなる高放熱絶縁板は高価であると共に、熱抵抗が大きく耐熱性が十分でないため、半導体素子の発熱により生じる熱応力に起因して割れる問題があった。
そこで、Ｓｉ３Ｎ４、ＡｌＮ等からなる高放熱絶縁板に代えてポリイミドを用いることが提案されている。ポリイミドは、Ｓｉ３Ｎ４、ＡｌＮ等からなる高放熱絶縁板よりも低コストであると共に、十分な耐熱性を備えているため、Ｓｉ３Ｎ４、ＡｌＮ等からなる高放熱絶縁板よりも熱応力に対して有利である（例えば、特許文献１参照）。
特開２００５−６５３７９号公報
しかしながら、上記半導体モジュールには、半導体素子の発熱により生じる熱応力に起因して、金属ブロックの側面と金属ブロックの側面を被覆するモールド部との界面にクラックやボイド等が発生する問題もあり、この問題は、Ｓｉ３Ｎ４、ＡｌＮ等からなる高放熱絶縁板に代えてポリイミドを用いるだけでは解決できない。
本発明は、上記の点に鑑みてなされたもので、樹脂モールド部にクラックやボイドが発生し難い半導体モジュール、及びその製造方法等を提供することを課題とする。
本半導体モジュールは、第１の面と、前記第１の面の反対面である第２の面と、前記第１の面と前記第２の面とをつなぐ側面と、を備えた金属ブロックと、前記金属ブロックの前記第１の面に設置された半導体素子と、前記金属ブロックの前記第２の面を覆う第１の絶縁層と、前記第１の絶縁層から延在して前記金属ブロックの前記側面の少なくとも一部を覆う第２の絶縁層と、を含む絶縁層と、前記半導体素子及び前記金属ブロックの少なくとも前記第１の面を封止する封止部と、前記第２の絶縁層と接しないように前記封止部の外縁部から前記金属ブロックの前記第２の面側に立設された側壁部と、を含む樹脂モールド部と、を有することを要件とする。
本半導体モジュールの製造方法の一形態は、第１の面と、前記第１の面の反対面である第２の面と、前記第１の面と前記第２の面とをつなぐ側面と、を備えた金属ブロックの前記第１の面に半導体素子を設置する半導体素子設置工程と、前記半導体素子及び前記金属ブロックの少なくとも前記第１の面を封止する封止部と、前記側面と接しないように前記封止部の外縁部から前記金属ブロックの前記第２の面側に立設された側壁部と、を含む樹脂モールド部を形成するモールド工程と、前記金属ブロックの前記第２の面を覆う第１の絶縁層と、前記第１の絶縁層から延在して前記金属ブロックの前記側面の少なくとも一部を覆う第２の絶縁層と、を含む絶縁層を、前記第２の絶縁層が前記側壁部と接しないように形成する絶縁層形成工程と、を有することを要件とする。
本半導体モジュールの製造方法の他の形態は、第１の面と、前記第１の面の反対面である第２の面と、前記第１の面と前記第２の面とをつなぐ側面と、を備えた金属ブロックの前記第１の面に半導体素子を設置する半導体素子設置工程と、前記金属ブロックの前記第２の面を覆う第１の絶縁層と、前記第１の絶縁層から延在して前記金属ブロックの前記側面の少なくとも一部を覆う第２の絶縁層と、を含む絶縁層を形成する絶縁層形成工程と、前記半導体素子及び前記金属ブロックの少なくとも前記第１の面を封止する封止部と、前記第２の絶縁層と接しないように前記封止部の外縁部から前記金属ブロックの前記第２の面側に立設された側壁部と、を含む樹脂モールド部を形成するモールド工程と、を有することを要件とする。
本発明によれば、モールド部にクラックやボイドが発生し難い半導体モジュール、及びその製造方法等を提供できる。
第１の実施の形態に係る半導体モジュールを例示する断面図（その１）である。 第１の実施の形態に係る半導体モジュールを例示する断面図（その２）である。 第１の実施の形態に係る半導体モジュールを例示する下面側斜視図である。 第１の実施の形態に係る半導体モジュールの製造工程を例示する図（その１）である。 第１の実施の形態に係る半導体モジュールの製造工程を例示する図（その２）である。 第１の実施の形態に係る半導体モジュールの製造工程を例示する図（その３）である。 比較例に係る半導体モジュールを例示する断面図である。 第１の実施の形態の変形例１に係る半導体モジュールを例示する下面側斜視図である。 第２の実施の形態に係る半導体モジュールとして実現されるＩＰＭ（Intelligent Power Module）を例示する回路図である。 第２の実施の形態に係る半導体モジュールを例示する平面図である。 第２の実施の形態に係る半導体モジュールを例示する図１０のＡ−Ａ線に沿う断面図である。 ＩＰＭ７０を含むハイブリッドシステム１００を例示する概要図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る半導体モジュールの構造］
まず、第１の実施の形態に係る半導体モジュールの構造について説明する。図１及び図２は、第１の実施の形態に係る半導体モジュールを例示する断面図である。図３は、第１の実施の形態に係る半導体モジュールを例示する下面側斜視図である。なお、図１と図２とは、半導体モジュールの異なる断面を示している。又、図３において、図１及び図２に示す一部の部品の図示が省略されている。
図１〜図３を参照するに、半導体モジュール１は、主なる構成要素として、半導体素子１０及び１１と、配線部材２０、２１、及び２２と、金属ブロック３０と、絶縁層４０と、樹脂モールド部５０とを有する。
半導体素子１０及び１１は、例えば、シリコン（Ｓｉ）や炭化珪素（ＳｉＣ）を含む半導体である。より具体的には、半導体素子１０は、例えば、ＩＧＢＴ（Insulated gate bipolar transistor）やＭＯＳＦＥＴ（Metal oxide semiconductor field‐effect transistor)のようなスイッチング素子である。半導体素子１１は、例えば、ＩＧＢＴのエミッタとコレクタとの間に接続される還流用のダイオードである。以降、半導体素子１０がＩＧＢＴであり、半導体素子１１がダイオードである場合を例に説明を行う。又、搭載状態に応じて上下方向が異なるが、便宜上、半導体モジュール１の金属ブロック３０側を下方とする（他の実施の形態についても同様）。
半導体素子１０及び１１は、金属ブロック３０の上面に設置されている。より詳しくは、半導体素子１０のコレクタ（図示せず）は、接合部３８により金属ブロック３０に接合されている。半導体素子１０のエミッタ（図示せず）は、接合部３８により配線部材２０に接合されている。半導体素子１０のゲート（図示せず）は、ボンディングワイヤ３９により配線部材２１に接合されている。半導体素子１１のカソード（図示せず）は、接合部３８により金属ブロック３０に接合されている。半導体素子１１のアノード（図示せず）は、接合部３８により配線部材２０に接合されている。金属ブロック３０は、接合部３８により配線部材２２に接合されている。
言い換えれば、半導体素子１０のコレクタ（図示せず）、半導体素子１１のカソード（図示せず）、金属ブロック３０、及び配線部材２２は電気的に接続されている。又、半導体素子１０のエミッタ（図示せず）、半導体素子１１のアノード（図示せず）、及び配線部材２０は電気的に接続されている。半導体素子１０のゲート（図示せず）と配線部材２１とは電気的に接続されている。
配線部材２０〜２２は、例えば、銅等からなる金属板（リードフレーム基材）をプレス加工等して形成したものである。配線部材２０〜２２の一部は、樹脂モールド部５０から露出している。図示の例では、配線部材２０は出力ライン用の配線部材（出力ライン用リード）である。又、配線部材２１は、ピン状の形態を有し、信号伝達用の配線部材（信号ライン用リード）である。又、配線部材２２は電源ライン用の配線部材（電源ライン用リード）である。接合部３８は、例えば、はんだや銀ペースト等の導電性材料である。ボンディングワイヤ３９は、例えば、金や銅等からなる導電性の細線である。
金属ブロック３０は、熱（過渡熱等）を吸収し拡散するヒートシンク機能を備える。金属ブロック３０は、銅や銅合金、或いはアルミニウムのような熱拡散性の優れた金属から形成することが好ましい。金属ブロック３０は、主に、半導体素子１０及び１１の駆動時に生じる半導体素子１０及び１１からの熱を吸収し内部に拡散する。
絶縁層４０は、下面絶縁層４１と、下面絶縁層４１と一体的に形成された側面絶縁層４２とを有する。下面絶縁層４１は、金属ブロック３０の下面を覆うように形成されている。側面絶縁層４２は、下面絶縁層４１から延在して金属ブロック３０の側面の少なくとも一部を覆うように形成されている。絶縁層４０は、金属ブロック３０と金属ブロック３０が搭載される冷却器（図示せず）との間の電気的な絶縁性を確保しつつ、金属ブロック３０から冷却器（図示せず）への高い熱伝導を可能とする。
絶縁層４０は、金属ブロック３０に電気的に形成することが好ましく、例えば、電着ポリイミド層とすることができる。又、金属ブロック３０がアルミニウムを主成分とする場合には、絶縁層４０をアルマイト層とすることができる。金属ブロック３０に絶縁層４０を電気的に形成することにより、金属ブロック３０にシート状の絶縁材を貼り付ける場合等と比べて、金属ブロック３０から冷却器（図示せず）へのより高い熱伝導を実現できる。絶縁層４０の厚さは、例えば、１０〜１００μｍ程度とすることができる。絶縁層４０が膜厚１０μｍのポリイミド層である場合、絶縁耐圧は１０００Ｖ程度となる。
なお、絶縁層４０の側面絶縁層４２は、樹脂モールド部５０から露出する金属ブロック３０の側面のなるべく多くの領域を覆うように形成することが好ましく、樹脂モールド部５０から露出する金属ブロック３０の側面の全ての領域を覆うように形成することが更に好ましい。樹脂モールド部５０から露出する金属ブロック３０の側面のなるべく多くの領域を側面絶縁層４２で覆うことにより、側面絶縁層４２が形成されていない金属ブロック３０の側面とそれに対向する樹脂モールド部５０の内壁面との間に放電が生じて金属ブロック３０と冷却器（図示せず）との沿面距離が短くなることを防止できる。
樹脂モールド部５０は、封止部５１と、封止部５１と一体的に形成された側壁部５２とを有する。封止部５１は、半導体素子１０及び１１、配線部材２０〜２２の一部、金属ブロック３０の少なくとも上面、接合部３８、及びボンディングワイヤ３９を封止している。側壁部５２は、側面絶縁層４２と接しないように封止部５１の外縁部から金属ブロック３０の下面側に立設されている。なお、本実施の形態では、平面視において、側壁部５２は、金属ブロック３０の周囲に側面絶縁層４２と接しないように環状（額縁状）に形成されている。側壁部５２の内壁面と側面絶縁層４２との距離（隙間）は、例えば、１〜３ｍｍ程度とすることができる。樹脂モールド部５０の材料としては、例えば、ガラス転移温度が２５０℃程度以上のエポキシ系樹脂やシリコーン系樹脂等を用いることが好ましい。半導体素子１０及び１１の動作時の温度が１７５〜２５０℃程度に達する虞があり、それに耐える必要があるためである。
［第１の実施の形態に係る半導体モジュールの製造方法］
次に、第１の実施の形態に係る半導体モジュールの製造方法について説明する。図４〜図６は、第１の実施の形態に係る半導体モジュールの製造工程を例示する図である。なお、図４及び図５と図６とは、半導体モジュールの異なる断面を示している。
まず、図４に示す工程では、配線部材２０を含む金属板（リードフレーム基材）に接合部３８を介して半導体素子１０及び１１を実装する。そして、半導体素子１０及び１１を実装した配線部材２０を接合部３８を介して金属ブロック３０の上面に設置する。又、半導体素子１０のゲート（図示せず）を、ボンディングワイヤ３９により配線部材２１に接合する。又、配線部材２２を接合部３８を介して金属ブロック３０の上面に設置する。
次に、図５に示す工程では、例えば、ガラス転移温度が２５０℃程度以上のエポキシ系樹脂やシリコーン系樹脂等により、封止部５１及び封止部５１と一体的に形成された側壁部５２とを有する樹脂モールド部５０を成形する。樹脂モールド部５０は、例えば、対象物を上金型と下金型で挟持して樹脂を注入するトランスファーモールド法により成形できる。この際、下金型に所定形状の凸部を設けておくことにより、側壁部５２の内壁面と金属ブロック３０の側面との間に、例えば１〜３ｍｍ程度の隙間を形成することができる。
次に、図６に示す工程では、下面絶縁層４１と下面絶縁層４１と一体的に形成された側面絶縁層４２とを有する絶縁層４０を形成する。より詳しくは、下面絶縁層４１は金属ブロック３０の下面を覆うように形成し、側面絶縁層４２は下面絶縁層４１から延在して金属ブロック３０の側面の少なくとも一部を覆うように形成する。絶縁層４０は、金属ブロック３０に電気的に形成することが好ましく、例えば、電着ポリイミド層とすることができる。又、金属ブロック３０がアルミニウムを主成分とする場合には、絶縁層４０をアルマイト層とすることができる。
絶縁層４０として電着ポリイミド層を形成するには、例えば、容器９０内に貯留された溶液９１（ポリイミド電着液）中に金属ブロック３０の下面全面及び側面の少なくとも一部を浸漬し、配線部材２２を介して金属ブロック３０に通電する（所謂電着法）。これにより、金属ブロック３０の下面全面及び側面の少なくとも一部にポリイミドが析出し、電着ポリイミド層が形成される。なお、ポリイミド電着液としては、例えば、周知のカチオン電着塗装用組成やアニオン電着塗装用組成のポリイミド電着液を用いることができる。
絶縁層４０としてアルマイト層を形成するには、例えば、容器９０内に貯留された溶液９１（好適には硫酸水溶液）中にアルミニウムを主成分とする金属ブロック３０の下面全面及び側面の少なくとも一部を浸漬し、配線部材２２を陽極とし、これに対向配置される白金（Ｐｄ）電極を陰極として金属ブロック３０に通電（パルス電圧を印加）する（陽極酸化法）。これにより、金属ブロック３０の下面全面及び側面の少なくとも一部が酸化され、アルマイト層が形成される。なお、アルマイト層は、微小径の孔（ポーラス）が規則正しく形成された酸化アルミニウムの層である。
以上の各工程により、図１〜図３に示す半導体モジュール１が製造される。なお、図５に示す工程と図６に示す工程とを入れ替えても構わない。
［比較例］
ここで、比較例を参照しながら、第１の実施の形態に係る半導体モジュール１が有する特有の効果について説明する。
図７は、比較例に係る半導体モジュールを例示する断面図である。図７を参照するに、半導体モジュール５は、絶縁層４０が絶縁層４５に置換され、樹脂モールド部５０が樹脂モールド部５５に置換された点が第１の実施の形態に係る半導体モジュール１と相違する。絶縁層４５は、金属ブロック３０の下面のみを覆うように形成されている。樹脂モールド部５５は、半導体素子１０及び１１、配線部材２０〜２２の一部、金属ブロック３０の上面及び側面、接合部３８、及びボンディングワイヤ３９を封止している。
つまり、半導体モジュール１では、金属ブロック３０の側面の大部分に側面絶縁層４２が形成され、樹脂モールド部５０の側壁部５２が側面絶縁層４２と接しないように隙間が設けられていた。これに対して、半導体モジュール５では、金属ブロック３０の側面には絶縁層４５が形成されていなく、樹脂モールド部５５と金属ブロック３０の側面との間には隙間が設けられていない。
比較例に係る半導体モジュール５の構造では、樹脂モールド部５５と金属ブロック３０の側面とが接しているため、その界面にクラックやボイドが発生する場合がある。クラックやボイドが発生すると、金属ブロック３０と冷却器（図示せず）との沿面距離が短くなる問題が生じる。樹脂モールド部５５と金属ブロック３０の界面にクラックやボイドが発生するのは、以下のような理由による。第１に、半導体モジュール５が冷却器に搭載される際に、絶縁層４５がフィラーを含有した放熱グリスを介して冷却器に圧接される場合があり、その場合、絶縁層４５がフィラーにより摩耗するからである。第２に、半導体素子１０や半導体素子１１が発熱すると、樹脂モールド部５５と金属ブロック３０との温度差が大きくなり、樹脂モールド部５５と金属ブロック３０との界面に熱応力が生じるからである。第３に、半導体モジュール５が車両に搭載された場合に、車両の振動により樹脂モールド部５５と金属ブロック３０との界面が剥離するからである。
これに対して、第１の実施の形態に係る半導体モジュール１の構造では、樹脂モールド部５０の側壁部５２が側面絶縁層４２と接しないように隙間が設けられているため、上記３つの問題が生じ難い。又、金属ブロック３０の側面の大部分には側面絶縁層４２が形成されており、金属ブロック３０の側面とそれに対向する樹脂モールド部５０の内壁面との間に放電が生じ難いため、金属ブロック３０と冷却器（図示せず）との沿面距離を確保できる。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、第１の実施の形態とは形状の異なる樹脂モールド部を例示する。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図８は、第１の実施の形態の変形例１に係る半導体モジュールを例示する下面側斜視図である。図８を参照するに、半導体パッケージ１Ａは、樹脂モールド部５０が樹脂モールド部５０Ａに置換された点が第１の実施の形態に係る半導体モジュール１と相違する。
樹脂モールド部５０Ａは、封止部５１と、封止部５１と一体的に形成された側壁部５２Ａとを有する。封止部５１は、半導体素子１０及び１１、配線部材２０〜２２の一部、金属ブロック３０の少なくとも上面、接合部３８、及びボンディングワイヤ３９を封止している。側壁部５２Ａは、側面絶縁層４２と接しないように封止部５１の外縁部の四隅から金属ブロック３０の下面側に立設されている。側壁部５２Ａの内壁面と側面絶縁層４２との距離（隙間）は、例えば、１〜３ｍｍ程度とすることができる。樹脂モールド部５０Ａの材料や製造方法については、樹脂モールド部５０と同様である。
樹脂モールド部５０や樹脂モールド部５０Ａの側壁部は、半導体モジュール１や半導体モジュール１Ａが冷却器に搭載される際に、その下面が接着剤等を介して冷却器上面と当接することにより、下面絶縁層４１が冷却器上面に対して必要以上に押圧されることを防止する。従って、側壁部は、図３に示す側壁部５２のような形状でもよいし、図８に示す側壁部５２Ａのような形状でもよい。又、上記目的を達成できれば、図３や図８以外の形状であっても構わない。
なお、半導体パッケージ１Ａの製造方法は、半導体パッケージ１の製造方法と同様であるため、その説明は省略する。
〈第２の実施の形態〉
第２の実施の形態では、第１の実施の形態とは異なる半導体モジュール及びそれを含むシステムを例示する。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図９は、第２の実施の形態に係る半導体モジュールとして実現されるＩＰＭ（Intelligent Power Module）を例示する回路図である。図９を参照するにＩＰＭ７０は、ＩＧＢＴ７１〜７６と、ダイオード８１〜８６とを有する。ＩＰＭ７０は、例えば、ハイブリッド車や電気自動車で使用されるモータ駆動用のインバータを構成する。ＩＰＭ７０において、ＩＧＢＴ７１〜７６の各ゲートは、ＥＣＵ（図示せず）等に接続され、ＩＰＭ７０はＥＣＵ（図示せず）等からの駆動信号に基づいてスイッチング動作を行う。
ＩＧＢＴ７１とダイオード８１とは並列接続されて半導体素子１２Ａとしてパッケージ化されている。半導体素子１２Ａにおいて、ＩＧＢＴ７１のコレクタとダイオード８１のカソードとの接続部は端子Ｐ１として出力され、ＩＧＢＴ７１のエミッタとダイオード８１のアノードとの接続部は端子Ｕ１として出力されている。ＩＧＢＴ７３とダイオード８３とは並列接続されて半導体素子１２Ｂとしてパッケージ化されている。半導体素子１２Ｂにおいて、ＩＧＢＴ７３のコレクタとダイオード８３のカソードとの接続部は端子Ｐ２として出力され、ＩＧＢＴ７３のエミッタとダイオード８３のアノードとの接続部は端子Ｖ１として出力されている。ＩＧＢＴ７５とダイオード８５とは並列接続されて半導体素子１２Ｃとしてパッケージ化されている。半導体素子１２Ｃにおいて、ＩＧＢＴ７５のコレクタとダイオード８５のカソードとの接続部は端子Ｐ３として出力され、ＩＧＢＴ７５のエミッタとダイオード８５のアノードとの接続部は端子Ｗ１として出力されている。
ＩＧＢＴ７２とダイオード８２とは並列接続されて半導体素子１３Ａとしてパッケージ化されている。半導体素子１３Ａにおいて、ＩＧＢＴ７２のコレクタとダイオード８２のカソードとの接続部は端子Ｕ２として出力され、ＩＧＢＴ７２のエミッタとダイオード８２のアノードとの接続部は端子Ｎ１として出力されている。ＩＧＢＴ７４とダイオード８４とは並列接続されて半導体素子１３Ｂとしてパッケージ化されている。半導体素子１３Ｂにおいて、ＩＧＢＴ７４のコレクタとダイオード８４のカソードとの接続部は端子Ｖ２として出力され、ＩＧＢＴ７４のエミッタとダイオード８４のアノードとの接続部は端子Ｎ２として出力されている。ＩＧＢＴ７６とダイオード８６とは並列接続されて半導体素子１３Ｃとしてパッケージ化されている。半導体素子１３Ｃにおいて、ＩＧＢＴ７６のコレクタとダイオード８６のカソードとの接続部は端子Ｗ２として出力され、ＩＧＢＴ７６のエミッタとダイオード８６のアノードとの接続部は端子Ｎ３として出力されている。
端子Ｐ１、Ｐ２、及びＰ３は、ラインＰ（正極ライン）に接続されている。端子Ｎ１、Ｎ２、及びＮ３は、ラインＮ（負極ライン）に接続されている。なお、ラインＰ（正極ライン）及びラインＮ（負極ライン）は、電源供給用のラインである。端子Ｕ１及びＵ２は、ラインＵ（Ｕ相用出力ライン）に接続されている。端子Ｖ１及びＶ２は、ラインＶ（Ｖ相用出力ライン）に接続されている。端子Ｗ１及びＷ２は、ラインＷ（Ｗ相用出力ライン）に接続されている。ラインＵ（Ｕ相用出力ライン）、ラインＶ（Ｖ相用出力ライン）、及びラインＷ（Ｗ相用出力ライン）は、それぞれ駆動するモータジェネレータのＵ相、Ｖ相、Ｗ相の各コイルに接続されるラインである。
このように、ＩＰＭ７０は、Ｕ相の上アーム（ＩＧＢＴ７１）、Ｖ相の上アーム（ＩＧＢＴ７３）、Ｗ相の上アーム（ＩＧＢＴ７５）、Ｕ相の下アーム（ＩＧＢＴ７２）、Ｖ相の下アーム（ＩＧＢＴ７４）、及びＷ相の下アーム（ＩＧＢＴ７６）の計６アームで構成されている。
図１０は、第２の実施の形態に係る半導体モジュールを例示する平面図である。図１１は、第２の実施の形態に係る半導体モジュールを例示する図１０のＡ−Ａ線に沿う断面図である。なお、図１０において、図１１に示す一部の部品の図示が省略されている。
図９〜図１１を参照するに、半導体モジュール２は、主なる構成要素として、ＩＰＭ７０を構成する半導体素子１２Ａ〜１２Ｃ及び１３Ａ〜１３Ｃと、配線部材２１、２５、及び２６と、金属ブロック３１及び３２Ａ〜３２Ｃと、絶縁層４０と、樹脂モールド部５０と、冷却器６０とを含む。
半導体素子１２Ａ〜１２Ｃは、金属ブロック３１の上面に設置されている。半導体素子１３Ａ〜１３Ｃは、それぞれ金属ブロック３２Ａ〜３２Ｃの上面に設置されている。より詳しくは、半導体素子１２Ａの端子Ｐ１、半導体素子１２Ｂの端子Ｐ２、及び半導体素子１２Ｃの端子Ｐ３は、接合部３８により金属ブロック３１に接合されている。金属ブロック３１は、図示しない配線部材によりラインＰとして半導体モジュール２の外部に出力されている。半導体素子１３Ａの端子Ｎ１、半導体素子１３Ｂの端子Ｎ２、及び半導体素子１３Ｃの端子Ｎ３は、それぞれ接合部３８により配線部材２６に接合され、ラインＮとして半導体モジュール２の外部に出力されている。
半導体素子１２Ａの端子Ｕ１は、配線部材２５及び接合部３８により金属ブロック３２Ａに接合されている。半導体素子１３Ａの端子Ｕ２は、接合部３８により金属ブロック３２Ａに接合されている。金属ブロック３２Ａは、図示しない配線部材によりラインＵとして半導体モジュール２の外部に出力されている。半導体素子１２Ｂの端子Ｖ１は、図示しない配線部材及び接合部により金属ブロック３２Ｂに接合されている。半導体素子１３Ｂの端子Ｖ２は、図示しない接合部により金属ブロック３２Ｂに接合されている。金属ブロック３２Ｂは、図示しない配線部材によりラインＶとして半導体モジュール２の外部に出力されている。半導体素子１２Ｃの端子Ｗ１は、図示しない配線部材及び接合部により金属ブロック３２Ｃに接合されている。半導体素子１３Ｃの端子Ｗ２は、図示しない接合部により金属ブロック３２Ｃに接合されている。金属ブロック３２Ｃは、図示しない配線部材によりラインＷとして半導体モジュール２の外部に出力されている。
半導体素子１２Ａのゲートは、ボンディングワイヤ３９により配線部材２１に接合され、半導体モジュール２の外部に出力されている。同様に、半導体素子１２Ｂ、１２Ｃ、及び１３Ａ〜１３Ｃの各ゲートは、それぞれ図示しないボンディングワイヤにより図示しない配線部材に接合され、半導体モジュール２の外部に出力されている。
金属ブロック３１及び３２Ａ〜３２Ｃは、金属ブロック３０と同等の機能を有し、金属ブロック３０と同等の熱拡散性の優れた金属から形成されている。金属ブロック３１及び３２Ａ〜３２Ｃの各下面は下面絶縁層４１に覆われ、各側面の少なくとも一部は下面絶縁層４１と一体的に形成された側面絶縁層４２に覆われている。
樹脂モールド部５０の封止部５１は、半導体素子１２Ａ〜１２Ｃ及び１３Ａ〜１３Ｃ、配線部材２１、２５、及び２６等の一部と、金属ブロック３１及び３２Ａ〜３２Ｃの少なくとも上面、接合部３８、及びボンディングワイヤ３９を封止している。側壁部５２は、側面絶縁層４２と接しないように封止部５１の外縁部から金属ブロック３１等の下面側に立設されている。なお、本実施の形態では、平面視において、側壁部５２は、封止部５１の外縁部に側面絶縁層４２と接しないように環状（額縁状）に形成されているが、第１の実施の形態の変形例１（図８参照）のように封止部５１の外縁部の四隅のみに形成してもよい。又、側面絶縁層４２と接しなければ、封止部５１の外縁部以外の部分から金属ブロック３１等の下面側に立設させてもよい。
冷却器６０は、冷却器の天板のみを図示している。半導体素子１２Ａ〜１２Ｃ及び１３Ａ〜１３Ｃの各下面絶縁層４１は、放熱グリス６５を介して、冷却器６０の上面（冷却器の天板の上面）に接合されている。これにより、反り等に起因して半導体素子１２Ａ〜１２Ｃ及び１３Ａ〜１３Ｃの各下面絶縁層４１と冷却器６０の上面（冷却器の天板の上面）との間に隙間が広がった場合でも、放熱グリス６５を介して放熱することができる。但し、半導体素子１２Ａ〜１２Ｃ及び１３Ａ〜１３Ｃの各下面絶縁層４１は、直接冷却器６０の上面（冷却器の天板の上面）に接合されてもよい。
樹脂モールド部５０の側壁部５２の下面は、接着剤６８を介して、冷却器６０の上面（冷却器の天板の上面）に接合されている。冷却器６０は、例えば、図示しない波板形状のフィンを有し内部に冷却水等の冷却媒体が流れる冷媒流通部、冷媒を冷媒流通部に導入するための導入パイプ、冷媒を導出するための導出パイプ等を有する。なお、フィンは、例えばストレートフィンやピンフィンの千鳥配置等で実現されてもよい。
冷却媒体の流量は、例えば、１０リットル／分（定常時）とされ、冷却媒体の温度は、例えば、６５℃とされている。冷却器６０は、例えば、銅（Ｃｕ）やアルミニウム（Ａｌ）等の熱伝導性の優れた金属から形成することができる。半導体素子１２Ａ〜１２Ｃ及び１３Ａ〜１３Ｃの駆動時に生じる半導体素子１２Ａ〜１２Ｃ及び１３Ａ〜１３Ｃからの熱は、金属ブロック３１及び３２Ａ〜３２Ｃ、絶縁層４０、及び放熱グリス６５を介して、冷却器６０の冷却媒体へと伝達され、半導体素子１２Ａ〜１２Ｃ及び１３Ａ〜１３Ｃの冷却が実現される。
なお、半導体パッケージ２の製造方法は、半導体パッケージ１の製造方法と同様であるため、その説明は省略する。
次に、ＩＰＭ７０を含むハイブリッドシステムを例示する。図１２は、ＩＰＭ７０を含むハイブリッドシステム１００を例示する概要図である。図１２を参照するに、ハイブリッドシステム１００は、電池１１０と、インバータ１２０と、モータジェネレータ１３０とを含む。なお、図示の例では、インバータ１２０内部にＤＣ／ＤＣ変換を行う昇降圧コンバータ１５０及びコンデンサ１６０が含まれている。
ハイブリッドシステム１００において、電池１１０は、例えば、ニッケル水素やリチウムイオン等の二次電池や電気二重層キャパシタ等の蓄電装置である。モータジェネレータ１３０は、例えば、車両（ハイブリッド自動車、電気自動車、燃料電池車等の電気エネルギーによって車両駆動力を発生する自動車）の駆動輪を駆動するためのトルクを発生するための駆動用電動機であり、Ｕ相、Ｖ相、Ｗ相の３つのコイルの一端が中性点に共通接続されている。モータジェネレータ１３０は、電動機の機能と発電機の機能とを併せ持つように構成することができる。
ハイブリッドシステム１００は、以下のように動作する。すなわち、昇降圧コンバータ１５０は、ＥＣＵ１４０からのスイッチング制御信号に応答してスイッチング動作を行い、電池１１０の両端の電圧を所定電圧に昇圧し、コンデンサ１６０の両端に出力する。又、昇降圧コンバータ１５０は、ＥＣＵ１４０からのスイッチング制御信号に応答してスイッチング動作を行い、コンデンサ１６０の両端の電圧を所定電圧に降圧し、電池１１０の両端に出力し、電池１１０を充電する。
コンデンサ１６０は、昇降圧コンバータ１５０からの直流電圧を平滑化し、平滑化した直流電圧をＩＰＭ７０へ供給する。ＩＰＭ７０は、コンデンサ１６０から直流電圧が供給されると、ＥＣＵ１４０からのスイッチング制御信号に応答してスイッチング動作を行い、直流電圧（ＤＣ）を交流電圧（ＡＣ）に変換して、モータジェネレータ１３０を駆動する。又、ＩＰＭ７０は、車両の回生制動時には、ＥＣＵ１４０からのスイッチング制御信号に応答してスイッチング動作を行い、モータジェネレータ１３０が発電した交流電圧（ＡＣ）を直流電圧（ＤＣ）に変換し、変換した直流電圧（ＤＣ）をコンデンサ１６０を介して昇降圧コンバータ１５０へ供給する。ここで、回生制動とは、車両を運転するドライバーによるフットブレーキ操作があった場合の回生発電を伴う制動や、フットブレーキを操作しないものの、走行中にアクセルペダルをオフすることで回生発電をさせながら車両を減速（または加速の中止）させることを含む。
なお、本実施の形態では、半導体モジュール２として実現されるＩＰＭ７０は、Ｕ相、Ｖ相、Ｗ相の各上アーム及び各下アームの計６アームで構成されているが、アーム数は任意に決定できる。例えば、半導体モジュール２として実現されるＩＰＭ７０が、２つのモータジェネレータ（第１のモータジェネレータ及び第２のモータジェネレータ）を駆動する場合、第１のモータジェネレータ用のＵ相、Ｖ相、Ｗ相の各上アーム及び各下アーム、第２のモータジェネレータ用のＵ相、Ｖ相、Ｗ相の各上アーム及び各下アームで構成されてもよい。又、１アームについて、並列で複数のＩＧＢＴやダイオードが実装されてもよい。
又、半導体モジュール２は、他の構成（例えば、昇降圧コンバータ１５０の素子の一部）を含んでよいし、他の素子（コンデンサやリアクトル等）を含んでよい。
このように、第２の実施の形態によれば、半導体モジュール２によりＩＰＭ７０を実現でき、更にＩＰＭ７０を含むハイブリッドシステム１００を実現できる。この際、半導体モジュール２は、第１の実施の形態に係る半導体モジュール１と同様に、樹脂モールド部５０の側壁部５２が側面絶縁層４２と接しないように隙間が設けられているため、第１の実施の形態と同様の効果を奏する。すなわち、樹脂モールド部５０にクラックやボイドが発生することを防止可能であり、金属ブロック３１及び３２Ａ〜３２Ｃと冷却器６０との沿面距離を確保できる。
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
例えば、各実施の形態に係る半導体モジュールは、冷却構造が必要なモジュールであれば任意であり、インバータを構成する半導体モジュールに限定されることはない。又、各実施の形態に係る半導体モジュールは、車両用のインバータに限らず、他の用途（鉄道、エアコン、エレベータ、冷蔵庫等）で使用されるインバータとして実現されてもよい。
１、１Ａ、２ 半導体モジュール
１０、１１、１２Ａ、１２Ｂ、１２Ｃ、１３Ａ、１３Ｂ、１３Ｃ 半導体素子
２０、２１、２２、２５、２６ 配線部材
３０、３１、３２Ａ、３２Ｂ、３２Ｃ 金属ブロック
３８ 接合部
３９ ボンディングワイヤ
４０ 絶縁層
４１ 下面絶縁層
４２ 側面絶縁層
５０、５０Ａ 樹脂モールド部
５１ 封止部
５２、５２Ａ 側壁部
６０ 冷却器
６５ 放熱グリス
６８ 接着剤
７０ ＩＰＭ
７１、７２、７３、７４、７５、７６ ＩＧＢＴ
８１、８２、８３、８４、８５、８６ ダイオード
９０ 容器
９１ 溶液
１００ ハイブリッドシステム
１１０ 電池
１２０ インバータ
１３０ モータジェネレータ
１４０ ＥＣＵ
１５０ 昇降圧コンバータ
１６０ コンデンサ
Ｐ１、Ｐ２、Ｐ３、Ｎ１、Ｎ２、Ｎ３、Ｕ１、Ｕ２、Ｖ１、Ｖ２、Ｗ１、Ｗ２ 端子
Ｐ ライン（正極ライン）
Ｎ ライン（負極ライン）
Ｕ ライン（Ｕ相用出力ライン）
Ｖ ライン（Ｖ相用出力ライン）
Ｗ ライン（Ｗ相用出力ライン）

Claims (12)

  1. 第１の面と、前記第１の面の反対面である第２の面と、前記第１の面と前記第２の面とをつなぐ側面と、を備えた金属ブロックと、
    前記金属ブロックの前記第１の面に設置された半導体素子と、
    前記金属ブロックの前記第２の面を覆う第１の絶縁層と、前記第１の絶縁層から延在して前記金属ブロックの前記側面の少なくとも一部を覆う第２の絶縁層と、を含む絶縁層と、
    前記半導体素子及び前記金属ブロックの少なくとも前記第１の面を封止する封止部と、前記第２の絶縁層と接しないように前記封止部の外縁部から前記金属ブロックの前記第２の面側に立設された側壁部と、を含む樹脂モールド部と、を有する半導体モジュール。
  2. 前記側壁部は、前記第２の絶縁層を囲むように環状に立設されている請求項１記載の半導体モジュール。
  3. 前記半導体素子及び前記金属ブロックと電気的に接続され、一部が前記樹脂モールド部から露出する配線部材を有する請求項１又は２記載の半導体モジュール。
  4. 前記第１の絶縁層と直接、又は放熱グリスを介して接する冷却器を更に有する請求項１乃至３の何れか一項記載の半導体モジュール。
  5. 前記絶縁層はポリイミドである請求項１乃至４の何れか一項記載の半導体モジュール。
  6. 前記金属ブロックはアルミニウムを主成分とし、
    前記絶縁層はアルマイト層である請求項１乃至４の何れか一項記載の半導体モジュール。
  7. 第１の面と、前記第１の面の反対面である第２の面と、前記第１の面と前記第２の面とをつなぐ側面と、を備えた金属ブロックの前記第１の面に半導体素子を設置する半導体素子設置工程と、
    前記半導体素子及び前記金属ブロックの少なくとも前記第１の面を封止する封止部と、
    前記側面と接しないように前記封止部の外縁部から前記金属ブロックの前記第２の面側に立設された側壁部と、を含む樹脂モールド部を形成するモールド工程と、
    前記金属ブロックの前記第２の面を覆う第１の絶縁層と、前記第１の絶縁層から延在して前記金属ブロックの前記側面の少なくとも一部を覆う第２の絶縁層と、を含む絶縁層を、前記第２の絶縁層が前記側壁部と接しないように形成する絶縁層形成工程と、を有する半導体モジュールの製造方法。
  8. 第１の面と、前記第１の面の反対面である第２の面と、前記第１の面と前記第２の面とをつなぐ側面と、を備えた金属ブロックの前記第１の面に半導体素子を設置する半導体素子設置工程と、
    前記金属ブロックの前記第２の面を覆う第１の絶縁層と、前記第１の絶縁層から延在して前記金属ブロックの前記側面の少なくとも一部を覆う第２の絶縁層と、を含む絶縁層を形成する絶縁層形成工程と、
    前記半導体素子及び前記金属ブロックの少なくとも前記第１の面を封止する封止部と、前記第２の絶縁層と接しないように前記封止部の外縁部から前記金属ブロックの前記第２の面側に立設された側壁部と、を含む樹脂モールド部を形成するモールド工程と、を有する半導体モジュールの製造方法。
  9. 前記絶縁層形成工程では、溶液中に前記金属ブロックを浸漬し、前記金属ブロックに通電することにより前記絶縁層を形成する請求項７又は８記載の半導体モジュールの製造方法。
  10. 前記絶縁層は、電着法により形成されたポリイミドである請求項９記載の半導体モジュールの製造方法。
  11. 前記金属ブロックはアルミニウムを主成分とし、
    前記絶縁層は、陽極酸化法により形成されたアルマイト層である請求項９記載の半導体モジュールの製造方法。
  12. 請求項１乃至６の何れか一項記載の半導体モジュールを含むハイブリッドシステム。
JP2011083002A 2011-04-04 2011-04-04 半導体モジュール及びその製造方法 Pending JP2012222000A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011083002A JP2012222000A (ja) 2011-04-04 2011-04-04 半導体モジュール及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011083002A JP2012222000A (ja) 2011-04-04 2011-04-04 半導体モジュール及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012222000A true JP2012222000A (ja) 2012-11-12

Family

ID=47273225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011083002A Pending JP2012222000A (ja) 2011-04-04 2011-04-04 半導体モジュール及びその製造方法

Country Status (1)

Country Link
JP (1) JP2012222000A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180060791A (ko) * 2016-11-29 2018-06-07 현대오트론 주식회사 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지
WO2021220357A1 (ja) * 2020-04-27 2021-11-04 三菱電機株式会社 半導体装置
DE112020007445T5 (de) 2020-07-21 2023-05-25 Mitsubishi Electric Corporation Halbleitervorrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01227460A (ja) * 1988-03-07 1989-09-11 Shinko Electric Ind Co Ltd 電子部品用パッケージ
JPH04299848A (ja) * 1991-03-28 1992-10-23 Fujitsu Ltd 半導体装置とその製造方法
WO2001067513A1 (fr) * 2000-03-09 2001-09-13 Fujitsu Limited Dispositif a semi-conducteurs, araignee de connexions, et procedes de fabrication correspondants
JP2011029589A (ja) * 2009-06-30 2011-02-10 Denso Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01227460A (ja) * 1988-03-07 1989-09-11 Shinko Electric Ind Co Ltd 電子部品用パッケージ
JPH04299848A (ja) * 1991-03-28 1992-10-23 Fujitsu Ltd 半導体装置とその製造方法
WO2001067513A1 (fr) * 2000-03-09 2001-09-13 Fujitsu Limited Dispositif a semi-conducteurs, araignee de connexions, et procedes de fabrication correspondants
JP2011029589A (ja) * 2009-06-30 2011-02-10 Denso Corp 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180060791A (ko) * 2016-11-29 2018-06-07 현대오트론 주식회사 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지
WO2021220357A1 (ja) * 2020-04-27 2021-11-04 三菱電機株式会社 半導体装置
JPWO2021220357A1 (ja) * 2020-04-27 2021-11-04
DE112020007445T5 (de) 2020-07-21 2023-05-25 Mitsubishi Electric Corporation Halbleitervorrichtung

Similar Documents

Publication Publication Date Title
US9088226B2 (en) Power module for converting DC to AC
US11183457B2 (en) Semiconductor device, power converter, method for manufacturing semiconductor device, and method for manufacturing power converter
JP2013125893A (ja) パワー半導体モジュールおよびパワーモジュール
JP2012074648A (ja) パワー半導体モジュール及びその製造方法
JP7014012B2 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JPWO2020245996A1 (ja) 半導体モジュールおよび電力変換装置
JP6575739B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP2012222000A (ja) 半導体モジュール及びその製造方法
US11404340B2 (en) Semiconductor device and power conversion apparatus
CN111052325A (zh) 半导体模块以及电力转换装置
JP6401444B2 (ja) パワーモジュールおよびその製造方法
JPWO2020148879A1 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
US11784105B2 (en) Semiconductor device and power converter
WO2018146799A1 (ja) 半導体装置および電力変換装置
US20240136309A1 (en) Semiconductor device, power conversion device, and method of manufacturing semiconductor device
WO2022210616A1 (ja) 半導体装置および半導体システム
WO2023100980A1 (ja) 半導体モジュール、電力変換装置および電力変換装置の製造方法
US20230307326A1 (en) Semiconductor device, method for producing semiconductor device, and power conversion apparatus
JP2022123611A (ja) 半導体装置
JP2023013642A (ja) 半導体装置
CN117917765A (zh) 半导体装置、电力变换装置及半导体装置的制造方法
JP2023078915A (ja) 半導体装置およびその製造方法
JP2022165251A (ja) 電力半導体装置、電力半導体装置の製造方法及び電力変換装置
JP2015185749A (ja) 半導体モジュール
JP2012169454A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150811