JP2012208344A

JP2012208344A - 電気光学装置及び電子機器

Info

Publication number: JP2012208344A
Application number: JP2011074374A
Authority: JP
Inventors: Sakahito Yoshii; 栄仁吉井; Satoshi Ito; 智伊藤; Takusoku Iki; 拓則壹岐
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2011-03-30
Filing date: 2011-03-30
Publication date: 2012-10-25

Abstract

【課題】表示画素電極を囲うように周辺に配列されたダミー画素電極近辺において、シミ状の表示むらの発生を抑制する。
【解決手段】基板上に設けられ、画素電極が配列した表示画素部と、前記表示画素部を平面視で囲うように配列され、スイッチング素子を介して一定の電圧が与えられ、かつ隣り合う前記画素電極との間隔が前記画素電極間の間隔よりも大きいダミー画素電極と、を備える。隣り合う前記画素電極との間隔が前記画素電極間の間隔よりも大きいダミー画素電極を備える。
【選択図】図６

Description

本発明は、電気光学装置及び電子機器に関する。

この種の電気光学装置として、例えば素子基板と対向基板との間に電気光学物質である液晶層を挟持してなる液晶装置がある。素子基板には、マトリックス状に配列された複数の画素電極が備えられ、複数の画素電極が配列された領域が表示画素部とされる。
一方、複数の画素電極のうち、表示画素部の最外周、或いはその付近に配置された画素電極において、中央付近に配置された画素電極と同じように良好な電気光学動作を行うことが難しいという課題がある。例えば、走査の初段や最終段（立ち上がりや立下り）では、画素電極に書き込まれる画像信号がノイズやタイミングのずれ等の影響を受けやすいため駆動波形が乱れ、画像品質を落としてしまう場合があるからである。このため、複数の画素電極のうち表示画素部の外縁に配置されたものを、画像表示に寄与しないダミー画素電極として扱う場合がある（特許文献１参照）。

より具体的には、実際の表示に寄与する表示画素部の周辺に額縁状に複数のダミー画素電極が配置される。ダミー画素電極は、表示には寄与しないものの、表示画素部内の画素電極と同様に駆動される。例えば、ダミー画素電極には、黒色のベタ状の画像を表示する画像信号が与えられ、表示に寄与する表示画素部の縁を黒く縁取ることで、表示画素部の周辺からの光漏れを抑えることが一般的に行われている。

また、特許文献２に示すように、ダミーパターンと、第２の配線パターン（データ電極を含む）と、の間の間隔を３０μｍ〜１００μｍの範囲内に収め、静電気による損傷を防ぐことを可能とした構造が公知とされている。

特開２００５−０７７６３６号公報特開２００５−１９５９４４号公報

しかしながら、ダミー画素電極に黒色のベタ状の画像を表示させた場合、ダミー画素電極には最大（又は最小）の電圧が印加され続けられる。一方、画素電極には、平均すれば中間調の電圧が印加される。そのため、隣り合う画素電極とダミー画素電極との間には印加される電圧の差によって発生する横方向電界が継続的にかかっていた。この横方向電界により液晶層中に含まれるイオン性不純物が移動して偏在し、表示が適正に行われないシミ状の表示むらが発生し、電気光学装置の信頼性を落としてしまうという課題があった。
また、ダミーパターンとデータ電極とが３０μｍ以上も離れている場合、微細化が難しくなり、特に投射型表示装置など拡大投射する用途では開口率が低下してしまうという課題があった。

本発明は、以下の形態または適用例として実現され、上述の発明をさらに改善するものである。

［適用例１］本適用例にかかる電気光学装置は、画像表示領域に、複数の画素電極と、前記画像表示領域の周辺に、スイッチング素子と、該スイッチング素子を介して所定電位が印加されるダミー画素電極と、を備え、前記ダミー画素電極と前記画素電極との間隔は、隣り合う前記画素電極同士の間隔よりも大きいことを特徴とする。

これによれば、隣り合う画素電極との間隔が画素電極間の間隔よりも大きいダミー画素電極を備えている。ダミー画素電極と、ダミー画素電極と隣り合う画素電極との間隙を大きくとることで横方向電界が緩和され、シミ状の表示むらの発生を防ぐことができる。

［適用例２］上記適用例にかかる電気光学装置であって、前記画素電極及び前記ダミー画素電極と誘電体膜を介して対向配置された容量電極を備えることを特徴とする。

上記した適用例によれば、容量電極を備えることで、画素電極にかかる電圧は変動しにくくなり、画質の向上を図ることができる。

［適用例３］上記適用例にかかる電気光学装置であって、前記画素電極と前記ダミー画素電極との間隔が０．８μｍ以上１．６μｍ以下であることを特徴とする。

上記した適用例によれば、容量電極からのフリンジ効果により生じる横方向電界と、ダミー画素電極と、ダミー画素電極と隣り合う画素電極との間隙に生じる横方向電界とが最適化されて横方向電界を低減できる。そのため、シミ状の表示むらの発生を防ぐことができる。

［適用例４］上記適用例にかかる電気光学装置であって、前記ダミー画素電極の大きさが前記画素電極の大きさよりも小さいことを特徴とする。

上記した適用例によれば、ダミー画素電極の大きさが画素電極の大きさよりも小さくなる。そのため、ダミー画素電極と、ダミー画素電極と隣り合う画素電極との間の間隔が大きくなり、横方向電界を低減できる。そのため、シミ状の表示むらの発生を防ぐことができる。

［適用例５］上記適用例にかかる電気光学装置であって、前記ダミー画素電極が複数配列され、前記複数のダミー画素電極の形状と間隔とが揃えられていることを特徴とする。

上記した適用例によれば、ダミー画素電極の形状と間隙とを揃えることで、表示画素部以外の領域での、ダミー画素電極の形状と間隙の乱れによる横方向電界の乱れが抑えられるため、表示画素部以外の領域での横方向電界の乱れによる表示画素部が受ける横方向電界の乱れを抑制できることから、シミ状の表示むらの発生を防ぐことができる。

［適用例６］本適用例にかかる電子機器は、上記した電気光学装置を備えることを特徴とする。

これによれば、上述した電気光学装置を備えることで、信頼性に優れた投射型表示装置、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニター直視型のビデオテープレコーダー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル等の各種電子機器を実現できる。

（ａ）は液晶装置の構成を示す概略平面図、（ｂ）は（ａ）をＨ−Ｈ’線で切った概略断面図。（ａ）は液晶装置の電気的な構成を示す等価回路図、（ｂ）は、画素及びダミー画素の配列を示す平面図。液晶装置を構成する素子基板側の各層の位置関係を透過的に示す平面図。液晶装置を構成する素子基板側の各層の位置関係を透過的に示す平面図。図３，４に示す平面図をＡ−Ａ’線で切った積層構造を示す断面図。画素電極を備える画素が設けられた表示画素部と、ダミー画素電極を備えるダミー画素との境界近傍を示す平面レイアウト図。画素電極を備える画素が設けられた表示画素部と、ダミー画素電極を備えるダミー画素との境界近傍を示す平面レイアウト図。画素電極を備える画素が設けられた表示画素部と、ダミー画素電極を備えるダミー画素との境界近傍を示す平面レイアウト図。画像表示部における画素の平面図。図９のＡ−Ａ’断面図。画素電極を備える画素と、ダミー画素電極を備える画素との境界近傍の平面レイアウト図。画素電極を備える画素と、ダミー画素電極を備える画素との境界近傍の平面レイアウト図。画素電極を備える画素と、ダミー画素電極を備える画素との平面レイアウト図。電子機器としての投射型表示装置の構成を示す概略図。

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大又は縮小して表示している。

また、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、又は基板の上に他の構成物を介して配置される場合、又は基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。

（第１実施形態）
本実施形態では、スイッチング素子としての薄膜トランジスター（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ；ＴＦＴ）を備えた電気光学装置としてのアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。

＜液晶装置＞
まず、本実施形態の電気光学装置としての液晶装置について、図１及び図２を参照して説明する。図１（ａ）は液晶装置の構成を示す概略平面図、同図（ｂ）は同図（ａ）をＨ−Ｈ’線で切った概略断面図、図２（ａ）は液晶装置の電気的な構成を示す等価回路図、同図（ｂ）は、画素及びダミー画素の配列を示す平面図である。

図１（ａ）及び（ｂ）に示すように、本実施形態の液晶装置１００は、対向配置された基板としての素子基板１０及び対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。素子基板１０及び対向基板２０は、透明な例えば石英等のガラス基板が用いられている。

素子基板１０は対向基板２０よりも一回り大きく、両基板は、額縁状に配置されたシール材４０を介して接合され、その隙間に正又は負の誘電異方性を有する液晶が封入されて液晶層５０を構成している。シール材４０は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂等の接着剤が採用されている。シール材４０には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。

額縁状に配置されたシール材４０の内側には、同じく額縁状に遮光膜２１が設けられている。遮光膜２１は、例えば遮光性の金属あるいは金属酸化物等からなり、遮光膜２１の内側が複数の画素Ｐを有する表示画素部Ｅとなっている。なお、図１では図示省略したが、表示画素部Ｅにおいても複数の画素Ｐを平面的に区分する遮光部が設けられている。

素子基板１０の１辺部に沿ったシール材４０との間にデータ線駆動回路１０１が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材４０の内側に検査回路１０３が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール材４０の内側に走査線駆動回路１０２が設けられている。該１辺部と対向する他の１辺部のシール材４０の内側には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、該１辺部に沿って配列した複数の外部接続端子１０４に接続されている。
以降、該１辺部に沿った方向をＸ方向とし、該１辺部と互いに直交する他の２辺部に沿った方向をＹ方向として説明する。
なお、検査回路１０３の配置はこれに限定されず、データ線駆動回路１０１と表示画素部Ｅとの間のシール材４０の内側に沿った位置に設けてもよい。

図１（ｂ）に示すように、素子基板１０の液晶層５０側の表面には、画素Ｐごとに設けられた光透過性を有する画素電極９及びＴＦＴ３０と、信号配線と、これらを覆う配向膜１８とが形成されている。

対向基板２０の液晶層５０側の表面には、遮光膜２１と、これを覆うように成膜された層間膜層２２と、層間膜層２２を覆うように設けられた共通電極２３と、共通電極２３を覆う配向膜２４とが設けられている。

遮光膜２１は、図１（ａ）に示すように平面的にデータ線駆動回路１０１や走査線駆動回路１０２、検査回路１０３と重なる位置において額縁状に設けられている。これにより対向基板２０側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示画素部Ｅに入射しないように遮蔽して、表示画素部Ｅの表示における高いコントラストを確保している。

層間膜層２２は、例えば酸化シリコン等の無機材料からなり、光透過性を有して遮光膜２１を覆うように設けられている。このような層間膜層２２の形成方法としては、例えばプラズマＣＶＤ法等を用いて成膜する方法が挙げられる。

共通電極２３は、例えばＩＴＯ等の透明導電膜からなり、層間膜層２２を覆うと共に、図１（ａ）に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続している。

画素電極９を覆う配向膜１８及び共通電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて選定される。例えば、ポリイミド等の有機材料を成膜して、その表面をラビングすることにより、液晶分子に対して略水平配向処理が施されたものや、ＳｉＯｘ（酸化シリコン）等の無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。

図２（ａ）に示すように、液晶装置１００は、少なくとも表示画素部Ｅにおいて、互いに絶縁されて直交する複数の走査線１１及び複数のデータ線６と、データ線６に沿って平行するように配置された容量配線２００とを有する。
ここで、走査線１１が延在する方向がＸ方向（第１方向）であり、データ線６が延在する方向がＹ方向（第２方向）である。

走査線１１とデータ線６ならびに容量配線２００と、これらの信号線類により区分された領域に、画素電極９と、ＴＦＴ３０と、蓄積容量７０とが設けられ、これらが画素Ｐの画素回路を構成している。

走査線１１はＴＦＴ３０のゲート電極３０ｂに電気的に接続され、データ線６はＴＦＴ３０のソース部３０ａ１に電気的に接続されている。画素電極９はＴＦＴ３０のドレイン部３０ａ３に電気的に接続されている。なお、図２（ａ）では、ダミー画素電極９Ｄを走査線１１とデータ線６の始点と終点についてのみ形成した例を示しているが、これは図面の寸法の制約によるもので、例えば４〜１２本程度の数を用いてもよい。図２（ｂ）に、各画素の説明を簡略化し、ダミー画素電極９Ｄと画素電極９との位置関係を示した平面図を示す。図２（ｂ）に示されるように、ダミー画素電極９Ｄは、例えば画素電極９を備える表示画素部Ｅと隣り合うように囲まれている。ダミー画素電極９Ｄには、ＴＦＴ３０を介して、例えば黒を表示する一定の電圧が与えられている。

データ線６はデータ線駆動回路１０１（図１参照）に接続されており、データ線駆動回路１０１から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線１１は走査線駆動回路１０２（図１参照）に接続されており、走査線駆動回路１０２から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。データ線駆動回路１０１からデータ線６に供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、隣り合う複数のデータ線６同士に対してグループごとに供給してもよい。走査線駆動回路１０２は、走査線１１に対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。

液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６から供給される画像信号Ｄ１〜Ｄｎが所定のタイミングでＴＦＴ３０のドレイン部３０ａ３から出力される。そして、ＴＦＴ３０のドレイン部３０ａ３から出力された画像信号が画素電極９や、ダミー画素電極９Ｄに対して伝達される。
例えば図２（ｂ）に示すように、画像信号Ｄ１〜Ｄｋと、走査信号ＳＣ１〜ＳＣｊと、が繋がるところにダミー画素ＰＤが割り当てられるようにすることで、ノイズやタイミングのずれ等の影響を受けやすい走査の初段（立ち上がり）側の信号を使わずに処理することができる。また、同様にダミー画素ＰＤを図示せぬ最終段（立ち下がり）側に設けることも好適である。

画素電極９を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄは、画素電極９と液晶層５０を介して対向配置された共通電極２３との間で一定期間保持される。
ここで、保持された画像信号がリークにより生じる電位変動を抑制するため、画素電極９と共通電極２３との間に形成される液晶容量と並列に蓄積容量７０が接続されている。

なお、図１（ａ）に示した検査回路１０３には、データ線６が接続されており、液晶装置１００の製造過程において、上記画像信号を検出することで液晶装置１００の動作欠陥等を確認できる構成となっているが、図２の等価回路では省略している。また、検査回路１０３は、上記画像信号をサンプリングしてデータ線６に供給するサンプリング回路、データ線６に所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。

このような液晶装置１００は透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。

＜素子基板の構造の詳細＞
次に、液晶装置１００の素子基板１０に設けられた構造について、図３から図５を参照して説明する。なお、ここでは、画素Ｐとして、画素電極９（図１参照）に対応した構造について説明する。そして、続けてダミー画素電極９Ｄに対応するダミー画素ＰＤに対応した構造について説明する。
図３及び図４は、液晶装置を構成する素子基板側の各層の位置関係を透過的に示す平面図である。そして図５は、図３，４に示す平面図をＡ−Ａ’線で切った積層構造を示す断面図である。なお、図３では、中継層９１及び９２より下層側の各層を示しており、図４では、中継層９１及び９２より上層側の各層を示している。また図３、図４及び図５では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。図５は、図３及び図４のＡ−Ａ’線における断面を示すものであるが、上述したように各層・各部材の縮尺を異ならしめてあるため、一部で完全にはＡ−Ａ’線と対応していない部分が存在している。

図５において、素子基板１０上には、走査線１１が配置されており、走査線１１より下地絶縁膜１２を介して上層には、半導体層３０ａ及びゲート電極３０ｂを有するＴＦＴ３０が配置されている。

走査線１１は、遮光性の導電材料、例えば、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）等から形成されており、素子基板１０上で平面的に見て半導体層３０ａを含むような形状とされている。具体的には、図３に示すように、半導体層３０ａに沿ってＹ方向に突出するように設けられた突出部を有している。
走査線１１は半導体層３０ａより下層側に配置されているので、上述した突出部を有することによって、素子基板１０における裏面反射や、複板式のプロジェクター等で他の液晶装置から発せられ合成光学系を突き抜けてくる光等の、戻り光に対してＴＦＴ３０のチャネル部３０ａ２を殆ど或いは完全に遮光できる。その結果、液晶装置１００の動作時に、ＴＦＴ３０における光リーク電流は低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。

ＴＦＴ３０は、図３に示すように、半導体層３０ａと、ゲート電極３０ｂとを有して構成されている。半導体層３０ａは、図５に示すように、ソース部３０ａ１、チャネル部３０ａ２、ドレイン部３０ａ３を含んで形成されている。ここで、チャネル部３０ａ２とソース部３０ａ１、又は、チャネル部３０ａ２とドレイン部３０ａ３との界面にはＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）部が形成されていてもよい。

ゲート電極３０ｂは、素子基板１０上で平面的に見て、半導体層３０ａのチャネル部３０ａ２と重なる領域にゲート絶縁膜１３（図５参照）を介して、半導体層３０ａの上層側に形成されている。ゲート電極３０ｂは、例えば導電性ポリシリコンから形成されている。

ＴＦＴ３０のソース部３０ａ１は、第１層間絶縁膜１４上に形成された中継層９１と、コンタクトホール３１を介して電気的に接続されている。一方、ドレイン部３０ａ３は、中継層９１と同層に形成された中継層９２に、コンタクトホール３２を介して電気的に接続されている。

図４及び図５に示すように、中継層９１は、第２層間絶縁膜１５（図５参照）上に形成されたデータ線６と、コンタクトホール３４を介して電気的に接続されている。一方、中継層９２は、データ線６と同層に形成された中継層７に、コンタクトホール３５を介して電気的に接続されている。

中継層７は更に、コンタクトホール３６を介して、後述する容量電極７１と同層に設けられた中継層７５と電気的に接続されている。また中継層７５は、コンタクトホール３７を介して、画素電極９と電気的に接続されている。即ち、図５に示すように、ＴＦＴ３０のドレイン部３０ａ３と画素電極９とは、中継層９２、中継層７、及び中継層７５を順に介して、電気的に中継接続されている。

図５に示すように、データ線６及び中継層７の上層側には、第３層間絶縁膜１６を介して蓄積容量７０が形成されている。蓄積容量７０を液晶容量に並列に電気的に接続することで、画素電極９の電圧を、実際に画像信号が印加されている時間よりも、例えば３桁も長い時間だけ保持することが可能となり、液晶素子の保持特性が改善されるため、高コントラスト比を有する液晶装置１００を実現することができる。

図４、図５に示すように、容量電極７１は、液晶容量に電気的に並列に接続された蓄積容量７０の片方の電極として機能し、容量配線２００に電気的に接続されることによって、固定電位に保持されている。容量電極７１は、例えばＩＴＯ等の透明電極によって構成されている。このため、容量電極７１を、開口部を含む表示画素部Ｅ（図１参照）に重なるように形成しても、開口部における光透過率を殆ど或いは実践上全く低下させることはない。容量電極７１は、島状に形成された中継層７５を囲うように形成される。言い換えれば、容量電極７１の開口部の内側に中継層７５が形成される。
中継層９２は、走査線１１に沿って重なる本体部と、縦に配置されたＴＦＴ３０の少なくともチャネル部３０ａの一部からドレイン部３０ａ３を覆うように配置される突出部とを有しており、中継層７は中継層９２の本体部に沿って重なる島状の形状を有する。
また、中継層７５は島状の中継層９２から画素電極側に突出するように縦方向の幅が中継層７よりも広く設けられている。容量電極７１の開口部は中継層７と中継層７５とを接続するコンタクトホール３６、及び中継層７５と画素電極９とを接続するコンタクトホール３７とを設けるために開口されている。中継層７はデータ線と同じ遮光性材料で形成されており、画素と画素の間に設けられ、中継層７５は容量電極７１と同じ透明材料で形成されており画素電極側に突出していても表示画素部Ｅ（図１参照）の開口率の低下を招くことはない。
そして、容量電極７１の開口部が縦方向の２つの画素の間に跨って設けられているので、透明な中継層７５をその開口部の内側に設けることで、遮光性材料の中継層７及びコンタクトホール３６を画素電極間の位置に設けると共に中継層７と重なる位置にコンタクトホール３６を設けるためのマージンを確保することができる。

容量電極７１上には、誘電体膜７２が形成されている。誘電体膜７２は、容量電極７１上を覆うようにベタ状に形成されている。なお、誘電体膜７２は透明な誘電性材料である窒化シリコン等で構成されるため、誘電体膜７２を、開口部を含む表示画素部Ｅ（図１参照）に広く形成しても、開口部における光透過率を殆ど或いは実践上全く低下させることはない。なお、誘電体膜７２の膜厚が薄いほうが、蓄積容量７０の容量値を高めるためにはより好ましい。

また容量電極７１上には、蓄積容量７０を画素間で分離するための容量分離膜８０が形成されている。蓄積容量７０の容量値は、容量分離膜８０の面積を増減させることによって、調整することができる。具体的には、容量分離膜８０を設けることによって、容量電極７１が誘電体膜７２を介して画素電極９と対向配置されなくなってしまう部分においては、蓄積容量７０は形成されない。図４に示すように、容量分離膜８０は隣り合う画素に跨る容量電極７１の開口部を避けるように略Ｈ状の形状に設けられた容量分離膜開口部を有する。
そして、この容量分離膜８０の開口部の形状に沿って容量電極７１と画素電極９とが対向配置されて蓄積容量７０を構成する。すなわち、隣り合うデータ線６の間に設けられる容量電極７１の開口部と隣り合うデータ線６の間にもそれぞれ容量分離膜８０の開口部が設けられて蓄積容量７０を構成することで、画素電極９の内側における蓄積容量部の平面的な面積をできるだけ多く確保している。
ここで仮に、蓄積容量７０の容量値が小さい場合、画像信号を保持できる時間が短いため、表示画像の画質はあまり改善しない。一方、蓄積容量７０の容量値が大きい場合、画像信号を長期間保持できるため表示画像の画質の改善を期待することができるものの、画像信号の供給回路や配線等が大型化してしまう。そのため、実際の液晶装置１００では、蓄積容量７０の容量値が好適な値に調整される。

容量分離膜８０上には、画素電極９が形成されている。図４に示すように、画素電極９は、データ線６及び走査線１１によってマトリックス状に区分けされた画素ごとに、島状に形成されている。そして、画素電極９上には、液晶層５０（図１（ｂ）参照）に含まれる液晶分子の配向状態を規制するための配向膜１８（図１（ｂ）参照）が形成されている。

次に、ダミー画素電極９Ｄを備えるダミー画素ＰＤの構造について説明する。画素Ｐとダミー画素ＰＤとの主な差異は、画素電極９に比べ、ダミー画素電極９Ｄの方が小さい、即ちダミー画素電極９Ｄと画素電極９との間隔が、画素電極９同士との間隔よりも長いことである。この間隔が長くなると、ダミー画素電極９Ｄと画素電極９との間での横方向電界の強度は低くなる。同じ電位差であれば、間隔が長くなることで電位差÷間隔で示される横方向電界の強度は低くなるからである。そのため、シミ状の表示むらが発生しにくくなり、信頼性を向上できる。画素電極９とダミー画素電極９Ｄの大きさや、レイアウトの詳細については後述する。
また、ダミー画素ＰＤの構造を画素Ｐと同じ構造とし、ダミー画素ＰＤ間の間隔や、ダミー画素ＰＤと画素Ｐとの間隔を、画素電極９同士との間隔よりも長くしても良く、このようにしてもやはり横方向電界の強度は低くなり、シミ状の表示むらが発生しにくくなる。従って信頼性を向上させることができる。この場合についても、レイアウトの詳細については後述する。
また、ダミー画素ＰＤのダミー画素電極９Ｄを小さくし、加えてダミー画素ＰＤ間の間隔や、ダミー画素電極９Ｄと画素電極９との間隔を、画素電極９同士との間隔よりも長くしても良く、このようにしてもやはり横方向電界の強度は低くなり、シミ状の表示むらが発生しにくくなる。従って信頼性の向上をはかることができる。この場合についても、レイアウトの詳細については後述する。

＜画素電極９、ダミー画素電極９Ｄのレイアウト＞
以下、画素電極９、ダミー画素電極９Ｄのレイアウトについて、図面を用いて説明する。図６は、画素電極を備える画素が設けられた表示画素部と、ダミー画素電極を備えるダミー画素との境界近傍を示す平面レイアウト図である。ここでは、画素電極９と、ダミー画素電極９Ｄとして、表示画素部Ｅの境界近傍の部分にあるものを示している。
この場合において、ダミー画素電極９Ｄの大きさは、画素電極９の大きさと比べ、小さい値を有している。そして、画素電極９のピッチと、ダミー画素電極９Ｄのピッチが同じように配列されている。
図６に示すように、ダミー画素電極９Ｄを小さくすることで、表示画素部Ｅの境界における画素電極９と、ダミー画素電極９Ｄとの間隔ＬＤは、画素電極９同士の間隔Ｌと比べて大きな値を取ることができる。
つまり、画素電極９とダミー画素電極９Ｄとの間隔は、ダミー画素電極９Ｄの大きさを画素電極９と揃えた場合と比べ、大きくなる。そのため、ダミー画素電極９Ｄと画素電極９との間の横方向電界は、ダミー画素電極９Ｄの大きさを画素電極９と揃えた場合と比べ、小さくなる。
従って、画素電極９とダミー画素電極９Ｄとの間の横方向電界は、ダミー画素電極９Ｄを小さくすることで緩和されることとなり、シミ状の表示むらの発生を防げることから液晶装置１００（図１（ａ）参照）の信頼性を向上させることができる。

ここで、ダミー画素電極９Ｄと画素電極９との下側を含むほぼ全面には、図５に示すように、誘電体膜７２を介して容量電極７１が設けられている。
そのため、画素電極９と、ダミー画素電極９Ｄとの間隔ＬＤを広げた場合、画素電極９のフリンジ効果により、容量電極７１との間で横方向電界が発生してしまい、シミ状の表示むらが発生することがあるため、液晶装置１００の信頼性が低下する。
フリンジ効果による横方向電界の発生と、画素電極９とダミー画素電極９Ｄとの間の横方向電界緩和効果とは、相反するものであり、画素電極９とダミー画素電極９Ｄとの間隔ＬＤには最適値が存在する。画素電極９間の間隔を０．６μｍとした場合、画素電極９とダミー画素電極９Ｄとの間隔は０．８μｍ以上１．６μｍ以下が好ましい値となる。この範囲であれば、画素電極９が受ける横方向電界を緩和することができる。より望ましくは、画素電極９とダミー画素電極９Ｄとの間隔を１．０μｍ以上１．４μｍ以下にすることで、横方向電界による信頼性の低下を抑えることができる。本実施形態では、画素電極９とダミー画素電極９Ｄとの間隔を１．２μｍ程度の値に設定した場合について説明する。

ここで、ダミー画素電極９Ｄ間の間隔について説明する。この間隔は、不均一であっても差し支え無いが、不均一な値を取る場合、横方向電界の強度に分布が生じるため、揃えておいた方が好ましい。例えば、１．３μｍ以上１．７μｍ以下程度で揃えておけば、横方向電界のばらつきによる想定外の悪影響の発生を未然に抑えることができる。本実施形態では、ダミー画素電極９Ｄ間の間隔として１．５μｍ程度の値に設定した場合について説明する。また、ダミー画素電極９Ｄの形状も任意の値を取りうるが、ダミー画素電極９Ｄの形状も揃えておくほうが好ましく、例えば投射型表示装置などへの応用に際しては、正方形に揃えておくことも好適である。

図７は、図６と同様に、画素電極を備える画素が設けられた表示画素部と、ダミー画素電極を備えるダミー画素との境界近傍を示す平面レイアウト図である。ここでは、画素Ｐと、ダミー画素ＰＤとして、表示画素部Ｅの境界近傍の部分にあるものを示している。
この場合において、ダミー画素電極９Ｄの大きさは、画素電極９の大きさと同じ大きさを有している。そして、画素電極９のピッチと、ダミー画素電極９Ｄのピッチが異なり、ダミー画素電極９Ｄのピッチが大きくなるように配列されている。
図７に示すように、ダミー画素電極９Ｄのピッチを大きくすることで、表示画素部Ｅの境界における画素電極９と、ダミー画素電極９Ｄとの間隔ＬＤは、画素電極９同士の間隔Ｌと比べて大きな値を取っている。
この場合においても、画素電極９とダミー画素電極９Ｄとの間の横方向電界は、ダミー画素電極９Ｄと画素電極９との間隔を大きくすることで緩和されることとなり、シミ状の表示むらの発生を防げることから液晶装置１００（図１（ａ）参照）の信頼性を向上させることができる。ここで、画素電極９とダミー画素電極９Ｄとの間隔や、ダミー画素電極９Ｄの間隔については、上述した関係と同様な最適値や適切な数値範囲を備えている。なお、この関係は、ダミー画素電極９Ｄの間隔は、表示画素部Ｅの境界線の法線方向について定められており、表示画素部Ｅの境界線と平行な方向には、画素電極９と同じ間隔で設計されている。

図８は、図６や図７と同様に、画素電極を備える画素が設けられた表示画素部と、ダミー画素電極を備えるダミー画素との境界近傍を示す平面レイアウト図である。ここでは、画素Ｐと、ダミー画素ＰＤとして、表示画素部Ｅの境界近傍の部分にあるものを示している。
この場合において、ダミー画素電極９Ｄの大きさは、画素電極９の大きさと比べ、小さい値を有している。また、画素電極９のピッチと、ダミー画素電極９Ｄのピッチが異なり、ダミー画素電極９Ｄのピッチが大きくなるように配列されている。
この場合においても、画素電極９とダミー画素電極９Ｄとの間の横方向電界は、ダミー画素電極９Ｄと画素電極９との間隔を大きくすることで緩和されることとなり、シミ状の表示むらの発生を防げることから液晶装置１００（図１（ａ）参照）の信頼性を向上させることができる。ここで、画素電極９とダミー画素電極９Ｄとの間隔や、ダミー画素電極９Ｄの間隔については、上述した関係と同様な最適値や適切な数値範囲を備えている。

本実施形態における電気光学装置は、以下の効果を奏する。

画素電極９に比べ、ダミー画素電極９Ｄの面積を小さくしてダミー画素ＰＤと画素Ｐとの間隔ＬＤを、画素電極９同士との間隔Ｌよりも長くすることで横方向電界を緩和できる。そのため、シミ状の表示むらが発生しにくくなる。従って信頼性の向上をはかることができる。

ダミー画素ＰＤの構造を画素Ｐと同じ構造とし、ダミー画素ＰＤ間の間隔や、ダミー画素ＰＤと画素Ｐとの間隔ＬＤを、画素電極９同士との間隔Ｌよりも長くすることで横方向電界を緩和できる。そのため、シミ状の表示むらが発生しにくくなる。従って信頼性の向上をはかることができる。

ダミー画素ＰＤのダミー画素電極９Ｄを小さくし、加えてダミー画素ＰＤ間の間隔や、ダミー画素ＰＤと画素Ｐとの間隔ＬＤを、画素電極９同士との間隔よりも長くすることで横方向電界を緩和できる。そのためシミ状の表示むらが発生しにくくなる。従って信頼性の向上をはかることができる。

蓄積容量７０を液晶容量に並列に電気的に接続することで、画素電極９の電圧を、実際に画像信号が印加されている時間よりも、例えば３桁も長い時間だけ保持することが可能となり、液晶素子の保持特性が改善されるため、高コントラスト比を有する液晶装置１００を実現することができる。

画素Ｐの画素電極９の面積やピッチを変えることのみでダミー画素ＰＤを構成しているため、画素Ｐとダミー画素ＰＤとでＴＦＴ３０の負荷は余り変化しない。従って、走査線１１及びデータ線６から与えられるダミー画素ＰＤへの駆動信号を乱すことなく処理できる。そのため、画素Ｐに与えられる駆動信号を歪ませることなく伝達させることができる。

画素Ｐの画素電極９の面積やピッチを変えることのみでダミー画素ＰＤを構成しているため、画素電極９とダミー画素電極９Ｄの部分の面積やピッチを変えたパターンを備えるフォトマスクを用意することで製造プロセスを変えることなくダミー画素ＰＤを形成できるため、製造工程の追加や変更等を行うことなく製造することができる。

画素Ｐと、ダミー画素ＰＤとの間隔ＬＤを例えば画素Ｐ同士の間隔Ｌと同じ程度にした場合、画素電極９のフリンジ効果により、容量電極７１との間で横方向電界が発生してしまい、シミ状の表示むらが発生する場合があるため、液晶装置１００の信頼性が低下する。
フリンジ効果と、画素電極９とダミー画素電極９Ｄとの間の横方向電界緩和効果とは、相反する効果であり、画素電極９とダミー画素電極９Ｄとの間隔ＬＤには最適値が存在する。画素電極９間の間隔を０．６μｍとした場合、画素電極９とダミー画素電極９Ｄとの間隔ＬＤは０．８μｍ以上１．６μｍ以下が好ましい値となる。この範囲であれば、画素電極９が受ける横方向電界を緩和することができる。より望ましくは、、画素電極９とダミー画素電極９Ｄとの間隔ＬＤを１．０μｍ以上１．４μｍ以下にすることで、横方向電界による信頼性の低下を抑えることができる。また、、画素電極９とダミー画素電極９Ｄとの間隔ＬＤを１．２μｍ近傍の値とした場合、より効果的に横方向電界を緩和することができる。

（第２実施形態）
次に、図９及び図１０を参照して、画素構造が異なる場合における詳細な構成について説明する。図９は画像表示部における画素の平面図であり、図１０は、図９のＡ−Ａ’断面図である。図５で説明した断面図との主な差異は、容量電極７１が画素電極９と厚さ方向に対して、図５の場合と比べ離れていることである。そのため、画素電極９とダミー画素電極９Ｄとを離してレイアウトしても、容量電極７１の影響を殆ど受けないことである。

図９において、素子基板１０上の画素Ｐは、マトリックス状に配列された複数の透明な画素電極９を備えており、画素電極９の縦横の境界に各々沿ってデータ線６及び走査線１１が設けられている。走査線１１は、図９中Ｘ方向に沿って延びており、データ線６は、走査線１１と交差するように、図９中Ｙ方向に沿って延びている。走査線１１及びデータ線６が互いに交差する個所の各々には画素スイッチング用のＴＦＴ３０が設けられている。

図９又は図１０において、走査線１１は、下地絶縁膜１２を介して半導体層３０ａよりも下層側に配置され、例えばタングステン（Ｗ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）等の高融点金属材料等の遮光性の導電材料からなる。走査線１１は、図９に示すように、Ｘ方向に沿って延在し、表示画素部Ｅにストライプ状に配置される。また、走査線１１は、下側遮光膜として機能し、素子基板１０における裏面反射や、複板式のプロジェクター等で他の液晶装置から発せられ合成光学系を突き抜けてくる光等の、戻り光のうちＴＦＴ３０に進行する光を遮光することができる。

また、下地絶縁膜１２は、例えばシリコン酸化膜等からなる。下地絶縁膜１２は、素子基板１０の全面に形成されることにより、素子基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。

また、図９又は図１０において、ＴＦＴ３０は、半導体層３０ａ、ゲート電極３０ｂを含んで構成されている。

半導体層３０ａは、例えばポリシリコンからなり、図９中Ｙ方向に沿ったチャネル長を有するチャネル部１ａ'、データ線側のＬＤＤ部１ｂ及び画素電極側のＬＤＤ部１ｃ、並びにデータ線側のソースドレイン部１ｄ及び画素電極側のソースドレイン部１ｅからなる。即ち、ＴＦＴ３０はＬＤＤ構造を有している。なお、ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、データ線側のＬＤＤ部１ｂ、画素電極側のＬＤＤ部１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極３０ｂをマスクとして不純物を高濃度に打ち込んでデータ線側のソースドレイン部及び画素電極側のソースドレイン部を形成する自己整合型であってもよい。

ここに、ゲート電極３０ｂは、ゲート絶縁膜１３を介してチャネル部１ａ'上に配置され、半導体層３０ａの脇において下地絶縁膜１２を貫通して開孔されたコンタクトホール３ｃを介して最下層の走査線１１と電気的に接続される。

図９及び図１０において、第１層間絶縁膜１４を介して素子基板１０上のＴＦＴ３０よりも上層側には、データ線６が設けられている。

データ線６は、半導体層３０ａのデータ線側のソースドレイン部１ｄに、ゲート絶縁膜１３及び第１層間絶縁膜１４を貫通するコンタクトホール８１を介して電気的に接続されている。また、データ線６及びコンタクトホール８１内部は、例えば、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等のＡｌ（アルミニウム）含有材料、又はＡｌ単体、若しくはＡｌ層とＴｉＮ層等との多層膜からなる。データ線６は、ＴＦＴ３０を遮光する機能も有している。

図１０において、素子基板１０上の第２層間絶縁膜１５を介して、データ線６よりも上層側には、蓄積容量７０が設けられている。そして蓄積容量７０は、容量電極７１と容量配線２００が誘電体膜７２を介して対向配置されることにより形成されている。容量電極７１は、容量配線２００の一部として形成されている。上述したように、容量配線２００は、画素電極９が配置された表示画素部Ｅからその周囲に延設され、定電位源と電気的に接続される。これにより、容量配線２００は、固定電位に維持され、固定電位側容量電極として機能し得る。容量配線２００は、例えばＡｌ（アルミニウム）、Ａｇ（銀）等の金属又は合金を含んだ非透明な金属膜から形成されており、ＴＦＴ３０を遮光する上側遮光膜（内蔵遮光膜）としても機能する。

図９又は図１０において、容量電極７１は、コンタクトホール８３を介して画素電極側のソースドレイン部１ｅと電気的に接続されると共に、コンタクトホール８５を介して画素電極９に電気的に接続されている。即ち、容量電極７１は、画素電極側のソースドレイン部１ｅ及び画素電極９間の電気的な接続を中継する。容量電極７１は、容量配線２００（容量電極として機能する）と同様、例えばＡｌ（アルミニウム）等の金属又は合金を含んだ非透明な金属膜から形成されている。なお、コンタクトホール８３は、第１層間絶縁膜１４及び第２層間絶縁膜１５を貫通して開孔されており、データ線６において、平面的に見てコンタクトホール８３は、データ線６の開孔６ｈ内に配置される。

ここに、容量電極７１は、好ましくは画素電位側容量電極としての機能の他、上側遮光膜としての容量配線２００とＴＦＴ３０との間に配置される、光吸収層或いは遮光膜としての機能も有する。従って、ＴＦＴ３０に対してそれよりも上層側から入射する光について、容量配線２００及び容量電極７１の各々によっても、遮光することができる。

誘電体膜７２は、例えば酸化シリコン膜や窒化シリコン膜等から構成された単層構造、或いは多層構造を有している。

図９及び図１０において、画素電極９は、第３層間絶縁膜１６を介して蓄積容量７０よりも第３層間絶縁膜１６の上層側に形成されている。画素電極９は、容量電極７１、コンタクトホール８３及び８５を介して半導体層３０ａの画素電極側のソースドレイン部１ｅに電気的に接続されている。コンタクトホール８５は、第３層間絶縁膜１６を貫通するように形成された孔部の内壁にＩＴＯ等の画素電極９を構成する導電材料が成膜されることによって形成されている。画素電極９の上側表面には、ラビング処理等の所定の配向処理が施された配向膜１８（図１（ｂ）参照）が設けられている。

次に、ダミー画素電極９Ｄを備えるダミー画素ＰＤの構造について説明する。画素Ｐとダミー画素ＰＤとの主な差異は、画素電極９に比べ、ダミー画素電極９Ｄの面積が小さい、即ちダミー画素電極９Ｄと画素電極９との間隔は、画素電極９同士との間隔よりも長いことである。この間隔が長くなると、ダミー画素電極９Ｄと画素電極９との間での横方向電界の強度は低くなる。同じ電位差であれば、間隔が長くなることで電位差÷間隔で示される横方向電界の強度は低くなるからである。そのため、シミ状の表示むらが発生しにくくなり、信頼性を向上させることができる。画素電極９とダミー画素電極９Ｄの大きさや、レイアウトの詳細については後述する。ここで、第１実施形態との主な相違は、容量電極７１が図５に示した場合と違い、遮蔽されていることである。そのため、ダミー画素電極９Ｄの大きさや、画素電極９とダミー画素電極９Ｄとの間隔ＬＤに上限はなく、極端な場合として、ダミー画素電極９Ｄを無くしても良い。この場合でも、ダミー画素ＰＤには、ダミー画素電極９Ｄ以外の構成が残っているため、ダミー画素ＰＤとしての電気的な機能を果たすことができる。

また、ダミー画素ＰＤの構造を画素Ｐと同じ構造とし、ダミー画素ＰＤ間の間隔や、ダミー画素ＰＤと画素Ｐとの間隔ＬＤを、画素電極９同士との間隔よりも長くしても良く、このようにしてもやはり横方向電界の強度は低くなり、シミ状の表示むらが発生しにくくなる。従って信頼性を向上できる。この場合についても、レイアウトの詳細については後述する。
また、ダミー画素ＰＤのダミー画素電極９Ｄを小さくし、加えてダミー画素ＰＤ間の間隔や、ダミー画素ＰＤと画素Ｐとの間隔を、画素電極９同士との間隔よりも長くしても良く、このようにしてもやはり横方向電界の強度は低くなり、シミ状の表示むらが発生しにくくなる。従って信頼性の向上をはかることができる。この場合についても、レイアウトの詳細については後述する。

＜画素Ｐ、ダミー画素ＰＤのレイアウト＞
以下、画素Ｐ、ダミー画素ＰＤのレイアウトについて、図面を用いて説明する。図１１は、画素電極を備える画素が設けられた表示画素部と、ダミー画素電極を備えるダミー画素との境界近傍を示す平面レイアウト図である。ここでは、画素Ｐと、ダミー画素ＰＤとして、表示画素部Ｅの境界近傍の部分にあるものを示している。
この場合において、ダミー画素電極９Ｄの大きさは、画素電極９の大きさと比べ、小さい値を有している。そして、画素電極９のピッチと、ダミー画素電極９Ｄのピッチが同じように配列されている。
図１１に示すように、ダミー画素電極９Ｄを小さくすることで、表示画素部Ｅの境界における画素電極９と、ダミー画素電極９Ｄとの間隔ＬＤは、画素電極９同士の間隔Ｌと比べて大きな値を取っている。
つまり、画素電極９とダミー画素電極９Ｄとの間隔は、ダミー画素電極９Ｄの大きさを画素電極９と揃えた場合と比べ、大きくなる。そのため、ダミー画素電極９Ｄと画素電極９との間の横方向電界は、ダミー画素電極９Ｄの大きさを画素電極９と揃えた場合と比べ、小さくなる。
そのため、画素電極９とダミー画素電極９Ｄとの間の横方向電界は、ダミー画素電極９Ｄを小さくすることで緩和されることとなり、シミ状の表示むらの発生を防げることから液晶装置１００（図１（ａ）参照）の信頼性を向上させることができる。

ここで、ダミー画素電極９Ｄ間の間隔について説明する。この間隔は、不均一であっても差し支え無いが、不均一な値を取る場合、横方向電界の強度に分布が生じるため、揃えておいた方が好ましい。例えば、ダミー画素電極９Ｄ間の間隔を１．３μｍ以上で揃えておけば、横方向電界のばらつきによる想定外の悪影響の発生を未然に抑えることができる。本実施形態では、ダミー画素電極９Ｄ間の間隔として１．５μｍ程度の値に設定した場合について説明する。

図１２は、図１１と同様に、画素電極を備える画素が設けられた表示画素部Ｅと、ダミー画素電極９Ｄを備えるダミー画素との境界近傍を示す平面レイアウト図である。ここでは、画素Ｐと、ダミー画素ＰＤとして、表示画素部Ｅの境界近傍の部分にあるものを示している。
この場合において、ダミー画素電極９Ｄの大きさは、画素電極９の大きさと同じ大きさを有している。そして、画素電極９のピッチと、ダミー画素電極９Ｄのピッチが異なり、ダミー画素電極９Ｄのピッチが大きくなるように配列されている。
図１２に示すように、ダミー画素電極９Ｄのピッチを大きくすることで、表示画素部Ｅの境界における画素電極９と、ダミー画素電極９Ｄとの間隔ＬＤは、画素電極９同士の間隔Ｌと比べて大きな値を取っている。
この場合においても、画素電極９とダミー画素電極９Ｄとの間の横方向電界は、ダミー画素電極９Ｄと画素電極９との間隔を大きくすることで緩和されることとなり、シミ状の表示むらの発生を防げることから液晶装置１００（図１（ａ）参照）の信頼性を向上させることができる。ここで、画素電極９とダミー画素電極９Ｄとの間隔や、ダミー画素電極９Ｄの間隔については、上述した関係と同様な関係を備えている。なお、この関係は、ダミー画素電極９Ｄの間隔は、表示画素部Ｅの境界線の法線方向について定められており、表示画素部Ｅの境界線と平行な方向には、画素電極９と同じ間隔で設計されている。

図１３は、図１１や図１２と同様に、画素電極を備える画素が設けられた表示画素部Ｅと、ダミー画素電極９Ｄを備えるダミー画素との境界近傍を示す平面レイアウト図である。ここでは、画素Ｐと、ダミー画素ＰＤとして、表示画素部Ｅの境界近傍の部分にあるものを示している。
この場合において、ダミー画素電極９Ｄの大きさは、画素電極９の大きさと比べ、小さい値を有している。また、画素電極９のピッチと、ダミー画素電極９Ｄのピッチが異なり、ダミー画素電極９Ｄのピッチが大きくなるように配列されている。
この場合においても、画素電極９とダミー画素電極９Ｄとの間の横方向電界は、ダミー画素電極９Ｄと画素電極９との間隔を大きくすることで緩和されることとなり、シミ状の表示むらの発生を防げることから液晶装置１００（図１（ａ）参照）の信頼性を向上させることができる。ここで、画素電極９とダミー画素電極９Ｄとの間隔や、ダミー画素電極９Ｄの間隔については、上述した関係を備えている。

本実施形態における電気光学装置は、上述した実施形態の効果に加え、以下の効果を奏する。

この場合においても、表示画素部Ｅの境界における画素電極９と、ダミー画素電極９Ｄとの間隔ＬＤは、画素Ｐ同士の間隔Ｌと比べ大きな値を与えることで横方向電界が緩和される。そのため、液晶層５０（図１（ｂ）参照）に含まれるイオン性不純物の移動を防ぎ、表示が適正に行われないシミ状の表示むらの発生を防げることから液晶装置１００（図１（ａ）参照）の信頼性を向上させることができる。

蓄積容量７０は、容量電極７１と容量配線２００が誘電体膜７２を介して対向配置されることにより形成されている。この場合、容量電極７１は遮蔽された状態となるので、画素電極９と、ダミー画素電極ＰＤとの間隔ＬＤが大きいほど横方向電界を緩和することができるため、設計の自由度を向上させることが可能となる。

（第３実施形態）
＜電子機器＞
図１４は電子機器としての投射型表示装置の構成を示す概略図である。図１４に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバル１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。

偏光照明装置１１００は、超高圧水銀灯やハロゲンランプ等の白色光源からなるランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。

ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。

ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。

液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。

液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。

このような投射型表示装置１０００によれば、画素が高精細であっても安定した動作品質が得られる液晶装置１００を備え、高い信頼性が確保できる。

Ｅ…表示画素部、Ｐ…画素、ＰＤ…ダミー画素、１ａ‘…チャネル領域、１ｂ…ＬＤＤ部、１ｃ…ＬＤＤ部、１ｄ…ソースドレイン部、１ｅ…ソースドレイン部、３ｃ…コンタクトホール、６…データ線、６ｈ…開孔、７…中継層、９…画素電極、９Ｄ…ダミー画素電極、１０…素子基板、１１…走査線、１２…下地絶縁膜、１３…ゲート絶縁膜、１４…第１層間絶縁膜、１５…第２層間絶縁膜、１６…第３層間絶縁膜、１８…配向膜、２０…対向基板、２１…遮光膜、２２…層間膜層、２３…共通電極、２４…配向膜、３０…ＴＦＴ、３０ａ…半導体層、３０ａ１…ソース部、３０ａ２…チャネル部、３０ａ３…ドレイン部、３０ｂ…ゲート電極、３１…コンタクトホール、３２…コンタクトホール、３４…コンタクトホール、３５…コンタクトホール、３６…コンタクトホール、３７…コンタクトホール、４０…シール材、５０…液晶層、７０…蓄積容量、７１…容量電極、７２…誘電体膜、７５…中継層、８０…容量分離膜、８１…コンタクトホール、８３…コンタクトホール、８５…コンタクトホール、９１…中継層、９２…中継層、１００…液晶装置、１０１…データ線駆動回路、１０２…走査線駆動回路、１０３…検査回路、１０４…外部接続端子、１０５…配線、１０６…上下導通部、２００…容量配線、１０００…投射型表示装置、１１００…偏光照明装置、１１０１…ランプユニット、１１０２…インテグレーターレンズ、１１０３…偏光変換素子、１１０４…ダイクロイックミラー、１１０５…ダイクロイックミラー、１１０６…反射ミラー、１１０７…反射ミラー、１１０８…反射ミラー、１２０１…リレーレンズ、１２０２…リレーレンズ、１２０３…リレーレンズ、１２０４…リレーレンズ、１２０５…リレーレンズ、１２０６…クロスダイクロイックプリズム、１２０７…投射レンズ、１２１０…液晶ライトバルブ、１２２０…液晶ライトバルブ、１２３０…液晶ライトバルブ、１３００…スクリーン。

Claims

画像表示領域に、複数の画素電極と、
前記画像表示領域の周辺に、スイッチング素子と、該スイッチング素子を介して所定電位が印加されるダミー画素電極と、を備え、
前記ダミー画素電極と前記画素電極との間隔は、隣り合う前記画素電極同士の間隔よりも大きい
ことを特徴とする電気光学装置。
請求項１に記載の電気光学装置であって、
前記画素電極及び前記ダミー画素電極と誘電体膜を介して対向配置された容量電極を備えることを特徴とする電気光学装置。
請求項２に記載の電気光学装置であって、
前記画素電極と前記ダミー画素電極との間隔が０．８μｍ以上１．６μｍ以下であることを特徴とする電気光学装置。
請求項１に記載の電気光学装置であって、
前記ダミー画素電極の大きさが前記画素電極の大きさよりも小さいことを特徴とする電気光学装置。
請求項１〜４のいずれか一項に記載の電気光学装置であって、
前記ダミー画素電極が複数配列され、前記複数のダミー画素電極の形状と間隔とが揃えられていることを特徴とする電気光学装置。
請求項１〜５のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。