JP2007335632A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007335632A JP2007335632A JP2006165781A JP2006165781A JP2007335632A JP 2007335632 A JP2007335632 A JP 2007335632A JP 2006165781 A JP2006165781 A JP 2006165781A JP 2006165781 A JP2006165781 A JP 2006165781A JP 2007335632 A JP2007335632 A JP 2007335632A
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- wiring pattern
- insulating substrate
- bonding
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10446—Mounted on an edge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/1075—Shape details
- H05K2201/10848—Thinned leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
【課題】単純な構成を有すると共に容易に製造することができる半導体装置を提供する。
【解決手段】第1外部電極10は、その一部がケース9の側壁9aに埋設された本体部12と、本体部12の一端からケース9の内方に向かって突出形成された接合部13とを有している。第1外部電極10の接合部13は、本体部12よりも小さい厚さを有するように形成され、接合部13の先端部分が絶縁基板2の配線パターン4上に超音波接合により直接に接合されている。したがって、接合部13を配線パターン4上に接合するのに必要な荷重及び超音波振動を小さく抑えることができ、これにより、絶縁基板2の絶縁部材3に損傷を生じることなく第1外部電極10が絶縁基板2の配線パターン4上に直接に接合される。
【選択図】図1
【解決手段】第1外部電極10は、その一部がケース9の側壁9aに埋設された本体部12と、本体部12の一端からケース9の内方に向かって突出形成された接合部13とを有している。第1外部電極10の接合部13は、本体部12よりも小さい厚さを有するように形成され、接合部13の先端部分が絶縁基板2の配線パターン4上に超音波接合により直接に接合されている。したがって、接合部13を配線パターン4上に接合するのに必要な荷重及び超音波振動を小さく抑えることができ、これにより、絶縁基板2の絶縁部材3に損傷を生じることなく第1外部電極10が絶縁基板2の配線パターン4上に直接に接合される。
【選択図】図1
Description
この発明は、絶縁基板の上に半導体素子が配置される半導体装置に関する。
従来より、絶縁基板の上に半導体素子が配置される半導体装置が知られている。ここで絶縁基板は、セラミック等からなる平坦な絶縁部材とその上面に形成される銅等からなる配線パターンとを有し、この配線パターン上にはんだにより半導体素子の裏面電極が接合されている。
このような半導体装置では、例えば、絶縁基板から独立して配設された外部電極と絶縁基板の配線パターンとをワイヤボンディングにより互いに接続することにより、半導体素子の裏面電極を外部電極を介して装置の外部に取り出すことができる。
このような半導体装置では、例えば、絶縁基板から独立して配設された外部電極と絶縁基板の配線パターンとをワイヤボンディングにより互いに接続することにより、半導体素子の裏面電極を外部電極を介して装置の外部に取り出すことができる。
ところが、上述のように絶縁基板の配線パターンと外部電極とをワイヤボンディングにより接続する場合、ボンディング用のツールがこの半導体装置内の部分と干渉しないようにボンディング付近にクリアランスを設ける必要があり、そのため半導体装置が大型化してしまう。
また、ワイヤボンディングに用いられるワイヤは、電流が流れる断面積が小さいため電気抵抗が大きく、またインダクタンスも大きいため、電気的なエネルギー損失が大きいという問題があった。
また、ワイヤボンディングに用いられるワイヤは、電流が流れる断面積が小さいため電気抵抗が大きく、またインダクタンスも大きいため、電気的なエネルギー損失が大きいという問題があった。
そこで、外部電極を超音波接合により絶縁基板の配線パターン上に直接に接合することで、半導体素子の裏面電極を外部電極を介して装置の外部に取り出すことが考えられる。
ところが、絶縁基板の配線パターンの下部に位置する絶縁部材はセラミック等からなり、配線パターンを構成する銅等に比べて脆いため、外部電極を絶縁基板の配線パターン上に超音波接合しようとすると、超音波振動による応力や接合時の荷重により絶縁基板の絶縁部材にひびや割れ等の損傷を生じるおそれがある。
ところが、絶縁基板の配線パターンの下部に位置する絶縁部材はセラミック等からなり、配線パターンを構成する銅等に比べて脆いため、外部電極を絶縁基板の配線パターン上に超音波接合しようとすると、超音波振動による応力や接合時の荷重により絶縁基板の絶縁部材にひびや割れ等の損傷を生じるおそれがある。
ここで、例えば特許文献1に開示されている半導体装置では、半導体チップの上面の電極パッド上に接合時の荷重や超音波振動を吸収するための金属バンプを形成し、この金属バンプ上にリードフレームを接合することにより、半導体チップの損傷を防止しつつ超音波接合を可能としている。
しかしながら、特許文献1の接合方法を絶縁基板の配線パターンへの外部電極の接合に適用しようとすると、絶縁基板の配線パターン上に金属バンプを設ける必要があり、複雑な構成となると共に、金属バンプの形成のために全体の工程数が増加して製造に手間がかかるという問題があった。
この発明はこのような問題点を解消するためになされたもので、単純な構成を有すると共に容易に製造することができる半導体装置を提供することを目的とする。
この発明はこのような問題点を解消するためになされたもので、単純な構成を有すると共に容易に製造することができる半導体装置を提供することを目的とする。
この発明に係る半導体装置は、平坦な絶縁部材の上面に導電性の配線パターンが形成された絶縁基板を有し、この絶縁基板の配線パターン上に半導体素子の裏面電極が接合される半導体装置において、その一端が外部端子として用いられる本体部と本体部の他端に位置して本体部よりも薄く形成される接合部とを有する外部電極を備え、外部電極の接合部が超音波接合により絶縁基板の配線パターン上に直接に接合されることにより、絶縁基板の配線パターンを介して外部電極が半導体素子の裏面電極に電気的に接続されるものである。
この発明によれば、単純な構成を有すると共に容易に製造することができる半導体装置を実現することが可能である。
以下、この発明の実施の形態を添付図面に基づいて説明する。
実施の形態1.
図1に、この発明の実施の形態1に係る半導体装置を示す。この半導体装置は、パワーモジュール等として用いられるものである。この装置は、銅からなる放熱性のベース板1を有しており、このベース板1上に絶縁基板2が配置されている。絶縁基板2は、セラミックからなる平板状の絶縁部材3を有し、絶縁部材3の上面に銅からなる配線パターン4が形成されると共に、絶縁部材3の下面に銅からなる接合パターン5が形成されている。この絶縁基板2の接合パターン5がはんだ6を介してベース板1の上面に接合されている。また、絶縁基板2の配線パターン4の上面にはんだ7を介してパワーチップ等の半導体素子8の裏面電極が接合されており、これにより半導体素子8が絶縁基板2を介してベース板1上に搭載されている。
実施の形態1.
図1に、この発明の実施の形態1に係る半導体装置を示す。この半導体装置は、パワーモジュール等として用いられるものである。この装置は、銅からなる放熱性のベース板1を有しており、このベース板1上に絶縁基板2が配置されている。絶縁基板2は、セラミックからなる平板状の絶縁部材3を有し、絶縁部材3の上面に銅からなる配線パターン4が形成されると共に、絶縁部材3の下面に銅からなる接合パターン5が形成されている。この絶縁基板2の接合パターン5がはんだ6を介してベース板1の上面に接合されている。また、絶縁基板2の配線パターン4の上面にはんだ7を介してパワーチップ等の半導体素子8の裏面電極が接合されており、これにより半導体素子8が絶縁基板2を介してベース板1上に搭載されている。
また、ベース板1の周縁部には、このベース板1上に立設するようにケース9が固定されており、ベース板1上に配置された半導体素子8等がこのケース9の内部に収容されている。ケース9の1つの側壁9aには、断面L字状の第1外部電極10及び第2外部電極11がそれぞれインサート成形されてケース9の内部から外部に引き出されている。第2外部電極11は、第1外部電極10よりも上方に位置して第1外部電極10に対向するように配置されている。
第1外部電極10は、銅から形成されており、その一部がケース9の側壁9aに埋設された本体部12と、本体部12の一端からケース9の内方に向かって突出形成された接合部13とを有している。本体部12の他端は側壁9aの上端部からケース9の外部に引き出されて半導体素子8の主回路端子を構成している。また、第1外部電極10の接合部13は、本体部12よりも小さい厚さを有するように形成されており、この接合部13の先端部分が絶縁基板2の配線パターン4上に超音波接合により直接に接合されている。したがって、第1外部電極10は、配線パターン4を介して半導体素子8の裏面電極に電気的に接続されている。
なお、例えば、第1外部電極10の本体部12が1mm程度の厚さを有し、接合部13が0.5mm以下の厚さを有するように形成されることが好ましい。
なお、例えば、第1外部電極10の本体部12が1mm程度の厚さを有し、接合部13が0.5mm以下の厚さを有するように形成されることが好ましい。
第2外部電極11の一端はケース9の内部に露出しており、この第2外部電極11の露出部分14と半導体素子8上面の対応する電極部とがボンディングワイヤ15により互いに接続されている。また、第1外部電極10と同様に、第2外部電極11の他端も側壁9aの上端部からケース9の外部に引き出されて半導体素子8の主回路端子を構成している。
また、断面L字状の第3外部電極16がケース9の他の側壁9bにインサート成型されてケース9の内部から外部に引き出されている。第3外部電極16の一端はケース9の内部に露出しており、この第3外部電極16の露出部分17と半導体素子8上面の対応する電極部とがボンディングワイヤ18により互いに接続されている。第3外部電極16の他端は、側壁9bの上端部からケース9の外部に引き出されており、半導体素子8に制御信号を供給するための制御端子を構成している。
また、断面L字状の第3外部電極16がケース9の他の側壁9bにインサート成型されてケース9の内部から外部に引き出されている。第3外部電極16の一端はケース9の内部に露出しており、この第3外部電極16の露出部分17と半導体素子8上面の対応する電極部とがボンディングワイヤ18により互いに接続されている。第3外部電極16の他端は、側壁9bの上端部からケース9の外部に引き出されており、半導体素子8に制御信号を供給するための制御端子を構成している。
図2に示されるように、その一部がケース9の側壁9a内に埋設される第1外部電極10の本体部12は、この側壁9aの幅方向に沿って延在する板形状を有している。また、ケース9の側壁9aからケース9の内方に向かって突出する第1外部電極10の部分は、互いに間隔をへだてて配置される2つの接合部13に分岐され、それぞれの接合部13の先端部分が絶縁基板2の配線パターン4上に接合されている。第1外部電極10の各接合部13は、例えば2mm程度の幅を有するように形成することができる。
また、絶縁基板2の配線パターン4の上面には、2つの半導体素子8が配列されている。さらに、第2外部電極11も、第1外部電極10の本体部12と同様に、ケース9の側壁9aの幅方向に沿って延在する板形状を有している。また、帯状の4つの第3外部電極16がケースの側壁9bの幅方向に沿って互いに間隔をへだてて配置されている。
また、絶縁基板2の配線パターン4の上面には、2つの半導体素子8が配列されている。さらに、第2外部電極11も、第1外部電極10の本体部12と同様に、ケース9の側壁9aの幅方向に沿って延在する板形状を有している。また、帯状の4つの第3外部電極16がケースの側壁9bの幅方向に沿って互いに間隔をへだてて配置されている。
例えば、半導体素子8上面にソース(またはエミッタ)電極及びゲート電極をそれぞれ設けると共に半導体素子8の裏面電極としてドレイン(またはコレクタ)電極を設け、第2外部電極11をボンディングワイヤ15によりソース(またはエミッタ)電極に接続し、第3外部電極16をボンディングワイヤ18によりゲート電極に接続することで、第2外部電極11、第3外部電極16及び第1外部電極10をそれぞれこの半導体装置のソース(またはエミッタ)電極、ゲート電極及びドレイン(またはコレクタ)電極として用いることができる。
以上のように、第1外部電極10は、本体部12よりも薄く形成された接合部13を有し、この接合部13で絶縁基板2の配線パターン4上に超音波接合されるため、接合部13を配線パターン4上に接合するのに必要な荷重及び超音波振動を小さく抑えることができ、これにより、絶縁基板2の配線パターン4の下部に位置する絶縁部材3にひびや割れ等の損傷を生じることなく第1外部電極10を超音波接合により絶縁基板2の配線パターン4上に直接に接合することができる。
したがって、絶縁基板2の配線パターン4上に、接合時の荷重や超音波振動による応力を吸収するための金属バンプを設ける必要はなく、そのため、単純な構成を有すると共に容易に製造することができる半導体装置を実現することが可能である。
したがって、絶縁基板2の配線パターン4上に、接合時の荷重や超音波振動による応力を吸収するための金属バンプを設ける必要はなく、そのため、単純な構成を有すると共に容易に製造することができる半導体装置を実現することが可能である。
また、ケース9の側壁9aからケース9の内方に向かって突出する第1外部電極10の部分は2つの接合部13に分岐されているため、2つの接合部13をそれぞれ別々に絶縁基板2の配線パターン4上に超音波接合することができ、これにより、各接合部13を配線パターン4に接合する時に必要な荷重や超音波振動をさらに小さく抑えることができる。したがって、超音波接合時に絶縁部材3に与える影響をより一層低減しながら第1外部電極10を絶縁基板2の配線パターン4上に接合することができる。
また、ワイヤボンディングにより第1外部電極10と絶縁基板2の配線パターン4とを接続する必要がないため、ボンディング用のツールの干渉を防止するためのクリアランスの確保が不要となり、小型の半導体装置を実現することができる。また、第1外部電極10と配線パターン4とがボンディングワイヤを用いずに直接に接続されるため、電気的なエネルギー損失を低減することができる。
また、第1外部電極10は、その接合部13のみが薄く形成され、本体部12は厚く形成されているため、電流を流す断面積が確保され、電気的なエネルギー損失をさらに低減することができる。
また、第1外部電極10は、その接合部13のみが薄く形成され、本体部12は厚く形成されているため、電流を流す断面積が確保され、電気的なエネルギー損失をさらに低減することができる。
また、半導体素子8は、銅からなるベース板1上に絶縁基板2を介して配置されているため、半導体素子8で発生した熱は、絶縁基板2の配線パターン4、絶縁部材3及び接合パターン5を通ってベース板1から外部へ効率よく放散される。
ここで、それぞれ115Hv、90Hv及び53Hvのビッカーズ硬度を有する銅から互いに同じ大きさ及び形状を有する3つの第1外部電極10を形成し、それぞれの第1外部電極10の接合部13を絶縁基板2の配線パターン4上に超音波接合により接合した場合の接合可否及びセラミックダメージについて以下に説明する。なお、これら3つの第1外部電極10のいずれに対しても、荷重300N、周波数30kHz、振幅60μm及びパワー1000Wの同じ条件で超音波接合装置により接合する。また、第1外部電極10の本体部12は1mm程度の厚さに形成され、接合部13は0.5mm程度の厚さに形成されている。
超音波接合を行った後に、引っ張り試験により、第1外部電極10の接合部13が絶縁基板2の配線パターン4に対して十分な接合力で接合されたか否かを接合可否として調べると共に、絶縁部材3を構成するセラミックの耐電圧を測定することによりセラミックに損傷を生じるか否かをセラミックダメージとして調べる。
その結果、それぞれ115Hv、90Hv及び53Hvのビッカーズ硬度を有する銅から形成された3つの第1外部電極10のいずれにおいても、第1外部電極10の接合部13は絶縁基板2の配線パターン4上に良好に接合されると共に、絶縁部材3を構成するセラミックに損傷を生じないことがわかった。
その結果、それぞれ115Hv、90Hv及び53Hvのビッカーズ硬度を有する銅から形成された3つの第1外部電極10のいずれにおいても、第1外部電極10の接合部13は絶縁基板2の配線パターン4上に良好に接合されると共に、絶縁部材3を構成するセラミックに損傷を生じないことがわかった。
特に、115Hvまたは90Hvのビッカーズ硬度を有する銅から第1外部電極10を形成した場合でも、接合が良好であると共にセラミックに損傷を生じないことから、80Hv以上のビッカーズ硬度を有する、いわゆるH材と呼ばれる硬質の銅から第1外部電極10を形成しても、絶縁部材3を損傷することなく第1外部電極10の接合部13を超音波接合により絶縁基板2の配線パターン4上に直接に接合することが可能である。
なお、第1外部電極10は、銅の代わりに、アルミ等から形成することもできる。
また、第1外部電極10は、互いに分岐された2つの接合部13を有していたが、その代わりに、第1外部電極10が互いに分岐された3つ以上の接合部を有するように構成することもできる。この場合も、それぞれの接合部は本体部12よりも薄く形成し、この接合部で超音波接合により絶縁基板2の配線パターン4上に接合することにより、絶縁部材3に損傷を生じることなく第1外部電極10の接合部を絶縁基板2の配線パターン4上に直接に接合することができる。
また、第1外部電極10は、互いに分岐された2つの接合部13を有していたが、その代わりに、第1外部電極10が互いに分岐された3つ以上の接合部を有するように構成することもできる。この場合も、それぞれの接合部は本体部12よりも薄く形成し、この接合部で超音波接合により絶縁基板2の配線パターン4上に接合することにより、絶縁部材3に損傷を生じることなく第1外部電極10の接合部を絶縁基板2の配線パターン4上に直接に接合することができる。
実施の形態2.
次に図3を参照して、この発明の実施の形態2に係る半導体装置を説明する。この実施の形態2は、実施の形態1の半導体装置において、互いに分岐された2つの接合部13を有する第1外部電極10の代わりに、幅広の1つの接合部21を有する第1外部電極22を用いるものである。この第1外部電極22も、実施の形態1における第1外部電極10と同様に、接合部21が本体部23よりも薄く形成されている。また、第1外部電極22は、アルミ等からなると共に、接合部21の先端部分が超音波シーム接合等により絶縁基板2の配線パターン4上に直接に接合されている。超音波シーム接合は、円盤状のツールを用いて接合部21をその幅方向に沿って連続的に配線パターン4上に接合するものであり、超音波接合法の1つとして知られている。
次に図3を参照して、この発明の実施の形態2に係る半導体装置を説明する。この実施の形態2は、実施の形態1の半導体装置において、互いに分岐された2つの接合部13を有する第1外部電極10の代わりに、幅広の1つの接合部21を有する第1外部電極22を用いるものである。この第1外部電極22も、実施の形態1における第1外部電極10と同様に、接合部21が本体部23よりも薄く形成されている。また、第1外部電極22は、アルミ等からなると共に、接合部21の先端部分が超音波シーム接合等により絶縁基板2の配線パターン4上に直接に接合されている。超音波シーム接合は、円盤状のツールを用いて接合部21をその幅方向に沿って連続的に配線パターン4上に接合するものであり、超音波接合法の1つとして知られている。
なお、例えば本体部23が1mm程度の厚さを有し、接合部21が0.2mm〜0.4mm程度を有するように形成されることが好ましい。
また、第1外部電極22の接合部21は、例えば10mm程度の幅を有するように形成することができる。
また、第1外部電極22は、アルミのなかでも特に小さいビッカーズ硬度を有する軟質の純アルミ等から形成されることが好ましい。
また、第1外部電極22の接合部21は、例えば10mm程度の幅を有するように形成することができる。
また、第1外部電極22は、アルミのなかでも特に小さいビッカーズ硬度を有する軟質の純アルミ等から形成されることが好ましい。
このように構成しても、第1外部電極22は、本体部23よりも薄く形成された接合部21を有し、この接合部21で絶縁基板2の配線パターン4上に超音波接合されるため、接合に必要な荷重及び超音波振動を小さく抑えることができ、これにより絶縁部材3を損傷することなく第1外部電極10を絶縁基板2の配線パターン4上に直接に接合することができる。したがって、絶縁基板2の配線パターン4上に、接合時の荷重や超音波振動による応力を吸収する金属バンプを設ける必要はなく、単純な構成を有すると共に容易に製造することができる半導体装置を実現することが可能である。
加えて、この実施の形態2では、第1外部電極22が幅広の1つの接合部21を有しているため、1回の接合工程により接合部21を絶縁基板2の配線パターン4上に接合することができるため、この装置の製造をより容易に行うことができる。
また、幅広の接合部21を用いるため、インダクタンスがより一層低減され、電気的なエネルギー損失をさらに低減することができる。
また、幅広の接合部21を用いるため、インダクタンスがより一層低減され、電気的なエネルギー損失をさらに低減することができる。
なお、上述の実施の形態1及び2において、絶縁基板2の配線パターン4及び接合パターン5を共に銅から形成していたが、これら配線パターン4及び接合パターン5の双方をそれぞれアルミから形成することもできる。また、配線パターン4及び接合パターン5のうち一方を銅から他方をアルミから形成してもよい。
また、絶縁基板2の絶縁部材3を構成するセラミックとして、窒化アルミや、アルミナ、窒化珪素などを用いることができる。
また、絶縁基板2の絶縁部材3を構成するセラミックとして、窒化アルミや、アルミナ、窒化珪素などを用いることができる。
なお、上述の実施の形態1及び2では、半導体素子8の主回路端子として用いられる第1外部電極10及び22の接合部13及び21が薄く形成されていたが、これに限定されるものではなく、一端が装置の外部に引き出されて外部端子として用いられると共に他端が絶縁基板2の配線パターン4上に超音波接合される構造を有する外部電極にこの発明を適用することもできる。すなわち、外部電極の接合部を本体部よりも薄く形成し、この接合部で絶縁基板2の配線パターン4上に超音波接合することにより、絶縁基板2の絶縁部材3に損傷を生じることなく外部電極を配線パターン4上に直接に接合することができる。
また、上述の実施の形態1及び2では、絶縁部材3とその上面及び下面にそれぞれ形成される配線パターン4及び接合パターン5とを有する絶縁基板2を用いたが、その代わりに、アルミまたは銅等からなる金属基板の上に、絶縁部材としての絶縁樹脂層と、アルミまたは銅等からなる配線パターンとが順次積層形成された構造を有する絶縁基板を用いることもできる。
1 ベース板、2 絶縁基板、3 絶縁部材、4 配線パターン、5 接合パターン、6,7 はんだ、8 半導体素子、9 ケース、9a,9b 側壁、10,22 第1外部電極、11 第2外部電極、12,23 本体部、13,21 接合部、14,17 露出部分、15,18 ボンディングワイヤ、16 第3外部電極。
Claims (1)
- 平坦な絶縁部材の上面に導電性の配線パターンが形成された絶縁基板を有し、この絶縁基板の配線パターン上に半導体素子の裏面電極が接合される半導体装置において、
その一端が外部端子として用いられる本体部と前記本体部の他端に位置して前記本体部よりも薄く形成される接合部とを有する外部電極を備え、前記外部電極の接合部が超音波接合により前記絶縁基板の配線パターン上に直接に接合されることにより前記絶縁基板の配線パターンを介して前記外部電極が前記半導体素子の裏面電極に電気的に接続されることを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006165781A JP2007335632A (ja) | 2006-06-15 | 2006-06-15 | 半導体装置 |
EP07110001.0A EP1868244B1 (en) | 2006-06-15 | 2007-06-11 | Semiconductor device |
US11/763,150 US7709947B2 (en) | 2006-06-15 | 2007-06-14 | Semiconductor device having semiconductor element with back electrode on insulating substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006165781A JP2007335632A (ja) | 2006-06-15 | 2006-06-15 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007335632A true JP2007335632A (ja) | 2007-12-27 |
Family
ID=38229204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006165781A Pending JP2007335632A (ja) | 2006-06-15 | 2006-06-15 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7709947B2 (ja) |
EP (1) | EP1868244B1 (ja) |
JP (1) | JP2007335632A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011159780A (ja) * | 2010-02-01 | 2011-08-18 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
KR101618878B1 (ko) | 2009-12-10 | 2016-05-10 | 엘지이노텍 주식회사 | 비솔더식 전자소자용 패키지를 구비한 인쇄회로기판 및 본딩방법 |
JP2019102519A (ja) * | 2017-11-29 | 2019-06-24 | トヨタ自動車株式会社 | 半導体装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5936310B2 (ja) * | 2011-03-17 | 2016-06-22 | 三菱電機株式会社 | パワー半導体モジュール及びその取り付け構造 |
JP5847165B2 (ja) * | 2011-04-22 | 2016-01-20 | 三菱電機株式会社 | 半導体装置 |
EP2571053A1 (en) * | 2011-09-19 | 2013-03-20 | ABB Technology AG | Power semiconductor arrangement and method of forming thereof |
US20130175704A1 (en) | 2012-01-05 | 2013-07-11 | Ixys Corporation | Discrete power transistor package having solderless dbc to leadframe attach |
JP2013201256A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Lighting & Technology Corp | 配線基板装置、発光モジュール、照明装置および配線基板装置の製造方法 |
JP2013201255A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Lighting & Technology Corp | 配線基板装置、発光モジュール、照明装置および配線基板装置の製造方法 |
JP5656907B2 (ja) * | 2012-04-11 | 2015-01-21 | 三菱電機株式会社 | パワーモジュール |
DE102014114808B4 (de) * | 2014-10-13 | 2018-03-08 | Infineon Technologies Ag | Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls |
JP6413709B2 (ja) * | 2014-12-02 | 2018-10-31 | 富士電機株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55103734A (en) | 1979-01-31 | 1980-08-08 | Nec Corp | Semiconductor device |
JPS55121660A (en) | 1979-03-14 | 1980-09-18 | Nec Corp | Semiconductor device |
JPH0732170B2 (ja) | 1986-09-29 | 1995-04-10 | 株式会社東芝 | 半導体装置 |
JP2856455B2 (ja) | 1989-10-05 | 1999-02-10 | 株式会社東芝 | 半導体装置 |
JP3123042B2 (ja) | 1993-02-12 | 2001-01-09 | 横河電機株式会社 | 容量式電磁流量計 |
JPH11145188A (ja) | 1997-11-10 | 1999-05-28 | Sony Corp | 半導体装置及びその製造方法 |
US6404065B1 (en) * | 1998-07-31 | 2002-06-11 | I-Xys Corporation | Electrically isolated power semiconductor package |
JP2002009190A (ja) * | 2000-06-16 | 2002-01-11 | Ngk Spark Plug Co Ltd | セラミック基板及びその製造方法 |
JP2002246515A (ja) * | 2001-02-20 | 2002-08-30 | Mitsubishi Electric Corp | 半導体装置 |
JP4150508B2 (ja) * | 2001-04-03 | 2008-09-17 | 三菱電機株式会社 | 電力用半導体装置 |
DE10157362B4 (de) * | 2001-11-23 | 2006-11-16 | Infineon Technologies Ag | Leistungsmodul und Verfahren zu seiner Herstellung |
JP3740116B2 (ja) * | 2002-11-11 | 2006-02-01 | 三菱電機株式会社 | モールド樹脂封止型パワー半導体装置及びその製造方法 |
JP2005142189A (ja) * | 2003-11-04 | 2005-06-02 | Toyota Industries Corp | 半導体装置 |
DE10352671A1 (de) | 2003-11-11 | 2005-06-23 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Leistungsmodul |
SE0400218L (sv) * | 2004-02-04 | 2005-06-07 | Erik Nilsson Med E Nilsson Tek | Parallellepipedisk dryckesbehållare med vridbar förslutning |
-
2006
- 2006-06-15 JP JP2006165781A patent/JP2007335632A/ja active Pending
-
2007
- 2007-06-11 EP EP07110001.0A patent/EP1868244B1/en not_active Expired - Fee Related
- 2007-06-14 US US11/763,150 patent/US7709947B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101618878B1 (ko) | 2009-12-10 | 2016-05-10 | 엘지이노텍 주식회사 | 비솔더식 전자소자용 패키지를 구비한 인쇄회로기판 및 본딩방법 |
JP2011159780A (ja) * | 2010-02-01 | 2011-08-18 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
US8860220B2 (en) | 2010-02-01 | 2014-10-14 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2019102519A (ja) * | 2017-11-29 | 2019-06-24 | トヨタ自動車株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
EP1868244B1 (en) | 2013-10-02 |
US7709947B2 (en) | 2010-05-04 |
EP1868244A1 (en) | 2007-12-19 |
US20070290342A1 (en) | 2007-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007335632A (ja) | 半導体装置 | |
JP6033011B2 (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
JP6305302B2 (ja) | 半導体装置およびその製造方法 | |
JP2006278913A (ja) | 回路装置とその製造方法 | |
CN107615464B (zh) | 电力用半导体装置的制造方法以及电力用半导体装置 | |
US8860220B2 (en) | Semiconductor device and method for manufacturing the same | |
JP7352754B2 (ja) | 半導体モジュール | |
JP7352753B2 (ja) | 半導体モジュール | |
JP5930980B2 (ja) | 半導体装置およびその製造方法 | |
JP5893266B2 (ja) | 半導体装置およびその製造方法 | |
JP5916651B2 (ja) | 電力用半導体装置の製造方法 | |
JP2008218831A (ja) | 半導体装置 | |
JP2010010537A (ja) | 回路基板及びその製造方法、電子部品モジュール | |
JP2002064224A (ja) | 発光ダイオード及びその製造方法 | |
JP4736997B2 (ja) | 半導体装置 | |
JP2008211168A (ja) | 半導体装置および半導体モジュール | |
JP2004193405A (ja) | 半導体パワーモジュール | |
JP5145168B2 (ja) | 半導体装置 | |
JP4622646B2 (ja) | 半導体装置 | |
JP2016134547A (ja) | 半導体装置 | |
JP2003318216A (ja) | ワイヤボンディング方法 | |
JP4150508B2 (ja) | 電力用半導体装置 | |
JP2018142570A (ja) | 半導体モジュールの製造方法 | |
JP2006032791A (ja) | 実装方法 | |
JP2009170543A (ja) | 電力変換装置およびその製造方法 |