JP2012182336A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2012182336A JP2012182336A JP2011044672A JP2011044672A JP2012182336A JP 2012182336 A JP2012182336 A JP 2012182336A JP 2011044672 A JP2011044672 A JP 2011044672A JP 2011044672 A JP2011044672 A JP 2011044672A JP 2012182336 A JP2012182336 A JP 2012182336A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- heat transfer
- semiconductor device
- cavity
- transfer member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 238000004891 communication Methods 0.000 claims description 25
- 239000011229 interlayer Substances 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 8
- 230000005855 radiation Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 44
- 229910052710 silicon Inorganic materials 0.000 description 44
- 239000010703 silicon Substances 0.000 description 44
- 239000010410 layer Substances 0.000 description 19
- 238000002955 isolation Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 210000000746 body region Anatomy 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】基板を介したクロストークを抑制でき、放熱性が高い半導体装置を提供する。
【解決手段】実施形態に係る半導体装置１は、半導体基板１０を備える。前記半導体基板の内部には空洞１１が形成されている。また、前記半導体基板の内部には、前記空洞を前記半導体基板の上面に連通させる連通孔１２も形成されている。前記半導体装置は、さらに、前記空洞及び前記連通孔の内面上に設けられた絶縁膜１３と、前記空洞及び前記連通孔の内部に埋め込まれ、熱伝導率が前記絶縁膜の熱伝導率よりも高い伝熱部材１４と、前記半導体基板における前記空洞の直上域に形成された素子２１，２２と、を備える。
【選択図】図１
【解決手段】実施形態に係る半導体装置１は、半導体基板１０を備える。前記半導体基板の内部には空洞１１が形成されている。また、前記半導体基板の内部には、前記空洞を前記半導体基板の上面に連通させる連通孔１２も形成されている。前記半導体装置は、さらに、前記空洞及び前記連通孔の内面上に設けられた絶縁膜１３と、前記空洞及び前記連通孔の内部に埋め込まれ、熱伝導率が前記絶縁膜の熱伝導率よりも高い伝熱部材１４と、前記半導体基板における前記空洞の直上域に形成された素子２１，２２と、を備える。
【選択図】図１
Description
本発明の実施形態は、半導体装置に関する。
アナログ回路とデジタル回路を混載させた半導体装置においては、デジタル回路で使用するクロック信号が基板を介してアナログ回路に到達し、ノイズとなってアナログ回路の動作に悪影響を与えるという問題がある。このような基板を介したクロストークを抑制する方法として、半導体基板における回路間の領域にコンタクトを接続し、このコンタクトを介して半導体基板を接地して、電位を安定させる方法がある。しかしながら、この方法では、回路間には依然として半導体基板が介在しているため、基板を介したクロストークを効果的には抑制できない。
また、半導体基板としてＳＯＩ（silicon on insulator）基板を使用する技術も提案されている。ＳＯＩ基板とは、基材上にシリコン酸化物からなる埋込絶縁膜が設けられており、この埋込絶縁膜上に薄いシリコン層が設けられた基板である。ＳＯＩ基板のシリコン層に素子を形成し、素子の周囲を素子分離絶縁膜によって囲むことにより、この素子を周囲から完全に絶縁することができ、基板を介したクロストークを効果的に抑制できる。しかしながら、このような半導体装置においては、素子がシリコン酸化物によって囲まれており、シリコン酸化物の熱伝導率はシリコンの熱伝導率よりも格段に低いため、放熱性が極めて低い。この結果、素子の自己発熱により温度が上昇し、駆動電流が減少してしまう。なお、シリコン（Ｓｉ）の熱伝導率は１．５６Ｗ／ｃｍ・Ｋであるのに対して、シリコン酸化物（ＳｉＯ２）の熱伝導率は０．０１４Ｗ／ｃｍ・Ｋである。
ＳＯＩ基板の放熱性を改善するために、ＳＯＮ（silicon on nothing）基板を用いることも考えられる。ＳＯＮ基板とは、内部に空洞が形成されたシリコン基板である。ＳＯＮ基板の空洞内にシリコン酸化物等の絶縁材料を埋め込めば、シリコン基板中に局所的に埋込絶縁膜を形成することができる。そして、この局所的に形成された埋込絶縁膜上に素子を形成すれば、クロストークをある程度抑制しつつ、放熱性もＳＯＩ基板よりは高くすることができる。しかしながら、ＳＯＮ基板においても、素子の下方には熱伝導率が低い埋込絶縁膜が存在するため、放熱性は不十分である。
本発明の目的は、基板を介したクロストークを抑制でき、放熱性が高い半導体装置を提供することである。
実施形態に係る半導体装置は、半導体基板を備える。前記半導体基板の内部には空洞が形成されている。また、前記半導体基板の内部には、前記空洞を前記半導体基板の上面に連通させる連通孔も形成されている。前記半導体装置は、さらに、前記空洞及び前記連通孔の内面上に設けられた絶縁膜と、前記空洞及び前記連通孔の内部に埋め込まれ、熱伝導率が前記絶縁膜の熱伝導率よりも高い伝熱部材と、前記半導体基板における前記空洞の直上域に形成された素子と、を備える。
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、第１の実施形態について説明する。
図１（ａ）は、本実施形態に係る半導体装置を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。
先ず、第１の実施形態について説明する。
図１（ａ）は、本実施形態に係る半導体装置を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。
図１（ａ）及び（ｂ）に示すように、本実施形態に係る半導体装置１においては、シリコン基板１０が設けられている。シリコン基板１０は、シリコンの単結晶からなり、その上面は例えば（１００）面である。シリコン基板１０の内部には、空洞１１が形成されている。空洞１１の形状は、主面がシリコン基板１０の上面に平行な略直方体である。また、シリコン基板１０内における空洞１１の長手方向両端部の直上域には、２本の連通孔１２が形成されている。連通孔１２の下端は空洞１１に連通され、上端はシリコン基板１０の上面に連通されている。これにより、連通孔１２は空洞１１をシリコン基板１０の上面に連通させている。
空洞１１及び連通孔１２の内面上には、絶縁膜１３が設けられている。絶縁膜１３は例えばシリコン酸化物からなる。空洞１１及び連通孔１２の内部には、伝熱部材１４が埋め込まれている。伝熱部材１４の熱伝導率は、絶縁膜１３の熱伝導率よりも高い。伝熱部材１４は例えば導電材料からなり、例えば、不純物が導入されたシリコン、又はタングステン等の金属によって形成されている。伝熱部材１４は絶縁膜１３によってシリコン基板１０から絶縁されている。
シリコン基板１０における空洞１１の直上域であって、２本の連通孔１２によって挟まれた領域には、例えばシリコン酸化物からなる素子分離絶縁膜１６が設けられている。素子分離絶縁膜１６の上面はシリコン基板１０の上面において露出しており、素子分離絶縁膜１６の下面は絶縁膜１３に接している。また、上方から見て、素子分離絶縁膜１６の形状は８字状である。これにより、素子分離絶縁膜１６は２つの領域１７及び１８を区画している。なお、素子分離絶縁膜１６は、空洞１１の直上域から延出していてもよい。
領域１７及び１８にはシリコン基板１０の一部が配置されており、それぞれ、素子２１及び２２が形成されている。従って、素子２１及び２２は素子分離絶縁膜１６によって囲まれている。図１（ａ）及び（ｂ）に示す例では、素子２１及び２２は、例えばアナログ回路を構成する素子であってもよく、ＣＭＯＳ（complementary metal oxide semiconductor：相補型金属酸化膜半導体素子）を構成するＭＯＳＦＥＴ（metal oxide semiconductor field-effect transistor：金属酸化物半導体電界効果トランジスタ）であってもよい。図１（ａ）及び（ｂ）に示す例では、素子２１及び２２には、それぞれ、ボディ領域２３、ソース・ドレイン領域２４、ゲート絶縁膜（図示せず）及びゲート電極２５が設けられている。半導体装置１は、例えば、高周波信号を扱う半導体装置であり、例えば、通信用途の装置である。
次に、本実施形態に係る半導体装置の製造方法について説明する。
図２〜図６は、本実施形態に係る半導体装置を例示する工程図であり、各図の（ａ）は平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。
図２〜図６は、本実施形態に係る半導体装置を例示する工程図であり、各図の（ａ）は平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。
先ず、図２（ａ）及び（ｂ）に示すように、シリコン基板１０の上面に複数本のトレンチ（図示せず）を相互に平行に形成する。次に、熱処理を施す。この熱処理は、例えば、雰囲気を水素及びアルゴンを含む混合雰囲気とし、圧力を１０Ｔｏｒｒ（２６６６Ｐａ）とし、温度を１１００℃とし、時間を３分間とする。これにより、シリコン基板１０の上層部分を流動させて、シリコン基板１０の内部に空洞１１を形成する。空洞１１の形状は、主面がシリコン基板１０の上面に対して平行な略直方体となる。
次に、図３（ａ）及び（ｂ）に示すように、空洞１１の長手方向両端部に到達するように、シリコン基板１０の上面から２本の連通孔１２を形成する。これにより、空洞１１がシリコン基板１０の上面に連通される。
次に、図４（ａ）及び（ｂ）に示すように、熱酸化処理又はＬＰ−ＣＶＤ（low pressure chemical vapor deposition：低圧化学気相成長）処理を施す。これにより、空洞１１及び連通孔１２の内面上に、シリコン酸化物からなる絶縁膜１３を形成する。
次に、図５（ａ）及び（ｂ）に示すように、例えばＬＰ−ＣＶＤ法によって伝熱材料を堆積させて、空洞１１及び連通孔１２の内部に伝熱部材１４を埋め込む。伝熱部材１４を形成する伝熱材料は、その熱伝導率が絶縁膜１３の熱伝導率よりも高い材料とする。伝熱材料は例えば導電材料とし、例えば、不純物が導入されたシリコン、又はタングステン等の金属とする。
次に、図６（ａ）及び（ｂ）に示すように、シリコン基板１０における空洞１１の直上域であって、２本の連通孔１２に挟まれた領域に、素子分離絶縁膜１６を形成する。素子分離絶縁膜１６は、絶縁膜１３における空洞１１上に形成された部分に到達すると共に、１ヶ所以上の素子形成領域を区画するように形成する。例えば、素子分離絶縁膜１６を上方から見て８字状に形成する。これにより、素子分離絶縁膜１６によって、２ヶ所の領域１７及び１８が相互に且つ周囲から区画される。
次に、図１（ａ）及び（ｂ）に示すように、ボディ領域２３、ゲート絶縁膜（図示せず）、ゲート電極２５及びソース・ドレイン領域２４を形成することにより、領域１７及び１８に、それぞれ素子２１及び２２を形成する。これにより、半導体装置１が製造される。
次に、本実施形態の作用効果について説明する。
本実施形態に係る半導体装置１においては、シリコン基板１０内に空洞１１が形成されており、空洞１１をシリコン基板１０の上面まで連通させるように、連通孔１２が形成されている。そして、空洞１１及び連通孔１２の内面上には絶縁膜１３が形成されており、内部には伝熱部材１４が埋め込まれている。これにより、素子２１及び２２が動作することによって発生した熱が、絶縁膜１３を介して伝熱部材１４に伝わり、伝熱部材１４内を伝導してシリコン基板１０の上面に達し、シリコン基板１０の上面から排出される。このとき、伝熱部材１４の熱伝導率は絶縁膜１３の熱伝導率よりも高く、伝熱部材１４は連通孔１２を介してシリコン基板１０の上面まで引き出されているため、素子２１及び２２において発生した熱を効果的に排出することができる。これにより、素子２１及び２２の温度上昇が抑制される。なお、伝熱部材１４は絶縁膜１３によって周囲から絶縁されているため、素子２１及び２２の動作に影響を及ぼすことはない。
本実施形態に係る半導体装置１においては、シリコン基板１０内に空洞１１が形成されており、空洞１１をシリコン基板１０の上面まで連通させるように、連通孔１２が形成されている。そして、空洞１１及び連通孔１２の内面上には絶縁膜１３が形成されており、内部には伝熱部材１４が埋め込まれている。これにより、素子２１及び２２が動作することによって発生した熱が、絶縁膜１３を介して伝熱部材１４に伝わり、伝熱部材１４内を伝導してシリコン基板１０の上面に達し、シリコン基板１０の上面から排出される。このとき、伝熱部材１４の熱伝導率は絶縁膜１３の熱伝導率よりも高く、伝熱部材１４は連通孔１２を介してシリコン基板１０の上面まで引き出されているため、素子２１及び２２において発生した熱を効果的に排出することができる。これにより、素子２１及び２２の温度上昇が抑制される。なお、伝熱部材１４は絶縁膜１３によって周囲から絶縁されているため、素子２１及び２２の動作に影響を及ぼすことはない。
また、素子２１及び２２の直下域に絶縁膜１３が設けられていることにより、素子２１及び２２とシリコン基板１０におけるそれ以外の部分との間において、電気的ノイズの伝播を阻止することができ、基板を介したクロストークを抑制することができる。すなわち、シリコン基板１０に形成された他の素子から発振された電気的ノイズが素子２１及び２２に流入することを抑制できると共に、素子２１及び２２から発振された電気的ノイズが他の素子に流入することを抑制できる。なお、絶縁膜１３はＳＯＩ基板の埋込絶縁膜よりは薄いため、排熱性を阻害することが少ない。
更に、本実施形態においては、素子２１及び２２をそれぞれ囲む素子分離絶縁膜１６が設けられているため、上述の基板を介したクロストークをより効果的に抑制できる。特に、素子分離絶縁膜１６を絶縁膜１３に接するように形成することにより、素子２１及び２２を絶縁膜１３及び素子分離絶縁膜１６によって３次元的に囲むことができ、基板を介したクロストークをより効果的に防止できる。
更にまた、本実施形態においては、伝熱部材１４が導電材料によって形成されているため、伝熱部材１４がシールドとなり、電気的ノイズの伝播をより確実に防止することができる。
次に、第２の実施形態について説明する。
図７は、本実施形態に係る半導体装置を例示する断面図である。
図７に示すように、本実施形態に係る半導体装置２においては、前述の第１の実施形態に係る半導体装置１の構成に加えて、多層配線層３０が設けられている。多層配線層３０はシリコン基板１０上に設けられている。
図７は、本実施形態に係る半導体装置を例示する断面図である。
図７に示すように、本実施形態に係る半導体装置２においては、前述の第１の実施形態に係る半導体装置１の構成に加えて、多層配線層３０が設けられている。多層配線層３０はシリコン基板１０上に設けられている。
多層配線層３０においては、層間絶縁膜３１が設けられている。層間絶縁膜３１内においては、下方から順に、コンタクト３２、配線３３、ビア３４、配線３５、ビア３６、配線３７及びビア３８が設けられている。これらの導電部材、すなわち、コンタクト３２、配線３３、ビア３４、配線３５、ビア３６、配線３７及びビア３８は、相互に接続されており、上部伝熱部材４０を構成している。上部伝熱部材４０を構成する各導電部材は、例えばタングステン又はアルミニウム等の金属によって形成されており、層間絶縁膜３１は、例えばシリコン酸化物等の絶縁材料によって形成されている。このため、上部伝熱部材４０の熱伝導率は、層間絶縁膜３１の熱伝導率よりも高い。上部伝熱部材４０は２つ設けられており、各上部伝熱部材４０の下端、すなわち、コンタクト３２の下端は、伝熱部材１４における各連通孔１２の上端において露出した部分に接続されている。
また、多層配線層３０における上部伝熱部材４０よりも上方には、最上位配線４１が設けられている。最上位配線４１は、金属によって形成されており、２つの上部伝熱部材４０の上端、すなわち、ビア３８の上端に接続されている。最上位配線４１は、多層配線層３０における最も上段の配線層に形成された配線であり、例えば、電源電位又は接地電位等の基準電位が印加される配線である。最上位配線４１の上面の一部は、層間絶縁膜３１の上面において露出している。
次に、本実施形態における作用効果について説明する。
本実施形態に係る半導体装置２においては、伝熱部材１４によってシリコン基板１０の上面まで伝達された熱が、上部伝熱部材４０を介して、最上位配線４１まで伝わる。そして、最上位配線４１を介して、半導体装置２の外部に排出される。このように、本実施形態においては、多層配線層３０を用いて、伝熱部材１４から最上層配線４１までを金属で結線して熱回路を構成することにより、素子２１及び２２において発生した熱を、より効率的に排出することができる。
本実施形態に係る半導体装置２においては、伝熱部材１４によってシリコン基板１０の上面まで伝達された熱が、上部伝熱部材４０を介して、最上位配線４１まで伝わる。そして、最上位配線４１を介して、半導体装置２の外部に排出される。このように、本実施形態においては、多層配線層３０を用いて、伝熱部材１４から最上層配線４１までを金属で結線して熱回路を構成することにより、素子２１及び２２において発生した熱を、より効率的に排出することができる。
また、本実施形態においては、上部伝熱部材４０及び最上位配線４１が導電材料によって形成されていることにより、伝熱部材１４、上部伝熱部材４０及び最上位配線４１によって、素子２１及び２２をより効果的にシールドすることができる。
更に、本実施形態においては、最上位配線４１に印加された基準電位が、上部伝熱部材４０を介して伝熱部材１４に印加される。これにより、伝熱部材１４の電位を固定し、伝熱部材１４による電磁遮蔽効果をより一層増大させ、電気的ノイズの伝播をより効果的に阻止できる。この結果、基板を介したクロストークをより効果的に抑制することができる。
本実施形態における上記以外の構成、製造方法及び作用効果は、前述の第１の実施形態と同様である。
本実施形態における上記以外の構成、製造方法及び作用効果は、前述の第１の実施形態と同様である。
次に、第３の実施形態について説明する。
図８は、本実施形態に係る半導体装置を例示する断面図である。
図８に示すように、本実施形態に係る半導体装置３においては、前述の第１の実施形態に係る半導体装置１の構成に加えて、多層配線層５０が設けられている。多層配線層５０はシリコン基板１０上に設けられている。
図８は、本実施形態に係る半導体装置を例示する断面図である。
図８に示すように、本実施形態に係る半導体装置３においては、前述の第１の実施形態に係る半導体装置１の構成に加えて、多層配線層５０が設けられている。多層配線層５０はシリコン基板１０上に設けられている。
多層配線層５０においては、層間絶縁膜５１が設けられている。層間絶縁膜５１内においては、上部伝熱部材としてのコンタクト５２が設けられている。コンタクト５２は、例えばタングステン又はアルミニウム等の金属によって形成されており、層間絶縁膜５１は、例えばシリコン酸化物等の絶縁材料によって形成されている。このため、コンタクト５２の熱伝導率は、層間絶縁膜５１の熱伝導率よりも高い。コンタクト５２は２つ設けられており、その下端は伝熱部材１４における連通孔１２の上端において露出した部分に接続されている。
また、多層配線層５０におけるコンタクト５２よりも上方には、配線部材５３が設けられている。配線部材５３は、例えば、不純物が導入されたポリシリコン又は金属等の導電材料によって形成されている。配線部材５３は、２つのコンタクト５２の上端に接続されており、従って、コンタクト５２を介して伝熱部材１４に接続されている。また、配線部材５３は、素子２１及び２２の直上域を含む領域に配置されており、従って、上方から見て、素子２１及び２２を覆っている。更に、配線部材５３には、最上層配線（図示せず）を介して基準電位が印加されている。
次に、本実施形態における作用効果について説明する。
本実施形態に係る半導体装置３においては、配線部材５３が素子２１及び２２の直上域に配置されている。これにより、配線部材５３、コンタクト５２及び伝熱部材１４により、素子２１及び２２を３次元的にほぼ囲むことができる。この結果、配線部材５３、コンタクト５２及び伝熱部材１４からなる構造体が素子２１及び２２のシールドとなり、シリコン基板１０を介した電気的ノイズだけでなく、上方からの電気的ノイズに対しても、素子２１及び２２を保護することができる。同様に、素子２１及び２２から発生した電気的ノイズが半導体装置２の上部に向けて漏洩することも効果的に防止できる。
本実施形態に係る半導体装置３においては、配線部材５３が素子２１及び２２の直上域に配置されている。これにより、配線部材５３、コンタクト５２及び伝熱部材１４により、素子２１及び２２を３次元的にほぼ囲むことができる。この結果、配線部材５３、コンタクト５２及び伝熱部材１４からなる構造体が素子２１及び２２のシールドとなり、シリコン基板１０を介した電気的ノイズだけでなく、上方からの電気的ノイズに対しても、素子２１及び２２を保護することができる。同様に、素子２１及び２２から発生した電気的ノイズが半導体装置２の上部に向けて漏洩することも効果的に防止できる。
また、本実施形態においては、配線部材５３に印加された基準電位が、コンタクト５２を介して伝熱部材１４に印加される。これにより、素子２１及び２２を囲むシールド部分の電位を固定し、電磁遮蔽効果をより一層高めることができる。この結果、基板を介したクロストークをより効果的に抑制することができる。
更に、伝熱部材１４によってシリコン基板１０の上面まで伝達された熱が、コンタクト５２及び配線部材５３を介して、多層配線層５０の上部まで伝わることにより、素子２１及び２２において発生した熱を、より効率的に排出することができる。
本実施形態における上記以外の構成、製造方法及び作用効果は、前述の第１の実施形態と同様である。
本実施形態における上記以外の構成、製造方法及び作用効果は、前述の第１の実施形態と同様である。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
例えば、前述の各実施形態においては、伝熱部材１４が導電材料によって形成されている例を示したが、本発明はこれに限定されず、伝熱部材１４は、熱伝導率が絶縁膜１３の熱伝導率よりも高い材料によって形成されていればよい。例えば、伝熱部材１４を不純物を導入していないシリコンによって形成することもできる。この場合も、前述の各実施形態と同様に、素子２１及び２２において発生した熱を排出する効果を得ることができる。また、この場合は、電気的には伝熱部材１４が厚い絶縁膜として機能するため、基板を介したクロストークも抑制することができる。
また、連通孔１２の本数は２本には限定されず、１本でもよく、３本以上でもよい。また、連通孔１２の形成位置も、空洞１１の長手方向両端部の直上域には限定されない。但し、図３及び図４に示す工程において、シリコン基板１０における空洞１１の直上域に配置された部分を支持できる程度に、シリコン部分を残す必要がある。
更に、前述の各実施形態においては、上部伝熱部材が上下方向に延びている例を示したが、本発明はこれに限定されず、上下方向と共に水平方向にも延びていてもよい。
更に、前述の各実施形態においては、上部伝熱部材が上下方向に延びている例を示したが、本発明はこれに限定されず、上下方向と共に水平方向にも延びていてもよい。
以上説明した実施形態によれば、基板を介したクロストークを抑制でき、放熱性が高い半導体装置を実現することができる。
１、２、３：半導体装置、１０：シリコン基板、１１：空洞、１２：連通孔、１３：絶縁膜、１４：伝熱部材、１６：素子分離絶縁膜、１７、１８：領域、２１、２２：素子、２３：ボディ領域、２４：ソース・ドレイン領域、２５：ゲート電極、３０：多層配線層、３１：層間絶縁膜、３２：コンタクト、３３：配線、３４：ビア、３５：配線、３６：ビア、３７：配線、３８：ビア、４０：上部伝熱部材、４１：最上位配線、５０：多層配線層、５１：層間絶縁膜、５２：コンタクト、５３：配線部材
Claims (6)
- 内部に空洞及び前記空洞を上面に連通させる連通孔が形成された半導体基板と、
前記空洞及び前記連通孔の内面上に設けられた絶縁膜と、
前記空洞及び前記連通孔の内部に埋め込まれ、熱伝導率が前記絶縁膜の熱伝導率よりも高い伝熱部材と、
前記半導体基板における前記空洞の直上域に形成された素子と、
を備えたことを特徴とする半導体装置。 - 前記半導体基板上に設けられた層間絶縁膜と、
前記層間絶縁膜内に設けられ、前記伝熱部材に接続され、熱伝導率が前記層間絶縁膜の熱伝導率よりも高い上部伝熱部材と、
をさらに備えたことを特徴とする請求項１記載の半導体装置。 - 前記層間絶縁膜中に設けられ、導電材料によって形成され、前記伝熱部材に接続された配線部材をさらに備え、
前記伝熱部材及び前記上部伝熱部材は導電材料によって形成されていることを特徴とする請求項２記載の半導体装置。 - 前記配線部材のうち最上層の配線部材の一部は前記層間絶縁膜から露出していることを特徴とする請求項３記載の半導体装置。
- 前記配線部材には基準電位が印加されることを特徴とする請求項３または４に記載の半導体装置。
- 前記配線部材は前記素子の直上域を含む領域に配置されていることを特徴とする請求項２〜５のいずれか１つに記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011044672A JP2012182336A (ja) | 2011-03-02 | 2011-03-02 | 半導体装置 |
| US13/235,304 US8587064B2 (en) | 2011-03-02 | 2011-09-16 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011044672A JP2012182336A (ja) | 2011-03-02 | 2011-03-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012182336A true JP2012182336A (ja) | 2012-09-20 |
Family
ID=46752807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011044672A Pending JP2012182336A (ja) | 2011-03-02 | 2011-03-02 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8587064B2 (ja) |
| JP (1) | JP2012182336A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019059441A1 (ko) * | 2017-09-21 | 2019-03-28 | 명지대학교 산학협력단 | 고온동작 트랜지스터 및 그 제조 방법 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150156913A1 (en) * | 2013-05-16 | 2015-06-04 | Jonathan Ryan Wilkerson | Forced Directional Heat Flow Structures and Methods |
| KR102258112B1 (ko) | 2015-04-01 | 2021-05-31 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| GB2547729B (en) * | 2016-02-29 | 2020-01-22 | Cirrus Logic Int Semiconductor Ltd | Integrated MEMS transducer and circuitry |
| US10529641B2 (en) | 2016-11-26 | 2020-01-07 | Texas Instruments Incorporated | Integrated circuit nanoparticle thermal routing structure over interconnect region |
| US10861763B2 (en) | 2016-11-26 | 2020-12-08 | Texas Instruments Incorporated | Thermal routing trench by additive processing |
| US10811334B2 (en) | 2016-11-26 | 2020-10-20 | Texas Instruments Incorporated | Integrated circuit nanoparticle thermal routing structure in interconnect region |
| US11676880B2 (en) | 2016-11-26 | 2023-06-13 | Texas Instruments Incorporated | High thermal conductivity vias by additive processing |
| US11004680B2 (en) | 2016-11-26 | 2021-05-11 | Texas Instruments Incorporated | Semiconductor device package thermal conduit |
| US10256188B2 (en) | 2016-11-26 | 2019-04-09 | Texas Instruments Incorporated | Interconnect via with grown graphitic material |
| IT201800000947A1 (it) * | 2018-01-15 | 2019-07-15 | St Microelectronics Srl | Piastrina a semiconduttore con condensatore sepolto, e metodo di fabbricazione della piastrina a semiconduttore |
| CN110289318A (zh) * | 2019-06-27 | 2019-09-27 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及制作方法、goa驱动电路和阵列基板 |
| US11016055B2 (en) * | 2019-07-09 | 2021-05-25 | Globalfoundries Singapore Pte. Ltd. | Sensors with a front-end-of-line solution-receiving cavity |
| US11569170B2 (en) * | 2020-10-07 | 2023-01-31 | Globalfoundries U.S. Inc. | Substrate with a buried conductor under an active region for enhanced thermal conductivity and RF shielding |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144276A (ja) * | 1999-08-31 | 2001-05-25 | Toshiba Corp | 半導体基板およびその製造方法 |
| JP2004349537A (ja) * | 2003-05-23 | 2004-12-09 | Renesas Technology Corp | 半導体装置 |
| JP2007165693A (ja) * | 2005-12-15 | 2007-06-28 | Denso Corp | 半導体装置 |
| JP2008501235A (ja) * | 2004-05-28 | 2008-01-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置及び製造方法 |
| JP2009076848A (ja) * | 2007-08-27 | 2009-04-09 | Denso Corp | 半導体装置及びその製造方法 |
| JP2011049394A (ja) * | 2009-08-27 | 2011-03-10 | Toshiba Corp | 半導体装置およびその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736430A (en) * | 1995-06-07 | 1998-04-07 | Ssi Technologies, Inc. | Transducer having a silicon diaphragm and method for forming same |
| JP2007266613A (ja) | 1999-08-31 | 2007-10-11 | Toshiba Corp | 半導体基板および半導体装置 |
| JP2002334967A (ja) | 2001-05-07 | 2002-11-22 | Sony Corp | ３次元半導体チップ |
| JP2007180569A (ja) | 2001-12-27 | 2007-07-12 | Toshiba Corp | 半導体装置 |
| JP2003298047A (ja) | 2002-04-02 | 2003-10-17 | Takehide Shirato | 半導体装置及びその製造方法 |
| EP1480266A3 (fr) * | 2003-05-20 | 2006-03-15 | STMicroelectronics S.A. | Procédé de réalisation d'un circuit électronique intégré comprenant des composants superposés et circuit électronique intégré ainsi obtenu |
| JP2006237455A (ja) | 2005-02-28 | 2006-09-07 | Toshiba Corp | 半導体装置とその製造方法 |
| EP1732121A1 (en) | 2005-06-06 | 2006-12-13 | STMicroelectronics S.r.l. | Process for manufacturing a high-quality SOI wafer |
-
2011
- 2011-03-02 JP JP2011044672A patent/JP2012182336A/ja active Pending
- 2011-09-16 US US13/235,304 patent/US8587064B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144276A (ja) * | 1999-08-31 | 2001-05-25 | Toshiba Corp | 半導体基板およびその製造方法 |
| JP2004349537A (ja) * | 2003-05-23 | 2004-12-09 | Renesas Technology Corp | 半導体装置 |
| JP2008501235A (ja) * | 2004-05-28 | 2008-01-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置及び製造方法 |
| JP2007165693A (ja) * | 2005-12-15 | 2007-06-28 | Denso Corp | 半導体装置 |
| JP2009076848A (ja) * | 2007-08-27 | 2009-04-09 | Denso Corp | 半導体装置及びその製造方法 |
| JP2011049394A (ja) * | 2009-08-27 | 2011-03-10 | Toshiba Corp | 半導体装置およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019059441A1 (ko) * | 2017-09-21 | 2019-03-28 | 명지대학교 산학협력단 | 고온동작 트랜지스터 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120223406A1 (en) | 2012-09-06 |
| US8587064B2 (en) | 2013-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012182336A (ja) | 半導体装置 | |
| US9530684B2 (en) | Method and structure to suppress finFET heating | |
| CN103633063B (zh) | 半导体器件、集成电路及其制造方法 | |
| US20060220178A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2009224637A (ja) | 半導体装置 | |
| JP2008060138A (ja) | 電力用半導体装置およびその製造方法 | |
| JP2006196894A (ja) | ヒート・シンク、抵抗器、抵抗器の冷却方法（集積回路デバイス用ヒート・シンク） | |
| US9299601B2 (en) | SOI RF device and method for forming the same | |
| JP2010245196A (ja) | 半導体装置およびその製造方法 | |
| JP2018198267A (ja) | 半導体装置及びその製造方法 | |
| JP2012009481A (ja) | 半導体装置及び半導体装置の製造方法 | |
| GB2370916A (en) | Semiconductor device | |
| TW202123311A (zh) | 積體電路及其形成的方法 | |
| US20120068308A1 (en) | Semiconductor device and semiconductor device production method | |
| US9722075B2 (en) | Semiconductor device | |
| JP2017139352A (ja) | 半導体装置及びその製造方法 | |
| WO2007119278A1 (ja) | 半導体装置 | |
| JP2011044622A (ja) | 半導体装置 | |
| JP2006120976A (ja) | 半導体装置およびその製造方法 | |
| JP7087336B2 (ja) | 半導体装置 | |
| JP5954058B2 (ja) | 電子装置 | |
| JP2012204563A (ja) | 半導体素子及び半導体素子の製造方法 | |
| JP2019204853A (ja) | 半導体装置 | |
| JP5461599B2 (ja) | 電力用半導体装置 | |
| KR20090064660A (ko) | 인덕터 구조물 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130717 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131108 |