JP2012178439A - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP2012178439A JP2012178439A JP2011040280A JP2011040280A JP2012178439A JP 2012178439 A JP2012178439 A JP 2012178439A JP 2011040280 A JP2011040280 A JP 2011040280A JP 2011040280 A JP2011040280 A JP 2011040280A JP 2012178439 A JP2012178439 A JP 2012178439A
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- semiconductor device
- oxide semiconductor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 285
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 86
- 239000010408 film Substances 0.000 claims abstract description 326
- 239000010409 thin film Substances 0.000 claims abstract description 118
- 230000001678 irradiating effect Effects 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 11
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 13
- 229910052733 gallium Inorganic materials 0.000 claims description 13
- 229910052738 indium Inorganic materials 0.000 claims description 13
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 13
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 11
- 229910052725 zinc Inorganic materials 0.000 claims description 11
- 239000011701 zinc Substances 0.000 claims description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 description 90
- 239000000758 substrate Substances 0.000 description 60
- 230000015572 biosynthetic process Effects 0.000 description 50
- 238000010586 diagram Methods 0.000 description 28
- 239000010410 layer Substances 0.000 description 24
- 238000005530 etching Methods 0.000 description 11
- 238000010521 absorption reaction Methods 0.000 description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- -1 polyethylene terephthalate Polymers 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 3
- 239000011112 polyethylene naphthalate Substances 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、半導体デバイス及びその製造方法に関し、特に、酸化物半導体をチャネル材料に用いた半導体デバイス及びその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device using an oxide semiconductor as a channel material and a manufacturing method thereof.
近年、ディスプレイ駆動素子等に活用することを目的にインジウム、ガリウム、亜鉛を含む酸化物半導体（酸化インジウムガリウム亜鉛（InGaZnO（IGZO）））や酸化亜鉛（ZnO）等の酸化物半導体をチャネルに用いた薄膜トランジスタ（Thin Film Transistor、TFT）の研究が盛んに行われている。このような酸化物半導体は、液晶ディスプレイ駆動用素子として幅広く用いられているアモルファスシリコン（a-Si）をチャネルに用いたTFTと比較して、移動度が高いといった特徴がある。また、酸化物半導体はスパッタリング等を用いて室温で成膜できるので、ポリエチレンテレフタラート（Polyethylene phthalate、PET）やポリエチレンナフタレート（Polyethylene Naphthalate、PEN）等の樹脂基板上へ酸化物半導体TFTを形成する研究も行なわれている。 In recent years, oxide semiconductors containing indium, gallium, and zinc (indium gallium zinc oxide (InGaZnO (IGZO))) and zinc oxide (ZnO) have been used for channels for use in display drive devices Research on thin film transistors (TFTs) has been actively conducted. Such an oxide semiconductor has a feature that its mobility is higher than that of a TFT using amorphous silicon (a-Si) widely used as a liquid crystal display driving element for a channel. In addition, since oxide semiconductors can be formed at room temperature using sputtering or the like, an oxide semiconductor TFT is formed on a resin substrate such as polyethylene terephthalate (Polyethylene phthalate, PET) or polyethylene naphthalate (Polyethylene Naphthalate, PEN). Research is also being conducted.
しかしながら、室温等の低温で酸化物半導体TFTを作製した場合、作製された酸化物半導体TFTは、移動度が低い、信頼性が悪い、ヒステリシス性が大きい等の問題があった。 However, when an oxide semiconductor TFT is manufactured at a low temperature such as room temperature, the manufactured oxide semiconductor TFT has problems such as low mobility, poor reliability, and high hysteresis.
かかる問題点に対して、酸化物半導体にパルス光を照射し、酸化物半導体を改質して酸化物半導体特性を向上させ、酸化物半導体TFTとして活用できる薄膜デバイスを提供する技術が提案されている（例えば、特許文献１参照）。 In order to solve this problem, a technique for providing a thin film device that can be used as an oxide semiconductor TFT has been proposed by irradiating an oxide semiconductor with pulsed light to improve the oxide semiconductor characteristics by modifying the oxide semiconductor. (For example, refer to Patent Document 1).
特許文献１に記載された薄膜デバイスにおいては、樹脂基板上に形成された酸化物半導体膜にエキシマレーザ等のパルス光を照射することにより、良質な酸化物半導体のチャネル領域を形成し、良好な特性を有する薄膜デバイスを再現性・歩留り良く製造することを可能にした。同様に特許文献１には、ソース・ドレイン領域に選択的にエキシマレーザ等のパルス光を照射することにより、ソース・ドレイン領域の低抵抗率化、及び、ソース・ドレイン電極とソース・ドレイン領域とのコンタクト抵抗の低抵抗化が実現でき、TFTのオン電流の向上が実現できる技術が開示されている。 In the thin film device described in Patent Document 1, a high-quality oxide semiconductor channel region is formed by irradiating an oxide semiconductor film formed on a resin substrate with a pulsed light such as an excimer laser. It has become possible to manufacture thin film devices with characteristics with good reproducibility and yield. Similarly, Patent Document 1 discloses that a source / drain region is selectively irradiated with a pulsed light such as an excimer laser to reduce the resistivity of the source / drain region, and the source / drain electrode, the source / drain region, A technology that can reduce the contact resistance of the TFT and improve the on-current of the TFT is disclosed.
また、酸化物半導体の一種であるInGaZnO4を用い、異なる厚さの活性層を有する薄膜トランジスタにエキシマレーザを照射してアニーリングすると、同様の構成を有する多結晶シリコンを用いたトランジスタとは異なる特性を有することが発表されている（例えば、非特許文献１参照）。 In addition, using InGaZnO 4 , which is a kind of oxide semiconductor, when thin film transistors with active layers with different thicknesses are irradiated with excimer laser and annealed, the characteristics are different from those of transistors using the same structure of polycrystalline silicon. It is announced that it has (for example, refer nonpatent literature 1).
しかしながら、上述の特許文献１に記載の技術においては、酸化物半導体膜にエキシマレーザ等のパルス光を照射することにより良質な酸化物半導体のチャネル領域を形成することが可能であるが、チャネル領域とソース・ドレイン領域の抵抗率が同程度になってしまう。このような酸化物半導体を用いてTFTを作製し、動作させる場合、ゲート電極に電圧を印加することによりチャネル領域に生じるチャネルの抵抗率が小さくなっても、ソース・ドレイン領域の抵抗率及びソース・ドレイン電極とソース・ドレイン領域とのコンタクト抵抗が高い状態であるため、オン電流が小さいという問題があった。 However, in the technique described in Patent Document 1 described above, a channel region of a high-quality oxide semiconductor can be formed by irradiating an oxide semiconductor film with pulsed light such as an excimer laser. And the resistivity of the source / drain regions become comparable. When a TFT is manufactured and operated using such an oxide semiconductor, the resistivity and source of the source / drain regions are reduced even when the channel resistivity generated in the channel region is reduced by applying a voltage to the gate electrode. -Since the contact resistance between the drain electrode and the source / drain region is high, there is a problem that the on-current is small.
かかる課題を解決するため、特許文献１に記載されているように、ソース・ドレイン領域に選択的にエキシマレーザ等のパルス光を照射し、ソース・ドレイン領域を更に低抵抗率化することは可能である。 In order to solve this problem, as described in Patent Document 1, it is possible to selectively irradiate the source / drain region with pulsed light such as an excimer laser to further reduce the resistivity of the source / drain region. It is.
しかしながら、チャネル領域の改質のパルス照射工程を含めると、エキシマレーザ等のパルス光照射を２度以上実施する必要があることから、パルス光照射工程が増えてしまい、歩留り、再現性が低下するという問題を生じる。更に、ソース・ドレイン領域に選択的にエキシマレーザ等のパルス光を照射するには、特許文献１に記載されているように、チャネル領域にパルス光が照射されないようにチャネル領域上部に遮光する膜を設ける必要があり、工程数が増えるという問題を生じる。また、特許文献１に記載されているように、ゲート電極を遮光膜として併用すれば工程数が増えることはないが、ゲートを上方に配置する必要があり、デバイス構造がトップゲート構造に限られる等、デバイス設計の自由度が小さくなるという問題を生じる。 However, if the pulse irradiation process for modifying the channel region is included, it is necessary to perform the pulse light irradiation of an excimer laser or the like twice or more, which increases the pulse light irradiation process, and decreases the yield and reproducibility. This causes a problem. Further, in order to selectively irradiate the source / drain region with pulsed light such as an excimer laser, as described in Patent Document 1, a film that shields the channel region from being irradiated with pulsed light so that the channel region is not irradiated with pulsed light. This causes a problem that the number of processes increases. Further, as described in Patent Document 1, if the gate electrode is used as a light-shielding film, the number of processes is not increased, but the gate needs to be disposed above, and the device structure is limited to the top gate structure. Thus, there arises a problem that the degree of freedom in device design is reduced.
そこで、本発明は、上記のような課題を解決すべく、良質な酸化物半導体のチャネル領域と、チャネル領域の抵抗率よりも低い抵抗率でソース・ドレイン領域にも適用可能な低抵抗領域とが形成され、オン電流、キャリア移動度及び信頼性が高く、ヒステリシス性が小さい良好な電気特性を、工程数を増やすことなく実現できる半導体デバイス及びその製造方法を提供することを目的とする。 Therefore, in order to solve the above-described problems, the present invention provides a channel region of a high-quality oxide semiconductor and a low-resistance region that can be applied to a source / drain region with a resistivity lower than that of the channel region. It is an object of the present invention to provide a semiconductor device and a method of manufacturing the same, which can realize good electrical characteristics with high on-current, carrier mobility, reliability, and low hysteresis without increasing the number of steps.
上記目的を達成するため、本発明の一態様に係る半導体デバイスの製造方法は、酸化物半導体をチャネル材料に用いた半導体デバイスの製造方法であって、
薄膜領域と、該薄膜領域よりも膜厚の厚い厚膜領域とを有する酸化物半導体膜を形成する工程と、
前記酸化物半導体膜にエネルギービームを照射し、前記薄膜領域と前記厚膜領域の抵抗率を膜厚に応じて変化させる工程と、
前記薄膜領域をチャネル領域とし、前記厚膜領域を低抵抗領域として前記半導体デバイスを形成する工程と、を有することを特徴とする。
In order to achieve the above object, a method for manufacturing a semiconductor device according to one embodiment of the present invention is a method for manufacturing a semiconductor device using an oxide semiconductor as a channel material,
Forming an oxide semiconductor film having a thin film region and a thick film region thicker than the thin film region;
Irradiating the oxide semiconductor film with an energy beam, and changing the resistivity of the thin film region and the thick film region according to the film thickness;
Forming the semiconductor device using the thin film region as a channel region and the thick film region as a low resistance region.
これにより、良質な酸化物半導体のチャネル領域を形成する工程と、ソース・ドレイン領域にも適用可能な、抵抗率がチャネル領域の抵抗率よりも低い低抵抗領域を形成する工程とを、エネルギービームを遮るなどして選択的にエネルギービームを照射することなく、１つの工程で厚膜領域を選択的に低抵抗率化でき、高い再現性及び歩留で良好な電気特性を有する半導体デバイスを製造することができる。 Accordingly, an energy beam includes a step of forming a channel region of a high-quality oxide semiconductor and a step of forming a low-resistance region having a resistivity lower than that of the channel region, which can be applied to the source / drain regions. Without selectively irradiating an energy beam such as by blocking the thick film region in a single process, the semiconductor device can be manufactured with high reproducibility and good electrical characteristics. can do.
また、前記酸化物半導体膜は、インジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか１つの元素を含んでよい。 The oxide semiconductor film may include at least one element of indium, gallium, zinc, tin, aluminum, silicon, germanium, boron, manganese, titanium, and molybdenum.
また、前記エネルギービームは、パルス光であってもよい。 The energy beam may be pulsed light.
また、前記パルス光は、エキシマレーザであってもよい。 The pulsed light may be an excimer laser.
また、前記パルス光は、フラッシュランプであってもよい。 The pulsed light may be a flash lamp.
また、前記エネルギービームは、ＣＷレーザであってもよい。 The energy beam may be a CW laser.
また、前記エネルギービームは、プラズマジェットであってもよい。 The energy beam may be a plasma jet.
また、前記エキシマレーザの１パルス当たりのエネルギー密度が１〜３０００ｍＪ／ｃｍ２であってもよい。 The energy density per pulse of the excimer laser may be 1 to 3000 mJ / cm 2 .
また、前記エキシマレーザのパルス幅が１〜１０００ｎｓｅｃであってもよい。 The excimer laser may have a pulse width of 1 to 1000 nsec.
また、前記フラッシュランプの１パルス当たりのエネルギー密度が０．０１〜５００Ｊ／ｃｍ２であってもよい。 The energy density per pulse of the flash lamp may be 0.01 to 500 J / cm 2 .
また、前記フラッシュランプのパルス幅が０．００１〜１００ｍｓｅｃであってもよい。 The pulse width of the flash lamp may be 0.001 to 100 msec.
また、前記フラッシュランプの波長が２００〜１５００ｎｍの範囲のいずれかの波長を含んでもよい。 The wavelength of the flash lamp may include any wavelength in the range of 200 to 1500 nm.
本発明の他の態様に係る半導体デバイスは、酸化物半導体をチャネル材料に用いた半導体デバイスであって、
前記酸化物半導体は、薄膜領域と、該薄膜領域よりも厚い膜厚を有する厚膜領域とを有し、
前記薄膜領域はチャネル領域として構成され、前記厚膜領域は該チャネル領域よりも抵抗率の低い低抵抗領域として構成されたことを特徴とする。
A semiconductor device according to another aspect of the present invention is a semiconductor device using an oxide semiconductor as a channel material,
The oxide semiconductor has a thin film region and a thick film region having a thickness greater than the thin film region,
The thin film region is configured as a channel region, and the thick film region is configured as a low resistance region having a lower resistivity than the channel region.
これにより、良質な酸化物半導体のチャネル領域と、チャネル領域の抵抗率よりも低い抵抗率のソース・ドレイン領域を形成することができ、オン電流及びキャリア移動度が高く、信頼性が良く、スイッチング時のオン・オフ間のヒステリシス性が小さい良好な電気特性を実現することができる。 This makes it possible to form a channel region of a high-quality oxide semiconductor and a source / drain region having a resistivity lower than that of the channel region, with high on-current and carrier mobility, high reliability, and switching. Good electrical characteristics with small hysteresis between ON and OFF at the time can be realized.
また、前記チャネル領域及び前記低抵抗領域は、エネルギービームの照射により膜厚に応じて抵抗率が変更されて形成されてよい。 The channel region and the low resistance region may be formed by changing the resistivity depending on the film thickness by irradiation with an energy beam.
また、前記酸化物半導体は、インジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか１つの元素を含んでよい。 The oxide semiconductor may contain at least one element of indium, gallium, zinc, tin, aluminum, silicon, germanium, boron, manganese, titanium, and molybdenum.
また、前記薄膜領域及び前記厚膜領域の膜厚は、１〜３０００ｎｍの範囲であってよい。 The film thickness of the thin film region and the thick film region may be in the range of 1 to 3000 nm.
本発明によれば、良好な電気的特性の半導体デバイスを実現することができる。 According to the present invention, a semiconductor device having good electrical characteristics can be realized.
以下、図面を参照して、本発明を実施するための形態の説明を行う。 DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.
〔第１の実施形態〕
以下、本発明の第１の実施形態に係る半導体デバイス及びその製造方法を、図１Ａ〜図１Ｅ、図２及び図３を参照して説明する。
[First Embodiment]
Hereinafter, a semiconductor device and a manufacturing method thereof according to a first embodiment of the present invention will be described with reference to FIGS. 1A to 1E, FIGS. 2 and 3.
図１Ａ〜図１Ｅは、本発明の第１の実施形態に係る半導体デバイス（TFT）（トップゲート・トップコンタクト構造）の一連の製造方法を示した工程図である。 1A to 1E are process diagrams showing a series of manufacturing methods of a semiconductor device (TFT) (top gate / top contact structure) according to a first embodiment of the present invention.
図１Ａは、第１の実施形態に係る半導体デバイスの製造方法の酸化物半導体膜形成工程の一例を示した図である。酸化物半導体膜形成工程においては、基板１０上に酸化物半導体膜２０を成膜する。基板１０は、用途に応じて種々の基板１０が用いられてよいが、例えば、ガラス基板や樹脂基板等の絶縁性基板が用いられてよい。
FIG. 1A is a diagram illustrating an example of an oxide semiconductor film forming step in the method for manufacturing a semiconductor device according to the first embodiment. In the oxide semiconductor film formation step, the
酸化物半導体膜２０は、半導体デバイスのチャネル材料となり得る材料であれば、用途に応じて種々の酸化物半導体材料からなる膜を形成してよい。例えば、インジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか１つの元素を含む酸化物半導体膜２０を形成するようにしてよい。
As long as the
また、酸化物半導体膜２０の形成方法は、種々の成膜方法を用いてよいが、例えば、スパッタ法を用いてもよい。
As a method for forming the
第１の実施形態においては、酸化物半導体膜２０として、インジウム、ガリウム、亜鉛を含む酸化物半導体膜２０である酸化インジウムガリウム亜鉛InGaZnO（以下、IGZOと表記する。）を、スパッタ法によって成膜した例を挙げて説明する。IGZO膜は非晶質である。例えば、スパッタターゲットとして、IGZOの焼結体を用いる。IGZOターゲットの組成比は、インジウム、ガリウム、亜鉛、酸素の組成比が１：１：１：４であってもよい。
In the first embodiment, as the
なお、第１の実施形態において、酸化物半導体膜２０としては、スパッタターゲットがインジウム、ガリウム、亜鉛、酸素の組成比が１：１：１：４である酸化物半導体膜について例示するが、本発明ではこれに限定されるものではない。また、この酸化物半導体膜２０については、上述したように、インジウム、ガリウム、亜鉛を含む酸化物半導体膜について例示したが、これに限定するものではなく、インジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくても何れか１元素を含む酸化物半導体膜を用いるようにしてもよい。
Note that in the first embodiment, the
また、第１の実施形態では、酸化物半導体膜２０に非晶質のIGZO膜を用いたが、ZnO膜等の多結晶酸化物半導体膜を用いてもよい。
In the first embodiment, an amorphous IGZO film is used as the
また、第１の実施形態では、酸化物半導体膜２０のIGZO膜をスパッタ法によって成膜した例を挙げて説明するが、パルスレーザー蒸着法、電子ビーム蒸着法、塗布成膜法など他の成膜法を用いてもよい。
In the first embodiment, an example in which the IGZO film of the
酸化物半導体膜２０の厚さは、酸化物半導体膜２０の種類と、製造する半導体デバイスの用途に応じて、種々の厚さとしてよいが、第１の実施形態に係る半導体デバイスの製造方法においては、５０ｎｍの厚さで成膜した例を挙げて説明する。
The
このように、酸化物半導体膜形成工程においては、所定の厚さを有する酸化物半導体膜２０が、絶縁性基板１０の表面に形成される。
Thus, in the oxide semiconductor film formation step, the
図１Ｂは、第１の実施形態に係る半導体デバイスの製造方法の薄膜・厚膜領域形成工程の一例を示した図である。薄膜・厚膜領域形成工程においては、酸化物半導体膜２０に、膜厚の異なる薄膜領域２１と厚膜領域２２、２３を形成する。薄膜領域２１及び厚膜領域２２、２３は、両者の厚さが異なるように形成されれば、種々の形成方法を用いてよいが、例えば、酸化物半導体膜２０の薄膜領域２１となる部分を所定深さエッチングすることにより形成してもよい。この場合には、フォトリソグラフィ法とエッチング法を用いて、薄膜領域２１をエッチングにより加工形成する。ここで、例えば、薄膜領域の厚さを２０ｎｍ、厚膜領域の厚さを５０ｎｍとするように形成してよい。
FIG. 1B is a diagram illustrating an example of a thin film / thick film region forming step of the semiconductor device manufacturing method according to the first embodiment. In the thin film / thick film region forming step, a
なお、第1の実施形態では、IGZOを酸化物半導体膜２０として成膜した後、フォトリソグラフィ法及びエッチング法を用いて薄膜領域２１と厚膜領域２２、２３を形成したが、これに限定するものではない。例えば、IGZO膜を３０ｎｍ成膜した後、フォトリソグラフィ法及びエッチング法を用いて厚膜領域のみにパターンを形成し、更にIGZO膜を２０ｎｍ成膜することにより、薄膜領域２１と厚膜領域２２、２３を形成してもよい。
In the first embodiment, after IGZO is formed as the
図１Ｃは、第１の実施形態に係る半導体デバイスの製造方法のエネルギービーム照射工程の一例を示した図である。エネルギービーム照射工程においては、エネルギービームを酸化物半導体膜２０であるIGZO膜に照射する。エネルギービームは、基板１０を加熱することなく、酸化物半導体膜２０のみを選択的に加熱するために照射する。エネルギービームは、酸化物半導体膜２０にエネルギーを付与し、酸化物半導体膜２０を加熱することができれば、種々のエネルギービームを用いることができるが、例えば、パルス光であってもよい。パルス光を用いるのは、基板１０に損傷等のダメージを与えないように、間欠的にエネルギーを付与する趣旨である。
FIG. 1C is a diagram illustrating an example of an energy beam irradiation process of the semiconductor device manufacturing method according to the first embodiment. In the energy beam irradiation step, the energy beam is irradiated to the IGZO film that is the
図２は、IGZO膜とSi膜に１５０ｍＪ／ｃｍ２のエネルギー密度のレーザを照射した場合の最高温度の計算値を示した図であり、上述の非特許文献１から引用している。図２において、横軸は膜厚、縦軸は各膜の最高温度を示している。図２に示すように、IGZO膜とSi膜は異なる特性を示しているが、IGZO膜の特性に着目すると、膜厚が１０ｎｍ〜６０ｎｍの間では、最高温度が大きく変化していることが分かる。つまり、膜厚が異なると、同じエネルギーのレーザを照射しても、IGZO膜が到達する最高温度が、膜厚に応じて異なることを示している。第１の実施形態に係る半導体デバイスの製造方法においては、IGZO膜からなる酸化物半導体膜２０の薄膜領域２１を２０ｎｍ、厚膜領域２２、２３を５０ｎｍに設定しているので、図２に示す特性から、２０ｎｍの厚さの薄膜領域２１と、５０ｎｍの厚さの厚膜領域２２、２３では、最高温度が異なった状態となることが分かる。
FIG. 2 is a diagram showing the calculated value of the maximum temperature when the IGZO film and the Si film are irradiated with a laser having an energy density of 150 mJ / cm 2 , and is cited from Non-Patent Document 1 described above. In FIG. 2, the horizontal axis indicates the film thickness, and the vertical axis indicates the maximum temperature of each film. As shown in FIG. 2, the IGZO film and the Si film have different characteristics. However, when attention is paid to the characteristics of the IGZO film, it can be seen that the maximum temperature varies greatly between 10 nm and 60 nm. . That is, when the film thickness is different, the maximum temperature reached by the IGZO film is different depending on the film thickness even when the laser with the same energy is irradiated. In the semiconductor device manufacturing method according to the first embodiment, the
図３は、２０ｎｍと５０ｎｍの膜厚のIGZO膜のキャリア密度のレーザエネルギー密度依存性を示した図であり、やはり上述の非特許文献１から引用している。図３に示すように、例えば、図２と同様の１５０ｍＪ／ｃｍ２のレーザエネルギー密度のレーザ光をIGZO膜に照射した場合、２０ｎｍの膜厚のIGZO膜では、キャリア密度が約１０１６ｃｍ−３であり、５０ｎｍの膜厚のIGZO膜では、キャリア密度が１０１９ｃｍ−３以上であることが分かる。ここで、キャリア密度が高いということは、抵抗率が低いということを意味している。また、２０ｎｍの膜厚のIGZO膜が示す約１０１６ｃｍ−３は、チャネル領域として用いられるのに適した半導体領域である。一方、５０ｎｍの膜厚のIGZO膜のキャリア密度１０１９ｃｍ−３は、半導体領域の中でも、導体に近い低抵抗領域である。つまり、IGZO膜の厚さを異ならせて、同じエネルギー密度のエネルギービームを照射すると、薄い膜厚の領域はチャネル領域に適したレベルの抵抗率に変化させ、厚い膜厚の領域は導体レベルに近い低抵抗率に変化させることができる。つまり、図１Ｃに示したように、IGZO膜の酸化物半導体膜２０に薄膜領域２１と厚膜領域２２、２３を形成し、同じエネルギー密度のエネルギービームを全体に照射すると、薄膜領域２１を半導体レベルのチャネル領域に適した低効率に改質させるとともに、厚膜領域２２、２３を導体レベルに近く、ソース領域やドレイン領域に適した低抵抗率領域に改質することができる。このように、本実施形態に係る半導体デバイスの製造方法においては、酸化物半導体膜２０に薄膜領域２１と厚膜領域２２、２３の双方を形成し、両者に同時に同じエネルギー密度のパルス光を照射することにより、薄膜領域２１をチャネル領域、厚膜領域２２、２３を低抵抗領域に改質する。
FIG. 3 is a diagram showing the laser energy density dependency of the carrier density of IGZO films having a thickness of 20 nm and 50 nm, which is also cited from Non-Patent Document 1 described above. As shown in FIG. 3, for example, when a laser beam having a laser energy density of 150 mJ / cm 2 similar to that in FIG. 2 is irradiated to the IGZO film, the carrier density of the IGZO film with a thickness of 20 nm is about 10 16 cm −. In the case of an IGZO film having a thickness of 50 nm, the carrier density is 10 19 cm −3 or more. Here, the high carrier density means that the resistivity is low. Further, about 10 16 cm −3 indicated by the 20 nm-thick IGZO film is a semiconductor region suitable for being used as a channel region. On the other hand, the carrier density of 10 19 cm −3 of the IGZO film having a thickness of 50 nm is a low resistance region close to a conductor in the semiconductor region. In other words, if the IGZO film is made different in thickness and irradiated with an energy beam of the same energy density, the thin film thickness region changes to a resistivity suitable for the channel region, and the thick film thickness region changes to the conductor level. It can be changed to a near low resistivity. That is, as shown in FIG. 1C, when the
なお、パルス光は、レーザ光等の種々の光が用いられてよいが、例えば、エキシマレーザが用いられてもよい。第１の実施形態では、IGZO膜が吸収することができる波長３０８ｎｍのXeClエキシマレーザを、図１Ｃに示すように、IGZO膜からなる酸化物半導体膜２０に向かって照射する。
As the pulsed light, various kinds of light such as laser light may be used. For example, an excimer laser may be used. In the first embodiment, as shown in FIG. 1C, an XeCl excimer laser with a wavelength of 308 nm that can be absorbed by the IGZO film is irradiated toward the
ここで、例えば、パルス光の照射面積は４００μｍ（短軸）×１５０ｍｍ（長軸）であり、短軸方向に２００μｍ間隔でスキャン照射する。ここで、スキャン照射は、パルス光が短軸方向に移動してもよいし、基板１０を支持しているステージが移動し、相対的にパルス光が酸化物半導体膜２０上を移動してもよい。かかるスキャン照射により、任意の照射領域に対して、２度のパルス光照射が実施されたことになる。第１の実施形態で用いるパルス光の照射時間については、パルス幅（時間あたりの照射強度において最大値の少なくとも２分の１の強度を保持している時間）を２０ｎｓｅｃとする。
Here, for example, the irradiation area of the pulsed light is 400 μm (short axis) × 150 mm (long axis), and scan irradiation is performed at intervals of 200 μm in the short axis direction. Here, in the scan irradiation, the pulsed light may move in the minor axis direction, or the stage supporting the
なお、パルス幅については例示であり、２０ｎｓｅｃに限定されることはない。このパルス幅は、酸化物半導体膜２０が周囲の温度以上になるパルス幅以上であり、且つ厚膜領域２２、２３の抵抗率が薄膜領域２１の抵抗率より低くなるようなパルス幅であればよい。
The pulse width is an example and is not limited to 20 nsec. This pulse width is not less than the pulse width at which the
また、パルス幅は、基板１０から酸化物半導体膜２０が剥離する、基板１０が収縮する、基板１０が曲がる、等の基板損傷が発生しないパルス幅以下であればよい。具体的にはパルス幅は、１〜１０００ｎｓｅｃであることが好ましい。
Further, the pulse width may be equal to or less than a pulse width that does not cause damage to the substrate such as the
但し、好ましいパルス幅の値は、酸化物半導体膜２０の元素構成、成膜方法、膜質、照射光に対する吸収率、薄膜領域２１及び厚膜領域２２、２３の厚さによって大きく変化することから、用いる酸化物半導体膜２０やパルス光によって適宜設定すればよい。
However, the preferable pulse width value greatly varies depending on the element configuration of the
また、好ましいパルス幅は、基板１０の熱伝導率、照射光に対する吸収率等によっても大きく変化することから、用いる基板１０に応じて適宜設計すればよい。
In addition, the preferable pulse width varies greatly depending on the thermal conductivity of the
パルス光の照射強度は、１７０ｍＪ／ｃｍ２とする。なお、この照射強度の値は例示であり、１７０ｍＪ／ｃｍ２に限定されることはない。照射強度については、酸化物半導体膜２０が周囲の温度以上になる照射強度以上であり、且つ厚膜領域２２、２３の抵抗率が薄膜領域２１の抵抗率より低くなればよい。
The irradiation intensity of the pulsed light is 170 mJ / cm 2 . In addition, the value of this irradiation intensity is an example, and is not limited to 170 mJ / cm 2 . The irradiation intensity may be equal to or higher than the irradiation intensity at which the
また、照射強度は、基板１０から酸化物半導体膜２０が剥離する、基板が収縮する、基板が曲がる、等の基板損傷が発生しないパルス幅以下であればよい。具体的には照射強度は、１〜３０００ｍＪ／ｃｍ２であることが好ましい。
The irradiation intensity may be less than or equal to a pulse width that does not cause damage to the substrate such as the
但し、好ましい照射強度の値は、酸化物半導体膜２０の元素構成、成膜方法、膜質、照射光に対する吸収率、薄膜領域２１及び厚膜領域２２、２３の厚さによって大きく変化することから、用いる酸化物半導体膜２０やパルス光に応じて適宜設定すればよい。
However, the preferable value of the irradiation intensity greatly varies depending on the element configuration of the
好ましい照射面積、照射回数については、酸化物半導体膜２０の元素構成、成膜方法、膜質、照射光に対する吸収率、薄膜領域２１及び厚膜領域２２、２３の厚さによって大きく変化することから、用いる酸化物半導体膜２０やパルス光によって適宜設定すればよい。
また、好ましい照射面積、照射回数は、基板１０の熱伝導率、照射光に対する吸収率等によっても大きく変化することから、用いる基板１０に応じて適宜設計すればよい。
The preferable irradiation area and the number of irradiations vary greatly depending on the element configuration of the
In addition, the preferable irradiation area and the number of times of irradiation vary greatly depending on the thermal conductivity of the
照射するパルス光は、XeClエキシマレーザに限ることはなく、KrFレーザ、ArFレーザ、XeFレーザといった他のエキシマレーザでも、Arレーザ、KrFレーザなどの気体レーザでも、YAGレーザなどの固体レーザでもよい。或いは、２００ｎｍ〜１５００ｎｍの波長域のいずれかの波長を含むようなXeフラッシュランプを用いてもよい。 The pulsed light to be irradiated is not limited to the XeCl excimer laser, and may be another excimer laser such as a KrF laser, an ArF laser, or an XeF laser, a gas laser such as an Ar laser or a KrF laser, or a solid laser such as a YAG laser. Alternatively, an Xe flash lamp that includes any wavelength in the wavelength range of 200 nm to 1500 nm may be used.
また、CWレーザ等の連続光を用いて、実質的なパルス光を実現してもよい。連続光を用いる場合では、基板１０に連続光を照射する時間を制御することによって、パルス光と同じ効果をもたらすことが可能である。
Moreover, you may implement | achieve substantial pulsed light using continuous light, such as a CW laser. In the case of using continuous light, it is possible to bring about the same effect as pulsed light by controlling the time for irradiating the
具体的には、連続光を照射しながら、基板１０を移動させることで、酸化物半導体膜２０に連続光が照射される時間を制御することができ、基板損傷を抑制しながら、パルス光照射と同様な効果をもたらすことができる。
Specifically, by moving the
更に、パルス光の代わりにプラズマジェットを用いてもよい。プラズマジェットを用いる場合でも、基板１０にプラズマジェットを照射する時間を制御することによって、パルス光照射と同等の効果をもたらすことが可能である。具体的には、プラズマジェットを照射しながら、基板１０を移動させることで、酸化物半導体膜２０にプラズマジェットが照射される時間を制御することができ、基板損傷を抑制しながら、パルス光照射と同様な効果をもたらすことができる。
Further, a plasma jet may be used instead of the pulsed light. Even in the case of using a plasma jet, it is possible to bring about an effect equivalent to that of pulsed light irradiation by controlling the time for which the
パルス光の照射条件を制御することにより、酸化物半導体膜２０の温度上昇で発生した熱を、基板１０に伝えることを抑制することができる。従って、基板１０には、ガラス基板又は樹脂基板を用いることができる。
By controlling the irradiation conditions of the pulsed light, it is possible to suppress the heat generated by the temperature increase of the
図１Ｄは、第１の実施形態に係る半導体デバイスの半導体領域が形成された状態の一例を示した図である。図１Ｄに示すように、第１の実施形態に係る半導体デバイスは、改質領域２１ａと、低抵抗領域２２ａ、２３ａを有する。つまり、パルス光のエキシマレーザが照射されたIGZO膜において、図１Ｄに示すように、薄膜領域２１は温度上昇により改質されて改質領域２１ａとなり、また、厚膜領域２２、２３は改質領域２１ａの抵抗率よりも低い抵抗率の低抵抗領域２２ａ、２３ａとなる。厚膜領域２２、２３の抵抗率が薄膜領域２１の抵抗率より低くなるのは、厚膜領域２２、２３のパルス光のエキシマレーザ照射による温度上昇が、薄膜領域２１のパルス光のエキシマレーザ照射による温度上昇より高いことから、厚膜領域２２、２３の方が温度上昇起因の酸素欠損がより多く生じ、キャリア密度がより上昇するためである。ここで、厚膜領域２２、２３のパルス光のエキシマレーザ照射による温度上昇の方が高いのは、厚膜領域２２、２３の熱容量が薄膜領域２１の熱容量より大きいことから、基板１０方向への熱伝導による温度低下が薄膜領域２１より遅いためである。つまり、厚膜領域２２、２３の方が、薄膜領域２１よりも体積が大きいため、同じ量のエネルギーを吸収した場合に、厚膜領域２２、２３の方が、薄膜領域２１よりも熱を多く貯蓄することができるからである。
FIG. 1D is a diagram illustrating an example of a state in which a semiconductor region of the semiconductor device according to the first embodiment is formed. As illustrated in FIG. 1D, the semiconductor device according to the first embodiment includes a modified
ここで、第１の実施形態で示すパルス光の照射条件によって形成した膜厚２０ｎｍのIGZO膜と膜厚５０ｎｍのIGZO膜の抵抗率を測定すると、それぞれ１８０Ωｃｍ、０．１Ωｃｍであり、膜厚５０ｎｍのIGZO膜の抵抗率の方が低いことが明らかである。 Here, when the resistivity of the 20 nm-thick IGZO film and the 50 nm-thick IGZO film formed under the pulsed light irradiation conditions shown in the first embodiment is measured, they are 180 Ωcm and 0.1 Ωcm, respectively, and the film thickness is 50 nm. It is clear that the resistivity of the IGZO film is lower.
なお、第１の実施形態に係る半導体デバイス及びその製造方法では、IGZO膜の薄膜領域２１、厚膜領域２２、２３をそれぞれ２０ｎｍ、５０ｎｍとしたが、これらは例示であり、これらに限定されることはない。厚膜領域２２、２３の抵抗率が、薄膜領域２１の抵抗率より低くなるように厚膜領域２２、２３と薄膜領域２１の膜厚を適宜設計すればよい。具体的には、薄膜領域２１、厚膜領域２２、２３共に膜厚が１〜３０００ｎｍであることが好ましい。
In the semiconductor device and the manufacturing method thereof according to the first embodiment, the
図１Ｅは、第１の実施形態に係る半導体デバイスの製造方法のデバイス形成工程及び完成した半導体デバイスの一例を示した図である。デバイス形成工程においては、まず、改質した酸化物半導体膜２０ａであるIGZO膜を所望の形状にパターニングする。続いてゲート絶縁膜３０を成膜する。続いて、ゲート電極４０を成膜し、パターニングする。
FIG. 1E is a diagram illustrating an example of a device formation process and a completed semiconductor device of the semiconductor device manufacturing method according to the first embodiment. In the device formation process, first, the IGZO film, which is the modified
次に、層間絶縁膜５０を成膜する。続いてソース電極６０及びドレイン電極６１を形成する。このとき、電気信号の入出力を行うために、ゲート絶縁膜３０や層間絶縁膜５０の一部をエッチングし、ゲート電極４０とソース電極６０及びドレイン電極６１の一部を開口し、開口部に配線金属材料を充填する。これにより、図１Ｅに示すTFTが製造され、完成する。このTFTは、改質領域２１ａをチャネル領域として、低抵抗領域２２ａ、２３ａをソース・ドレイン領域として構成される。
Next, an
以上のような第１の実施形態によれば、良質な酸化物半導体膜２０ａのチャネル領域と、チャネル領域の抵抗率よりも低い抵抗率のソース・ドレイン領域が形成されていて、オン電流が高く、移動度が高く、信頼性が良く、ヒステリシス性が小さい良好な電気特性を実現する半導体デバイス（薄膜デバイス）の実現を可能にする。また、良質な酸化物半導体２０ａのチャネル領域を形成する工程と、ソース・ドレイン領域の抵抗率をチャネル領域の抵抗率よりも低くする工程を、一つの工程で同時に行うことができ、再現性・歩留りよく良好な電気特性の薄膜デバイスの製造を行うことができる。また、遮光膜等がなくてもソース・ドレイン領域を選択的に低抵抗率化することが可能となる。
According to the first embodiment as described above, the channel region of the high-quality
〔第２の実施形態〕
以下、本発明の第２の実施形態に係る半導体デバイス及びその製造方法を、図４Ａ〜図４Ｅを参照して説明する。
[Second Embodiment]
A semiconductor device and a manufacturing method thereof according to the second embodiment of the present invention will be described below with reference to FIGS. 4A to 4E.
図４Ａ〜図４Ｅは、第２の実施形態に係るTFT（トップゲート・ボトムコンタクト構造）の一連の製造方法を示した工程図である。第２の実施形態において、第１の実施形態とほぼ同様の形状及び構成を有する同一構成要素には、同一の参照符号を付し、その説明を省略する。 4A to 4E are process diagrams showing a series of manufacturing methods of a TFT (top gate / bottom contact structure) according to the second embodiment. In the second embodiment, the same components having substantially the same shape and configuration as those of the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
図４Ａは、第２の実施形態に係る半導体デバイスの製造方法のソース・ドレイン電極形成工程及び酸化物半導体膜形成工程の一例を示した図である。ソース・ドレイン電極形成工程においては、基板１０上にソース電極層６２及びドレイン電極層６３を成膜する。
FIG. 4A is a diagram illustrating an example of a source / drain electrode formation step and an oxide semiconductor film formation step of the semiconductor device manufacturing method according to the second embodiment. In the source / drain electrode formation step, the
次に、酸化物半導体膜形成工程においては、ソース電極層６２及びドレイン電極層６３の上に、各々酸化物半導体膜２５であるIGZO膜を形成する。IGZO膜は、用途に応じた厚さで形成してよいが、ここでは、３０ｎｍ形成した例を挙げて説明する。第２の実施形態に係る半導体デバイスの製造方法においては、酸化物半導体膜形成工程では、基板１０の全体を覆うのではなく、ソース電極層６２及びドレイン電極層６３上のみを覆い、ソース電極層６２とドレイン電極層６３との間に挟まれた基板１０が露出した領域は、酸化物半導体膜２５を形成せず、そのまま基板１０が露出した状態を保つようにする。これにより、基板１０上に段差が形成される。
Next, in the oxide semiconductor film formation step, an IGZO film that is the
なお、ソース電極層６２、ドレイン電極層６３及び酸化物半導体膜２５は、フォトリソグラフィ法及びエッチング法を用いて、図４Ａに示すようなパターニングを行うようにしてよい。
Note that the
図４Ｂは、第２の実施形態に係る半導体デバイスの製造方法の薄膜・厚膜領域形成工程の一例を示した図である。薄膜・厚膜領域形成工程においては、酸化物半導体膜２５の一種であるIGZO膜を２０ｎｍ成膜する。図４Ａに示した酸化物半導体膜形成工程において、酸化物半導体膜２５が３０ｎｍ形成されているソース電極層６２及びドレイン電極層６３上の領域と、基板１０が露出した中央領域では、約３０ｎｍの段差があるので、IGZO膜を２０ｎｍ成膜することにより、ソース電極層６２及びドレイン電極層６３上には厚膜領域２７、２８が形成され、基板１０が露出した領域上には薄膜領域２６が形成される。ここでは、薄膜領域の厚さは２０ｎｍとなり、厚膜領域の厚さは５０ｎｍとなる。
FIG. 4B is a diagram illustrating an example of a thin film / thick film region forming step of the semiconductor device manufacturing method according to the second embodiment. In the thin film / thick film region forming step, an IGZO film which is a kind of
なお、薄膜・厚膜形成工程においては、種々の成膜方法を用いてIGZO膜からなる薄膜領域２６及び厚膜領域２７、２８を形成してよいが、例えば、スパッタ法、各種蒸着法又は塗布成膜法等を用いて形成してもよい。
In the thin film / thick film forming step, the
図４Ｃは、第２の実施形態に係る半導体デバイスの製造方法のエネルギービーム照射工程の一例を示した図である。エネルギービーム照射工程においては、薄膜領域２６と厚膜領域２７、２８を有する酸化物半導体膜２５の表面に、エネルギービームの一種であるパルス光を照射する。パルス光としては、例えば、波長３０８ｎｍのXeClエキシマレーザを用いてもよく、図４Ｃに示すように、IGZO膜に向かってパルス光を照射する。なお、パルス光の条件は、第１の実施形態に係る半導体デバイスの製造方法における条件を適用してもよいし、その他の適切な条件を適用してもよい。また、XeClエキシマレーザのパルス光以外に、その他のレーザ光、フラッシュランプ、レーザ連続光、プラズマフラッシュ等の種々のエネルギービームを用いることができる。
FIG. 4C is a diagram illustrating an example of an energy beam irradiation process of the semiconductor device manufacturing method according to the second embodiment. In the energy beam irradiation step, the surface of the
図４Ｄは、第２の実施形態に係る半導体デバイスの半導体領域が形成された状態の一例を示した図である。 FIG. 4D is a diagram illustrating an example of a state in which the semiconductor region of the semiconductor device according to the second embodiment is formed.
エネルギービーム照射工程において、パルス光のエキシマレーザが照射されたIGZO膜が、図４Ｄに示すように、薄膜領域２６は温度上昇により改質されて改質領域２６ａとなり、また、厚膜領域２７、２８は薄膜領域２６よりも高い温度上昇により薄膜領域２６の抵抗率よりも低い抵抗率の低抵抗領域２７ａ、２８ａに改質される。
In the energy beam irradiation process, as shown in FIG. 4D, the IGZO film irradiated with the pulsed excimer laser is modified by the temperature rise to become the modified
図４Ｅは，第２の実施形態に係る半導体デバイスの製造方法において、デバイス形成工程の一例を示した図である。デバイス形成工程においては、改質領域２６ａをチャネル領域とし、低抵抗領域２７ａをソース領域、低抵抗領域２８ａをドレイン領域として構成し、具体的な半導体デバイスを形成する。これにより、第２の実施形態に係る半導体デバイスが完成する。第２の実施形態に係る半導体デバイスにおいては、トップゲート・ボトムコンタクト構造のTFTが完成する。具体的には、エネルギービームの照射により改質した酸化物半導体膜２５ａ上にゲート絶縁膜３１が形成され、ゲート絶縁膜３１上にゲート電極４０が形成され、TFTが完成する。
FIG. 4E is a diagram illustrating an example of a device formation process in the method for manufacturing a semiconductor device according to the second embodiment. In the device formation step, the modified
以上のような第２の実施形態に係る半導体デバイス及びその製造方法によれば、良質な酸化物半導体２５ａのチャネル領域と、チャネル領域の抵抗率よりも低い抵抗率のソース・ドレイン領域が形成されていて、オン電流が高く、移動度が高く、信頼性が良く、ヒステリシス性が小さい良好な電気特性を実現する薄膜デバイスの実現を可能にする。また、良質な酸化物半導体２５ａのチャネル領域を形成する工程とソース・ドレイン領域の抵抗率を、チャネル領域の抵抗率よりも低くする工程を一つの工程で同時に行うことができ、再現性・歩留りよく良好な電気特性の薄膜半導体デバイスの製造を可能にする。する。また、遮光膜等がなくてもソース・ドレイン領域を選択的に低抵抗率化することが可能となり、種々の形態の半導体デバイスを構成することができる。
According to the semiconductor device and the manufacturing method thereof according to the second embodiment as described above, the channel region of the high-
〔第３の実施形態〕
以下、本発明の第３の実施形態に係る半導体デバイス及びその製造方法を、図５Ａ〜図５Ｄを参照して説明する。なお、第３の実施形態において、第１の実施形態に係る半導体デバイス及びその製造方法と同様の形状及び構成を有する同一の構成要素には、第１の実施形態と同一の参照番号を付し、その説明を省略する。
[Third Embodiment]
Hereinafter, a semiconductor device and a manufacturing method thereof according to the third embodiment of the present invention will be described with reference to FIGS. 5A to 5D. In the third embodiment, the same reference numerals as those in the first embodiment are assigned to the same components having the same shape and configuration as those of the semiconductor device and the manufacturing method thereof according to the first embodiment. The description is omitted.
この図５Ａ〜図５Ｄは、第３の実施形態に係る半導体デバイスの製造方法の一例を示した図であり、TFT（ボトムゲート・トップコンタクト構造）の一連の製造方法を示した工程図である。 FIGS. 5A to 5D are views showing an example of a method for manufacturing a semiconductor device according to the third embodiment, and are process diagrams showing a series of methods for manufacturing a TFT (bottom gate / top contact structure). .
図５Ａは、第３の実施形態に係る半導体デバイスの製造方法のゲート電極形成工程から薄膜・厚膜形成工程までをまとめて省略して示した図である。 FIG. 5A is a diagram in which the steps from the gate electrode forming step to the thin film / thick film forming step in the method for manufacturing a semiconductor device according to the third embodiment are collectively omitted.
ゲート電極形成工程においては、基板１０上に成膜とパターニングによりゲート電極４１を形成する。
In the gate electrode formation step, the
ゲート電極形成工程の後には、ゲート絶縁膜形成工程を行う。ゲート絶縁膜形成工程においては、ゲート電極４１上にゲート絶縁膜３２を形成する。
After the gate electrode formation step, a gate insulating film formation step is performed. In the gate insulating film forming step, the
ゲート絶縁膜形成工程の後には、酸化物半導体膜形成工程を行う。酸化物半導体膜形成工程においては、ゲート絶縁膜３２上の全体に、所定厚さの酸化物半導体膜２０を形成する。なお、酸化物半導体膜２０には、第１の実施形態で説明したように、チャネル材料となり得る種々の酸化物半導体材料が用いられてよいが、ここでは、酸化物半導体膜２０にIGZO膜を用いた例を挙げて説明する。酸化物半導体膜２０は、例えば、厚さ５０ｎｍで形成されてもよい。
After the gate insulating film formation step, an oxide semiconductor film formation step is performed. In the oxide semiconductor film forming step, the
酸化物半導体膜形成工程の後には、薄膜・厚膜形成工程を行う。薄膜・厚膜形成工程においては、フォトリソグラフィ法及びエッチング法を用いて、図５Ａに示すように、IGZO膜に薄膜領域２１と厚膜領域２２、２３を形成する。ここで、例えば、エッチング深さを３０ｎｍとし、薄膜領域２１の厚さを２０ｎｍ、厚膜領域２２、２３の厚さを５０ｎｍとする。これにより、ゲート絶縁膜３２上に、厚さが異なる薄膜領域２１と厚膜領域２２、２３を有する酸化物半導体膜２０が形成される。
After the oxide semiconductor film formation step, a thin film / thick film formation step is performed. In the thin film / thick film forming step, the
図５Ｂは、第３の実施形態に係る半導体デバイスの製造方法のエネルギービーム照射工程の一例を示した図である。エネルギービーム照射工程においては、例えば、波長３０８ｎｍのXeClエキシマレーザのパルス光を、図５Ｂに示すように、IGZO膜に向かって照射する。なお、エネルギービームの種類や条件は、第１の実施形態において説明した内容を適用することができる。 FIG. 5B is a diagram illustrating an example of an energy beam irradiation process of the semiconductor device manufacturing method according to the third embodiment. In the energy beam irradiation step, for example, pulse light of a XeCl excimer laser having a wavelength of 308 nm is irradiated toward the IGZO film as shown in FIG. 5B. The contents described in the first embodiment can be applied to the types and conditions of the energy beam.
図５Ｃは、第３の実施形態に係る半導体デバイスの半導体領域が形成された状態の一例を示した図である。パルス光のエキシマレーザが照射されたIGZO膜において、図５Ｃに示すように、薄膜領域２１は温度上昇により改質されて改質領域２１ａとなり、また、厚膜領域２２、２３は薄膜領域２１よりも高い温度上昇により薄膜領域２１の抵抗率よりも低い抵抗率を有する低抵抗領域２２ａ、２３ａになる。
FIG. 5C is a diagram illustrating an example of a state in which the semiconductor region of the semiconductor device according to the third embodiment is formed. In the IGZO film irradiated with the pulsed excimer laser, as shown in FIG. 5C, the
図５Ｄは、第３の実施形態に係る半導体デバイスの製造方法のデバイス形成工程及び完成した半導体デバイスの一例を示した図である。 FIG. 5D is a diagram illustrating an example of a device formation process and a completed semiconductor device of the semiconductor device manufacturing method according to the third embodiment.
デバイス形成工程においては、まず、改質した酸化物半導体２０ａの上に層間絶縁膜５１を成膜する。続いて、ソース電極６４及びドレイン電極６５を形成する。このとき、電気信号の入出力を行うために、ゲート絶縁膜３２や層間絶縁膜５１の一部をエッチングし、ゲート電極４１とソース電極６４及びドレイン電極６５の一部を開口し、開口に配線金属材料を充填する。これにより、図５Ｄに示すTFTが製造される。このTFTは、改質領域２１ａがチャネル領域として、低抵抗領域２２ａ、２３ａがソース・ドレイン領域として構成される。
In the device formation step, first, an
以上のような第３の実施形態によれば、良質な酸化物半導体２０ａのチャネル領域と、チャネル領域の抵抗率よりも低い抵抗率のソース・ドレイン領域が形成されていて、オン電流が高く、移動度が高く、信頼性が良く、ヒステリシス性が小さい良好な電気特性を有する薄膜デバイスを実現することができる。また、良質な酸化物半導体２０ａのチャネル領域を形成する工程と、ソース・ドレイン領域の抵抗率をチャネル領域の抵抗率よりも低くする工程を一つの工程で同時に行うことができ、再現性・歩留りよく良好な電気特性の薄膜デバイスの製造を可能にする。また、遮光膜等がなくても、ソース・ドレイン領域を選択的に低抵抗率化することができる。また、ボトムゲート構造であってもパルス光照射工程数を増加させることなく、良質な酸化物半導体２０ａのチャネル領域と、チャネル領域の抵抗率よりも低い抵抗率のソース・ドレイン領域を形成することができる。
According to the third embodiment as described above, the channel region of the high-
〔第４の実施形態〕
以下、本発明の第４の実施形態を、図６Ａ〜図６Ｄを参照して説明する。
[Fourth Embodiment]
Hereinafter, a fourth embodiment of the present invention will be described with reference to FIGS. 6A to 6D.
図６Ａ〜図６Ｄは、第４の実施形態に係る半導体デバイスの製造方法の一例を示した図であり、TFT（ボトムゲート・ボトムコンタクト構造）の一連の製造方法を示した工程図である。 6A to 6D are views showing an example of a method of manufacturing a semiconductor device according to the fourth embodiment, and are process diagrams showing a series of manufacturing methods of a TFT (bottom gate / bottom contact structure).
図６Ａは、第４の実施形態に係る半導体デバイスの製造方法のゲート電極形成工程から酸化物半導体膜形成工程までをまとめて省略して示した図である。なお、第４の実施形態において、第１及び第２の実施形態に係る半導体デバイスと同様の形状及び構成を有する構成要素については、第１及び第２の実施形態と同一の参照符号を付し、その説明を省略する。 FIG. 6A is a diagram in which the steps from the gate electrode formation step to the oxide semiconductor film formation step in the method for manufacturing a semiconductor device according to the fourth embodiment are collectively omitted. In the fourth embodiment, components having the same shape and configuration as those of the semiconductor devices according to the first and second embodiments are denoted by the same reference numerals as those in the first and second embodiments. The description is omitted.
まず、ゲート電極形成工程においては、基板１０上に成膜とパターニングによりゲート電極４１を形成する。続いて、ゲート絶縁膜形成工程においては、ゲート電極４１上にゲート絶縁膜３２を成膜して形成する。次に、ソース・ドレイン電極形成工程においては、ソース電極層６２及びドレイン電極層６３を成膜する。次に、酸化物半導体膜形成工程においては、酸化物半導体膜２５であるIGZO膜を、ソース電極層６２及びドレイン電極層６３上に３０ｎｍ形成する。このとき、ソース電極層６２とドレイン電極層６３との間にあるゲート絶縁膜３２が露出した領域には、酸化物半導体膜２５は形成しないようにする。
First, in the gate electrode formation step, the
なお、ソース電極層６２、ドレイン電極層６３及び酸化物半導体膜２５は、フォトリソグラフィ法及びエッチング法を用いて、図６Ａに示すようにパターニングして形成する。
Note that the
図６Ｂは、第４の実施形態に係る半導体デバイスの製造方法の薄膜・厚膜領域形成工程の一例を示した図である。薄膜・厚膜領域形成工程においては、酸化物半導体膜２５であるIGZO膜を２０ｎｍ成膜する。図６Ａにおいて、ゲート絶縁膜３２が露出した領域と、酸化物半導体膜２５が形成された領域は、約３０ｎｍの段差が存在するので、この上に酸化物半導体膜２５を２０ｎｍ成膜することにより、薄膜領域２６と厚膜領域２７、２８が形成される。薄膜領域２６の厚さは２０ｎｍ、厚膜領域２７、２８の厚さは５０ｎｍとなる。
FIG. 6B is a diagram showing an example of a thin film / thick film region forming step of the method for manufacturing a semiconductor device according to the fourth embodiment. In the thin film / thick film region forming step, an IGZO film that is the
図６Ｃは、第４の実施形態に係る半導体デバイスの製造方法のエネルギービーム照射工程の一例を示した図である。エネルギービーム照射工程においては、例えば、波長３０８ｎｍのXeClエキシマレーザのパルス光を、図６Ｃに示すように、IGZO膜に向かって照射する。エネルギービームを用途に応じて種々変更してよい点は、実施形態１に係る半導体デバイスの製造方法と同様である。 FIG. 6C is a diagram illustrating an example of an energy beam irradiation process of the semiconductor device manufacturing method according to the fourth embodiment. In the energy beam irradiation step, for example, pulse light of an XeCl excimer laser having a wavelength of 308 nm is irradiated toward the IGZO film as shown in FIG. 6C. The point that the energy beam may be variously changed according to the application is the same as that of the semiconductor device manufacturing method according to the first embodiment.
図６Ｄは、第４の実施形態に係る半導体デバイスが完成した状態を示した図である。図６Ｃに示したエネルギービーム照射工程でパルス光のエキシマレーザが照射されたIGZO膜において、図６Ｄに示すように、薄膜領域２６は温度上昇により改質されて改質領域２６ａとなり、また、厚膜領域２７、２８は薄膜領域２６よりも高い温度上昇により薄膜領域２６の抵抗率よりも低い抵抗率の低抵抗領域２７ａ、２８ａを有する酸化物半導体膜２５ａに変化している。
FIG. 6D is a diagram illustrating a state in which the semiconductor device according to the fourth embodiment is completed. In the IGZO film irradiated with the pulsed excimer laser in the energy beam irradiation step shown in FIG. 6C, as shown in FIG. 6D, the
これにより、第４の実施形態に係る半導体デバイスとして、図６Ｄに示すTFTが製造される。このTFTは、改質領域２６ａをチャネル領域として、低抵抗領域２７ａ、２８ａをソース・ドレイン領域として構成される。
Thereby, the TFT shown in FIG. 6D is manufactured as the semiconductor device according to the fourth embodiment. This TFT is configured with the modified
以上のように、第４の実施形態に係る半導体デバイスによれば、良質な酸化物半導体２５ａのチャネル領域と、チャネル領域の抵抗率よりも低い抵抗率のソース・ドレイン領域が形成されていて、オン電流、キャリア移動度及び信頼性が高く、ヒステリシス性が小さい良好な電気特性を実現する薄膜半導体デバイスの実現が可能となる。また、良質な酸化物半導体２５ａのチャネル領域を形成する工程と、ソース・ドレイン領域の抵抗率をチャネル領域の抵抗率よりも低くする工程を一つの工程で同時に行うことができ、再現性・歩留りよく良好な電気特性の薄膜半導体デバイスの製造を可能にする。また、遮光膜等がなくても、ソース・ドレイン領域を選択的に低抵抗率化することができる。また、ボトムゲート構造であってもパルス光照射工程数を増やすことなく、良質な酸化物半導体２５ａのチャネル領域と、チャネル領域の抵抗率よりも低い抵抗率のソース・ドレイン領域を形成することが可能となる。
As described above, according to the semiconductor device of the fourth embodiment, the channel region of the high-
〔第５の実施形態〕
以下、本発明の第５の実施形態に係る半導体デバイス及びその製造方法を、図７Ａ〜図７Ｄを参照して説明する。
[Fifth Embodiment]
Hereinafter, a semiconductor device and a manufacturing method thereof according to a fifth embodiment of the present invention will be described with reference to FIGS. 7A to 7D.
図７Ａ〜図７Ｄは、第５の実施形態に係る半導体デバイスの製造方法の一例を示した図であり、TFT（トップゲート・トップコンタクト構造）の一連の製造方法を示した工程図である。なお、第５の実施形態において、第１の実施形態に係る半導体デバイス及びその製造方法と同様の形状、構成を有する同一の構成要素には、実施形態１と同一の参照符号を付し、その説明を省略するものとする。 7A to 7D are views showing an example of a method for manufacturing a semiconductor device according to the fifth embodiment, and are process diagrams showing a series of methods for manufacturing a TFT (top gate / top contact structure). In the fifth embodiment, the same components having the same shape and configuration as those of the semiconductor device and the manufacturing method thereof according to the first embodiment are denoted by the same reference numerals as those of the first embodiment. The explanation will be omitted.
図７Ａは、第５の実施形態に係る半導体デバイスの製造方法の薄膜・厚膜形成工程の一例を示した図である。まず、薄膜・厚膜形成工程においては、基板１０上に酸化物半導体膜２０を５０ｎｍ成膜する。ここで、酸化物半導体膜５０は、IGZO膜である例を挙げて説明するが、第１の実施形態で説明したように、用途に応じて種々の酸化物半導体５０を用いることができる。
FIG. 7A is a view showing an example of a thin film / thick film forming step of the semiconductor device manufacturing method according to the fifth embodiment. First, in the thin film / thick film forming step, the
酸化物半導体膜５０として、IGZO膜を成膜した後、フォトリソグラフィ法及びエッチング法を用いて、酸化物半導体膜５０から薄膜領域２１となる部分をエッチング除去し、薄膜領域２１と厚膜領域２２、２３を形成する。
After forming an IGZO film as the
なお、第１の実施形態においては、理解の容易のため、酸化物半導体膜形成工程と、薄膜・厚膜領域形成工程を分けて示していたが、本実施形態においては、酸化物半導体膜形成工程の図示は省略している。 In the first embodiment, for the sake of easy understanding, the oxide semiconductor film formation step and the thin film / thick film region formation step are shown separately. However, in this embodiment, the oxide semiconductor film formation step is shown. Illustration of the process is omitted.
図７Ｂは、第５の実施形態に係る半導体デバイスの製造方法のエネルギービーム照射工程の一例を示した図である。第５の実施形態に係る半導体デバイスの製造方法においては、パルス光をIGZO膜に照射する点では、第１の実施形態に係る半導体デバイスの製造方法と同様であるが、パルス光にXe（キセノン）フラッシュランプを用いる点で、実施形態１と異なっている。Xe（キセノン）フラッシュランプは、紫外線領域から赤外線領域まで連続したスペクトルを示すが、例えば、200〜1500nmの波長を含むフラッシュランプを用いることにより、IGZO膜が吸収することができる。 FIG. 7B is a diagram illustrating an example of an energy beam irradiation process of the semiconductor device manufacturing method according to the fifth embodiment. The semiconductor device manufacturing method according to the fifth embodiment is the same as the semiconductor device manufacturing method according to the first embodiment in that the IGZO film is irradiated with pulsed light, but Xe (xenon) is used as the pulsed light. ) It differs from the first embodiment in that a flash lamp is used. The Xe (xenon) flash lamp shows a continuous spectrum from the ultraviolet region to the infrared region. For example, by using a flash lamp having a wavelength of 200 to 1500 nm, the IGZO film can absorb.
このように、第５の実施形態に係る半導体デバイスの製造方法のエネルギービーム照射工程においては、フラッシュランプをIGZO膜に向かって照射する。 Thus, in the energy beam irradiation step of the semiconductor device manufacturing method according to the fifth embodiment, the flash lamp is irradiated toward the IGZO film.
ここで、例えば、パルス光の照射面積は５０ｍｍ×５０ｍｍとし、照射領域に対し、１回パルス光を照射する。第５の実施形態で用いるパルス光の照射時間については、例えば、パルス幅を１ｍｓｅｃとしてもよい。 Here, for example, the irradiation area of the pulsed light is 50 mm × 50 mm, and the irradiation region is irradiated with the pulsed light once. Regarding the irradiation time of the pulsed light used in the fifth embodiment, for example, the pulse width may be 1 msec.
尚、パルス幅については例示であり、１ｍｓｅｃに限定されることはない。このパルス幅については、酸化物半導体膜２０が周囲の温度以上になるパルス幅以上であり、且つ厚膜領域の抵抗率が薄膜領域の抵抗率より低くなるパルス幅に設定すればよい。
The pulse width is an example and is not limited to 1 msec. The pulse width may be set to a pulse width that is equal to or greater than the pulse width at which the
また、パルス光のパルス幅については、基板１０から酸化物半導体膜２０が剥離する、基板１０が収縮する、基板１０が曲がる、等の基板損傷が発生しないパルス幅以下であればよい。具体的には、パルス幅０．００１〜１００ｍｓｅｃであることが好ましい。
The pulse width of the pulsed light may be any pulse width that does not cause substrate damage such as the
但し、好ましいパルス幅の値は、酸化物半導体膜２０の元素構成、成膜方法、膜質、照射光に対する吸収率、薄膜領域２１及び厚膜領域２２、２３の厚さによって大きく変化することから、用いる酸化物半導体膜２０やパルス光によって適宜設定すればよい。
However, the preferable pulse width value greatly varies depending on the element configuration of the
また、好ましいパルス幅は、基板１０の熱伝導率、照射光に対する吸収率等によっても大きく変化することから、用いる基板１０によって適宜設計すればよい。
In addition, the preferable pulse width largely varies depending on the thermal conductivity of the
フラッシュランプのパルス光の照射強度は、例えば、１０Ｊ／ｃｍ2としてもよい。なお、この照射強度の値は例示であり、１０Ｊ／ｃｍ2に限定されるものではない。照射強度については、酸化物半導体膜２０が周囲の温度以上になる照射強度以上であり、且つ厚膜領域２２、２３の抵抗率が薄膜領域２１の抵抗率より低くなる照射強度であればよい。
The irradiation intensity of the pulsed light from the flash lamp may be, for example, 10 J / cm 2 . In addition, the value of this irradiation intensity is an example, and is not limited to 10 J / cm 2 . The irradiation intensity may be an irradiation intensity that is equal to or higher than the irradiation intensity at which the
また、照射強度については、基板１０から酸化物半導体膜２０が剥離する、基板１０が収縮する、基板１０が曲がる、等の基板損傷が発生しないパルス幅以下であればよい。具体的には、照射強度０．０１〜５００Ｊ／ｃｍ２であることが好ましい。
The irradiation intensity may be less than or equal to a pulse width that does not cause damage to the substrate such as the
但し、好ましい照射強度の値は、酸化物半導体膜２０の元素構成、成膜方法、膜質、照射光に対する吸収率、薄膜領域２１及び厚膜領域２２、２３の厚さによって大きく変化することから、用いる酸化物半導体膜２０やパルス光によって適宜設定すればよい。
However, the preferable value of the irradiation intensity greatly varies depending on the element configuration of the
好ましい照射面積、照射回数についても、酸化物半導体膜２０の元素構成、成膜方法、膜質、照射光に対する吸収率、薄膜領域２１及び厚膜領域２２、２３の厚さによって大きく変化することから、用いる酸化物半導体膜２０やパルス光によって適宜設定すればよい。
The preferable irradiation area and the number of irradiations also vary greatly depending on the element configuration of the
また、好ましい照射面積、照射回数は、基板１０の熱伝導率、照射光に対する吸収率等によっても大きく変化することから、用いる基板１０も考慮して適宜設計すればよい。
In addition, the preferable irradiation area and the number of times of irradiation vary greatly depending on the thermal conductivity of the
パルス光の照射条件を制御することにより、酸化物半導体膜２０の上昇した熱を基板１０に伝えることを抑制することができる。従って、基板１０には、ガラス基板又は樹脂基板を用いることができる。
By controlling the irradiation conditions of the pulsed light, it is possible to suppress the increased heat of the
図７Ｃは、第５の実施形態に係る半導体デバイスの半導体領域が完成した状態を示した図である。パルス光のフラッシュランプが照射されたIGZO膜において、図７Ｃに示すように、薄膜領域２１は温度上昇により改質されて改質領域２１ｂに変化し、また、厚膜領域２２、２３は薄膜領域２１の抵抗率よりも低い抵抗率の低抵抗領域２２ｂ、２３ｂに変化する。つまり、酸化物半導体膜２０は、改質領域２１ｂと低抵抗領域２２ｂ、２３ｂを有する酸化物半導体膜２０ｂに変化する。
FIG. 7C is a diagram illustrating a state in which the semiconductor region of the semiconductor device according to the fifth embodiment is completed. In the IGZO film irradiated with the flash lamp of the pulsed light, as shown in FIG. 7C, the
ここで、厚膜領域２２、２３の抵抗率が薄膜領域２１の抵抗率より低くなるのは、厚膜領域２２、２３のパルス光のフラッシュランプ照射による温度上昇が、薄膜領域２１のパルス光のフラッシュランプ照射による温度上昇より高いことから、厚膜領域２２、２３の方が温度上昇起因の酸素欠損がより多く生じ、キャリア密度がより上昇するためである。また、厚膜領域２２、２３のパルス光のフラッシュランプ照射による温度上昇の方が高いのは、厚膜領域２２、２３の熱容量が薄膜領域２１の熱容量より大きいことから、基板１０方向への熱伝導による温度低下が薄膜領域２１より遅いためである。これらの点は、レーザ光をパルス光として用いた第１の実施形態に係る半導体デバイスの製造方法と同様であり、パルス光の種類が変わっても、同様の現象を利用して改質領域２１ｂと低抵抗領域２２ｂ、２３ｂを形成することができることが分かる。
Here, the resistivity of the
なお、第５の実施形態では、IGZO膜の薄膜領域２１、厚膜領域２２、２３をそれぞれ２０ｎｍ、５０ｎｍとしたが、これらは例示であり、これらに限定されるものではない。厚膜領域２２、２３の抵抗率が、薄膜領域２１の抵抗率より低くなるように厚膜領域２２、２３と薄膜領域２１の膜厚を適宜設計すればよい。具体的には、薄膜領域２１、厚膜領域２２、２３共に膜厚が１〜３０００ｎｍであることが好ましい。
In the fifth embodiment, the
図７Ｄは、第５の実施形態に係る半導体デバイスの製造方法のデバイス形成工程及び完成した半導体デバイスの一例を示した図である。デバイス形成工程においては、半導体デバイスの形成に必要な工程を行う。デバイス形成工程においては、まず、IGZO膜を所望の形状にパターニングする。続いてゲート絶縁膜３０を成膜する。続いて、ゲート電極４０を成膜し、パターニングする。
FIG. 7D is a diagram illustrating an example of a device formation process and a completed semiconductor device of the semiconductor device manufacturing method according to the fifth embodiment. In the device forming process, a process necessary for forming a semiconductor device is performed. In the device formation process, first, the IGZO film is patterned into a desired shape. Subsequently, a
デバイス形成工程において、次に、層間絶縁膜５０を成膜する。続いてソース電極６０及びドレイン電極６１を形成する。このとき、電気信号の入出力を行うために、ゲート絶縁膜３０や層間絶縁膜５０の一部をエッチングし、ゲート電極４０とソース電極６０及びドレイン電極６１の一部を開口する。そして、開口部に配線金属材料を充填する。これにより、図７Ｄに示すようなTFTが製造される。このTFTは、改質領域２１ｂをチャネル領域とし、低抵抗領域２２ｂ、２３ｂをソース・ドレイン領域として構成される。
Next, in the device forming process, an
以上のような第５の実施形態に係る半導体デバイス及びその製造方法によれば、良質な酸化物半導体２０ｂのチャネル領域と、チャネル領域の抵抗率よりも低い抵抗率のソース・ドレイン領域が形成されていて、オン電流が高く、キャリア移動度が高く、信頼性が良く、ヒステリシス性が小さい良好な電気特性を有する薄膜半導体デバイスの実現を可能にすることができる。また、良質な酸化物半導体２０ｂのチャネル領域を形成する工程と、ソース・ドレイン領域の抵抗率をチャネル領域の抵抗率よりも低くする工程とを一つの工程で同時に行うことができ、再現性・歩留りよく良好な電気特性の薄膜デバイスの製造を可能にする。また、遮光膜等がなくてもソース・ドレイン領域を選択的に低抵抗率化することができ、種々の形態の半導体デバイスを構成することができる。
According to the semiconductor device and the manufacturing method thereof according to the fifth embodiment as described above, the channel region of the high-
以上、本発明の好ましい実施形態について詳説したが、本発明は、上述した実施形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。 The preferred embodiments of the present invention have been described in detail above, but the present invention is not limited to the above-described embodiments, and various modifications and substitutions can be made to the above-described embodiments without departing from the scope of the present invention. Can be added.
本発明は、チャネル領域と低抵抗領域を有する半導体デバイス全般に利用することができる。 The present invention can be used for all semiconductor devices having a channel region and a low resistance region.
１０ 基板
２０、２０ａ、２５、２５ａ 酸化物半導体膜
２１、２６ 薄膜領域
２２、２３、２７、２８ 厚膜領域
２１ａ、２１ｂ、２６ａ 改質領域
２２ａ、２２ｂ、２３ａ、２３ｂ、２７ａ、２８ａ 低抵抗領域
３０、３１、３２ ゲート絶縁膜
４０、４１ ゲート電極
５０、５１ 層間絶縁膜
６０、６２、６４ ソース電極
６１、６３、６５ ドレイン電極
10
Claims (16)
薄膜領域と、該薄膜領域よりも膜厚の厚い厚膜領域とを有する酸化物半導体膜を形成する工程と、
前記酸化物半導体膜にエネルギービームを照射し、前記薄膜領域と前記厚膜領域の抵抗率を膜厚に応じて変化させる工程と、
前記薄膜領域をチャネル領域とし、前記厚膜領域を低抵抗領域として前記半導体デバイスを形成する工程と、を有することを特徴とする半導体デバイスの製造方法。 A method of manufacturing a semiconductor device using an oxide semiconductor as a channel material,
Forming an oxide semiconductor film having a thin film region and a thick film region thicker than the thin film region;
Irradiating the oxide semiconductor film with an energy beam, and changing the resistivity of the thin film region and the thick film region according to the film thickness;
Forming the semiconductor device by using the thin film region as a channel region and the thick film region as a low resistance region.
前記酸化物半導体は、薄膜領域と、該薄膜領域よりも厚い膜厚を有する厚膜領域とを有し、
前記薄膜領域はチャネル領域として構成され、前記厚膜領域は該チャネル領域よりも抵抗率の低い低抵抗領域として構成されたことを特徴とする半導体デバイス。 A semiconductor device using an oxide semiconductor as a channel material,
The oxide semiconductor has a thin film region and a thick film region having a thickness greater than the thin film region,
The thin film region is configured as a channel region, and the thick film region is configured as a low resistance region having a lower resistivity than the channel region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011040280A JP5576814B2 (en) | 2011-02-25 | 2011-02-25 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011040280A JP5576814B2 (en) | 2011-02-25 | 2011-02-25 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012178439A true JP2012178439A (en) | 2012-09-13 |
| JP5576814B2 JP5576814B2 (en) | 2014-08-20 |
Family
ID=46980109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011040280A Expired - Fee Related JP5576814B2 (en) | 2011-02-25 | 2011-02-25 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5576814B2 (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013021317A (en) * | 2011-06-17 | 2013-01-31 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method of the same |
| JP2014029976A (en) * | 2012-07-06 | 2014-02-13 | Nippon Hoso Kyokai <Nhk> | Thin film device manufacturing method |
| JP2014082356A (en) * | 2012-10-17 | 2014-05-08 | Nippon Hoso Kyokai <Nhk> | Thin film device manufacturing method |
| JP2014086705A (en) * | 2012-10-26 | 2014-05-12 | Nippon Hoso Kyokai <Nhk> | Thin film transistor manufacturing method and thin film device |
| JP2014135474A (en) * | 2012-12-14 | 2014-07-24 | Nippon Hoso Kyokai <Nhk> | Thin film transistor manufacturing method |
| JP2014140005A (en) * | 2012-12-20 | 2014-07-31 | Nippon Hoso Kyokai <Nhk> | Thin film transistor and manufacturing method of the same |
| US9331103B1 (en) | 2014-10-13 | 2016-05-03 | Samsung Display Co., Ltd. | Liquid crystal display and manufacturing method thereof |
| WO2017168594A1 (en) * | 2016-03-29 | 2017-10-05 | 堺ディスプレイプロダクト株式会社 | Thin film transistor, display panel, and method for manufacturing thin film transistor |
| WO2020137670A1 (en) * | 2018-12-26 | 2020-07-02 | 株式会社ジャパンディスプレイ | Display device and semiconductor device |
| JP2020532090A (en) * | 2017-08-31 | 2020-11-05 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | Manufacturing method of thin film transistor, array substrate, display device, and thin film transistor |
| WO2021039268A1 (en) * | 2019-08-30 | 2021-03-04 | 株式会社ジャパンディスプレイ | Semiconductor device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03194937A (en) * | 1989-12-22 | 1991-08-26 | Sony Corp | Manufacture of thin film transistor |
| JP2009004733A (en) * | 2007-05-18 | 2009-01-08 | Canon Inc | Inverter manufacturing method and inverter |
| JP2009290113A (en) * | 2008-05-30 | 2009-12-10 | Fujifilm Corp | Semiconductor device and manufacturing method thereof, sensor, and electro-optic device |
| JP2010109145A (en) * | 2008-10-30 | 2010-05-13 | Konica Minolta Holdings Inc | Semiconductor thin film, method of forming semiconductor thin film, thin film transistor using the same, and method of manufacturing thin film transistor |
| JP2010123758A (en) * | 2008-11-19 | 2010-06-03 | Nec Corp | Thin film device and method of manufacturing the same |
| WO2012056933A1 (en) * | 2010-10-25 | 2012-05-03 | 株式会社日立製作所 | Oxide semiconductor device and method for manufacturing same |
-
2011
- 2011-02-25 JP JP2011040280A patent/JP5576814B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03194937A (en) * | 1989-12-22 | 1991-08-26 | Sony Corp | Manufacture of thin film transistor |
| JP2009004733A (en) * | 2007-05-18 | 2009-01-08 | Canon Inc | Inverter manufacturing method and inverter |
| JP2009290113A (en) * | 2008-05-30 | 2009-12-10 | Fujifilm Corp | Semiconductor device and manufacturing method thereof, sensor, and electro-optic device |
| JP2010109145A (en) * | 2008-10-30 | 2010-05-13 | Konica Minolta Holdings Inc | Semiconductor thin film, method of forming semiconductor thin film, thin film transistor using the same, and method of manufacturing thin film transistor |
| JP2010123758A (en) * | 2008-11-19 | 2010-06-03 | Nec Corp | Thin film device and method of manufacturing the same |
| WO2012056933A1 (en) * | 2010-10-25 | 2012-05-03 | 株式会社日立製作所 | Oxide semiconductor device and method for manufacturing same |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013021317A (en) * | 2011-06-17 | 2013-01-31 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method of the same |
| JP2014029976A (en) * | 2012-07-06 | 2014-02-13 | Nippon Hoso Kyokai <Nhk> | Thin film device manufacturing method |
| JP2014082356A (en) * | 2012-10-17 | 2014-05-08 | Nippon Hoso Kyokai <Nhk> | Thin film device manufacturing method |
| JP2014086705A (en) * | 2012-10-26 | 2014-05-12 | Nippon Hoso Kyokai <Nhk> | Thin film transistor manufacturing method and thin film device |
| JP2014135474A (en) * | 2012-12-14 | 2014-07-24 | Nippon Hoso Kyokai <Nhk> | Thin film transistor manufacturing method |
| JP2014140005A (en) * | 2012-12-20 | 2014-07-31 | Nippon Hoso Kyokai <Nhk> | Thin film transistor and manufacturing method of the same |
| US9331103B1 (en) | 2014-10-13 | 2016-05-03 | Samsung Display Co., Ltd. | Liquid crystal display and manufacturing method thereof |
| WO2017168594A1 (en) * | 2016-03-29 | 2017-10-05 | 堺ディスプレイプロダクト株式会社 | Thin film transistor, display panel, and method for manufacturing thin film transistor |
| JP2020532090A (en) * | 2017-08-31 | 2020-11-05 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | Manufacturing method of thin film transistor, array substrate, display device, and thin film transistor |
| JP7091594B2 (en) | 2017-08-31 | 2022-06-28 | 京東方科技集團股▲ふん▼有限公司 | Manufacturing method of thin film transistor, array substrate, display device, and thin film transistor |
| WO2020137670A1 (en) * | 2018-12-26 | 2020-07-02 | 株式会社ジャパンディスプレイ | Display device and semiconductor device |
| WO2021039268A1 (en) * | 2019-08-30 | 2021-03-04 | 株式会社ジャパンディスプレイ | Semiconductor device |
| JP2021036567A (en) * | 2019-08-30 | 2021-03-04 | 株式会社ジャパンディスプレイ | Semiconductor device |
| JP7201556B2 (en) | 2019-08-30 | 2023-01-10 | 株式会社ジャパンディスプレイ | semiconductor equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5576814B2 (en) | 2014-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5576814B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20100123132A1 (en) | Thin film device and manufacturing method of the same | |
| KR101206033B1 (en) | Fabrication method of ZnO Thin Film and ZnO Transistor, and Thin Film Transistor adopting the same | |
| JP5331382B2 (en) | Manufacturing method of semiconductor device | |
| JP5756920B2 (en) | Flexible semiconductor device and manufacturing method thereof | |
| EP2735629B1 (en) | Method of manufacturing low temperature polysilicon film, thin film transistor and manufacturing method thereof | |
| CN103839826B (en) | Low-temperature polycrystalline silicon thin film transistor, array substrate and manufacturing method of array substrate | |
| JP2007324425A (en) | Thin film semiconductor device, manufacturing method therefor, and display device | |
| CN103839825A (en) | Low-temperature polycrystalline silicon thin film transistor, array substrate and manufacturing method of array substrate | |
| JP2005303299A (en) | Electronic device and method of manufacturing the same | |
| JP2010199456A (en) | Transistor element and method of manufacturing the same | |
| CN103081078A (en) | Thin-film transistor, method of manufacturing thereof, and display apparatus | |
| JP2007220918A (en) | Laser annealing method, thin-film semiconductor device, manufacturing method thereof, display, and manufacturing method thereof | |
| TWI364613B (en) | Display | |
| JP2014140005A (en) | Thin film transistor and manufacturing method of the same | |
| JP2014029976A (en) | Thin film device manufacturing method | |
| JP2014086705A (en) | Thin film transistor manufacturing method and thin film device | |
| US8034671B2 (en) | Polysilicon film, thin film transistor using the same, and method for forming the same | |
| TWI342072B (en) | ||
| KR20190132798A (en) | Method for fabricating oxide thin film transistor using xenon flash lamp at room temperature | |
| JP2009016667A (en) | Thin film semiconductor device, method of manufacturing the same, and display device | |
| WO2013061553A1 (en) | Thin-film semiconductor device and method for manufacturing same | |
| US9806100B2 (en) | Manufacturing method of thin film transistor array panel and thin film transistor array panel | |
| CN105742370A (en) | Low-temperature poly-crystal thin film transistor and preparation method thereof | |
| US10629638B2 (en) | LTPS layer, method for fabricating the same, display substrate and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140422 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140513 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140610 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140704 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5576814 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |