CN102683308B - 穿硅通孔结构及其形成方法 - Google Patents
穿硅通孔结构及其形成方法 Download PDFInfo
- Publication number
- CN102683308B CN102683308B CN201110059582.7A CN201110059582A CN102683308B CN 102683308 B CN102683308 B CN 102683308B CN 201110059582 A CN201110059582 A CN 201110059582A CN 102683308 B CN102683308 B CN 102683308B
- Authority
- CN
- China
- Prior art keywords
- connected nail
- semiconductor substrate
- via structure
- silicon via
- wearing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 79
- 239000010703 silicon Substances 0.000 title claims abstract description 79
- 238000000034 method Methods 0.000 title claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 113
- 239000004065 semiconductor Substances 0.000 claims abstract description 89
- 239000004020 conductor Substances 0.000 claims abstract description 53
- 230000015572 biosynthetic process Effects 0.000 claims description 41
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 36
- 229910052802 copper Inorganic materials 0.000 claims description 36
- 239000010949 copper Substances 0.000 claims description 36
- 238000005229 chemical vapour deposition Methods 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 15
- 239000004411 aluminium Substances 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 238000001259 photo etching Methods 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 238000005240 physical vapour deposition Methods 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 12
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 230000007547 defect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 8
- 239000000203 mixture Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000010010 raising Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种穿硅通孔结构及其形成方法，所述形成方法包括：提供半导体衬底，所述半导体衬底包括相对的上表面和下表面；对所述半导体衬底的上表面进行刻蚀，形成开口；在所述开口中填充导电材料，形成第一连接钉；对所述半导体衬底的下表面进行刻蚀，形成凹槽，所述凹槽底部暴露出所述第一连接钉；在所述凹槽中填充可刻蚀的导电材料，并对所述可刻蚀的导电材料进行刻蚀，形成第二连接钉，所述第二连接钉与所述第一连接钉上下相接；在所述第二连接钉与所述半导体衬底之间的空隙以及相邻的第二连接钉之间的空隙中填充介质层。本发明有利于提高穿硅通孔结构的可靠性，避免空洞缺陷。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种穿硅通孔结构及其形成方法。
背景技术
3D封装将两片或更多的集成电路垂直堆叠封装在同一芯片中，从而可以减少占用的空间，3D封装中常用的承载集成电路的衬底往往具有穿硅通孔结构(TSV，Through-Silicon-Vias)。通过采用穿硅通孔结构来取代传统的边缘连线来进行3D封装，可以在一个小的器件封装(footprint)中集成更多的逻辑功能。此外，采用穿硅通孔结构可以有效的缩短关键路径(critical path)，减小延迟，提高器件速度。
穿硅通孔结构主要是在半导体衬底上形成贯穿的通孔，并在其中填充形成连接钉(nail)，之后通过连接钉与另一晶圆或另一芯片上的互连结构相连来实现3D封装，其形成方法有多种，包括：穿硅通孔结构优先法，在形成电路之前首先形成穿硅通孔结构；中期形成穿硅通孔结构法，在完成前道工艺之后(形成器件之后)、进行后道工艺之前(形成互连结构之前)形成穿硅通孔结构；后形成穿硅通孔结构法，在形成电路之后，即形成器件和互连结构之后形成穿硅通孔结构；键合后形成穿硅通孔结构法，在将两个晶圆或将一个晶圆和一块芯片键合后形成穿硅通孔结构法。
现有技术的穿硅通孔结构主要是基于铜互连工艺形成的，图1至图5示出了现有技术的一种穿硅通孔结构的形成方法的中间结构的剖面图。
参考图1，提供半导体衬底10，所述半导体衬底10上可以形成有半导体器件，如MOS晶体管，也可以形成有半导体器件和互连结构，或者也可以并不包括半导体器件和互连结构。
参考图2，对所述半导体衬底10的上表面进行刻蚀，形成开口11。
参考图3，形成阻挡层12，覆盖所述开口的底部、侧壁和所述半导体衬底10的上表面，之后在所述阻挡层12上通过电镀法形成金属铜13，填充所述开口，在形成金属铜13之前还包括在所述阻挡层12的表面上形成籽晶层(seedlayer)。
参考图4，对覆盖在半导体衬底10上的金属铜和阻挡层12进行平坦化，至暴露出所述半导体衬底10的上表面，形成连接钉13a。
参考图5，从所述半导体衬底10的下表面对其进行减薄，至暴露出所述连接钉13a，使得所述开口成为贯穿整个半导体衬底10的通孔，完成穿硅通孔结构的形成过程。
不管是采用穿硅通孔结构优先法、中期形成穿硅通孔结构法、后形成穿硅通孔结构法还是键合后形成穿硅通孔结构法，基于铜互连工艺的穿硅通孔结构的形成过程中的一个较大的挑战是金属铜的填充问题。例如，在诸如微机电***(MEMS，Micro-electromechanical System)等应用中，传感器需要与控制电路相连，可以将所述传感器和控制电路分别生产于不同的半导体衬底，并采用穿硅通孔结构将传感器中的每个子单元和控制单元中的每个子单元对应相连，从而简化设计和生产过程，提高良率。
但是，这类应用往往需要在半导体衬底上形成高密度的穿硅通孔结构，即在单位面积中形成更多数量的穿硅通孔结构。为了满足密度的需求，穿硅通孔结构的直径必须变得很小，但同时为了保证半导体衬底本身的机械强度，半导体衬底的厚度需要足够大，这就造成穿硅通孔的深宽比(aspect ratio)变得很大。随着穿硅通孔结构中通孔的深宽比的不断增大，特别是深宽比大于10∶1时，形成连续的阻挡层和籽晶层变得非常困难，阻挡层和籽晶层的不连续会导致电镀填充后形成的连接钉中出现空洞缺陷(void)，使得可靠性下降，甚至有可能造成断路问题。
关于穿硅通孔结构的更多详细描述，请参考专利号为7,683,459和7,633,165的美国专利。
发明内容
本发明解决的问题是现有技术中随着深宽比增大，基于铜互连工艺的穿硅通孔结构可靠性下降的问题。
为解决上述问题，本发明提供了一种穿硅通孔结构，包括：
半导体衬底，所述半导体衬底上形成有凹槽，所述凹槽中填充有介质层；
贯穿所述半导体衬底和所述介质层的连接钉，所述连接钉包括上下相接的第一连接钉和第二连接钉，所述第一连接钉内嵌于所述半导体衬底中，所述第二连接钉内嵌于所述介质层中，所述第二连接钉的材料为可刻蚀的导电材料。
可选地，所述可刻蚀的导电材料选自铝、掺杂的多晶硅或掺杂的多晶硅锗。
可选地，所述介质层的材料选自氧化硅、氮氧化硅或低k介质材料。
可选地，所述第一连接钉的材料选自铜、钨、铝或掺杂的多晶硅。
本发明还提供了一种穿硅通孔结构的形成方法，包括：
提供半导体衬底，所述半导体衬底包括相对的上表面和下表面；
对所述半导体衬底的上表面进行刻蚀，形成开口；
在所述开口中填充导电材料，形成第一连接钉；
对所述半导体衬底的下表面进行刻蚀，形成凹槽，所述凹槽底部暴露出所述第一连接钉；
在所述凹槽中填充可刻蚀的导电材料，并对所述可刻蚀的导电材料进行刻蚀，形成第二连接钉，所述第二连接钉与所述第一连接钉上下相接；
在所述第二连接钉与所述半导体衬底之间的空隙以及相邻的第二连接钉之间的空隙中填充介质层。
可选地，所述可刻蚀的导电材料选自铝、掺杂的多晶硅或掺杂的多晶硅锗。
可选地，所述可刻蚀的导电材料为铝，使用物理气相沉积或化学气相沉积在所述凹槽中填充可刻蚀的导电材料。
可选地，所述介质层的材料选自氧化硅、氮氧化硅或低k介质材料。
可选地，在形成所述第一连接钉之后，形成所述凹槽之前，所述形成方法还包括：
将所述半导体衬底的上表面固定在承载基板上；
对所述半导体衬底的下表面进行减薄。
可选地，在将所述半导体衬底的上表面固定在承载基板上之前，所述形成方法还包括：在所述半导体衬底的上表面形成光刻对准标记(lithographyalignment mark)，所述光刻对准标记的深度大于所述第一连接钉的深度。
可选地，所述对所述半导体衬底的下表面进行减薄之后，暴露出所述光刻对准标记。
可选地，所述承载基板为硅基板或玻璃基板。
可选地，所述导电材料为铜，所述在所述开口中填充导电材料，形成第一连接钉包括：
在所述开口的底部和侧壁依次形成阻挡层和铜籽晶层；
在所述开口中填充金属铜，所述金属铜覆盖所述铜籽晶层；
对所述金属铜的表面进行平坦化，至暴露出所述半导体衬底的上表面。
可选地，所述导电材料为钨或铝，使用物理气相沉积(PVD)或化学气相沉积(CVD)在所述开口中填充导电材料。
可选地，所述导电材料为掺杂的多晶硅，使用化学气相沉积在所述开口中填充导电材料。
可选地，在形成所述介质层之后，所述形成方法还包括：对所述介质层的表面进行平坦化，至暴露出所述第二连接钉。
与现有技术相比，本发明的实施例有如下优点：
本发明实施例的穿硅通孔结构的形成方法中，首先在半导体衬底的上表面形成深宽比适度的开口，并在其中填充形成第一连接钉，一般地，所述开口的深宽比选择较为适中的数值，以改善所述第一连接钉的填充效果，避免其中出现空洞缺陷等问题；之后在所述半导体衬底的下表面形成凹槽，在所述凹槽中填充可刻蚀的导电材料并对其进行刻蚀后形成第二连接钉，一般地，可以形成宽度较大的凹槽，即所述凹槽具有较小的深宽比，以改善所述可刻蚀的导电材料的填充效果，从而避免通过刻蚀形成的第二连接钉中的空洞缺陷问题。因此，本实施例形成的穿硅通孔结构能够在具有大深宽比的同时还具有较高的可靠性。
附图说明
图1至图5是现有技术的一种穿硅通孔结构的形成方法的剖面结构示意图；
图6是本发明穿硅通孔结构的形成方法的实施例的流程示意图；
图7至图19是本发明穿硅通孔结构的形成方法的实施例的剖面结构示意图。
具体实施方式
现有技术中形成穿硅通孔结构的方法主要基于铜互连工艺，随着穿硅通孔结构密度的增大，其深宽比也相应的增大，导致铜扩散阻挡层和铜籽晶层可能无法完全覆盖通孔的内表面，从而使得电镀填充后形成的连接钉中产生空洞缺陷，导致穿硅通孔结构的可靠性下降，甚至出现断路问题。
本发明实施例的穿硅通孔结构的形成方法中，首先在半导体衬底的上表面形成深宽比适度的开口，并在其中填充形成第一连接钉，一般地，所述开口的深宽比选择较为适中的数值，以改善所述第一连接钉的填充效果，避免其中出现空洞缺陷等问题；之后在所述半导体衬底的下表面形成凹槽，在所述凹槽中填充可刻蚀的导电材料并对其进行刻蚀后形成第二连接钉，一般地，可以形成宽度较大的凹槽，即所述凹槽具有较小的深宽比，以改善所述可刻蚀的导电材料的填充效果，从而避免通过刻蚀形成的第二连接钉中的空洞缺陷问题。因此，本实施例形成的穿硅通孔结构能够在具有大深宽比的同时还具有较高的可靠性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
图6示出了本发明的穿硅通孔结构的形成方法的实施例的流程示意图，包括：
步骤S21，提供半导体衬底，所述半导体衬底包括相对的上表面和下表面；
步骤S22，对所述半导体衬底的上表面进行刻蚀，形成开口；
步骤S23，在所述开口中填充导电材料，形成第一连接钉；
步骤S24，对所述半导体衬底的下表面进行刻蚀，形成凹槽，所述凹槽底部暴露出所述第一连接钉；
步骤S25，在所述凹槽中填充可刻蚀的导电材料，并对所述可刻蚀的导电材料进行刻蚀，形成第二连接钉，所述第二连接钉与所述第一连接钉上下相接；
步骤S26，在所述第二连接钉与所述半导体衬底之间的空隙以及相邻的第二连接钉之间的空隙中填充介质层。
图7至图19示出了本发明的穿硅通孔结构的形成方法的实施例的剖面示意图，下面结合图6和图7至图19对第一实施例进行详细说明。
结合图6和图7，执行步骤S21，提供半导体衬底20，所述半导体衬底20包括相对的上表面20a和下表面20b。具体地，所述半导体衬底20可以是硅衬底、锗硅衬底、III-V族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，或本领域技术人员公知的其他半导体材料衬底。本实施例中，所述半导体衬底20为硅衬底，其中可以形成有传感器或控制电路等，也可以是空白的硅衬底。
结合图6和图8，执行步骤S22，对所述半导体衬底20的上表面20a进行刻蚀，形成开口20c。作为示例，图8中形成的开口20c的个数为3个。所述开口20c的形成过程可以包括：在所述半导体衬底20的上表面20a上形成光刻胶层并图形化，定义出所述开口20c的图形；以所述图形化后的光刻胶层为掩膜对所述半导体衬底20的上表面20a进行刻蚀，形成所述开口20c；去除所述图形化后的光刻胶层。
需要说明的是，所述开口20c并没有穿透所述半导体衬底20，其宽度等于预期形成的穿硅通孔结构中的链接钉的宽度，所述开口20c的深度由后续填充形成的第一连接钉的材料和工艺决定，也就是说所述开口20c的深宽比需要保证后续采用常规的CVD、电镀等工艺形成的第一连接钉的填充效果，防止其中出现空洞缺陷。
结合图6和图10，执行步骤S23，在所述开口中填充导电材料23，形成第一连接钉。所述导电材料23选自铜、钨、铝或掺杂的多晶硅。本实施例中，所述导电材料23为铜，所述第一连接钉包括依次形成于所述开口侧壁和底部的阻挡层21和铜籽晶层22。下面参考图9和图10具体说明所述第一连接钉的形成过程。
首先参考图9，在所述开口的底部和侧壁依次形成阻挡层21和铜籽晶层22，本实施例中所述阻挡层21和铜籽晶层22还覆盖所述半导体衬底20的上表面20a。所述阻挡层21的材料可以是Ta，TaN等，所述阻挡层21和铜籽晶层22的形成方法可以是PVD。
之后参考图10，在所述开口中填充导电材料23，具体为金属铜，所述金属铜覆盖所述铜籽晶层22；在填充后对所述金属铜的表面进行平坦化，如化学机械抛光(CMP)，至暴露出所述半导体衬底20的上表面20a。
在其他具体实施例中，所述导电材料23也可以是钨或者铝，其填充方法为PVD或CVD；所述导电材料23还可以是掺杂的多晶硅，其填充方法为CVD，可以使用原位(in-situ)掺杂的方法在多晶硅中引入掺杂离子。
结合图6和图14，执行步骤S24，对所述半导体衬底20的下表面20b进行刻蚀，形成凹槽25，所述凹槽25底部暴露出所述第一连接钉。下面参考图11至图14详细说明。
首先参考图11，在所述半导体衬底20的上表面20a形成光刻对准标记24，所述光刻对准标记24的深度大于所述第一连接钉的深度，即大于所述开口的深度，更具体的，所述光刻对准标记24的深度大于或等于预期形成的穿硅通孔结构中的连接钉的深度。所述光刻对准标记24可以是形成在所述上表面20a的一个沟槽，也可以是形成沟槽后在其中填充的介质或金属材料。
之后参考图12，将所述半导体衬底20的上表面20a固定在承载基板30上。所述承载基板30可以是硅基板、玻璃基板等。固定的方法可以是粘合、键合等。
之后参考图13，对所述半导体衬底20的下表面20b进行减薄，减薄至剩余的半导体衬底20的厚度能够满足实际应用中对机械强度的要求。减薄后，所述半导体衬底20的下表面20b暴露出所述光刻对准标记24。
之后参考图14，将所述半导体衬底20和所述承载基板30翻转，对所述半导体衬底20的下表面20b进行刻蚀，形成凹槽25。所述凹槽25的底部暴露出所述第一连接钉，本实施例中具体为暴露出所述阻挡层21。所述凹槽25的宽度需足够宽，以保证后续可刻蚀的导电材料的填充效果。本实施例中，所述凹槽25的宽度范围覆盖之前形成在上表面20a的全部第一连接钉的范围。所述凹槽25的形成过程可以包括光刻、刻蚀等。
结合图6、图15和图16，执行步骤S25，在所述凹槽中填充可刻蚀的导电材料26，并对所述可刻蚀的导电材料26进行刻蚀，形成第二连接钉26a，所述第二连接钉26a与所述第一连接钉上下相接。具体的，本实施例中，所述第二连接钉26a与所述阻挡层21相接。
所述可刻蚀的导电材料26选自铝、掺杂的多晶硅或掺杂的多晶硅锗。本实施例中，所述可刻蚀的导电材料26优选为铝，其填充方法为PVD或CVD。
可以通过光刻、刻蚀等工艺对所述可刻蚀的导电材料26进行图形化，从而形成第二连接钉26a，各第二连接钉26a分别与一个位置相对应的第一连接钉上下相接。所述图形化的过程中可以通过所述光刻对准标记24进行对准，以使得刻蚀形成的第二连接钉26a的位置能够与形成于上表面20a的第一连接钉的位置对应。
需要说明的是，在对所述可刻蚀的导电材料26进行刻蚀时，需要将所述可刻蚀的导电材料26刻穿，即刻蚀后形成的空隙的底部暴露出所述半导体衬底20，以保证刻蚀形成的各第二连接钉26a之间彼此绝缘。
结合图6和图17，执行步骤S26，在所述第二连接钉26a与所述半导体衬底20之间的空隙以及相邻的第二连接钉26a之间的空隙填充介质层27。所述介质层27的材料选自氧化硅、氮氧化硅或低k介质材料，其形成方法可以是CVD。在填充形成所述介质层27的过程中，形成的介质层27会覆盖所述第二连接钉26a的表面，因此之后还可以对所述介质层27的表面进行平坦化，至暴露出所述第二连接钉26a。对所述介质层27的平坦化方法可以是化学机械抛光或选择性刻蚀等。
至此，本实施例形成的穿硅通孔结构可以参考图17，包括：半导体衬底20，所述半导体衬底20上形成有凹槽，所述凹槽中填充有介质层27；贯穿所述半导体衬底20和所述介质层27的连接钉，所述连接钉包括上下相接的第一连接钉(本实施例中具体包括阻挡层21、铜籽晶层22和金属铜23)和第二连接钉26a，其中，第一连接钉内嵌于所述半导体衬底20中，所述第二连接钉内嵌于所述介质层27中，所述第二连接钉的材料为可刻蚀的导电材料。
本实施例中的穿硅通孔结构由分别形成在上表面的第一连接钉和形成在下表面的第二连接钉组成。由于第一连接钉填充的开口的深宽比适中，因而保证了第一连接钉的填充效果，避免了其中的空洞缺陷；另外，所述第二连接钉是通过填充可刻蚀的导电材料后刻蚀形成的，由于所述凹槽的宽度较大，保证了可刻蚀的导电材料的填充效果，因此也避免了第二连接钉中的空洞缺陷。
之后，参考图18，通过所述连接钉，将所述半导体衬底20和基板40对接。在一具体实施例中，所述半导体衬底20的上表面20a上形成有传感器，所述基板40上形成有控制电路，所述控制电路包括多个子单元41，对接后传感器中的各子单元通过连接钉与控制电路中对应的子单元41相连接。
继续参考图19，将所述承载基板剥离，暴露出所述半导体衬底20的上表面20a。剥离之后，还可以对所述上表面20a进行清洗。此后，还可以对所述半导体衬底20和所述基板40进行划片，将其切割拆分成多个独立的裸片(die)。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (16)
1.一种穿硅通孔结构，其特征在于，包括：
半导体衬底，所述半导体衬底上形成有凹槽，所述凹槽中填充有介质层；
贯穿所述半导体衬底和所述介质层的连接钉，所述连接钉包括上下相接的第一连接钉和第二连接钉，所述第一连接钉内嵌于所述半导体衬底中，所述第二连接钉内嵌于所述介质层中，所述第二连接钉的材料为可刻蚀的导电材料；所述第一连接钉和所述第二连接钉上下对准，第二连接钉的宽度与第一连接钉的宽度相等。
2.根据权利要求1所述的穿硅通孔结构，其特征在于，所述可刻蚀的导电材料选自铝、掺杂的多晶硅或掺杂的多晶硅锗。
3.根据权利要求1所述的穿硅通孔结构，其特征在于，所述介质层的材料选自氧化硅、氮氧化硅或低k介质材料。
4.根据权利要求1所述的穿硅通孔结构，其特征在于，所述第一连接钉的材料选自铜、钨、铝或掺杂的多晶硅。
5.一种穿硅通孔结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括相对的上表面和下表面；
对所述半导体衬底的上表面进行刻蚀，形成开口；
在所述开口中填充导电材料，形成第一连接钉；
对所述半导体衬底的下表面进行刻蚀，形成凹槽，所述凹槽底部暴露出所述第一连接钉；
在所述凹槽中填充可刻蚀的导电材料，并对所述可刻蚀的导电材料进行刻蚀，形成第二连接钉，所述第二连接钉与所述第一连接钉上下相接；所述第一连接钉和所述第二连接钉上下对准，第二连接钉的宽度与第一连接钉的宽度相等；
在所述第二连接钉与所述半导体衬底之间的空隙以及相邻的第二连接钉之间的空隙中填充介质层。
6.根据权利要求5所述的穿硅通孔结构的形成方法，其特征在于，所述可刻蚀的导电材料选自铝、掺杂的多晶硅或掺杂的多晶硅锗。
7.根据权利要求5所述的穿硅通孔结构的形成方法，其特征在于，所述可刻蚀的导电材料为铝，使用物理气相沉积或化学气相沉积在所述凹槽中填充可刻蚀的导电材料。
8.根据权利要求5所述的穿硅通孔结构的形成方法，其特征在于，所述介质层的材料选自氧化硅、氮氧化硅或低k介质材料。
9.根据权利要求5所述的穿硅通孔结构的形成方法，其特征在于，在形成所述第一连接钉之后，形成所述凹槽之前，还包括：
将所述半导体衬底的上表面固定在承载基板上；
对所述半导体衬底的下表面进行减薄。
10.根据权利要求9所述的穿硅通孔结构的形成方法，其特征在于，在将所述半导体衬底的上表面固定在承载基板上之前，还包括：在所述半导体衬底的上表面形成光刻对准标记，所述光刻对准标记的深度大于所述第一连接钉的深度。
11.根据权利要求10所述的穿硅通孔结构的形成方法，其特征在于，所述对所述半导体衬底的下表面进行减薄之后，暴露出所述光刻对准标记。
12.根据权利要求9所述的穿硅通孔结构的形成方法，其特征在于，所述承载基板为硅基板或玻璃基板。
13.根据权利要求5所述的穿硅通孔结构的形成方法，其特征在于，所述导电材料为铜，所述在所述开口中填充导电材料，形成第一连接钉包括：
在所述开口的底部和侧壁依次形成阻挡层和铜籽晶层；
在所述开口中填充金属铜，所述金属铜覆盖所述铜籽晶层；
对所述金属铜的表面进行平坦化，至暴露出所述半导体衬底的上表面。
14.根据权利要求5所述的穿硅通孔结构的形成方法，其特征在于，所述导电材料为钨或铝，使用物理气相沉积或化学气相沉积在所述开口中填充导电材料。
15.根据权利要求5所述的穿硅通孔结构的形成方法，其特征在于，所述导电材料为掺杂的多晶硅，使用化学气相沉积在所述开口中填充导电材料。
16.根据权利要求5所述的穿硅通孔结构的形成方法，其特征在于，在形成所述介质层之后，还包括：对所述介质层的表面进行平坦化，至暴露出所述第二连接钉。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110059582.7A CN102683308B (zh) | 2011-03-11 | 2011-03-11 | 穿硅通孔结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110059582.7A CN102683308B (zh) | 2011-03-11 | 2011-03-11 | 穿硅通孔结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102683308A CN102683308A (zh) | 2012-09-19 |
| CN102683308B true CN102683308B (zh) | 2015-02-04 |
Family
ID=46815012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110059582.7A Active CN102683308B (zh) | 2011-03-11 | 2011-03-11 | 穿硅通孔结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102683308B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103258788B (zh) * | 2013-04-17 | 2015-09-23 | 华中科技大学 | 基于双向填充的通孔互联结构制作方法及其产品 |
| CN104347492A (zh) * | 2013-08-09 | 2015-02-11 | 上海微电子装备有限公司 | 具有高深宽比的通孔结构及多晶片互联的制造方法 |
| CN103681390B (zh) * | 2013-12-20 | 2016-09-14 | 中国电子科技集团公司第五十八研究所 | 一种基于tsv工艺的晶圆级硅基板制备方法 |
| CN105261590B (zh) * | 2015-10-09 | 2017-11-24 | 张家港市东大工业技术研究院 | 一种填充高深宽比三维玻璃通孔的方法 |
| CN105870054B (zh) * | 2016-06-06 | 2019-05-10 | 上海华虹宏力半导体制造有限公司 | 硅通孔结构及其形成方法 |
| CN113410175B (zh) * | 2021-06-15 | 2023-06-02 | 西安微电子技术研究所 | 一种tsv导电通孔结构制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1909208A (zh) * | 2005-08-02 | 2007-02-07 | 奇梦达股份公司 | 制造半导体结构的方法及对应的半导体结构 |
| CN101553903A (zh) * | 2006-10-17 | 2009-10-07 | 丘费尔资产股份有限公司 | 晶片通孔形成 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8062975B2 (en) * | 2009-04-16 | 2011-11-22 | Freescale Semiconductor, Inc. | Through substrate vias |
-
2011
- 2011-03-11 CN CN201110059582.7A patent/CN102683308B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1909208A (zh) * | 2005-08-02 | 2007-02-07 | 奇梦达股份公司 | 制造半导体结构的方法及对应的半导体结构 |
| CN101553903A (zh) * | 2006-10-17 | 2009-10-07 | 丘费尔资产股份有限公司 | 晶片通孔形成 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102683308A (zh) | 2012-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2466634B1 (en) | Integration of shallow trench isolation and through-substrate vias into integrated circuit designs | |
| CN102683308B (zh) | 穿硅通孔结构及其形成方法 | |
| US10916468B2 (en) | Semiconductor device with buried local interconnects | |
| JP7442504B2 (ja) | 接合メモリ装置およびその製作方法 | |
| US20070166997A1 (en) | Semiconductor devices and methods of manufacture thereof | |
| CN102301465B (zh) | 贯穿衬底的通路 | |
| US20200411414A1 (en) | Through semiconductor via structure with reduced stress proximity effect | |
| US7678696B2 (en) | Method of making through wafer vias | |
| CN102237300B (zh) | 直通基底穿孔结构及其制造方法 | |
| US8710650B2 (en) | Semiconductor devices having through electrodes and methods of fabricating the same | |
| CN111725218B (zh) | 垂直半导体器件 | |
| CN104011848A (zh) | 一种硅通孔互连结构及其制造方法 | |
| JP2008085226A (ja) | 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法 | |
| US8853077B2 (en) | Through silicon via packaging structures and fabrication method | |
| CN102376689A (zh) | 具有台阶的硅通孔结构及其制备工艺 | |
| US20130140688A1 (en) | Through Silicon Via and Method of Manufacturing the Same | |
| CN103367280A (zh) | 穿硅通孔结构及其制作方法 | |
| US9257337B2 (en) | Semiconductor structure and manufacturing method thereof | |
| JP5967801B2 (ja) | 固定された導電性ビアおよびその製造方法 | |
| CN102637656B (zh) | 穿硅通孔结构及其形成方法 | |
| KR100975332B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN111223871B (zh) | 一种存储器件的制备方法以及存储器件 | |
| KR20230066584A (ko) | 광전자 장치 | |
| CN210015846U (zh) | 晶圆及半导体器件 | |
| WO2012119333A1 (zh) | 穿硅通孔结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |