JP2012174862A - 半導体装置およびそれを用いた発光装置 - Google Patents
半導体装置およびそれを用いた発光装置 Download PDFInfo
- Publication number
- JP2012174862A JP2012174862A JP2011034787A JP2011034787A JP2012174862A JP 2012174862 A JP2012174862 A JP 2012174862A JP 2011034787 A JP2011034787 A JP 2011034787A JP 2011034787 A JP2011034787 A JP 2011034787A JP 2012174862 A JP2012174862 A JP 2012174862A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- electrode
- gate electrode
- channel region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 239000003990 capacitor Substances 0.000 claims description 53
- 238000005401 electroluminescence Methods 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 abstract description 55
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 77
- 239000010410 layer Substances 0.000 description 55
- 238000000034 method Methods 0.000 description 15
- 101150014715 CAP2 gene Proteins 0.000 description 13
- 101100260872 Mus musculus Tmprss4 gene Proteins 0.000 description 13
- 101150077194 CAP1 gene Proteins 0.000 description 8
- 101100245221 Mus musculus Prss8 gene Proteins 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 206010027146 Melanoderma Diseases 0.000 description 1
- 229910015202 MoCr Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 層間絶縁膜を挟んでゲート電極と容量電極が対向してできる容量の占有面積を小さくする。
【解決手段】 チャネル領域上の層間絶縁膜が周囲よりも膜厚が薄く、その部分で容量電極がゲート電極と対向して容量を形成している半導体装置。
【選択図】 図１
【解決手段】 チャネル領域上の層間絶縁膜が周囲よりも膜厚が薄く、その部分で容量電極がゲート電極と対向して容量を形成している半導体装置。
【選択図】 図１
Description
本発明は半導体装置ならびに発光装置に関し、詳しくは、トランジスタを含む半導体装置と、それを駆動回路とする有機エレクトロルミネッセンス表示装置などの発光装置に関する。
トランジスタを含む半導体装置は、液晶表示装置や有機ＥＬ表示装置の画素回路に用いられている。画素回路は、表示装置の各画素に設けられ、液晶素子や有機ＥＬ素子を画素ごとに駆動する。
図２に代表的な有機ＥＬ表示装置の画素回路を示す。画素回路は、有機エレクトロルミネセンス素子（以下、有機ＥＬ素子という）ＥＬ，有機ＥＬ素子に電流を供給する駆動トランジスタＴｒ１、選択期間にオンしてデータを取り込む選択トランジスタＴｒ２、データを保持する容量Ｃａｐ、データ線Ｌ１、選択線Ｌ２、電源線Ｌ３などから構成される。画素回路は有機ＥＬ素子ＥＬの一方の電極、ここではアノードに接続される。有機ＥＬ素子の他方の電極であるカソードは一定電位、ここでは接地電位に固定される。
選択線Ｌ２により選択トランジスタＴｒ２がＯＮとなった状態で、データ線Ｌ１から送られた信号が容量Ｃａｐに保持される。容量Ｃａｐに保持された電圧で駆動トランジスタＴｒ１を流れる電流が定まる。この電流が有機ＥＬ素子に流れることで有機ＥＬ素子が発光し、電流の大きさが発光輝度を決定している。
容量Ｃａｐに保持された電圧は、選択トランジスタＴｒ２のオフ時の漏れ電流により変化するので、その変化が駆動トランジスタＴｒ１の電流を変化させ、表示パネルの発光状態を変化させる。その程度が著しいときは輝点や黒点となって表示品質を落とす。このため、容量Ｃａｐは、多少のリーク電流があってもその両端電圧がほとんど変化しない程度の大きさでなければならない。
特許文献１には、液晶素子の保持容量Ｃａｐを、ゲート電極層とドレイン電極層の間にある層間絶縁膜で構成する場合に、大きな容量Ｃａｐを得るために、上下の電極層が重なる部分で層間絶縁膜の膜厚を薄くした液晶表示装置が提案されている。
液晶表示装置の場合は、画素回路は選択トランジスタＴｒ２と容量Ｃａｐからなるのが普通である。これに対して有機ＥＬ表示装置など発光素子を含む表示装置の場合は、発光素子に定常的に電流を流して発光させるので、液晶表示装置の構成に加えて、電流供給のための駆動トランジスタＴｒ１と電源線Ｌ３が必要である。したがって、データを保持する容量Ｃａｐを作るためのスペースは極めて限られている。画素密度の高い有機ＥＬ表示装置では、１つの画素の面積が小さいので、十分な大きさの容量を作ることが困難である。
本発明は、ドレイン領域、チャネル領域ならびにソース領域を有する半導体層と、
前記半導体層を覆う第１の絶縁層と、
前記第１の絶縁層の上に形成され、前記第１の絶縁層を挟んで前記半導体層の前記チャネル領域と重なるゲート電極と、
前記第１の絶縁層の上に形成され、前記ゲート電極を覆う第２の絶縁層と、
前記第２の絶縁層の上に形成され、前記第１の絶縁層と前記第２の絶縁層に開けられたコンタクトホールを介して前記半導体層の前記ドレイン領域および前記ソース領域にそれぞれ接続されたドレイン電極およびソース電極と、
前記第２の絶縁層の上に形成され、前記第２の絶縁層を挟んで前記ゲート電極と対向する部分を持つ容量電極と
を有する半導体装置であって、
前記第２の絶縁層は前記チャネル領域に重なる部分の前記ゲート電極の上で周囲よりも厚さが薄く、前記容量電極の一部が、前記第２の絶縁層の前記厚さの薄い部分を挟んで前記ゲート電極と対向していることを特徴とする。
前記半導体層を覆う第１の絶縁層と、
前記第１の絶縁層の上に形成され、前記第１の絶縁層を挟んで前記半導体層の前記チャネル領域と重なるゲート電極と、
前記第１の絶縁層の上に形成され、前記ゲート電極を覆う第２の絶縁層と、
前記第２の絶縁層の上に形成され、前記第１の絶縁層と前記第２の絶縁層に開けられたコンタクトホールを介して前記半導体層の前記ドレイン領域および前記ソース領域にそれぞれ接続されたドレイン電極およびソース電極と、
前記第２の絶縁層の上に形成され、前記第２の絶縁層を挟んで前記ゲート電極と対向する部分を持つ容量電極と
を有する半導体装置であって、
前記第２の絶縁層は前記チャネル領域に重なる部分の前記ゲート電極の上で周囲よりも厚さが薄く、前記容量電極の一部が、前記第２の絶縁層の前記厚さの薄い部分を挟んで前記ゲート電極と対向していることを特徴とする。
チャネル領域の上方で周囲より薄い層間絶縁膜を挟んでゲート電極と容量電極を対向させることにより大きな容量が形成でき、チャネル領域上以外の容量の占める面積を小さくすることができる。
トランジスタ、抵抗、容量などの回路要素が配線でつながれた半導体装置は、ガラス基板やシリコン基板にフォトリソグラフィ技術などによってパタン化されたアモルファスもしくは結晶の半導体層、金属などの導電体からなる電極及び配線層、絶縁体からなる絶縁層などにより構成される。それらの半導体装置は、液晶素子や有機ＥＬ素子の駆動回路に用いられる。
図１は本発明の半導体装置に用いられるトランジスタの断面構造を示す図である。
図１は画素回路の駆動トランジスタ（図２のＴｒ１）となるトップゲート型の薄膜トランジスタである。
図１は画素回路の駆動トランジスタ（図２のＴｒ１）となるトップゲート型の薄膜トランジスタである。
基板１０１に厚さ５０〜５００ｎｍのバッファ層１０２を介して半導体層１０３が厚さ３０〜１００ｎｍに成膜されパタンニングされている。半導体層１０３は、高濃度の不純物を加えたドレイン領域１０３ａとソース領域１０３ｃと、不純物を含まない、または比較的低濃度に含むチャネル領域１０３ｂとに区分され、厚さ５０〜２００ｎｍの第１の絶縁層（以下、ゲート絶縁膜という）１０４で覆われている。チャネル領域１０３ｂの上方にゲート絶縁膜１０４を挟んでゲート電極１０５が重なっている。ゲート電極１０５はＭｏ、ＭｏＷ、ＭｏＣｒなどの高融点金属で形成され、膜厚は５０〜５００ｎｍである。ゲート電極１０５は、チャネル領域１０３ｂから延長されて選択線（図２のＬ２）となっている。
ゲート絶縁膜１０４の上には、ゲート電極１０５を覆う第２の絶縁層（層間絶縁膜という）が形成されている。層間絶縁膜は、厚さ１００〜８００ｎｍの下部層間絶縁膜１０６と厚さ５０〜２００ｎｍの上部層間絶縁膜１０７の２層で構成され、ゲート電極１０５の上では上部層間絶縁膜１０７の１層だけになっている。このためチャネル領域の上方では層間絶縁膜の厚さが周囲より薄くなっている。下部層間絶縁膜１０６は、ゲート電極１０５の上で開口１１１が開けられている他は、ゲート電極１０５の縁を含め、大部分の場所では上部層間絶縁膜とともに２層の層間絶縁膜を構成している。層間絶縁膜が２層になっているところは１層部分よりも厚く、ゲート電極１０５や半導体層１０３による段差をなだらかにカバーしている。
上部層間絶縁膜１０７は容量を形成する第２の絶縁層として働くため、絶縁耐圧が持つ限りにおいて薄い方が好ましい。下部層間絶縁膜１０６と上部層間絶縁膜１０７は、酸化シリコンや窒化シリコン、酸化アルミ、酸化イットリウムのような無機絶縁膜を用いて形成される。
２層の層間絶縁膜を逆にして、チャネル領域の上方で上部層間絶縁膜１０７に開口１１１を設け下部絶縁膜１０６の１層だけにすることもできる。
上部層間絶縁膜１０７の上に、ドレイン電極１０８ａ、容量電極１０８ｂ、ソース電極１０８ｃが同じ金属膜１０８によって形成されている。金属膜１０８はＴｉ、Ｗ、Ｍｏ、Ｃｒ及びこれらの金属の合金とＡｌ合金との積層膜である。図３では描かれていないが、同じ金属膜１０８で電源配線（図２のＬ３）、データ線（図２のＬ１）も形成される。半導体層１０３のドレイン領域１０３ａとソース領域１０３ｃにはゲート絶縁膜１０４と層間絶縁膜１０６，１０７を貫通するコンタクトホール１１２が開けられており、それらを介してドレイン電極１０８ａとソース電極１０８ｃがそれぞれ接続されている。
容量（図２のＣａｐ）は、チャネル領域１０３ｂの上方に、膜厚の薄い上部層間絶縁膜１０７を挟んでゲート電極１０５と容量電極１０８ｂが対向している部分に形成される。容量Ｃａｐの大きさは、対向する部分の上部層間絶縁膜１０７の膜厚と面積とで決まる。
容量電極１０８ｂはチャネル領域の上方にあるだけでなく、そこから延びて電源配線など他の回路要素に接続されている。ゲート電極もチャネル領域から外に延長されており、チャネル領域の外でゲート電極の一部と容量電極の一部を重ねて容量を形成することもできる。以下、チャネル領域上方に形成される容量をＣａｐ１、チャネル領域の外に形成される容量をＣａｐ２とする。チャネル領域の外の容量Ｃａｐ２としては、層間絶縁膜が２層になっているところでゲート電極と容量電極を対向させてもよいが、対向して容量Ｃａｐ２を形成する部分の層間絶縁膜をチャネル領域上の層間絶縁膜と同様に薄くしてもよい。
図２の画素回路では、駆動トランジスタＴｒ１のゲート−ソース間に容量Ｃａｐが接続されている。この場合は、容量電極１０８ｂとソース電極１０８ｃは連続した１つの電極になっていてもよい。
有機ＥＬ表示装置の画素回路は図２以外にもあるが、多くの画素回路において、データを保持する容量は一方の端子が駆動トランジスタのゲートに接続されている。もう一方の端子は必ずしも駆動トランジスタのソースに接続されるとは限らないが、少なくとも容量の一方の端子がトランジスタのゲートに接続されている画素回路であれば、上で説明したようにしてチャネル領域上方に容量を作ることができる。
このように、有機ＥＬ表示装置においては駆動トランジスタのチャネル領域上方を容量形成のためのスペースとして有効に利用できる。
トランジスタのチャネル領域の幅Ｗと長さＬは、応答速度や流れる電流の大きさによって決められるので、画素回路として必要な容量Ｃａｐとは直接の関係はない。したがって、チャネル領域上方に容量Ｃａｐ１を形成しても、面積を自由に選んで容量を調節することはできない。本発明においては、チャネル領域の上にある層間絶縁膜の厚さを周りよりも薄くして、そこに容量を形成する。チャネル領域の面積は決まっているが、層間絶縁膜の膜厚を変えることで容量の値が調節できる。必要に応じて膜厚を薄くすることによりチャネル領域上方の容量Ｃａｐ１を大きくし、それによってチャネル領域外の容量Ｃａｐ２が占める面積を小さくすることができる。
以上の例に限らず、トランジスタのゲートに容量の一端が接続されている回路であれば、そのトランジスタのチャネル領域上方に容量が形成できる。本発明は、発光素子を含み、それに電流を供給する駆動トランジスタと、電流データを保持する容量とを含む任意の発光装置に適用できる。
以下、有機ＥＬ素子を含む画素回路を例にとって本発明を説明する。
以下、有機ＥＬ素子を含む画素回路を例にとって本発明を説明する。
図３は、図１の駆動トランジスタＴｒ１についての（ａ）−（ｄ）製造工程と（ｅ）最終的にできたトランジスタの断面構造を示している。
ガラスなどの絶縁材料からなる基板１０１上に、酸化シリコン又は窒化シリコン、若しくは酸化シリコンと窒化シリコンの積層構造からなるバッファ層１０２をプラズマＣＶＤ法により５００ｎｍの膜厚で成膜する。
バッファ層１０２を成膜後、さらにプラズマＣＶＤ法によりアモルファスシリコンからなる半導体層１０３を３０〜１００ｎｍの膜厚で成膜する。次に、半導体層１０３を、エキシマレーザー又はプラズマジェットの照射、若しくは熱処理などの結晶化方法によりポリシリコン化する。その後、ポリシリコン化した半導体層１０３を公知のフォトリソグラフィ工程とエッチ工程により、パターニングする。
半導体層１０３の形成後、プラズマＣＶＤ法により酸化シリコンからなるゲート絶縁膜１０４を成膜する。さらに、半導体層１０３に閾値電圧制御用のイオン注入を行う。
次に、スパッタ法によりゲート電極となる金属を成膜し、フォトリソグラフィ工程とエッチ工程によりパターニングしてゲート電極１０５を形成する。このとき、選択線Ｌ２も同時に形成される。ゲート電極１０５は半導体層１０３に重なる部分だけでなく、そこから延長されて選択線Ｌ２に連続的につながっている。
次にゲート電極１０５をマスクとして、半導体層１０３にイオン注入を行う。このイオン注入により、半導体層１０３には閾値電圧制御用のイオン注入のみ行われたチャネル領域１０３ｂとソース領域１０３ａ及びドレイン領域１０３ｃが形成される。以上の工程の結果を図３（ａ）に示した。
次に、下部層間絶縁膜１０６を形成し、フォトリソグラフィ工程とエッチ工程によりチャネル領域１０３ｂ上の一部に開口１１１を設ける。下部層間絶縁膜１０６の膜厚は３００ｎｍとする。この結果を図３（ｂ）に示す。
次に、図３（ｃ）に示すように、上部層間絶縁膜１０７を形成する。上部層間絶縁膜１０７の膜厚は１００ｎｍとする。
以上の工程で、チャネル領域上に上部１層だけの層間絶縁膜が形成され、その周りに上部と下部の２層の層間絶縁膜が形成される。層間絶縁膜の膜厚は、２層部分で４００ｎｍ、１層部分はその１／４である。
次に、図３（ｄ）に示すように、フォトリソグラフィ工程とエッチ工程により、上部層間絶縁膜１０７、下部層間絶縁膜１０６、及びゲート絶縁膜１０４を貫通するコンタクトホール１１２を形成する。
次に、金属膜１０８をスパッタ法により成膜し、フォトリソグラフィ工程とエッチ工程によりパターニングして、ドレイン電極１０８ａ，容量電極１０８ｂ、ソース電極１０８ｃを形成する。このとき、同時に、データ線Ｌ１と電源線Ｌ３も形成される。電源線Ｌ３はソース電極１０８ｃに連続し、データ線Ｌ１は図２とは別に形成される選択トランジスタＴｒ２のドレイン電極に連続している。この結果、図３（ｅ）に示すトランジスタが完成する。図３（ｅ）は図１と同じ構造のトランジスタである。
以上の工程を経て作製したトランジスタにおいては、ゲート電極１０５が容量の一方の電極となり、上部層間絶縁膜１０７を介して容量のもう一方の電極（容量電極）となる金属膜１０８と向き合う。
図４（ａ）は、チャネル領域上方に容量を形成した画素回路のレイアウト図である。画素回路は１２０μｍのピッチでマトリクス状に配列している。
直線ＡＢに沿ったトランジスタの断面構造は図１および図３（ｅ）に示されている。回路構成は図２に示したものである。図１−３と同じ部分には同じ符号を付した。
直線ＡＢに沿ったトランジスタの断面構造は図１および図３（ｅ）に示されている。回路構成は図２に示したものである。図１−３と同じ部分には同じ符号を付した。
選択トランジスタＴｒ２は、ソース電極がデータ線Ｌ１に接続され、選択線Ｌ２からゲート制御信号を受ける。選択トランジスタＴｒ２のドレイン電極はコンタクトホールＣＨ１で駆動トランジスタのゲート電極１０５に接続される。ゲート電極１０５は、コンタクトホールＣＨ１から延びて画素中央に位置する駆動トランジスタＴｒ１のチャネル領域１０３ｂに重なる。チャネル領域１０３ｂのゲート電極の上方では、下部層間絶縁膜１０６に開口１１１が空けられ、その上にさらに電源線Ｌ３から延長された容量電極１０８ｂが重なって容量Ｃａｐ１を形成している。
容量はチャネル領域の上方だけでなくチャネル領域の外にも形成されている。ゲート電極１０５はチャネル領域１０３ｂを超えて画素の下辺に向かって延びており、延長された部分で容量電極１０８ｂと重なって、チャネル領域外の容量Ｃａｐ２を形成している。データ保持のための全容量はＣａｐ１＋Ｃａｐ２になる。
不図示の有機ＥＬ素子は画素回路の上方に重ねて形成され、駆動トランジスタＴｒ１のドレイン電極１０８ａからコンタクトホールＣＨ２を通して電流が供給される。
図４（ｂ）は、比較のために示す従来のレイアウト例である。チャネル領域上の層間絶縁膜は周囲と同じ膜厚であり、チャネル領域の外にのみ容量Ｃａｐ２が形成されている。
ゲート電極１０５は、コンタクトホールＣＨ１で選択トランジスタＴｒ２のソース電極に接続され、画素の下辺近くに置かれた駆動トランジスタＴｒ１のチャネル領域１０３ｂに重なって駆動トランジスタＴｒ１を制御する。また、画素の中央で電源線Ｌ３から延長された容量電極１０８ｂと重なって容量Ｃａｐ２を形成している。
図４（ａ）と（ｂ）は、トランジスタＴｒ１、Ｔｒ２の各部分の寸法と容量Ｃａｐの面積が同じになるように描いてある。容量の値は、（ａ）ではＣａｐ１＝４００ｆＦ、Ｃａｐ２＝１８０ｆＦ、全体でＣａｐ＝Ｃａｐ１＋Ｃａｐ２＝５８０ｆＦである。一方、チャネル外のみに容量がある（ｂ）ではＣａｐ＝Ｃａｐ２＝３６０ｆＦとなる。
図４（ａ）のレイアウトでは、駆動トランジスタＴｒ１のチャネル領域に容量Ｃａｐ１が重なるため、その分チャネル領域外の容量Ｃａｐ２の占める面積が小さくなり、レイアウトに空白部Ｖａｃが生まれる。必要なら空白部Ｖａｃにゲート電極１０５と容量電極１０８ｂを延長して容量Ｃａｐ２をさらに大きくすることができる。また、空白部Ｖａｃをなくして画素の寸法を小さくすることもできる。
図５に本発明の第２の実施例の（ａ）−（ｄ）製造工程と、（ｅ）完成したトランジスタの断面構造を示す。図３と同じ部分には同じ符号を付した。
第１の実施例と異なるのは、チャネル領域の上部層間絶縁膜１０７に開口１１１を設け、下部層間絶縁膜１０６を残した点である。他の工程は図３と同じであり説明は省略する。完成した画素回路の平面レイアウトは図４（ａ）と同じである。
第１の実施例と異なるのは、チャネル領域の上部層間絶縁膜１０７に開口１１１を設け、下部層間絶縁膜１０６を残した点である。他の工程は図３と同じであり説明は省略する。完成した画素回路の平面レイアウトは図４（ａ）と同じである。
図５（ｂ）の工程で、下部層間絶縁膜１０６は酸化シリコンや窒化シリコン、酸化アルミ、酸化イットリウムのような無機絶縁膜を用い、膜厚は５０〜２００ｎｍとする。本実施例において、下部層間絶縁膜１０６は容量を形成する第２の絶縁層として働くため、絶縁耐圧が持つ限りにおいて薄い方が好ましい。
次いで上部層間絶縁膜１０７を成膜し、フォトリソグラフィ工程とエッチ工程によりチャネル領域１０３ｂ上の一部に開口１１１を設ける。図５（ｃ）はこの工程の終了図である。上部層間絶縁膜１０７は酸化シリコンや窒化シリコンのような無機絶縁膜を用い、膜厚は１００〜８００ｎｍとする。
以上の工程で、チャネル領域上に薄い下部層間絶縁膜１０６が残り、チャネル領域以外は上部と下部の２層の層間絶縁膜となる。層間絶縁膜の膜厚は、２層部分で１５０〜１０００ｎｍ、１層部分はそれより薄く、５０〜２００ｎｍである。
図５（ｅ）は最終的に完成したトランジスタの断面図である。チャネル領域の上方においてゲート電極１０５が下部層間絶縁膜１０６を挟んで容量電極１０８ｂと向き合う。
Ｔｒ１ 駆動トランジスタ
Ｔｒ２ 選択トランジスタ
Ｃａｐ 容量
ＥＬ 有機ＥＬ素子
１０１ 基板
１０３ａ ドレイン領域
１０３ｂ チャネル領域
１０３ｃ ソース領域
１０４ ゲート絶縁膜
１０５ ゲート電極
１０６ 下部層間絶縁膜
１０７ 上部層間絶縁膜
１０８ａ ドレイン電極
１０８ｂ 容量電極
１０８ｃ ソース電極
１１１ 開口
Ｔｒ２ 選択トランジスタ
Ｃａｐ 容量
ＥＬ 有機ＥＬ素子
１０１ 基板
１０３ａ ドレイン領域
１０３ｂ チャネル領域
１０３ｃ ソース領域
１０４ ゲート絶縁膜
１０５ ゲート電極
１０６ 下部層間絶縁膜
１０７ 上部層間絶縁膜
１０８ａ ドレイン電極
１０８ｂ 容量電極
１０８ｃ ソース電極
１１１ 開口
Claims (6)
- ドレイン領域、チャネル領域ならびにソース領域を有する半導体層と、
前記半導体層を覆う第１の絶縁層と、
前記第１の絶縁層の上に形成され、前記第１の絶縁層を挟んで前記半導体層の前記チャネル領域と重なるゲート電極と、
前記第１の絶縁層の上に形成され、前記ゲート電極を覆う第２の絶縁層と、
前記第２の絶縁層の上に形成され、前記第１の絶縁層と前記第２の絶縁層に開けられたコンタクトホールを介して前記半導体層の前記ドレイン領域および前記ソース領域にそれぞれ接続されたドレイン電極およびソース電極と、
前記第２の絶縁層の上に形成され、前記第２の絶縁層を挟んで前記ゲート電極と対向する部分を持つ容量電極と
を有する半導体装置であって、
前記第２の絶縁層は前記チャネル領域に重なる部分の前記ゲート電極の上で周囲よりも厚さが薄く、前記容量電極の一部が、前記第２の絶縁層の前記厚さの薄い部分を挟んで前記ゲート電極と対向していることを特徴とする半導体装置。 - 前記第２の絶縁層が２層の絶縁膜からなり、前記厚さの薄い部分が前記２層の絶縁膜のいずれか一方に開口が設けられている部分であることを特徴とする請求項１に記載の半導体装置。
- 前記ゲート電極が前記チャネル領域の外に延びており、前記容量電極の別の一部が、前記第２の絶縁層を挟んで前記チャネル領域の外に延びたゲート電極と対向していることを特徴とする請求項１または２に記載の半導体装置。
- 前記容量電極と前記ソース電極が連続した電極であることを特徴とする請求項１ないし３のいずれか１項に記載の半導体装置。
- 請求項１ないし４のいずれか１項に記載の半導体装置と、電源線と、発光素子とを有し、前記容量電極と前記ゲート電極との間に生じた電圧によって定まる電流が、前記電源線から前記半導体装置を通って前記発光素子に流れることにより、前記前記発光素子が発光することを特徴とする発光装置。
- 前記発光素子が有機エレクトロルミネセンス素子であることを特徴とする請求項５に記載の発光装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011034787A JP2012174862A (ja) | 2011-02-21 | 2011-02-21 | 半導体装置およびそれを用いた発光装置 |
| US13/397,390 US8426859B2 (en) | 2011-02-21 | 2012-02-15 | Semiconductor device and light-emitting device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011034787A JP2012174862A (ja) | 2011-02-21 | 2011-02-21 | 半導体装置およびそれを用いた発光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012174862A true JP2012174862A (ja) | 2012-09-10 |
Family
ID=46652007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011034787A Withdrawn JP2012174862A (ja) | 2011-02-21 | 2011-02-21 | 半導体装置およびそれを用いた発光装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8426859B2 (ja) |
| JP (1) | JP2012174862A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016099629A (ja) * | 2014-11-26 | 2016-05-30 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | トランジスタ、これを具備する有機発光表示装置、及び有機発光表示装置の製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8865517B2 (en) * | 2012-09-26 | 2014-10-21 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Method for manufacturing thin-film transistor active device and thin-film transistor active device manufactured with same |
| CN103022080B (zh) | 2012-12-12 | 2015-09-16 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、有机发光二极管显示装置 |
| KR102109166B1 (ko) * | 2013-01-15 | 2020-05-12 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 구비하는 표시 기판 |
| KR20150096022A (ko) * | 2014-02-13 | 2015-08-24 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN109904176B (zh) * | 2019-03-25 | 2022-02-08 | 京东方科技集团股份有限公司 | 阵列基板及制作方法、显示面板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4869516B2 (ja) * | 2001-08-10 | 2012-02-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP3810725B2 (ja) * | 2001-09-21 | 2006-08-16 | 株式会社半導体エネルギー研究所 | 発光装置及び電子機器 |
| JP3964223B2 (ja) | 2002-02-15 | 2007-08-22 | シャープ株式会社 | 薄膜トランジスタ装置 |
-
2011
- 2011-02-21 JP JP2011034787A patent/JP2012174862A/ja not_active Withdrawn
-
2012
- 2012-02-15 US US13/397,390 patent/US8426859B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016099629A (ja) * | 2014-11-26 | 2016-05-30 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | トランジスタ、これを具備する有機発光表示装置、及び有機発光表示装置の製造方法 |
| US10573698B2 (en) | 2014-11-26 | 2020-02-25 | Samsung Display Co., Ltd. | Transistor, organic light emitting display having the same, and method of manufacturing organic light emitting display |
Also Published As
| Publication number | Publication date |
|---|---|
| US8426859B2 (en) | 2013-04-23 |
| US20120211750A1 (en) | 2012-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8278722B2 (en) | Flat panel display device | |
| JP5948427B2 (ja) | 薄膜半導体基板、発光パネル及び薄膜半導体基板の製造方法 | |
| JP4109265B2 (ja) | 有機電界発光素子及びその製造方法 | |
| JP5579173B2 (ja) | 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法 | |
| US20050225253A1 (en) | Display device and manufacturing method of the same | |
| JP2001102169A (ja) | Ｅｌ表示装置 | |
| JP6019507B2 (ja) | 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法 | |
| JP2005222068A (ja) | 有機電界発光表示装置及びその製造方法 | |
| JP5576862B2 (ja) | 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法 | |
| JP5724105B2 (ja) | 薄膜トランジスタアレイ装置、ｅｌ表示パネル、ｅｌ表示装置、薄膜トランジスタアレイ装置の製造方法、ｅｌ表示パネルの製造方法 | |
| JP2008091599A (ja) | 薄膜トランジスタおよびその製造方法ならびに表示装置 | |
| JP2012174862A (ja) | 半導体装置およびそれを用いた発光装置 | |
| TWI383344B (zh) | 顯示單元及其製造方法 | |
| JP2010108957A (ja) | 表示装置およびその製造方法 | |
| JP2005123571A (ja) | トランジスタ基板、表示装置及びそれらの製造方法 | |
| WO2019187102A1 (ja) | アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の製造方法 | |
| WO2020213102A1 (ja) | 表示装置 | |
| WO2021240584A1 (ja) | 表示装置および表示装置の製造方法 | |
| TWI459566B (zh) | 薄膜電晶體、具有其之顯示裝置及製造薄膜電晶體與顯示裝置之方法 | |
| JP2021013021A (ja) | ディスプレイ装置 | |
| JP5662689B2 (ja) | 表示装置およびその製造方法 | |
| WO2022091348A1 (ja) | 表示装置および表示装置の製造方法 | |
| WO2011138818A1 (ja) | 薄膜トランジスタ装置、薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び薄膜トランジスタ装置の製造方法 | |
| JP2009075523A (ja) | アクティブマトリクス基板、表示装置およびその製造方法 | |
| WO2020059026A1 (ja) | 表示装置、および表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140513 |