JP2012169435A - 光半導体素子 - Google Patents

Abstract

【課題】縦型光半導体素子において、半導体膜内における電流拡散が更に促進され、更に発光色の色ムラ解消に寄与するべく光半導体素子側面からの光放出の抑えた光半導体素子を提供する。
【解決手段】
第一の導電型を有する第一半導体層と、第二の導電型を有する第二半導体層と、第一半導体層と第二半導体層との間に設けられた活性層と、を含む半導体膜と、第一半導体層に接続された第一電極と、第二半導体層に接続され且つ第一電極に対向する第二電極と、を含む。第一電極は、給電配線が接続し得るパッド部と、パッド部に電気的に接続され且つ半導体膜の周縁部において第一半導体層の内部に埋設された周縁埋設部と、を有する。周縁埋設部は、活性層の形成領域または第一電極の形成領域の少なくとも一方の外側に設けられている。
【選択図】図１

Description

本発明は、半導体膜の互いに対向する両面にそれぞれ電極を有する所謂縦型光半導体素子に関する。

ＧａＮ等のIII族窒化物を用いた光半導体素子の結晶成長は、サファイア基板を用いて行われるのが一般的である。このような光半導体素子は、サファイア基板が導電性を有していない為、半導体膜の同一面側にｎ電極およびｐ電極が配置される所謂横型光半導体素子の形態をとることが一般的であった。しかし、近年においては、サファイア基板をレーザ照射によって剥離除去する技術の確立やＧａＮを主材料とした導電性の成長用基板の普及により、半導体膜の上面と下面にそれぞれｎ電極とｐ電極が設けられた所謂縦型光半導体素子の製造が可能となっている。

縦型光半導体素子における最も単純な電極構成としては、光取り出し面となるｎ型半導体層の表面の中央にボンディングパッドとなるｎパッド電極を形成し、実装面となるｐ型半導体層のほぼ全域に亘ってｐ電極を形成する構成が考えられる。しかしながら、このような電極構成によれば、ｎパッド電極の直下において電流が集中し、発光強度分布が不均一となる。また、電流集中は、半導体膜の破壊、発光効率の低下、順方向電圧の上昇を招く。

上記した問題点に鑑み、特許文献１には、ｎ型半導体層の表面のほぼ全域を覆う透明電極と、透明電極上に設けられたｎパッド電極と、ｎパッド電極に接続され且つ透明電極の周縁部に向けて伸びる補助電極と、ｐ型半導体層表面のｎパッド電極と対向する位置に設けられた絶縁体からなる電流阻止層と、ｐ型半導体層表面の他の部分を覆うｐ電極と、を含む光半導体素子が開示されている。このような電極構成によれば、光半導体素子内における電流拡散が促進され、ｎパッド電極直下における電流集中を緩和することが可能となる。

特開２００８−０５３４２５号公報

上記特許文献１に記載の如き電極構成により、ｎパッド電極直下における電流集中は緩和されるものの十分なものとはいえない。すなわち、光半導体素子の周縁部にまで電流を十分に拡散させることができず、依然としてｎパッド電極近傍に強発光領域が生じる。また、光半導体素子の側面からの光放出がｎパッド電極近傍と光半導体素子周縁部との発光強度の差を更に拡大する要因となっている。

蛍光体を用いて所望の発光色を得るデバイスにおいては、不均一な発光強度分布は発光色の色ムラの原因にもなる。例えば、光半導体素子の上面のみを蛍光体層で被覆した場合、発光強度の大きいｎパッド電極近傍では、発光強度の小さい素子周縁部よりも蛍光体よる波長変換の割合が小さくなり、ｎパッド電極近傍と素子周縁部とで色度の異なる発光色が生成されることとなる。更に、蛍光体層で被覆されていない光半導体素子の側面からは、光が波長変換されずそのまま放出されるため発光色の色ムラが顕著となる。光半導体素子の側面をも蛍光体層で被覆することにより光半導体素子の側面から混色光が得られるが、光半導体素子の上面および側面の蛍光体層の被覆厚を同時に制御するのは困難である。特に、光半導体素子の側面の被覆厚のコントロールは難しい。発光色の色度は蛍光体層の厚さに応じて変化するため、光半導体素子の上面および側面を覆う蛍光体層の被覆厚が適切でない場合には発光色も不均一となる。このように、従来の縦型光半導体素子においては、電流拡散が不十分であり且つ光半導体素子の側面からも光が放射される構造となっているため、蛍光体を用いて発光色を混色させた場合、パッド電極近傍と、素子周縁部と、素子側面とで色度が互いに異なる光が生成され、色ムラを生じることとなっていた。そして、この色ムラを解消することは困難であった。

また、従来の縦型光半導体素子は、電流拡散が不十分であるが故、光半導体素子の発光効率が低く、製品寿命の低下の要因にもなっていた。また、ｐ電極と並置してｎパッド電極の直下に電流阻止層を設けた場合、電流阻止層によってｐ電極の形成領域が侵食され、順方向電圧の上昇という弊害を伴う。

本発明は上記した点に鑑みてなされたものであり、縦型光半導体素子において、光半導体素子内における電流拡散が更に促進され、更に発光色の色ムラ解消に寄与するべく光半導体素子側面からの光放出の抑えた光半導体素子を提供することを目的とする。

本発明の光半導体素子は、第一の導電型を有する第一半導体層と、第二の導電型を有する第二半導体層と、前記第一半導体層と前記第二半導体層との間に設けられた活性層と、を含む半導体膜と、前記第一半導体層に接続された第一電極と、前記第二半導体層に接続され且つ前記第一電極に対向する第二電極と、を含み、前記第一電極は、給電配線が接続し得るパッド部と、前記パッド部に電気的に接続され且つ前記半導体膜の周縁部において前記第一半導体層の内部に埋設された周縁埋設部と、を有し、前記周縁埋設部は、前記活性層の形成領域または前記第一電極の形成領域の少なくとも一方の外側に設けられていることを特徴としている。

本発明の光半導体素子によれば、光半導体素子内における電流拡散が促進されるとともに光半導体素子側面からの光放出が抑制される。これにより、発光効率および信頼性が改善されるとともに発光分布の均一化を図ることが可能となり、更に蛍光体を用いて混色光を得る場合に発光色の色ムラの発生を防止することが可能となる。

図１（ａ）は本発明の実施例に係る光半導体素子の構成を示す斜視図、図１（ｂ）は図１（ａ）における１ｂ−１ｂ線に沿った断面図である。 図２（ａ）は本発明の実施例に係る光半導体素子の半導体膜内における電流経路を示す断面図である。図２（ｂ）は本発明の実施例に係る光半導体素子の半導体膜内における光の進路を示す断面図である。 図３（ａ）乃至（ｃ）は本発明の実施例に係る光半導体素子の製造方法を示す断面図である。 図４（ａ）乃至（ｃ）は本発明の実施例に係る光半導体素子の製造方法を示す断面図である。 本発明の実施例に係る光半導体素子をパッケージングした光半導体装置の構成を示す断面図である。 図６（ａ）および（ｂ）は本発明の実施例に係る光半導体素子の構成を示す断面図である。 図７（ａ）および（ｂ）は本発明の実施例に係る光半導体素子の構成を示す斜視図である。 図８（ａ）は本発明の実施例に係る光半導体素子の構成を示す斜視図、図８（ｂ）は図８（ａ）における８ｂ−８ｂ線に沿った断面図である。 図９（ａ）および（ｂ）は本発明の実施例に係る光半導体素子の構成を示す断面図である。 図１０（ａ）〜（ｃ）は本発明の実施例に係る光半導体素子の構成を示す斜視図、図１０（ｄ）〜（ｆ）はそれぞれ、図１０（ａ）〜（ｃ）における１０ｄ−１０ｄ線、１０ｅ−１０ｅ線、１０ｆ−１０ｆ線に沿った断面図である。

以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。

図１（ａ）は本発明の実施例１に係る光半導体素子１の構成を示す斜視図、図１（ｂ）は図１（ａ）における１ｂ−１ｂ線に沿った断面図である。

（光半導体素子の構成）
光半導体素子１は、ｎ電極３０とｐ電極４０が半導体膜２０の互いに対向する面にそれぞれ設けられたいわゆる縦型の発光ダイオード（LED: Light Emitting Diode）である。半導体膜２０は、例えばＡｌ_xＩｎ_yＧａ_zＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表わされるIII族窒化物系半導体を主材料とするｎ型半導体層２２、活性層２４、ｐ型半導体層２６を含む。

ｎ型半導体層２２は、例えばＳｉがドープされた厚さ約１００μｍのｎ−ＧａＮ基板上に有機金属気相成長法（MOCVD: Metal Organic Chemical Vapor Deposition）によって約３μｍの ｎ−ＧａＮ層を結晶成長することにより形成される。このように、結晶成長に用いる基板が導電性を有している場合は成長用基板をそのままｎ型半導体層２２またはその一部として利用することができる。

活性層２４は例えばＩｎＧａＮ井戸層／ＧａＮ障壁層のペアを繰り返し積層して構成される多重量子井戸構造を有する。ｐ型半導体層２６は、例えばＭｇがドープされた厚さ約１５０ｎｍのｐ−ＧａＮ層を含む。

半導体膜２０は、その周縁部においてｐ型半導体層２６の表面からｐ型半導体層２６、活性層２４およびｎ型半導体層２２の一部を除去することにより形成される切り欠き部２０ａを有する。すなわち、ｎ型半導体層２２は、活性層２４およびｐ型半導体層２６の端面よりも外側に張り出している。

ｐ電極４０は、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）等の透明酸化物導電体またはＡｌ、Ｐｔ、Ａｇ、Ｒｈ等の高い反射率を有する金属若しくはこれらを含む合金により構成され、ｐ型半導体層２６のほぼ全域を覆うように形成される。尚、ｐ電極４０は、透明酸化物導電体と金属とを積層した多層構造を有していてもよい。半導体膜２０との密着性向上や接触抵抗低下のために薄いＴｉやＮｉの層を介してｐ電極４０を形成しても良い。

ｎ電極３０は、ｎパッド部３１、延伸部３２および埋設部３３により構成される。ｎパッド部３１は、光放出面となるｎ型半導体層２２の表面の中央に設けられる。ｎパッド部３１は、ボンディングワイヤを接続するためのボンディングパッドとして機能する。すなわち、光半導体素子１の駆動電流は、最終的にｎパッド部３１に集約される。

延伸部３２は、ｎパッド部３１に接続され且つｎ型半導体層２２の表面上を平面方向に伸びる線状の補助電極である。延伸部３２は、半導体膜２０の周縁部にまで電流を拡散させるとともにｎパッド部３１と埋設部３３とを電気的に接続する接続配線の役割を担う。

埋設部３３は、延伸部３２を介してｎパッド部３１に電気的に接続されている。埋設部３３は、ｎ型半導体層２２の内部に埋設され、光半導体素子１の周縁部においてｎ型半導体層２２の側面に沿って矩形環状に連なっている。埋設部３３は、ｎ型半導体層２２内において終端しており活性層２４にまで達していない。埋設部３３は、切り欠き部２０ａと重なる位置に設けられている。換言すれば、埋設部３３は、ｎ型半導体層２２の張り出し部分に設けられている。

活性層２４、ｐ電極４０およびｎパッド部３１は、埋設部３３の矩形環状パターンの内側に配置される。特にｎパッド部３１は埋設部３３の矩形環状パターンの中央に配置されていることが好ましい。埋設部３３は、光反射性を有する金属により構成され、ｎ型半導体層２２の側面に沿って矩形環状に連なる光反射面を形成するとともに半導体膜２０の側面からの光放出を抑制する遮光壁として機能する。

絶縁膜５０は、ＳｉＯ₂等の酸化物絶縁体またはＳｉ₂Ｎ₃やＴａＮ等の窒化物絶縁体からなり、切り欠き部２０ａにおいて表出した半導体膜２０の側面を覆い、電極材料や光半導体素子１の実装時に用いられるはんだ材の付着による短絡を防止する。更に、絶縁膜５０は、活性層２４から外部へ直接放出される光を制限する。すなわち、絶縁膜５０を構成する酸化物または窒化物は透明であるが、屈折率が半導体膜２０よりも小さいため、活性層２４からの光の一部は、絶縁膜５０で反射され、光取り出し面へと導かれる。絶縁膜５０の光反射性能をより高めるために、絶縁膜５０は、屈折率の互いに異なる材料を周期的に積層した多層膜ブラック反射鏡を構成していてもよい。

（半導体膜内における電流経路）
図２（ａ）は、光半導体素子１における半導体膜２０内を流れる電流経路を示す断面図である。光半導体素子１は、例えば、ｐ電極４０が実装基板２００に接合され、ｎパッド部３１にボンディングワイヤ２０１が接続されて駆動電力の供給を受ける。ｎパッド部３１の直下領域においては、電流は、ｐ電極４０から直接ｎパッド部３１に向けて流れる。ｎパッド部３１から離れた半導体膜２０の周縁部においては、電流は、半導体膜２０内をｐ電極４０から埋設部３３に向けて流れ、延伸部３２を経由してｎパッド部３１に至る。これは、周縁部においては、埋設部３３を経由する経路の方がｐ電極４０からｎパッド部３１に直接向かう経路よりも経路上の電気抵抗が小さくなるためである。このようにｎパッド部３１に電気的に接続され且つｎ型半導体層２２内に埋設された埋設部３３をｎ型半導体層２２の周縁部に配置することによりｎパッド部３１から離れた半導体膜２０の周縁部における電流量が増大し、光半導体素子内における電流拡散の促進を図ることが可能となる。これにより電流密度および発光分布の均一化を図ることができ、発光効率、信頼性および順方向電圧特性が改善される。

延伸部３２をｎパッド部３１から放射状に伸ばして、延伸部３２と埋設部３３との接続点を複数とし且つ当該複数の接続点を実質的に等間隔に配置することにより、埋設部３２の各領域における電位を均一とすることができる。これにより、半導体膜２０内における電流の偏りを防ぐことができる。

（半導体膜内における光反射）
図２（ｂ）は、活性層２４から発せられた光の半導体膜内における進路を例示する断面図である。活性層２４から発せられ、半導体膜２０の側面に向かう光の一部は、埋設部３３において反射され、光取り出し面であるｎ型半導体層２２の上面に導かれる。このように、埋設部３３は、活性層２４からの光を光取り出し面へと導く光反射層として機能するとともに、半導体膜２０の側面からの光放出を抑制する遮光壁としても機能する。上記したように、半導体膜２０の周縁部に切り欠き部２０ａを設け、活性層２４の端面を埋設部３３の環状パターンの内側に配置することにより、半導体膜２０の側面に向かう光の大部分を光取り出し面に導くことが可能となる。埋設部３３の遮光壁としての機能をより高めるために、埋設部３３は、切り欠き部２０ａにおいて表出したｎ型半導体層２２の表出面まで伸長していることが好ましい。

本実施例では、半導体膜２０に切り欠き部２０ａを設けて活性層２４およびｐ電極４０の双方を埋設部３３の環状パターンの内側に配置する構成としたが、活性層２４およびｐ電極４０のいずれか一方が埋設部３３の環状パターンの内側に配置されていれば半導体膜側面からの光放出を抑制することは可能である。すなわち、有効な発光領域が埋設部３３の環状パターンの内側に配置されていれば半導体膜側面からの光放出を効果的に抑制することが可能となる。

（ｎ電極の詳細な構成）
ｎパッド部３１、延伸部３２および埋設部３３は、互いに同一の材料で構成されていてもよく、また互いに異なる材料で構成されていてもよい。ｎパッド部３１は、半導体膜２０およびボンディングワイヤとの密着性およびボンディング性を考慮して例えばＴｉ／Ａｌ／Ｔｉ／Ａｕの多層膜により構成することができる。延伸部３２は、光取り出し効率を考慮して例えばＩＴＯ等の透明酸化物導電体により構成することができる。埋設部３３は、光反射性およびｎ型半導体層２２との接触抵抗を考慮して例えばＴｉ／Ａｇの多層膜により構成することができる。

延伸部３２と半導体膜２０との接触抵抗が低い場合、埋設部３３を経由する経路を流れる電流が減少する一方、半導体膜２０から直接延伸部３２に向かう電流が増大し、光半導体素子内における電流拡散が阻害されるおそれがある。このような場合、半導体膜２０と延伸部３２との電気的な接続を制限することが好ましい。半導体膜２０と延伸部３２との電気的な接続を制限する方法として、例えばｎ型半導体層２２表面の延伸部形成領域の少なくとも一部にＳｉＯ₂等の絶縁膜を形成する方法がある。また、電子ビーム蒸着等により膜密度の低いＩＴＯ膜を蒸着した後、通常行う熱処理を省略して、半導体膜２０に対してショットキー接触となるように延伸部３２を形成する方法もある。このように、半導体膜２０と延伸部３２との電気的な接続を制限することにより、延伸部３２は、専ら埋設部３３に導入された電流をｎパッド部３１に導くための配線として機能するため上記した電流拡散が阻害される問題が解消される。

図２（ｂ）に示す断面で見たときに、活性層２４の端面上の任意のＡ点と、これに対向する位置における切り欠き部２０ａのコーナー部であるＢ点とを結ぶラインＣ上若しくはこれよりも下方（ｐ型半導体層２６側）に埋設部３３の終端部が位置していることが好ましい。これにより、活性層２４から直接半導体膜２０の側面に向かうほぼ全ての光が埋設部３３で反射され、半導体膜２０の側面からの光放出を効果的の抑制することが可能となる。切り欠き部２０ａにおいて表出したｎ型半導体層２２の表出面の幅ｗを大きくしたり、切り欠き部２０ａの深さｄを大きくすることによりラインＣの角度が大きくなり、従って、埋設部３３の終端位置を浅く設定することができる。

（製造方法）
以下、本発明の実施例に係る光半導体素子１の製造方法を図３（ａ）〜（ｃ）および図４（ａ）〜（ｃ）を参照しつつ説明する。

＜半導体膜の形成＞
Al_xIn_yGa_zN（0≦x≦1、0≦y≦1、0≦z≦1、x + y + z = 1）を成長可能なｎ型ＧａＮ基板を成長用基板１０として用いる。有機金属気相成長法により成長用基板１０上にAl_xIn_yGa_zNから成るｎ型半導体層２２、活性層２４、ｐ型半導体層２６を順次結晶成長させて半導体膜２０を得る。ｎ型ＧａＮ基板はシリコンおよび/または酸素がドープされおり、ｎ型の導電型を有する。このため、ｎ型ＧａＮ基板を半導体膜２０のｎ型半導体層２２の一部としても利用できる。

ｎ型半導体層２２は、成長用基板１０上にＳｉドープされた厚さ２μｍ程度のｎ型ＧａＮ層を成長させることで形成される。具体的には、成長用基板１０をＭＯＣＶＤ装置に投入し、基板温度約１０００℃とし、水素雰囲気中で約１０分程度の熱処理を行う（サーマルクリーニング）。続いて、成長温度１０００℃を保持して、ＴＭＧ （45 μmol/min）、ＮＨ₃ （4.4LM）、ＳｉＨ₄ （2.7×10^-9 μmol/min）を３０分間供給し、層さ約２μｍのｎ型ＧａＮ層からなるｎ型半導体層２２を形成する。

次に、ＩｎＧａＮ井戸層／ＧａＮ障壁層からなるペアを５ペア積層した多重量子井戸構造を有する活性層２４をｎ型半導体層２２上に形成する。具体的にはｎ型半導体層２２を形成後、成長温度約７００℃にてＴＭＧ（3.6 μmol/min）、ＴＭＩ （10 μmol/min）、ＮＨ₃（4.4LM）を３３秒供給して層厚約２．２ｎｍのＩｎＧａＮ井戸層を形成し、続いてＴＭＧ（3.6 μmol/min）、ＮＨ₃ （4.4LM）を３２０秒供給して層厚約１５ｎｍのＧａＮ障壁層を形成する。かかる処理を５周期分繰り返すことにより活性層２４が形成される。

ｐ型半導体層２６は、例えばｐ型ＡｌＧａＮクラッド層、Ｍｇドープされたｐ型ＧａＮ層を順次結晶成長させることで形成される。具体的には、成長温度を８７０℃にてＴＭＧ（8.1 μmol/min）、ＴＭＡ （7.5 μmol/min）、ＮＨ₃（4.4LM）、Ｃｐ₂Ｍｇ（2.9×10^-7 μmol/min）を５分間供給し、活性層２４上に層厚約４０ｎｍのｐ型ＡｌＧａＮクラッド層を形成する。引き続きそのままの温度でＴＭＧ（18 μmol/min）、ＮＨ₃（4.4LM）、Ｃｐ₂Ｍｇ（2.9×10^-7 μmol/min）を７分間供給し、ｐ型ＡｌＧａＮクラッド層上に層厚約１５０ｎｍのｐ型ＧａＮ層を形成する。これにより活性層２４上にｐ型半導体層２６が形成される（図３（ａ））。

＜切り欠き部の形成＞
半導体膜２０をｐ型半導体層２６の表面から部分的エッチングして切り欠き部２０ａを形成し、切り欠き部２０ａの底面においてｎ型半導体層２２を表出させる。具体的には、ｐ型半導体層２６の表面に切り欠き部２０ａの形成領域である素子周縁部に開口部を有するレジストマスクを形成した後、ウエハを反応性イオンエッチング（ＲＩＥ）装置に投入する。上記レジストマスクを介してｐ型半導体層２６の表面からｐ型半導体層２６、活性層２４およびｎ型半導体層２２の一部をエッチングして素子周縁部に切り欠き部２０ａを形成する。切り欠き部２０ａの側面においてｐ型半導体層２６、活性層２４の端面が露出し、切り欠き部２０ａの底面においてｎ型半導体層２２が露出する（図３（ｂ））。

＜ｐ電極および絶縁膜の形成＞
ｐ型半導体層２６表面に開口部を有するレジストマスクを形成する。電子ビーム蒸着法などにより上記レジストマスクを介してｐ型半導体層２６上にＴｉ（１ｎｍ）、Ａｇ（５００ｎｍ）、Ｔｉ（１ｎｍ）、Ａｕ（５００ｎｍ）を順次堆積させ、その後レジストマスクを除去することによりｐ型半導体層２６表面のほぼ全域を覆うｐ電極４０を形成する。

続いて、ウエハをスパッタ装置に投入してウエハ表面に厚さ約３００ｎｍのＳｉＯ₂膜を形成した後、不要部分のＳｉＯ₂膜をウェットエッチングにより除去する。これにより、切り欠き部２０ａにおいて表出した半導体膜２０の端面を覆う絶縁膜５０が形成される（図３（ｃ））。

＜半導体膜の研磨および溝加工＞
半導体膜２０の厚さが約１５０μｍ程度となるように半導体膜２０を薄片化させる。研削・研磨および化学機械研磨（ＣＭＰ）等の方法により半導体膜３０を成長用基板１０側から研削し、表面を平坦化する。

次に、切り欠き部２０ａと重なる位置に開口部を有するレジストマスクをｎ型半導体層２２の表面に形成し、ドライエッチングにより上記レジスマスクを介してｎ型半導体層２２をエッチングして、埋設部３３を形成するための矩形環状に連なる溝３３ａを形成する（図４（ａ））。

＜ｎ電極の形成＞
電子ビーム蒸着法などにより、溝３３ａの内壁に厚さ１ｎｍ程度のＴｉを堆積させた後、Ａｇで溝３３ａを充填する。次にｎ型半導体層２２の表面にｎパッド部３１および延伸部３２の形成領域に開口部を有するレジストを形成し、このレジストを介して電子ビーム蒸着法などにより、ｎ型半導体層２２の表面にＴｉ（１ｎｍ）、Ａｌ（１０００ｎｍ）、Ｔｉ（１ｎｍ）、Ａｕ（５００ｎｍ）を順次堆積させた後レジストを除去する。以上より、ｎパッド部３１、延伸部３２および埋設部３３からなるｎ電極３０が形成される。尚、ｎパッド部３１と延伸部３２を個別の工程で形成することとしてもよい（図４（ｂ））。

＜素子分離＞
ウエハを切断、分離して光半導体素子を個片化する。エッチング、スクライブ／ブレイキング、ダイシングのいずれかまたはこれらを組み合わせにより、図４（ｆ）において破線で示される素子分割ラインに沿ってウエハを分割し、光半導体素子をチップ状に個片化する。以上の各工程を経ることにより光半導体素子１が完成する（図４（ｃ））。

以上の説明から明らかなように、本発明の実施例に係る光半導体素子１は、ｎ電極３０がｎ型半導体層２２内部に埋設され且つ素子周縁部において半導体膜２０の側面に沿って伸長する埋設部３３を有する。これにより、半導体膜２０の周縁部に電流経路を形成することができ、光半導体素子内における電流拡散が促進され、電流密度の均一化を図ることが可能となる。従ってｎパッド部直下における電流集中を緩和することができ、ｎパッド部近傍に強発光領域が生じることを防ぐことができ、光取り出し面内における発光強度の均一化を達成することができる。また、電流集中が緩和されることにより発光効率が改善され、半導体膜の劣化を防ぐことが可能となり、更には順方向電圧の低減を図ることも可能となる。本発明の実施例に係る光半導体素子によれば、パッド部直下への電流の流入を阻止するための絶縁層（電流阻止層）を設けることなく電流拡散が可能となる。従って、ｐ電極が絶縁層（電流阻止層）によって侵食されることはなく、電流拡散の促進に伴う順方向電圧の低減効果がより顕著となる。

図５は、本発明の実施例に係る光半導体素子１をパッケージングした光半導体装置１００の構成を示す断面図である。プリント基板７０の表面には、光半導体素子１に電力を供給するための導体配線７１ａおよび７１ｂが設けられている。光半導体素子１は、ｐ電極４０がはんだ等の接合材を介して導体配線７１ａに接合されることにより、プリント基板７０上に固着される。一方、ｎパッド部３１は、ボンディングワイヤ７２を介して導体配線７１ｂに接続される。

光半導体素子１の上面は、蛍光体層７３で覆われる。蛍光体層７３はシリコーン樹脂等の光透過性樹脂を主成分とし、これにＹＡＧ：Ｃｅ蛍光体を分散させて構成される。蛍光体は、光半導体素子１から放射されるピーク波長が例えば約４６０ｎｍの青色光を吸収してこれを例えば波長５６０ｎｍ前後に発光ピークを持つ黄色光に変換する。光半導体装置の光放射面からは、蛍光体により波長変換された黄色光と、波長変換されずに蛍光体層７３を透過した青色光が混ざることにより白色光が得られるようになっている。封止樹脂７４は、例えばシリコーン樹脂等の光透過性を有する材料からなり、プリント基板７０上において光半導体素子１やボンディングワイヤ７２をその内部に埋設するように形成される。

上記したように、本発明の実施例に係る光半導体素子によれば、光取り出し面内における発光強度が均一となることに加え、埋設部３３が遮光壁として機能して光半導体素子１の側面からの光放出が抑制される故、図６に示されるように光半導体素子１の上面のみを蛍光体層７３で覆う場合において色ムラのない均一な白色光を得ることができる。一方、光半導体素子１の上面および側面を蛍光体層で被覆する場合も同様に色ムラを生じることはない。すなわち、本発明の実施例に係る光半導体素子によれば、側面からの光放出がほぼなくなることから、光半導体素子１の側面を覆う蛍光体層の被覆厚を厳重に管理することを要さず、製造が容易となる。

（変形例）
図６（ａ）は、上記した光半導体素子１の構成の一部を改変した光半導体素子１ａの断面図である。光半導体素子１ａはｐ電極４０ａの構成が上記した光半導体素子１と異なる。ｐ電極４０ａは、絶縁膜５０を介して切り欠き部２０ａにおいて表出した半導体膜２０（ｐ型半導体２６、活性層２４およびｎ型半導体層２２の一部）の側面を覆う側面被覆部４１を有する。側面被覆部４１は、ｎ電極３０の埋設部３３と同様、切り欠き部２０ａにおいて表出した半導体膜２０の側面に沿って連なる光反射面を形成するとともに半導体膜２０の側面からの光放出を抑制する遮光壁として機能する。埋設部３３および側面被覆部４１の各々によって形成される遮光壁が半導体膜２０の周縁部のほぼ全域に延在しているので、半導体膜２０の側面からの光放出をほぼ完全になくすことができる。

図６（ｂ）は、上記した光半導体素子１の構成の一部を改変した光半導体素子１ｂの断面図である。光半導体素子１ｂはｎ型半導体層２２の上面のほぼ全域を覆うＩＴＯ等の透明酸化物導電体からなる透明電極３４を有する。ｎパッド部３１および延伸部３２は透明電極３４上に設けられ、埋設部３３は透明電極３４を貫通してｎ型半導体層２２内に達している。このように、ｎ型半導体層２２の上面の全域を透明電極３４で覆うことにより、光半導体素子内における電流拡散の更なる促進を図ることが可能となる。尚、延伸部３２を透明電極３４よりも導電性の高い材料で構成することが好ましい。この場合において、埋設部３３に誘導される電流量を確保したい場合は、延伸部３２を導電率の高い金属で構成する。光取り出し量を確保したい場合、延伸部３２を光透過率の高いＩＴＯまたはＡｕ／Ｎｉの合金薄膜を酸素雰囲気中で熱処理したもので構成する。Ａｕ／Ｎｉ合金薄膜は、ＩＴＯよりも光透過率は劣るものの導電率がＩＴＯよりも高いため電圧降下が小さい。従って、延伸部３２をＡｕ／Ｎｉ合金薄膜で構成することにより、延伸部３２は埋設部３３に導入された電流をｎパッド部３１に導くための配線としての機能を十分に発揮することができる。

また、光半導体素子は、光放出面となるｎ型半導体層２２の上面に光取り出し効率向上のための凹凸を有していてもよい。凹凸の形成方法としては、反応性イオンエッチング（ＲＩＥ：reactive ion etching）により所望の形状およびパターンの突起を形成する方法や、ｎ型半導体層２２の上面がＧａＮ結晶のｃ−面である場合は、アルカリ溶液を用いたウェットエッチングによりＧａＮ結晶構造由来の突起をｎ型半導体層２２の上面に形成する方法がある。ｎ型半導体層２２の上面からの光取り出し量を増大させることにより、光半導体素子の側面からの光放出を抑えることが可能となる。

図７（ａ）および（ｂ）は、上記した光半導体素子１の構成の一部を改変した光半導体素子１ｃおよび１ｄの斜視図である。上記した光半導体素子１において、埋設部３３は矩形環状に連なる連続的な環状パターンを有するものであった。一方、光半導体素子１ｃおよび１ｄでは、埋設部３３が環状に伸長する方向において分断されており、ｎ型半導体層２２の側面に沿って不連続な遮光壁を形成している。

上記したように、光半導体素子の側面から放出される光の量に応じて光半導体素子側面を被覆する蛍光体層の厚さや形状を制御することは困難である。また、光半導体素子上面を被覆するための蛍光体含有樹脂の塗布条件を保ったまま光半導体素子側面を被覆する蛍光体層の被覆厚や被覆形状を制御することは困難である。しかし、蛍光体含有樹脂の塗布条件を一定とすることで蛍光体層の光半導体素子側面における被覆厚および被覆形状の再現性を高めることは可能である。したがって、光半導体素子側面を被覆する蛍光体層の厚さや被覆形状に応じて光半導体素子側面から放出される光の量を制御することにより、光半導体素子の上面と側面の発光色を調和させることは可能である。

光半導体素子側面から放出される光の量を制御するには、図７（ａ）および（ｂ）に示すように、埋設部３３を分断してスリットを形成してスリット幅を制御すればよい。埋設部３３の分断されたセグメントの各々は、延伸部３２を介してｎパッド部３１に接続される。埋設部３３のセグメントは光半導体素子の角部に配置されることが好ましい。これにより、光半導体素子のより広い領域に電流を拡散させることが可能になる。スリットは光半導体素子の角部ではなく、光半導体素子の側面に設けるのが好ましい。光半導体素子内で反射した光は光半導体素子の角部に集中しやすく、角部から光放出があると光の量を調整することが困難となる。また、蛍光体層の材料である蛍光体含有樹脂の表面張力により光半導体素子の角部の被覆厚は薄くなりやすい。このため、光半導体素子の角部から放出される光は十分に波長変換されず、混色が不十分となりやすい。したがって、スリットは、光半導体素子の角部を避けて光半導体素子の側面の中央部に配置されることが好ましい。光半導体素子の側面を被覆する蛍光体層は、通常、蛍光体含有樹脂の表面張力により角部から中央部に向って厚さがしだいに厚くなる凸形状となる。蛍光体含有樹脂の塗布条件が一定であれば光半導体素子の側面中央部における蛍光体層の厚さが安定しやすい。このような光半導体素子の側面を被覆する蛍光体層の被覆形状に応じて、図７（ｂ）に示すようにスリット幅を変化させてもよい。すなわち、被覆厚が最も厚い光半導体素子の側面中央部においてスリット幅を大きくし、角部に向かうにつれてスリット幅を小さくする。これにより、より広い範囲に亘って光半導体素子の側面と上面の混色光を調和させることが可能となる。

図８（ａ）は本発明の実施例２に係る光半導体素子２の構成を示す平面図、図８（ｂ）は図８（ａ）における８ｂ−８ｂ線に沿った断面図である。以下において、光半導体素子２が上記した実施例１に係る光半導体素子と異なる点について説明する。

光半導体素子２は、ｎパッド部３１からの距離が互いに異なる位置に設けられた複数の埋設部３３ａ、３３ｂ、３３ｃを有する。埋設部３３ａ、３３ｂ、３３ｃは、ｎ型半導体膜２２上面の中央に設けられたｎパッド部３１を囲む矩形環状をなしている。埋設部３３ａ、３３ｂ、３３ｃおよびｎパッド部３１は、ｎ型半導体層２２の上面に設けられた延伸部３２を介して互いに電気的に接続されている。

ｎパッド部３１から最も遠い最外周の埋設部（周縁埋設部）３３ｃは、切り欠き部２０ａと重なる位置に配置され、半導体膜２０の周縁部においてｎ型半導体層２２の側面に沿って矩形環状に連なっている。埋設部（周縁埋設部）３３ｃの内側に配置される埋設部（内側埋設部）３３ａおよび３３ｂは、埋設部３３ｃの矩形環状パターンと平行に伸長する矩形環状パターンを有している。埋設部３３ａ、３３ｂ、３３ｃの環状パターンを互いに平行とすることにより、隣接する埋設部間の距離が各部において一定となり、局所的な電流集中を防止することが可能となる。埋設部（内側埋設部）３３ａおよび３３ｂの矩形環状パターンは、図８（ａ）に示すように、不連続であってもよい。すなわち埋設部３３ａおよび３３ｂは、複数のセグメントに分割されていてもよい。埋設部（内側埋設部）３３ａおよび３３ｂのパターンを閉じたループ形状とした場合、光が埋設部の内側に閉じ込められ、埋設部３３ａ、３３ｂを境界とする光取り出し面上の各領域で発光強度が異なるといった問題を生じるおそれがあるが、不連続な環状パターンとすることでそのような問題を回避することができる。

埋設部３３ａ、３３ｂ、３３ｃは、ｎ型半導体層２２内において互いに異なる深さ位置で終端している。埋設部３３ａ、３３ｂ、３３ｃの各々の終端位置は、埋設部の各々からｎパッド部３１に至るまでの電流経路上の配線抵抗（すなわち配線長）に応じて設定される。すなわち、ｎパッド部３１の近傍に設けられ、ｎパッド部３１に至るまでの配線抵抗が最も小さい埋設部３３ａは、ｎ型半導体層２２内の比較的浅い位置（ｐ電極４０から遠い位置）で終端しており、一方、ｎパッド部３１に至るまでの配線抵抗が最も大きい埋設部３３ｃは、ｎ型半導体層２２内の比較的深い位置（ｐ電極４０に近い位置）で終端している。埋設部３３ｂは、埋設部３３ａおよび３３ｃの終端位置の中間の深さ位置で終端している。埋設部３３ａ、３３ｂ、３３ｃはいずれもｎ型半導体層２２内で終端しており、活性層２４には達していない。

図８（ｂ）において半導体膜２０内部を流れる電流が破線矢印で示されている。埋設部３３ｃはｎパッド部２１に至るまでの配線抵抗が最も大きいが、その終端位置をｐ電極４０に最も近づけることにより、半導体膜２０の周縁部における電流を埋設部３３ｃに導くことができる。一方、配線抵抗が最も小さい埋設部３３ａの終端位置をｐ電極４０から最も遠ざけることにより、埋設部３３ａに導かれる電流量が制限される。このように、ｎパッド部３１に至るまでの配線抵抗に応じて埋設部３３ａ、３３ｂ、３３ｃの終端位置を設定することにより、各埋設部に誘導される電流量が制御され、光半導体素子内における電流拡散が促進され、電流密度の均一化を図ることが可能となる。複数の埋設部を半導体膜２０内に分散配置することにより、より高精度な電流制御が可能となる。

最外周の埋設部（周縁埋設部）３３ｃは、上記実施例１に係る光半導体素子１と同様、素子側面からの光放出を抑制する遮光壁として機能する。遮光壁としての機能をより高めるために、埋設部３３ｃの矩形環状パターンは連続していることが好ましい。

このように、本実施例に係る光半導体装置によれば、半導体膜２０内に複数の埋設部が分散配置されているので、半導体膜２０内における電流を柔軟に制御することが可能となる。例えば、上記の如くｎパッド部３１に至るまでの配線抵抗に応じて各埋設部の終端位置を設定することにより電流拡散の更なる促進を図ることが可能となり、電流密度分布および発光強度分布の均一化に寄与することができる。更に、電流密度分布や発光強度分布の均一化を図る場合だけでなく、これらを任意にコントロールすることが可能となる。例えば、光半導体素子２の上面を被覆する蛍光体層の被覆形状がドーム状である場合、すなわち、半導体膜の中央部における蛍光体層の被覆厚が周縁部よりも厚い場合には、半導体膜２０の中央部の電流密度を相対的に高くして発光強度を相対的に高くすれば色ムラの発生を防止することができる。このような電流制御は、例えば、埋設部３３ａの終端位置を深くしたり、埋設部３３ａと３３ｂとの間隔を狭くすることにより、半導体膜２０の中央部の電流密度を相対的に高くすることができる。

また、本実施例に係る光半導体素子によれば、上記した実施例１の場合と同様、最外周の埋設部（周縁埋設部）３３ｃが遮光壁として機能するので、半導体膜側面からの光放出を抑制され、発光色の色ムラの発生を防止することができる。

（変形例）
図９（ａ）は、半導体膜２０に接合された支持体８０を有する光半導体素子２ａの構成を示す断面図である。支持体８０は例えばドーパント注入により導電性が付与されたＳｉやＧｅ等の半導体基板により構成される。支持体８０は、ＡｕＳｎはんだを接合材として用いた熱圧着等の手法によりｐ電極４０に接合される。半導体膜２０の支持を支持体８０が担うことで半導体膜２０の厚さを薄くすることができる。特にｎ型半導体層２２を構成するｎ−ＧａＮ結晶層やｎ−ＧａＮ基板を薄くすることにより、半導体膜内で吸収される光の量を減じることができる他、光半導体素子側面の総面積を小さくすることができるので、素子側面からの光放出の更なる抑制が可能となる。また、支持体８０を設けることにより絶縁性成長用基板上に半導体膜を結晶成長した後にレーザ照射等により絶縁性成長用基板を剥離・除去するといった従来の製造方法をそのまま適用できる。サファイア基板等の絶縁性成長用基板はｎ−ＧａＮ基板に比べて安価なため材料費の低減につながる。

尚、支持体８０は、上記した半導体基板に限らず、Ａｕ、Ｎｉ、Ｃｕ等またはこれらを含む合金のめっき層により構成されていてもよい。例えば、ｐ電極４０の形成後、ウエハをめっき浴に投入して電界めっき法により１００〜３００μｍ程度の厚みを有するめっき層を形成することができる。

図９（ｂ）は、ｐ電極の構成が上記各実施例と異なる光半導体素子２ｂの構成を示す断面図である。ｐ電極４０ａは、半導体膜２０の周縁部においてｐ型半導体層２６および活性層２４を貫通してｎ型半導体層２２に達し且つ半導体膜２０の側面に沿って矩形環状に連なる貫通部４２を有する。貫通部４２は、切り欠き部２０ａに代えて半導体膜２０の周縁部において半導体膜の側面に沿って矩形環状に連なる溝を形成し、この溝内に絶縁膜５０を形成した後、電極材料を充填することにより形成することができる。貫通部４２は、ｎ電極の埋設部３３ｃと同様、光半導体素子の側面からの光放出を抑制する遮光壁として機能する。ｐ電極の貫通部４２の終端位置をｎ電極の埋設部３３ｃの終端位置よりもｎ電極３０側に配置することにより、すなわち、ｐ電極の貫通部４２とｎ電極の埋設部３３ｃをオーバラップさせることにより、半導体膜２０の側面からの光放出をほぼ完全になくすことが可能となる。本実施例では、ｎ電極の埋設部３３ｃは、ｐ電極の貫通部４２よりも外側に配置されているが、ｐ電極の貫通部４２を、ｎ電極の埋設部３３ｃよりも外側に配置してもよい。

図１０（ａ）〜（ｃ）はｎパッド部、延伸部および埋設部の構成が改変された光半導体素子２ｃ〜２ｅの斜視図、図１０（ｄ）〜（ｆ）はそれぞれ、図１０（ａ）〜（ｃ）における１０ｄ−１０ｄ線、１０ｅ−１０ｅ線、１０ｆ−１０ｆ線に沿った断面図である。上記各実施例において示された光半導体素子は、素子上面の中央に設けられた単一のｎパッド部３１を有していたが、光半導体素子２ｃ〜２ｅは、光半導体素子の周縁部寄りに配置された複数のｎパッド部を有する。

図１０（ａ）および（ｄ）において示される光半導体素子２ｃは、光半導体素子２ｃの中心線（図示せず）からの距離が互いに等しい位置に設けられたｎパッド部３１ａおよび３１ｂを有し且つｎパッド部３１ａ、３１ｂ、延伸部３２、埋設部３３ａ、３３ｂ、３３ｃからなるｎ電極３０全体のパターンが線対称となっている。埋設部３３ａ、３３ｂ、３３ｃがいずれも矩形環状パターンを有する点は、図８（ａ）および（ｂ）に示される光半導体素子２と同様である。

ｎパッド部３１ａおよび３１ｂは、埋設部３３ｂに直接接続されている。埋設部３３ｂの内側および外側には、延伸部３２によって埋設部３３ｂに接続された埋設部３３ａおよび３３ｃが設けられている。埋設部３３ａ、３３ｂ、３３ｃのｎ型半導体層２２内における終端位置は、上記した場合と同様、埋設部の各々からｎパッド部３１ａ、３１ｂに至るまでの配線抵抗に応じて定められる。すなわち、ｎパッド部３１ａおよび３１ｂに直接接続された埋設部３３ｂは、ｎ型半導体層２２内の比較的浅い位置で終端している。ｎパッド部３１ａおよび３１ｂに至るまでの配線抵抗が最も大きい埋設部３３ｃは、ｎ型半導体層２２内の比較的深い位置で終端している。

図１０（ｂ）および（ｅ）において示される光半導体素子２ｄと、図１０（ｃ）および（ｆ）において示される光半導体素子２ｅは、光半導体素子の中心点からの距離が互いに等しい位置に設けられたｎパッド部３１ａおよび３１ｂを有し、ｎ電極３０全体のパターンが点対象となっている。いずれの光半導体素子もｎパッド部３１ａおよび３１ｂが光半導体素子上面の１つの対角線上に設けられ且つ埋設部３３ｂに接続されている。光半導体素子２ｄにおいては、埋設部３３ａからｎパッド部３１ａおよび３１ｂに至るまでの配線抵抗は、埋設部３３ｃからｎパッド部３１ａおよび３１ｂに至るまでの配線抵抗よりも小さくなっている。一方、光半導体素子２ｅにおいては、その関係が逆となっている。埋設部３３ａ、３３ｂ、３３ｃのｎ型半導体層２２内における終端位置は、上記した場合と同様、ｎパッド部３１ａ、３１ｂに至るまでの配線抵抗に応じて定められ、電流拡散の促進および電流密度分布の均一化が図られている。図１０（ｆ）に示すように、内側に配置される埋設部３３ａの終端位置を最も深くする場合には、埋設部３３ａを切り欠き部２０ａの底面の深さ位置よりも深い位置で終端させることが可能となり、電流の制御幅を拡大することができる。

このように、単一のｎパッド部を光半導体素子上面の中央に設ける場合だけでなく、複数のｎパッド部を光半導体素子の周縁部寄りに分散配置する場合においても、ｎパッド部に至るまでの配線抵抗に応じて各埋設部の終端位置を設定すること等により、光半導体素子内における電流拡散の促進を図ることが可能となる。複数のｎパッド部を分散配置することにより、これに接続される延伸部および埋設部を流れる電流も分散されるので、電流分布の均一化が容易となる。更に、ｎパッド部が光半導体素子の周縁部寄り配置されることによりボンディングワイヤが光半導体素子の上面と重なる面積を低減させることができ、その結果光取り出し効率が向上する。

１、１ａ、１ｂ 光半導体素子
２、２ａ〜２ｅ 光半導体素子
１０ 成長用基板
２０ 半導体膜
２０ａ 切り欠き部
２２ ｎ型半導体層
２４ 活性層
２６ ｐ型半導体層
３０ ｎ電極
３１、３１ａ、３１ｂ ｎパッド部
３２ 延伸部
３３、３３ａ、３３ｂ、３３ｃ 埋設部
４０、４０ａ ｐ電極
４１ 側面被覆部
４２ 貫通部
７０ プリント基板
７２ ボンディングワイヤ
７３ 蛍光体層
７４ 封止樹脂
８０ 支持基板
１００ 光半導体装置

Claims (8)

1. 第一の導電型を有する第一半導体層と、第二の導電型を有する第二半導体層と、前記第一半導体層と前記第二半導体層との間に設けられた活性層と、を含む半導体膜と、
   前記第一半導体層に接続された第一電極と、
   前記第二半導体層に接続され且つ前記第一電極に対向する第二電極と、を含み、
   前記第一電極は、給電配線が接続し得るパッド部と、前記パッド部に電気的に接続され且つ前記半導体膜の周縁部において前記第一半導体層の内部に埋設された周縁埋設部と、を有し、
   前記周縁埋設部は、前記活性層の形成領域または前記第一電極の形成領域の少なくとも一方の外側に設けられていることを特徴とする光半導体素子。
2. 前記半導体膜は、その周縁部において前記第二半導体層の表面から前記第二半導体層、前記活性層および前記第一半導体層の一部を除去することにより形成された切り欠き部を有し、
   前記周縁埋設部は前記切り欠き部と重なる位置に設けられていることを特徴とする請求項１に記載の光半導体素子。
3. 前記周縁埋設部は、前記切り欠き部において表出している前記第一半導体層の表出面に達していることを特徴とする請求項２に記載の光半導体素子。
4. 前記第二電極は、前記切欠き部において表出している前記活性層の側面を覆う側面被覆部を有することを特徴とする請求項２又は３に記載の光半導体素子。
5. 前記第一電極は、前記パッド部に電気的に接続され且つ前記周縁埋設部の内側において前記第一半導体層の内部に埋設された内側埋設部を更に有することを特徴とする請求項１乃至４のいずれか１つに記載の光半導体素子。
6. 前記周縁埋設部および前記内側埋設部は、前記第一半導体層の内部において互いに異なる深さ位置で終端していることを特徴とする請求項５に記載の光半導体素子。
7. 前記第二電極は、前記半導体膜の周縁部において前記第二半導体層および前記活性層を貫通して前記第一半導体層に達し且つ前記半導体膜の側面に沿って環状に連なる貫通部を有していることを特徴とする請求項１乃至６のいずれか１つに記載の光半導体素子。
8. 請求項１乃至７のいずれか１つに記載の光半導体素子を含む光半導体装置であって、
   その主面上に前記光半導体素子を搭載し且つ前記第１および第２電極に電気的に接続された導体配線を有する実装部と、
   少なくとも前記光半導体素子の上面を被覆する蛍光体層と、
   前記光半導体素子を封止する封止部と、を含むことを特徴とする光半導体装置。

Images