JP2012156525A - 多層プリント配線板 - Google Patents
多層プリント配線板 Download PDFInfo
- Publication number
- JP2012156525A JP2012156525A JP2012059654A JP2012059654A JP2012156525A JP 2012156525 A JP2012156525 A JP 2012156525A JP 2012059654 A JP2012059654 A JP 2012059654A JP 2012059654 A JP2012059654 A JP 2012059654A JP 2012156525 A JP2012156525 A JP 2012156525A
- Authority
- JP
- Japan
- Prior art keywords
- insulating
- insulating substrate
- insulating layer
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 103
- 230000007423 decrease Effects 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 174
- 238000007747 plating Methods 0.000 claims description 42
- 230000006355 external stress Effects 0.000 abstract description 16
- 238000009413 insulation Methods 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 209
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 78
- 229910000679 solder Inorganic materials 0.000 description 53
- 239000011889 copper foil Substances 0.000 description 50
- 238000000034 method Methods 0.000 description 35
- 239000010949 copper Substances 0.000 description 29
- 229920005989 resin Polymers 0.000 description 29
- 239000011347 resin Substances 0.000 description 29
- 229910052802 copper Inorganic materials 0.000 description 28
- 239000002585 base Substances 0.000 description 26
- 238000005530 etching Methods 0.000 description 23
- 239000000463 material Substances 0.000 description 23
- 238000012360 testing method Methods 0.000 description 20
- 230000008569 process Effects 0.000 description 19
- 238000012545 processing Methods 0.000 description 17
- 238000011282 treatment Methods 0.000 description 16
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- 239000004744 fabric Substances 0.000 description 11
- 239000011521 glass Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 230000008859 change Effects 0.000 description 9
- 239000003822 epoxy resin Substances 0.000 description 9
- 229920000647 polyepoxide Polymers 0.000 description 9
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- 239000000654 additive Substances 0.000 description 7
- 230000000996 additive effect Effects 0.000 description 7
- 239000001569 carbon dioxide Substances 0.000 description 7
- 229910002092 carbon dioxide Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000007797 corrosion Effects 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 238000010030 laminating Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 239000002253 acid Substances 0.000 description 4
- 239000004760 aramid Substances 0.000 description 4
- 229920003235 aromatic polyamide Polymers 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 2
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 2
- KWSLGOVYXMQPPX-UHFFFAOYSA-N 5-[3-(trifluoromethyl)phenyl]-2h-tetrazole Chemical compound FC(F)(F)C1=CC=CC(C2=NNN=N2)=C1 KWSLGOVYXMQPPX-UHFFFAOYSA-N 0.000 description 2
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonia chloride Chemical compound [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910000365 copper sulfate Inorganic materials 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 2
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000013532 laser treatment Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229920003192 poly(bis maleimide) Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229920001955 polyphenylene ether Polymers 0.000 description 2
- 239000002683 reaction inhibitor Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000001509 sodium citrate Substances 0.000 description 2
- NLJMYIDDQXHKNR-UHFFFAOYSA-K sodium citrate Chemical compound O.O.[Na+].[Na+].[Na+].[O-]C(=O)CC(O)(CC([O-])=O)C([O-])=O NLJMYIDDQXHKNR-UHFFFAOYSA-K 0.000 description 2
- 229910001379 sodium hypophosphite Inorganic materials 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 235000019270 ammonium chloride Nutrition 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000003851 corona treatment Methods 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 208000028659 discharge Diseases 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 1
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- JRKICGRDRMAZLK-UHFFFAOYSA-L peroxydisulfate Chemical compound [O-]S(=O)(=O)OOS([O-])(=O)=O JRKICGRDRMAZLK-UHFFFAOYSA-L 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- XTFKWYDMKGAZKK-UHFFFAOYSA-N potassium;gold(1+);dicyanide Chemical compound [K+].[Au+].N#[C-].N#[C-] XTFKWYDMKGAZKK-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】導体層同士がバイアホールを介して接続されてなる多層プリント配線板において、最も外側に位置する2つの絶縁層のうちの一方の絶縁層と、該絶縁層から内側に積層された少なくとも1層の絶縁層とに設けたバイアホールからなる第1のビア群と、最も外側に位置する2つの絶縁層のうちの他方の絶縁層と、該絶縁層から内側に積層された少なくとも1層の絶縁層とに設けた第2のビア群と、を有し、前記第1のビア群および第2のビア群には、各バイアホールが前記絶縁層の厚み方向に内側に向かうにつれて縮径するテーパ形状を有し、互いに前記絶縁層の厚み方向にほぼ直交する方向にシフトされるとともに、互いに前記絶縁層の厚み方向に少なくとも一部で重なる位置関係にあるスタックビアが含まれていること。
【選択図】図3A
Description
実装基板上にはこれらの実装部品に対応した導体パッドが混在して配設され、実装部品はこれらの導体パッド上に半田を介して実装される。
また、回路基板の電気的接続に寄与しない他の領域では、熱硬化性樹脂からなる接着剤層やプリプレグ等により回路基板同士が接着されることによって多層化が図られている。
また、基板自体の剛性が低下するために、反りなどに対する耐性も低下しやすくなり、その結果、基板の平坦性が損なわれやすくなり、後工程(例えば、部品実装工程)において、不具合が発生しやすくなる。
(1)絶縁層と導体層とが交互に積層され、導体層同士が絶縁層に設けたバイアホールを介して電気的に接続されてなる多層プリント配線板において、
前記バイアホールは、最も外側に位置する2つの絶縁層のうちの一方の絶縁層から内側に積層された少なくとも1層の絶縁層に設けたバイアホールからなる第1のビア群と、最も外側に位置する2つの絶縁層のうちの他方の絶縁層から内側に積層された少なくとも1層の絶縁層に設けたバイアホールからなる第2のビア群とから構成され、
前記第1のビア群および第2のビア群を構成するバイアホールは、絶縁層の厚み方向に向かうにつれて縮径するような形状に形成され、かつ、前記絶縁層の厚みは、100μm以下であることを特徴とする多層プリント配線板である。
(2)導体回路を有する一の絶縁基板の両面に、導体回路を有する他の絶縁基板が少なくとも1層以上積層され、前記一の絶縁基板に設けた導体回路と他の絶縁基板に設けた導体回路とが、絶縁基板に設けたバイアホールを介して電気的に接続されてなる多層プリント配線板において、
前記一の絶縁基板の一方の表面に積層された前記他の絶縁基板に設けたバイアホールは、絶縁基板の表面あるいはその表面上に設けた導体回路の表面に対してテーパをなすような形状に形成される第1のビア群を構成すると共に、前記一の絶縁基板の他方の表面に積層された前記他の絶縁基板に設けたバイアホールは、絶縁基板の表面あるいはその表面上に設けた導体回路の表面に対してテーパをなすような形状に形成される第2のビア群を構成し、かつ、前記絶縁基板の厚みは、100μm以下であることを特徴とする多層プリント配線板である。
(3)導体回路を有する内層の絶縁基板の両面に、導体回路を有する外層の絶縁基板が少なくとも1層以上積層され、前記内層の絶縁基板に設けた導体回路と外層の絶縁基板に設けた導体回路とが、各絶縁基板に設けたバイアホールを介して電気的に接続されてなる多層プリント配線板において、
前記内層の絶縁基板の一方の表面に積層された前記外層の絶縁基板に設けたバイアホールは、絶縁基板の表面あるいはその表面上に設けた導体回路の表面に対してテーパをなすような形状に形成される第1のビア群を構成すると共に、前記内層の絶縁基板の他方の表面に積層された前記外層の絶縁基板に設けたバイアホールは、絶縁基板の表面あるいはその表面上に設けた導体回路の表面に対してテーパをなすような形状に形成される第2のビア群を構成し、かつ、前記内層の絶縁基板または外層の絶縁基板の厚みは、100μm以下であることを特徴とする多層プリント配線板である。
(4)絶縁層と導体層とが交互に積層され、導体層同士が絶縁層に設けたバイアホールを介して電気的に接続されてなる多層プリント配線板において、
前記絶縁層は、少なくとも3層であり、かつ、前記絶縁層の厚みは、100μm以下であり、
前記バイアホールは、第1のビア群と第2のビア群からなり、
前記第1のビア群は、絶縁層の厚み方向に対して、かつ、多層プリント配線板の内側に向かって、2段以上のスタックビアからなるバイアホールから形成され、
前記第2のビア群は、絶縁層の厚み方向に対して、第1のビア群と逆方向に、縮径するようなテーパ形状を有してなるバイアホールから形成される多層プリント配線板である。
上記本発明においては、絶縁層または絶縁基板の厚さは、50μm以下とすることができる。
また、前記各バイアホールは、絶縁層または絶縁基板に形成した開口内にめっきを充填することによって形成することができる。
また、多段スタックビアが絶縁層内部に形成されているために、絶縁層の反りに対しても、杭の役目を果たすことになり、絶縁層を反りにくくさせることができる。それ故に、基板の平坦性が損なわれることがないので、ヒートサイクル条件下などの信頼性試験を行っても、導体回路(含むバイアホール)や絶縁層でクラック等が早期に発生することがなく、実装基板の信頼性が低下することがない。
図2Aは、本発明の多層プリント配線板における多段スタックビアの基本形態の一つを示す概略図、図2Bは、その多段スタックビアを有する基板の断面を示すSEM写真である。
図3Aは、多段スタックビアの変形例を示す概略図、図3Bは、その基板の断面を示すSEM写真、図3Cは、多段スタックビアの他の変形例を示す概略図、図3Dは、その基板の断面を示すSEM写真である。
図4は、本発明の多層プリント配線板における多段スタックビアの他の基本形態を示す概略図である。
図5A〜5Cは、多段スタックビアを構成するバイアホールの平面的な配置パターン例を示す概略図である。
図6は、多段スタックビアを構成するバイアホールの平面的な配置パターンの他の例(三角格子状配列)を示す概略図である。
図7は、多段スタックビアを構成するバイアホールの平面的な配置パターンのさらに他の例(直線状配列)を示す概略図である。
図8A〜8Bは、多段スタックビアを構成するバイアホールの平面的な配置パターンのさらに他の例(集中配列、分散配列)を示す概略図である。
図9A〜9Eは、本発明の実施例1にかかる多層プリント配線板を製造する工程の一部を示す図である。
図10A〜10Eは、本発明の実施例1にかかる多層プリント配線板を製造する工程の一部を示す図である。
図11は、本発明の実施例1にかかる多層プリント配線板を製造する工程の一部を示す図である。
図12A〜12Bは、本発明の実施例1にかかる多層プリント配線板を製造する工程の一部を示す図である。
このようなテーパ形状付与による機能は、通常のプリント配線板として用いる場合にも、十分に効果を発揮することができる。
たとえば、絶縁基板の全領域に亘って第1のビア群およびまたは第2のビア群を、均等に分散配列させることにより、外部応力による反りに対する耐性を向上させることができる。
また、絶縁基板の中央部には配列させないで、主に絶縁基板の中央部を囲んだ周辺部に第1のビア群およびまたは第2のビア群を配列させることもできる。このような配列により基板の反りに対する耐性を向上させて、実装基板の平坦性を確保し、外部応力に対する耐性を持たせることができる。
また、前記一直線状の配置の場合には、例えば、図7に示されたような仮想の一直線状に少なくとも2つの第1のビア群を配置させて、その直線の中心部分付近に対向する第2のビア群を配置させるなどが挙げられる。
(1)本発明にかかる多層プリント配線板を製造するに当たって、それを構成する基本単位としての回路基板は、絶縁性基材の片面もしくは両面に銅箔が貼付けられたものを出発材料として用いることができる。
この絶縁性基材は、たとえば、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材から選ばれる硬質な積層基材が使用され、特に、ガラス布エポキシ樹脂基材が最も好ましい。
前記絶縁性基材に貼付された銅箔の厚さは、5〜20μmが望ましい。
その理由は、銅箔の厚さが5μm未満では、後述するようなレーザ加工を用いて、絶縁性基材にバイアホール形成用開口を形成する際に、バイアホール位置に対応する銅箔の端面部分が変形することがあるため、所定形状の導体回路を形成することが難しいからである。また、エッチングにより微細な線幅の導体回路パターンを形成し難いからである。一方、銅箔の厚さが20μm超では、エッチングにより、微細な線幅の導体回路パターンを形成し難いからである。
その理由は、銅箔がエッチングされた後の製造工程中で、配線パターンやバイアホールの位置がずれることがなく、位置精度に優れるからである。
回路基板の形成に片面銅張積層板を用いる場合には、銅箔が貼付けられた側と反対側の絶縁性基材表面に炭酸ガスレーザ照射を行って、絶縁性基材を貫通して、銅箔(あるいは導体回路パターン)に達する開口を形成する。
回路基板の形成に両面銅張積層板を用いる場合には、銅箔が貼付けられた絶縁性基材の片方の表面に炭酸ガスレーザ照射を行って、銅箔と絶縁性基材の両方を貫通して、絶縁性基材の他方の表面に貼付した銅箔(あるいは導体回路パターン)に達する開口を形成する、あるいは、絶縁性基材に貼付された片方の銅箔表面に、バイアホール径よりもやや小さな径の孔をエッチングにより形成した後、その孔を照射マークとして炭酸ガスレーザ照射を行って、絶縁性基材を貫通して、絶縁性基材の他方の表面に貼付した銅箔(あるいは導体回路パターン)に達する開口を形成する。
そして、前記加工条件のもとで形成され得るバイアホール形成用開口の口径は、50〜250μmであることが望ましい。その範囲内では、テーパを確実に形成することができると共に、配線の高密度化を達成することができるからである。
このデスミア処理は、酸あるいは酸化剤(例えば、クロム酸、過マンガン酸)の薬液処理等の湿式処理や酸素プラズマ放電処理、コロナ放電処理、紫外線レーザ処理またはエキシマレーザ処理等の乾式処理によって行われる。
これらのデスミア処理方法からいずれの方法を選択するかは、絶縁基材の種類、厚み、バイアホールの開口径、レーザ照射条件などに応じて、残留が予想されるスミア量を考慮して選ばれる。
なお、場合によっては電解銅めっき処理の後、基板のバイアホール開口の上部に盛り上がった電解銅めっきを、ベルトサンダー研磨、バフ研磨、エッチング等によって除去して平坦化してもよい。
前記銅箔および電解銅めっき膜をエッチングして導体回路を形成する前処理として、ファインパターンを形成しやすくするため、あらかじめ、電解銅めっき膜の表面全面をエッチングすることによって厚さを調整してもよい。
導体回路の一部としてのランドは、その内径がバイアホール口径とほぼ同様であるか、その外径をバイアホール径よりも大きくし、ランド径を75〜350μmの範囲に形成することが好ましい。その理由は、ランド径を前記範囲内にすることにより、ビアの位置がシフトしたとしても、多段スタックビアとしての役目を果たすことが出来るからである。
フォトマスクが形成されていない部分から露出した半田パッド上に、ニッケル−金などの耐食層を形成する。このとき、ニッケル層の厚みは、1〜7μmが望ましく、金層の厚みは0.01〜0.1μmが望ましい。これらの金属以外にも、ニッケル−パラジウム−金、金(単層)、銀(単層)等を形成してもよい。
ここで、半田転写法は、プリプレグに半田箔を貼り合わせ、この半田箔を開口部分に相当する箇所のみを残してエッチングすることにより、半田パターンを形成して半田キャリアフィルムとし、この半田キャリアフィルムを、基板のソルダーレジスト開口部分にフラックスを塗布した後、半田パターンがパッドに接触するように積層し、これを加熱して転写する方法である。
(1)まず、多層プリント配線板を構成する一つの単位としての回路基板を製作する。この回路基板は積層されるべき複数の絶縁層のうち積層中心となるべき基板であり、エポキシ樹脂をガラスクロスに含潰させてBステージとしたプリプレグと銅箔とを積層して加熱プレスすることにより得られる両面銅張積層板10を出発材料として用いる(図9A参照)。
前記絶縁性基材12の厚さは60μm、銅箔14の厚さは12μmであった。この積層板の銅箔を12μmよりも厚いものを用いて、エッチング処理により、銅箔の厚みを12μmに調整してもよい。
このような条件で形成した開口16は、開口内壁が絶縁性基材12の表面に対して65度のテーパ角度(内角)を有するほぼ円錐台形であった。
パルスエネルギー :0.5〜100mJ
パルス幅 :1〜100μs
パルス間隔 :0.5ms以上
ショット数 :2
発振周波数 :2000〜3000Hz
硫酸 2.24mol/l
硫酸銅 0.26mol/l
添加剤A(反応促進剤) 10.0ml/l
添加剤B(反応抑制剤) 10.0ml/l
〔電解めっき条件〕
電流密度 1A/dm2
時間 65分
温度 22±2℃
また、銅箔14および電解銅めっき膜からなる導体層をエッチングによって、厚みを調整してもよい。必要に応じて、サンダーベルト研磨およびバフ研磨の物理的方法によって導体層の厚みを調整してもよい。
なお、このような条件で形成した開口30は、開口内壁が樹脂絶縁層26の表面に対して65度のテーパ角度(内角)を有するほぼ円錐台形であった。
パルスエネルギー :0.5〜100mJ
パルス幅 :1〜100μs
パルス間隔 :0.5ms以上
ショット数 :2
発振周波数 :2000〜3000Hz
硫酸 2.24mol/l
硫酸銅 0.26mol/l
添加剤A(反応促進剤) 10.0ml/l
添加剤B(反応抑制剤) 10.0ml/l
〔電解めっき条件〕
電流密度 1A/dm2
時間 65分
温度 22±2℃
その後、レジスト非形成部に、過酸化水素水/硫酸からなるエッチング液を用いたエッチング処理を施して、非形成部に該当する銅めっき膜および銅箔を除去した。
まず、厚みが20〜30μmであるフィルム化されたソルダーレジストを導体回路38が形成された絶縁層の表面に貼付した。次いで、70℃で20分間、100℃で30分間の乾燥処理を行なった後、クロム層によってソルダーレジスト開口部の円パターン(マスクパターン)が描画された厚さ5mmのソーダライムガラス基坂を、クロム層が形成された側をソルダーレジスト層46に密着させて1000mJ/cm2の紫外線で露光し、DMTG現像処理した。
さらに、120℃で1時間、150℃で3時間の条件で加熱処理し、パッド部分に対応した開口48(開口径200μm)を有する厚み20μmのソルダーレジスト層46を形成した(図12A参照)。
さらに、その基板を、シアン化金カリウム2g/1、塩化アンモニウム75g/1、クエン酸ナトリウム50g/1、次亜リン酸ナトリウム10g/1からなる無電解金めっき液に93℃の条件で23秒間浸漬して、ニッケルめっき層上に厚さ0.03μmの金めっき層を形成し、ニッケルめっき層と金めっき層とからなる金属層に被覆されてなる導体パッド50を形成した。
次いで、半田層52が形成されていない領域には、主として、コンデンサ、抵抗等の電子部品を実装し、半田層52が形成されている領域には、主として、キーパッド等の外部端子を実装することによって、多層プリント配線板を製造した。
前記両面回路基板の表面および裏面にそれぞれ積層された絶縁層に形成された第1のビア群および第2のビア群を構成する各バイアホールを、図3Aに示すように、互いにバイアホール径の約1/2の距離だけシフトした位置に形成した以外は、実施例1とほぼ同様にして、多層プリント配線板を製造した。
前記両面回路基板およびその上方に積層された絶縁層に形成された第1のビア群および両面回路基板の下方に積層された絶縁層に形成された第2のビア群を構成する各バイアホールを、図3Bに示すように、互いにほぼバイアホール径だけシフトした位置に形成した以外は、実施例1とほぼ同様にして、多層プリント配線板を製造した。
前記両面回路基板の上方に2層の絶縁層を積層し、両面回路基板の下方に1層の絶縁層を積層して、絶縁層数が4、導体回路数が5であるような多層プリント配線板を形成した以外は、実施例1とほぼ同様にして、多層プリント配線板を製造した。
前記両面回路基板の上方に2層の絶縁層を積層し、両面回路基板の下方に1層の絶縁層を積層して、絶縁層数が4、導体回路数が5であるような多層プリント配線板を形成した以外は、実施例2とほぼ同様にして、多層プリント配線板を製造した。
前記両面回路基板の上方に2層の絶縁層を積層して、両面回路基板の下方に1層の絶縁層を積層して、絶縁層数が4、導体回路数が5であるような多層プリント配線板を形成した以外は、実施例3とほぼ同様にして、多層プリント配線板を製造した。
前記両面回路基板およびその上方に積層された絶縁層に形成された第1のビア群を、図4に示すように、両面回路基板の下方に積層された絶縁層に形成した第2のビア群に対して、互いにほぼバイアホール径だけ水平方向にシフトした位置関係で積層した以外は、実施例1とほぼ同様にして、多層プリント配線板を製造した。
前記両面回路基板の上方に2層の絶縁層を積層して、両面回路基板の下方に1層の絶縁層を積層して、絶縁層数が4、導体回路数が5であるような多層プリント配線板を形成した以外は、実施例7とほぼ同様にして、多層プリント配線板を製造した。
前記第1のビア群を形成するバイアホールを、図5Bに示すように、絶縁基板上の仮想正方格子(格子間隔:10mm)の各頂点に位置し、他方のビア群を形成するバイアホールを、前記仮想正方格子の中心に位置するように積層した以外は、実施例4とほぼ同様にして、多層プリント配線板を製造した。
前記第1のビア群を形成するバイアホールを、図6に示すように、前記絶縁基板上の仮想三角格子(格子間隔:20mm)の各頂点に位置し、第2のビア群を形成するバイアホールを、前記仮想三角格子の中心に位置して積層した以外は、実施例4とほぼ同様にして、多層プリント配線板を製造した。
前記第1のビア群を構成するバイアホールを、図8Aに示すように、前記絶縁基板のほぼ中央部に位置して、40mm×40mmの領域内に集中的に配置し、第2のビア群を構成するバイアホールを、前記中央部を囲んだ周辺領域(40mm×40mm)の中央領域の外側で、70mm×100mmの領域の内側)に配置した以外は、実施例4とほぼ同様にして、多層プリント配線板を製造した。
第1のビア群を構成するバイアホールを形成したが、第2のビア群を形成しなかった。これ以外は、実施例1とほぼ同様にして、多層プリント配線板を製造した。
第1のビア群および第2のビア群を構成するバイアホールを形成しなかった。これ以外は、実施例1とほぼ同様にして、多層プリント配線板を製造した。
上記実施例1〜11および比較例1〜2にしたがって製造された多層プリント配線板について、A項目の評価試験を行い、それぞれ製造された多層プリント配線板を電子機器の筐体に収納した後、B項目およびC項目の評価試験を行った。それらの評価試験の結果は、表1に示す。
基板の一端を固定した水平状態から、固定されていない他方を3cmほど持ち上げて基板を反らした後、水平状態に戻すという繰り返しを30回行った。その後に、多段ビアに該当する特定回路の導通試験を行い、オープン(導体回路の断線)を確認するために、抵抗値の変化量を測定し、抵抗変化率を算出して、その結果を表1に示した。
なお、抵抗変化率=((基板負荷試験後の抵抗値−基板負荷試験前の抵抗値)/基板負荷試験前の抵抗値)
上記実施例1〜11および比較例1〜2で得られた多層プリント配線板の導通テストを行い、それぞれランダムに良品を10個ずつ取り出した。その後、ヒートサイクル条件下(−55℃/3分⇔130℃/3分を1サイクルとして、サイクル数を1000回、2000回、3000回まで行い、それぞれ1000回毎に、2時間自然放置させた後に、導通試験を行い、導体回路の断線の有無を確認するために接続抵抗の変化量が10%((ヒートサイクル後の接続抵抗値−初期値の接続抵抗値)/初期値の接続抵抗値)を越えたものを不良とみなして、その不良とみなされた数を表1に示した。
実装した液晶表示部を下向きにした状態で、基板が収納された筐体を1mの高さから自然落下させた。その落下回数を50回、100回、150回と行い、導体回路の導通を確認した。
なお、接続抵抗値の変化量が5%以内では○(Good)、接続抵抗値の変化量が10%以内では△(Average)、接続抵抗値の変化量が10%越えでは×(Poor)で示した。
評価項目Aの結果を元に、第1のビア群と第2のビア群を構成するバイアホールのテーパ角度(導体回路の表面に対して、内角を指す。)を55度、60度、70度、75度、80度、85度、90度および95度と、計8種類の異なる角度のものを作製したとして、シミュレートを行った。これらの基板に対して、各実施例と比較例とで評価した項目A.と同様の基板負荷試験を50回行ったものとして、接続抵抗の変化量をシミュレートし、抵抗変化率としての結果を、表2に示した。
Claims (6)
- 絶縁層と導体層とが交互に積層され、導体層同士が絶縁層に設けたバイアホールを介して電気的に接続されてなる多層プリント配線板において、
最も外側に位置する2つの絶縁層のうちの一方の絶縁層と、該絶縁層から内側に積層された少なくとも1層の絶縁層とに設けたバイアホールからなる第1のビア群と、
最も外側に位置する2つの絶縁層のうちの他方の絶縁層と、該絶縁層から内側に積層された少なくとも1層の絶縁層とに設けたバイアホールからなる第2のビア群と、を有し、
前記第1のビア群および第2のビア群には、各バイアホールが前記絶縁層の厚み方向に内側に向かうにつれて縮径するテーパ形状を有し、互いに前記絶縁層の厚み方向にほぼ直交する方向にシフトされるとともに、互いに前記絶縁層の厚み方向に少なくとも一部で重なる位置関係にあるスタックビアが含まれていることを特徴とする多層プリント配線板。 - 導体回路を有する一の絶縁基板の両面に、導体回路を有する他の絶縁基板がそれぞれ少なくとも1層積層され、前記一の絶縁基板に設けた導体回路と他の絶縁基板に設けた導体回路とが、各絶縁基板に設けたバイアホールを介して電気的に接続されてなる多層プリント配線板において、
最も外側に位置する2つの絶縁基板のうちの一方の絶縁基板と、該絶縁基板から内側に積層された少なくとも1層の絶縁基板とに設けたバイアホールからなる第1のビア群と、
最も外側に位置する2つの絶縁基板のうちの他方の絶縁基板と、該絶縁基板から内側に積層された少なくとも1層の絶縁基板とに設けたバイアホールからなる第2のビア群と、を有し、
前記第1のビア群および第2のビア群には、各バイアホールが前記絶縁基板の厚み方向に内側に向かうにつれて縮径するテーパ形状を有し、互いに前記絶縁基板の厚み方向にほぼ直交する方向にシフトされるとともに、互いに前記絶縁基板の厚み方向に少なくとも一部で重なる位置関係にあるスタックビアが含まれていることを特徴とする多層プリント配線板。 - 導体回路を有する内層の絶縁基板の両面に、導体回路を有する外層の絶縁基板が少なくとも1層積層され、前記内層の絶縁基板に設けた導体回路と外層の絶縁基板に設けた導体回路とが、各絶縁基板に設けたバイアホールを介して電気的に接続されてなる多層プリント配線板において、
最も外側に位置する2つの絶縁基板のうちの一方の絶縁基板と、該絶縁基板から内側に積層された少なくとも1層の絶縁基板とに設けたバイアホールからなる第1のビア群と、
最も外側に位置する2つの絶縁基板のうちの他方の絶縁基板と、該絶縁基板から内側に積層された少なくとも1層の絶縁基板とに設けたバイアホールからなる第2のビア群と、を有し、
前記第1のビア群および第2のビア群には、各バイアホールが前記絶縁基板の厚み方向に内側に向かうにつれて縮径するテーパ形状を有し、互いに前記絶縁基板の厚み方向にほぼ直交する方向にシフトされるとともに、互いに前記絶縁基板の厚み方向に少なくとも一部で重なる位置関係にあるスタックビアが含まれていることを特徴とする多層プリント配線板。 - 前記第1のビア群と前記第2のビア群とは、前記絶縁層または絶縁基板の厚み方向に互いに重なり合う位置関係で積層されていることを特徴とする、請求項1から3までの何れか1項に記載の多層プリント配線板。
- 前記各バイアホールは、前記絶縁層または絶縁基板に形成した開口内にめっきを充填したものであることを特徴とする、請求項1から3までの何れか1項に記載の多層プリント配線板。
- 前記絶縁層または絶縁基板の厚みは、100μm以下であることを特徴とする、請求項1から3までの何れか1項に記載の多層プリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012059654A JP5415580B2 (ja) | 2005-07-07 | 2012-03-16 | 多層プリント配線板 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005199443 | 2005-07-07 | ||
JP2005199443 | 2005-07-07 | ||
JP2012059654A JP5415580B2 (ja) | 2005-07-07 | 2012-03-16 | 多層プリント配線板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007524715A Division JP5172340B2 (ja) | 2005-07-07 | 2006-07-07 | 多層プリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012156525A true JP2012156525A (ja) | 2012-08-16 |
JP5415580B2 JP5415580B2 (ja) | 2014-02-12 |
Family
ID=37637236
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007524715A Active JP5172340B2 (ja) | 2005-07-07 | 2006-07-07 | 多層プリント配線板 |
JP2012059654A Active JP5415580B2 (ja) | 2005-07-07 | 2012-03-16 | 多層プリント配線板 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007524715A Active JP5172340B2 (ja) | 2005-07-07 | 2006-07-07 | 多層プリント配線板 |
Country Status (7)
Country | Link |
---|---|
US (3) | US7834273B2 (ja) |
EP (4) | EP1858307B1 (ja) |
JP (2) | JP5172340B2 (ja) |
KR (1) | KR100987619B1 (ja) |
CN (2) | CN101069458B (ja) |
TW (2) | TW200718323A (ja) |
WO (1) | WO2007007857A1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014073563A1 (ja) * | 2012-11-09 | 2014-05-15 | 古河電気工業株式会社 | ビルドアップ多層基板の製造方法、及びビルドアップ多層基板 |
US9538664B2 (en) | 2012-12-27 | 2017-01-03 | Shinko Electric Industries Co., Ltd. | Wiring substrate |
US10314168B2 (en) | 2017-10-24 | 2019-06-04 | Ibiden Co., Ltd. | Printed wiring board |
US10368440B2 (en) | 2017-10-24 | 2019-07-30 | Ibiden Co., Ltd. | Printed wiring board |
US10375828B2 (en) | 2017-10-24 | 2019-08-06 | Ibiden Co., Ltd. | Printed wiring board |
US10405426B2 (en) | 2017-10-24 | 2019-09-03 | Ibiden Co., Ltd. | Printed wiring board |
US10440823B2 (en) | 2018-01-11 | 2019-10-08 | Ibiden Co., Ltd. | Printed wiring board |
Families Citing this family (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7759582B2 (en) * | 2005-07-07 | 2010-07-20 | Ibiden Co., Ltd. | Multilayer printed wiring board |
US7834273B2 (en) * | 2005-07-07 | 2010-11-16 | Ibiden Co., Ltd. | Multilayer printed wiring board |
WO2008053833A1 (fr) | 2006-11-03 | 2008-05-08 | Ibiden Co., Ltd. | Tableau de câblage imprimé multicouche |
US8569876B2 (en) | 2006-11-22 | 2013-10-29 | Tessera, Inc. | Packaged semiconductor chips with array |
ATE538629T1 (de) * | 2007-02-20 | 2012-01-15 | Dynamic Details Inc | Mehrschichtige bestückte leiterplatten mit kupfergefüllten durchgangslöchern |
US8440916B2 (en) * | 2007-06-28 | 2013-05-14 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
US8877565B2 (en) * | 2007-06-28 | 2014-11-04 | Intel Corporation | Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method |
JP2009200310A (ja) * | 2008-02-22 | 2009-09-03 | Fujikura Ltd | 多層プリント配線板およびその製造方法 |
JP2009231596A (ja) * | 2008-03-24 | 2009-10-08 | Fujitsu Ltd | 多層配線板、多層配線板ユニット、および電子機器 |
US8263878B2 (en) * | 2008-03-25 | 2012-09-11 | Ibiden Co., Ltd. | Printed wiring board |
JP5233637B2 (ja) * | 2008-04-02 | 2013-07-10 | 日立金属株式会社 | 多層セラミック基板、及び電子部品 |
DE102008019127B4 (de) * | 2008-04-16 | 2010-12-09 | Epcos Ag | Vielschichtbauelement |
JP5176995B2 (ja) * | 2008-05-14 | 2013-04-03 | 凸版印刷株式会社 | 半導体パッケージ用多層基板の製造方法 |
DE102008035102A1 (de) * | 2008-07-28 | 2010-02-11 | Epcos Ag | Vielschichtbauelement |
CN101686607B (zh) * | 2008-09-22 | 2012-09-26 | 天津普林电路股份有限公司 | 可抑制翘曲的四层电路板 |
TWI468093B (zh) * | 2008-10-31 | 2015-01-01 | Princo Corp | 多層基板之導孔結構及其製造方法 |
US9420707B2 (en) * | 2009-12-17 | 2016-08-16 | Intel Corporation | Substrate for integrated circuit devices including multi-layer glass core and methods of making the same |
US8207453B2 (en) | 2009-12-17 | 2012-06-26 | Intel Corporation | Glass core substrate for integrated circuit devices and methods of making the same |
US8528195B2 (en) * | 2010-01-20 | 2013-09-10 | Inventec Corporation | Layout method for electronic components of double-sided surface mount circuit board |
US9230883B1 (en) | 2010-01-20 | 2016-01-05 | Amkor Technology, Inc. | Trace stacking structure and method |
TW201127246A (en) | 2010-01-22 | 2011-08-01 | Ibiden Co Ltd | Flex-rigid wiring board and method for manufacturing the same |
US8541693B2 (en) * | 2010-03-31 | 2013-09-24 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
CN102404935B (zh) * | 2010-09-13 | 2014-07-02 | 巨擘科技股份有限公司 | 多层导通孔叠层结构 |
US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
US8587126B2 (en) | 2010-12-02 | 2013-11-19 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
US8637968B2 (en) * | 2010-12-02 | 2014-01-28 | Tessera, Inc. | Stacked microelectronic assembly having interposer connecting active chips |
US8736066B2 (en) | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
US8693203B2 (en) | 2011-01-14 | 2014-04-08 | Harris Corporation | Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices |
KR20120124319A (ko) * | 2011-05-03 | 2012-11-13 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
US8969732B2 (en) * | 2011-09-28 | 2015-03-03 | Ibiden Co., Ltd. | Printed wiring board |
CN103891425B (zh) * | 2011-10-21 | 2017-06-13 | 株式会社村田制作所 | 多层布线基板、探针卡以及多层布线基板的制造方法 |
US9040837B2 (en) * | 2011-12-14 | 2015-05-26 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
WO2013114975A1 (ja) * | 2012-01-31 | 2013-08-08 | 株式会社村田製作所 | 高周波信号伝送線路及び電子機器 |
US9445496B2 (en) | 2012-03-07 | 2016-09-13 | Intel Corporation | Glass clad microelectronic substrate |
KR101332079B1 (ko) * | 2012-03-29 | 2013-11-22 | 삼성전기주식회사 | 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판 |
US10096544B2 (en) * | 2012-05-04 | 2018-10-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor interconnect structure |
CN103517583B (zh) * | 2012-06-27 | 2016-09-28 | 富葵精密组件(深圳)有限公司 | 多层电路板及其制作方法 |
US9001520B2 (en) | 2012-09-24 | 2015-04-07 | Intel Corporation | Microelectronic structures having laminated or embedded glass routing structures for high density packaging |
US9860985B1 (en) | 2012-12-17 | 2018-01-02 | Lockheed Martin Corporation | System and method for improving isolation in high-density laminated printed circuit boards |
TWI519221B (zh) * | 2012-12-26 | 2016-01-21 | 南亞電路板股份有限公司 | 電路板及其製造方法 |
JP2014154800A (ja) * | 2013-02-13 | 2014-08-25 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
CN103369827B (zh) * | 2013-07-18 | 2017-05-17 | 上海华勤通讯技术有限公司 | 印制电路板 |
CN104470211B (zh) * | 2013-09-24 | 2018-02-27 | 深南电路股份有限公司 | Pcb板加工方法及pcb板 |
US9426900B2 (en) * | 2013-11-13 | 2016-08-23 | GlobalFoundries, Inc. | Solder void reduction for component attachment to printed circuit boards |
JP2015115558A (ja) * | 2013-12-13 | 2015-06-22 | 株式会社東芝 | 半導体装置 |
CN103956342A (zh) * | 2014-04-30 | 2014-07-30 | 惠州市力道电子材料有限公司 | 内含固体金属导热填充物的高导热陶瓷基板及其制备工艺 |
KR102033317B1 (ko) * | 2014-09-30 | 2019-11-08 | 가부시키가이샤 무라타 세이사쿠쇼 | 다층 기판 |
US10514134B2 (en) | 2014-12-05 | 2019-12-24 | Jiaxing Super Lighting Electric Appliance Co., Ltd | LED tube lamp |
JP2016219452A (ja) * | 2015-05-14 | 2016-12-22 | 富士通株式会社 | 多層基板及び多層基板の製造方法 |
JP2017050391A (ja) * | 2015-09-01 | 2017-03-09 | 株式会社デンソー | 多層基板およびその製造方法 |
KR20170056391A (ko) * | 2015-11-13 | 2017-05-23 | 삼성전기주식회사 | 프론트 엔드 모듈 |
JP2017123459A (ja) * | 2016-01-08 | 2017-07-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | プリント回路基板 |
US9820386B2 (en) * | 2016-03-18 | 2017-11-14 | Intel Corporation | Plasma etching of solder resist openings |
US10952320B2 (en) * | 2016-03-24 | 2021-03-16 | Kyocera Corporation | Printed wiring board and method for manufacturing same |
JP6613991B2 (ja) * | 2016-03-30 | 2019-12-04 | 富士通株式会社 | 配線基板の製造方法 |
US10204889B2 (en) | 2016-11-28 | 2019-02-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure and method of forming thereof |
CN106507584A (zh) * | 2016-11-30 | 2017-03-15 | 长沙牧泰莱电路技术有限公司 | 一种复合式电路板及其制作方法 |
KR102381266B1 (ko) * | 2017-03-30 | 2022-03-30 | 삼성전기주식회사 | 인쇄회로기판 |
US10332832B2 (en) * | 2017-08-07 | 2019-06-25 | General Electric Company | Method of manufacturing an electronics package using device-last or device-almost last placement |
WO2019044425A1 (ja) * | 2017-08-30 | 2019-03-07 | 株式会社村田製作所 | 多層基板及びアンテナモジュール |
US10615109B2 (en) | 2018-05-10 | 2020-04-07 | Advanced Semiconductor Engineering, Inc. | Substrate, semiconductor device package and method of manufacturing the same |
US11540390B2 (en) * | 2018-07-31 | 2022-12-27 | Kyocera Corporation | Printed wiring board and method of manufacturing printed wiring board |
US10950463B2 (en) * | 2019-01-31 | 2021-03-16 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Manufacturing trapezoidal through-hole in component carrier material |
DE102019108870A1 (de) * | 2019-04-04 | 2020-10-08 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Träger mit verkleinerter Durchkontaktierung |
CN112349676B (zh) * | 2019-08-06 | 2022-04-05 | 奥特斯奥地利科技与***技术有限公司 | 半柔性的部件承载件及其制造方法 |
CN112351571B (zh) * | 2019-08-06 | 2022-08-16 | 奥特斯(中国)有限公司 | 半柔性部件承载件及其制造方法 |
JP7449660B2 (ja) * | 2019-09-06 | 2024-03-14 | 株式会社村田製作所 | インダクタ部品 |
US20220418106A1 (en) * | 2019-12-04 | 2022-12-29 | Lg Innotek Co., Ltd. | Printed circuit board |
CN114126225A (zh) * | 2020-08-31 | 2022-03-01 | 庆鼎精密电子(淮安)有限公司 | 电路基板的制造方法、电路板及其制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002252446A (ja) * | 2001-02-23 | 2002-09-06 | Sony Chem Corp | フレキシブル配線基板の製造方法 |
JP2002329971A (ja) * | 2001-04-26 | 2002-11-15 | Kyocera Corp | 配線基板の製造方法 |
JP2004158521A (ja) * | 2002-11-05 | 2004-06-03 | Nec Toppan Circuit Solutions Inc | 多層印刷配線板及びその製造方法並びに半導体装置 |
JP2004356219A (ja) * | 2003-05-27 | 2004-12-16 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
Family Cites Families (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3471631A (en) * | 1968-04-03 | 1969-10-07 | Us Air Force | Fabrication of microminiature multilayer circuit boards |
JPH0375557A (ja) | 1989-08-18 | 1991-03-29 | Mitsubishi Electric Corp | 超音波探触子 |
US5473120A (en) * | 1992-04-27 | 1995-12-05 | Tokuyama Corporation | Multilayer board and fabrication method thereof |
JP3057924B2 (ja) * | 1992-09-22 | 2000-07-04 | 松下電器産業株式会社 | 両面プリント基板およびその製造方法 |
TW232712B (en) | 1993-05-26 | 1994-10-21 | Zaptech Corp | Method for producing steel |
CN1075338C (zh) * | 1993-09-21 | 2001-11-21 | 松下电器产业株式会社 | 电路基板连接件及用其制造多层电路基板的方法 |
CN1044762C (zh) * | 1993-09-22 | 1999-08-18 | 松下电器产业株式会社 | 印刷电路板及其制造方法 |
CA2137861A1 (en) * | 1994-02-21 | 1995-08-22 | Walter Schmidt | Process for the production of structures |
JPH08116174A (ja) * | 1994-08-25 | 1996-05-07 | Matsushita Electric Ind Co Ltd | 回路形成基板およびその製造方法 |
JP3651027B2 (ja) | 1994-08-29 | 2005-05-25 | 株式会社村田製作所 | 多層配線基板の製造方法 |
JP3290041B2 (ja) * | 1995-02-17 | 2002-06-10 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 多層プリント基板、多層プリント基板の製造方法 |
JPH09293968A (ja) | 1996-04-25 | 1997-11-11 | Kyocera Corp | 多層配線基板およびその製造方法 |
US6631558B2 (en) * | 1996-06-05 | 2003-10-14 | Laservia Corporation | Blind via laser drilling system |
JP3492467B2 (ja) | 1996-06-20 | 2004-02-03 | イビデン株式会社 | 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法 |
US5874770A (en) * | 1996-10-10 | 1999-02-23 | General Electric Company | Flexible interconnect film including resistor and capacitor layers |
JP4662391B2 (ja) | 1997-12-29 | 2011-03-30 | イビデン株式会社 | 多層プリント配線板 |
JP2000022337A (ja) * | 1998-06-30 | 2000-01-21 | Matsushita Electric Works Ltd | 多層配線板及びその製造方法 |
JP3067021B2 (ja) * | 1998-09-18 | 2000-07-17 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 両面配線基板の製造方法 |
JP3414653B2 (ja) | 1998-10-28 | 2003-06-09 | 松下電器産業株式会社 | 多層基板の製造方法および多層基板 |
JP4040783B2 (ja) | 1999-02-25 | 2008-01-30 | 日立ビアメカニクス株式会社 | プリント基板のブラインドホール形成方法 |
EP2086299A1 (en) * | 1999-06-02 | 2009-08-05 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
JP3792447B2 (ja) | 1999-08-31 | 2006-07-05 | 京セラ株式会社 | 配線基板およびその製造方法 |
JP2001077497A (ja) | 1999-09-01 | 2001-03-23 | Denso Corp | プリント基板及びその製造方法 |
JP4592891B2 (ja) * | 1999-11-26 | 2010-12-08 | イビデン株式会社 | 多層回路基板および半導体装置 |
TW512653B (en) * | 1999-11-26 | 2002-12-01 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
JP4486196B2 (ja) | 1999-12-08 | 2010-06-23 | イビデン株式会社 | 多層プリント配線板用片面回路基板およびその製造方法 |
JP2002026522A (ja) * | 2000-07-07 | 2002-01-25 | Mitsubishi Electric Corp | 多層プリント配線板の製造方法 |
JP2002026521A (ja) | 2000-07-07 | 2002-01-25 | Mitsubishi Electric Corp | 多層プリント配線板の製造方法 |
JP2002314245A (ja) | 2001-04-11 | 2002-10-25 | Ngk Insulators Ltd | コア基板の製造方法及びその製造方法により製造されたコア基板、そのコア基板を用いた複層コア基板の製造方法及び多層積層基板の製造方法 |
JP3941433B2 (ja) | 2001-08-08 | 2007-07-04 | 株式会社豊田自動織機 | ビアホールのスミア除去方法 |
JP3807312B2 (ja) | 2002-01-18 | 2006-08-09 | 富士通株式会社 | プリント基板とその製造方法 |
JP3998984B2 (ja) * | 2002-01-18 | 2007-10-31 | 富士通株式会社 | 回路基板及びその製造方法 |
JP2003229666A (ja) | 2002-02-04 | 2003-08-15 | Ibiden Co Ltd | 配線板の製造方法および配線板 |
TW530377B (en) * | 2002-05-28 | 2003-05-01 | Via Tech Inc | Structure of laminated substrate with high integration and method of production thereof |
US7260890B2 (en) * | 2002-06-26 | 2007-08-28 | Georgia Tech Research Corporation | Methods for fabricating three-dimensional all organic interconnect structures |
JP2004356618A (ja) | 2003-03-19 | 2004-12-16 | Ngk Spark Plug Co Ltd | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法 |
JP2005026406A (ja) * | 2003-07-01 | 2005-01-27 | Matsushita Electric Ind Co Ltd | コンデンサ電極保持配線基板およびその製造方法 |
JP2005072328A (ja) | 2003-08-26 | 2005-03-17 | Kyocera Corp | 多層配線基板 |
US20050095835A1 (en) * | 2003-09-26 | 2005-05-05 | Tessera, Inc. | Structure and method of making capped chips having vertical interconnects |
JP2005183466A (ja) * | 2003-12-16 | 2005-07-07 | Ibiden Co Ltd | 多層プリント配線板 |
US7834273B2 (en) * | 2005-07-07 | 2010-11-16 | Ibiden Co., Ltd. | Multilayer printed wiring board |
US7759582B2 (en) * | 2005-07-07 | 2010-07-20 | Ibiden Co., Ltd. | Multilayer printed wiring board |
US8101868B2 (en) | 2005-10-14 | 2012-01-24 | Ibiden Co., Ltd. | Multilayered printed circuit board and method for manufacturing the same |
KR101049390B1 (ko) | 2005-12-16 | 2011-07-14 | 이비덴 가부시키가이샤 | 다층 프린트 배선판 및 그 제조 방법 |
US8933556B2 (en) | 2010-01-22 | 2015-01-13 | Ibiden Co., Ltd. | Wiring board |
-
2006
- 2006-07-06 US US11/480,824 patent/US7834273B2/en active Active
- 2006-07-07 EP EP06781086A patent/EP1858307B1/en active Active
- 2006-07-07 JP JP2007524715A patent/JP5172340B2/ja active Active
- 2006-07-07 EP EP11001004A patent/EP2312924B1/en active Active
- 2006-07-07 EP EP11001002A patent/EP2312922B1/en active Active
- 2006-07-07 KR KR1020077011447A patent/KR100987619B1/ko active IP Right Grant
- 2006-07-07 TW TW095124798A patent/TW200718323A/zh unknown
- 2006-07-07 TW TW099128529A patent/TW201101955A/zh unknown
- 2006-07-07 CN CN2006800012939A patent/CN101069458B/zh active Active
- 2006-07-07 EP EP11001003A patent/EP2312923B1/en active Active
- 2006-07-07 WO PCT/JP2006/314011 patent/WO2007007857A1/ja active Application Filing
- 2006-07-07 CN CN2010101032938A patent/CN101772261B/zh active Active
-
2010
- 2010-06-21 US US12/819,805 patent/US8212363B2/en active Active
-
2011
- 2011-09-23 US US13/243,112 patent/US8481424B2/en active Active
-
2012
- 2012-03-16 JP JP2012059654A patent/JP5415580B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002252446A (ja) * | 2001-02-23 | 2002-09-06 | Sony Chem Corp | フレキシブル配線基板の製造方法 |
JP2002329971A (ja) * | 2001-04-26 | 2002-11-15 | Kyocera Corp | 配線基板の製造方法 |
JP2004158521A (ja) * | 2002-11-05 | 2004-06-03 | Nec Toppan Circuit Solutions Inc | 多層印刷配線板及びその製造方法並びに半導体装置 |
JP2004356219A (ja) * | 2003-05-27 | 2004-12-16 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014073563A1 (ja) * | 2012-11-09 | 2014-05-15 | 古河電気工業株式会社 | ビルドアップ多層基板の製造方法、及びビルドアップ多層基板 |
JP5840304B2 (ja) * | 2012-11-09 | 2016-01-06 | 古河電気工業株式会社 | ビルドアップ多層基板の製造方法、及びビルドアップ多層基板 |
JPWO2014073563A1 (ja) * | 2012-11-09 | 2016-09-08 | 古河電気工業株式会社 | ビルドアップ多層基板の製造方法、及びビルドアップ多層基板 |
TWI618464B (zh) * | 2012-11-09 | 2018-03-11 | Furukawa Electric Co Ltd | 增層多層基板之製造方法及增層多層基板 |
US9538664B2 (en) | 2012-12-27 | 2017-01-03 | Shinko Electric Industries Co., Ltd. | Wiring substrate |
US10314168B2 (en) | 2017-10-24 | 2019-06-04 | Ibiden Co., Ltd. | Printed wiring board |
US10368440B2 (en) | 2017-10-24 | 2019-07-30 | Ibiden Co., Ltd. | Printed wiring board |
US10375828B2 (en) | 2017-10-24 | 2019-08-06 | Ibiden Co., Ltd. | Printed wiring board |
US10405426B2 (en) | 2017-10-24 | 2019-09-03 | Ibiden Co., Ltd. | Printed wiring board |
US10440823B2 (en) | 2018-01-11 | 2019-10-08 | Ibiden Co., Ltd. | Printed wiring board |
Also Published As
Publication number | Publication date |
---|---|
EP2312923A1 (en) | 2011-04-20 |
JP5172340B2 (ja) | 2013-03-27 |
EP1858307A4 (en) | 2010-08-11 |
CN101069458B (zh) | 2010-04-07 |
US20070096328A1 (en) | 2007-05-03 |
CN101772261B (zh) | 2012-08-29 |
CN101069458A (zh) | 2007-11-07 |
US8481424B2 (en) | 2013-07-09 |
EP1858307B1 (en) | 2012-05-16 |
TW200718323A (en) | 2007-05-01 |
EP2312924A1 (en) | 2011-04-20 |
US20120005889A1 (en) | 2012-01-12 |
US8212363B2 (en) | 2012-07-03 |
EP2312922A1 (en) | 2011-04-20 |
TWI335784B (ja) | 2011-01-01 |
EP2312922B1 (en) | 2012-09-12 |
JP5415580B2 (ja) | 2014-02-12 |
EP2312923B1 (en) | 2012-09-12 |
EP1858307A1 (en) | 2007-11-21 |
EP2312924B1 (en) | 2012-09-12 |
KR20070070225A (ko) | 2007-07-03 |
WO2007007857A1 (ja) | 2007-01-18 |
KR100987619B1 (ko) | 2010-10-13 |
JPWO2007007857A1 (ja) | 2009-01-29 |
TW201101955A (en) | 2011-01-01 |
TWI345438B (ja) | 2011-07-11 |
CN101772261A (zh) | 2010-07-07 |
US20100252318A1 (en) | 2010-10-07 |
US7834273B2 (en) | 2010-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5415580B2 (ja) | 多層プリント配線板 | |
JP4913053B2 (ja) | 多層プリント配線板 | |
JP5188809B2 (ja) | 多層プリント配線板およびその製造方法 | |
JP5188816B2 (ja) | 多層プリント配線板およびその製造方法 | |
US8242379B2 (en) | Multilayered printed wiring board with a multilayered core substrate | |
JP4673207B2 (ja) | 多層プリント配線板およびその製造方法 | |
WO2006046510A1 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JP4592891B2 (ja) | 多層回路基板および半導体装置 | |
JP2001217356A (ja) | 多層回路基板および半導体装置 | |
JP2003218522A (ja) | 多層化回路基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131113 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5415580 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |