JP2012155711A - Ｓａｔａインターフェイス及びその電力管理方法 - Google Patents

Ｓａｔａインターフェイス及びその電力管理方法 Download PDF

Info

Publication number
JP2012155711A
JP2012155711A JP2011289554A JP2011289554A JP2012155711A JP 2012155711 A JP2012155711 A JP 2012155711A JP 2011289554 A JP2011289554 A JP 2011289554A JP 2011289554 A JP2011289554 A JP 2011289554A JP 2012155711 A JP2012155711 A JP 2012155711A
Authority
JP
Japan
Prior art keywords
sata interface
power
signal
state
deep
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011289554A
Other languages
English (en)
Inventor
U Son Chon
ウソン チョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2012155711A publication Critical patent/JP2012155711A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3256—Power saving in optical drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3281—Power saving in PCMCIA card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)

Abstract

【課題】 電力利用効率を向上可能なＳＡＴＡインターフェイス及びその電力管理方法を提供する。
【解決手段】 ＳＡＴＡインターフェイスは、節電モードとしてパーシャル状態及びスランバー状態に加えて、深化節電モードとしてのディープスランバー状態を有する。ＳＡＴＡインターフェイスでは、節電を実行するとき、ＳＡＴＡプロトコル上に定義されたパーシャル状態及びスランバー状態のいずれか１つに移行したのち、ディープスランバー状態に移行する。ＳＡＴＡインターフェイスがディープスランバー状態に移行すると、起動信号を感知するための回路以外の全て物理ブロックへの電力供給が中断される。これにより、ＳＡＴＡインターフェイスは、ディープスランバー状態で作動するときの電力消費量を減らすことができる。
【選択図】 図２

Description

本発明はＳＡＴＡインターフェイスに関し、より詳細にはＳＡＴＡインターフェイスの電力消耗を減らすための電力管理方法に関する。
コンピューターシステムにおいて、ホストと周辺装置（例えば、データ格納装置、プリンター、スキャナー等）とは標準インターフェイスを通じて連結される。標準インターフェイスはホストと周辺装置とを連結するのに必要である装置又は機械、電気的な要求事項と命令語集合（ｃｏｍｍａｎｄ ｓｅｔ）とに対するプロトコル（ｐｒｏｔｏｃｏｌ）を言う。
コンピューターシステムにおいて、ホストと周辺装置とを連結するための標準インターフェイスは多様なインターフェイスを含む。例えば、ホストと周辺装置とは、ＡＴＡ（ａｄｖａｎｃｅｄ ｔｅｃｈｎｏｌｏｇｙ ａｔｔａｃｈｍｅｎｔ）、ＳＡＴＡ（ｓｅｒｉａｌ ＡＴＡ）、ｅ−ＳＡＴＡ（ｅｘｔｅｒｎａｌ ＳＡＴＡ）、ＳＣＳＩ（ｓｍａｌｌ ｃｏｍｐｕｔｅｒ ｓｍａｌｌ ｉｎｔｅｒｆａｃｅ）、ＳＡＳ（ｓｅｒｉａｌ ａｔｔａｃｈｅｄ ＳＣＳＩ）、ＰＣＩ（ｐｅｒｉｐｈｅｒａｌ ｃｏｍｐｏｎｅｎｔ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）、ＰＣＩ−Ｅ（ＰＣＩ ｅｘｐｒｅｓｓ）、ＩＥＥＥ １３９４、ＵＳＢ（ｕｎｉｖｅｒｓａｌ ｓｅｒｉａｌ ｂｕｓ）、ＳＤ（ｓｅｃｕｒｅ ｄｉｇｉｔａｌ）カード、ＭＭＣ（ｍｕｌｔｉ ｍｅｄｉａ ｃａｒｄ（登録商標））、ｅＭＭＣ（ｅｍｂｅｄｄｅｄ ｍｕｌｔｉ ｍｅｄｉａ ｃａｒｄ）、ＣＦ（ｃｏｍｐａｃｔ ｆｌａｓｈ）カードインターフェイス等のような多様な標準インターフェイスを通じて連結される。
このような多様な標準インターフェイスの中でＡＴＡインターフェイスとＳＡＴＡインターフェイスとは個人用コンピューター又は携帯用電子装置等で広く使用される。ＡＴＡインターフェイスはＡＴＡ命令語集合（ＡＴＡ ｃｏｍｍａｎｄ ｓｅｔ）を通じてホストと周辺装置とを連結する。また、ＡＴＡインターフェイスは複数の信号線を利用する並列伝送方式を使用する。ＳＡＴＡインターフェイスが使用する並列伝送方式は高速伝送のためにクロック周波数を高くすれば、複数の信号線による問題が発生できる。例えば、送信側で複数の信号線を通じて同時に伝送したデータが分散されて受信側に到着するスキュー（ｓｋｅｗ）、又は複数の信号線を通じて伝送される信号の間の相互誘導によって干渉が生じるクロストーク（ｃｒｏｓｓｔａｌｋ）等の問題が発生され得る。
ＳＡＴＡインターフェイスはＡＴＡインターフェイスを改良したことであって、並列伝送方式で発生される問題点を解決するために直列伝送方式を使用する。したがって、ＳＡＴＡインターフェイスはＡＴＡ命令語集合を通じてホストと周辺装置とを連結し、単一信号線を利用する直列伝送方式を使用する。ＳＡＴＡインターフェイスは高いクロック周波数を使用して高速伝送が可能する。
ＳＡＴＡインターフェイスは３つの電力供給状態を支援する。即ち、ＳＡＴＡインターフェイスはアクティブ（ａｃｔｉｖｅ）モードで作動できる準備状態（ＰＨＹＲＤＹ）を支援する。また、ＳＡＴＡインターフェイスは節電モードで作動できるパーシャル状態（Ｐａｒｔｉａｌ）とスランバー状態（Ｓｌｕｍｂｅｒ）とを支援する。
米国特許登録第７３９３２４７号公報
本発明の目的は、電力利用効率を向上可能なＳＡＴＡインターフェイス及びその電力管理方法を提供することにある。
本発明によると、ホスト側ＳＡＴＡインターフェイスと装置側ＳＡＴＡインターフェイスとの間の電力管理方法は、ホスト側ＳＡＴＡインターフェイスと装置側ＳＡＴＡインターフェイスとの中でいずれかの１つがＳＡＴＡプロトコルの上に定義された節電状態の中でいずれかの１つへの移行を要請する段階と、要請された節電状態で作動する間に、ＳＡＴＡプロトコルの上に定義された深化節電状態への移行を要請する段階と、を含む。
また、本発明によると、節電状態の中でいずれかの１つへの移行を要請する段階は第１節電状態及び第２節電状態のいずれかの１つへの移行を要請することを特徴とする。
また、本発明によると、第１節電状態は第２節電状態より短い起動時間を有する状態であることを特徴とする。
また、本発明によると、第１節電状態はパーシャル状態であることを特徴とする。
また、本発明によると、第２節電状態はスランバー状態であることを特徴とする。
また、本発明によると、第２節電状態は深化節電状態より短い起動時間を有する状態でないことを特徴とする。
また、本発明によると、深化節電状態で消耗される電力は節電状態の各々で消耗される電力より小さいことを特徴とする。
また、本発明によると、深化節電状態への移行要請は節電状態の中でいずれか１つへの移行を要請したＳＡＴＡインターフェイスによって遂行される。
また、本発明によると、要請された節電状態又は要請された深化節電状態で作動するとき、準備状態への移行を要請する段階をさらに含む。
また、本発明によると、準備状態への移行要請はホスト側のＳＡＴＡインターフェイス及び装置側のＳＡＴＡインターフェイスのいずれかの１つによって遂行される。
本発明によると、ＳＡＴＡインターフェイスは、ＯＯＢ信号の種類を判別するように構成されたＯＯＢ信号感知器と、起動信号を感知するように構成された第１回路ブロックと、受信された信号の間の差動電圧に基づいてＯＯＢ信号であるか否かを感知するように構成された第２回路ブロックとを含むスケルチ回路と、を備え、ディープスランバー信号に基づいて節電状態の中で１つであるスランバー状態より小さい電力を消耗するディープスランバー状態に移行するとき、第１回路ブロックのみに電力が供給される。
また、本発明によると、送信機、受信機、位相固定ループ回路、及び電圧調整器をさらに備え、ディープスランバー状態に移行するとき、送信機、受信機、位相固定ループ回路、及び電圧調整器に電力が供給されないことがあり得る。
また、本発明によると、ディープスランバー信号は電源ケーブルに含まれた制御信号ラインを通じて受信され得る。
また、本発明によると、ディープスランバー信号はＳＡＴＡケーブル及び電源ケーブルと物理的に分離されたディープスランバー信号ラインを通じて受信され得る。
また、本発明によると、ディープスランバー信号はＳＡＴＡケーブルのデータラインを通じて受信され、データラインを通じて受信されるディープスランバー信号を感知するように構成されたディープスランバー信号感知器をさらに備え、ディープスランバー信号感知器は、データラインを通じて受信される２つの入力信号の電圧レベルが同一であり、２つの入力信号の電圧レベルがコモンモード信号の電圧レベルと相異なる場合、データラインを通じて受信される２つの入力信号をディープスランバー信号として感知する。
本発明によると、ＳＡＴＡインターフェイスのシングル回路が電力を受信するモードである第１電源モードで作動するために構成されたＳＡＴＡインターフェイスは、第１電源モードで電力を受信するために構成されたスケルチ回路を具備する。
本発明によると、第１電圧及び第２電圧を受信するために構成された受信機と、第１電圧及び第２電圧によってＳＡＴＡインターフェイスの電力供給モードを決定するために構成され、第１電圧及び第２電圧が同一である時に第１電源モードを決定するスランバー検出器をさらに備える。
また、本発明によると、第１電圧及び第２電圧はコモンモード電圧より高いか、或いは低いことがあり得る。
また、本発明によると、送信機、受信機、位相固定ループ回路、及び電圧レギュレータをさらに備え、送信機、受信機、位相固定ループ回路、及び電圧レギュレータは第１電源モードで電力を受信しない。
本発明によると、ＳＡＴＡインターフェイスを含む電子装置の電力消耗を少なくすることができる。
図１はＳＡＴＡインターフェイスのアナログフロントエンド（ＡＦＥ）を概略的に示すブロック図である。 本発明の実施形態によるＳＡＴＡインターフェイスの電力供給状態を例示的に示す概念図である。 本発明の実施形態によるＳＡＴＡインターフェイスの電力管理方法を例示的に示す順序図である。 本発明の実施形態によるＳＡＴＡインターフェイスの電力管理方法において、節電モードからアクティブモードに転換される過程を例示的に示す順序図である。 図４のアクティブモードに転換されるために伝送されるＯＯＢ信号を説明するための図面である。 図５のバースト区間及びスケルチ区間の時間規格を示す表である。 ＳＡＴＡインターフェイスを含むホスト及び装置の連結関係を示す図面である。 本発明の第１実施形態によるＳＡＴＡインターフェイスの電源ケーブルの構成を示す表である。 本発明の第１実施形態によるディープスランバー信号を受信する方法を説明するための図面である。 本発明の第２実施形態によるディープスランバー信号を送受信するための信号ラインを説明するための図面である。 ＳＡＴＡインターフェイスの差動信号伝送方法を説明するための図面である。 本発明の第３実施形態によるディープスランバー信号を送受信する方法を説明するための図面である。 本発明の第３実施形態によるディープスランバー信号を受信する回路を例示的に示すブロック図である。 本発明の実施形態によるＳＡＴＡインターフェイスを含む使用者装置を例示的に示すブロック図である。
本発明の長所及び特徴、及びそれを達成する方法は添付される図面と共に詳細に後述されている実施形態を通じて説明される。しかし、本発明はここで説明される実施形態に限定されなく他の形態に具体化できる。単なる、本実施形態は本発明が属する技術分野で通常の知識を有する者に本発明の技術的思想を容易に実施できるように詳細に説明するために提供されることである。
図面において、本発明の実施形態は図示された特定形態に制限されることではなく説明を明確するために誇張されたことである。本明細書で特定な用語が使用されたが。これは本発明を説明するための目的で使用されたことであり、意味限定や特許請求範囲に記載された本発明の権利範囲を制限するために使用されたことではない。
本明細書で「及び／又は」という表現は前後に羅列された構成要素の中で少なくとも１つを含む意味に使用される。また、「連結される／結合される」という表現は他の構成要素と直接的に連結されたか、或いは他の構成要素を通じて間接的に連結されることを含む意味に使用される。本明細書で単数形は文句で特別に言及しない限り複数形も含む。また、明細書で使用される「含む」又は「包含する」に言及された構成要素、段階、作動及び素子は１つ以上の他の構成要素、段階、作動、及び素子の存在又は追加を意味する。
以下、図面を参照して本発明の実施形態に対して詳細に説明する。
図１はＳＡＴＡインターフェイスのアナログフロントエンドＡＦＥを概略的に示すブロック図である。
ＳＡＴＡ（ｓｅｒｉａｌ ａｄｖａｎｃｅｄ ｔｅｃｈｎｏｌｏｇｙ ａｔｔａｃｈｍｅｎｔ）インターフェイスは機能にしたがって物理レイヤー（ｐｈｙｓｉｃａｌ ｌａｙｅｒ）、リンクレイヤー（ｌｉｎｋ ｌａｙｅｒ）、及びトランスポートレイヤー（ｔｒａｎｓｐｏｒｔ ｌａｙｅｒ）に大きく分けられる。
リンクレイヤー及びトランスポートレイヤーはデータを送信するための情報データをパケット化して物理レイヤーへ伝達する。また、リンクレイヤー及びトランスポートレイヤーは物理レイヤーから伝達された信号で情報データを取出して上位レイヤーであるアプリケーションレイヤー（ａｐｐｌｉｃａｔｉｏｎ ｌａｙｅｒ）へ伝達する。物理レイヤーはリンクレイヤーから伝達されたパケットデータを電気的な信号に変換して高速に外部へ送信する。また、物理レイヤーは外部から受信された信号をリンクレイヤーへ伝達する。このような作動のために、物理レイヤーはアナログ回路で構成され、リンクレイヤー及びトランスポートレイヤーはデジタル回路で構成される。
ＳＡＴＡインターフェイスの物理レイヤー、即ち、アナログ回路はアナログフロントエンドＡＦＥ（ａｎａｌｏｇ ｆｒｏｎｔ ｅｎｄ）に区分され得る。ＳＡＴＡインターフェイスのアナログフロントエンドＡＦＥは、アナログ信号をデジタル信号に又はデジタル信号をアナログ信号に変換するための複数の物理ブロック（以下、「ＰＨＹブロック」と称する）で構成され得る。
図１を参照すれば、アナログフロントエンドＡＦＥは送信機１１０（ｔｒａｎｓｍｉｔｔｅｒ）、受信機１２０（ｒｅｃｅｉｖｅｒ）、スケルチ回路１３０（ｓｑｕｅｌｃｈ ｃｉｒｃｕｉｔ）、及びＯＯＢ信号感知器１４０（ＯＯＢ ｓｉｇｎａｌ ｄｅｔｅｃｔｏｒ）を含む。アナログフロントエンドＡＦＥは位相固定ループ回路１５０（ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ ｃｉｒｃｕｉｔ）及び電圧調整器１６０（ｖｏｌｔａｇｅ ｒｅｇｕｌａｔｏｒ）等をさらに包含できる。送信機１１０、受信機１２０、位相固定ループ回路１５０、及び電圧調整器１６０は広く公知された回路であるので、詳細な説明は省略される。
スケルチ回路１３０はコモンモード信号（ｃｏｍｍｏｎ ｍｏｄｅ ｓｉｇｎａｌ）を感知する。また、スケルチ回路１３０は所定の閾値電圧に基づいて受信された信号の電圧レベルを感知する。例えば、スケルチ回路１３０は受信された信号の差動電圧（ｄｉｆｆｅｒｅｎｔｉａｌ ｖｏｌｔａｇｅ）が５０ｍＶ以下である場合、コモンモード信号であると看做す。この場合、スケルチ回路１３０は受信された信号を中立状態（例えば、フローティング状態）信号であると看做す。また、スケルチ回路１３０は受信された信号の差動電圧が２００ｍＶ以上である場合、有効なＯＯＢ（ｏｕｔ ｏｆ ｂａｎｄ）信号であると看做す。
ＯＯＢ信号感知器１４０はスケルチ回路１３０の出力信号に応答してＯＯＢ信号の種類を判別する。
上述したように、物理レイヤーはアナログ回路で構成される。物理レイヤーは受信される信号を感知するために常に作動するアナログフロントエンドＡＦＥを包含するので、電力を多く消耗する。また、物理レイヤーは高速で作動するアナログ回路を含むので、電力を多く消耗する。したがって、ＳＡＴＡインターフェイスはＳＡＴＡインターフェイス自体の電力消耗を管理するために複数の電力供給状態を有する。
本発明の実施形態によるＳＡＴＡインターフェイスのプロトコル（ｐｒｏｔｏｃｏｌ）は節電モード（ｐｏｗｅｒ ｓａｖｉｎｇ ｍｏｄｅ）で作動するためのパーシャル状態（ｐａｒｔｉａｌ ｓｔａｔｅ）及びスランバー状態（ｓｌｕｍｂｅｒ ｓｔａｔｅ）を定義する。以外にも、本発明の実施形態によるＳＡＴＡインターフェイスのプロトコルは深化節電モード（ｄｅｅｐ ｐｏｗｅｒ ｓａｖｉｎｇ ｍｏｄｅ）で作動するためのディープスランバー状態（ｄｅｅｐ ｓｌｕｍｂｅｒ ｓｔａｔｅ）を定義する。
本発明の実施形態によるＳＡＴＡインターフェイスは、ディープスランバー状態に移行すれば、スケルチ回路１３０を構成する回路ブロックの中で一部回路ブロック（例えば、起動信号を感知するための回路）のみに電力が供給される。したがって、ＳＡＴＡインターフェイスはディープスランバー状態で作動する時、消耗する電力がスランバー状態である時にスランバー電力より小さい。本発明の実施形態によるＳＡＴＡインターフェイスの電力供給状態は図２を参照して詳細に説明される。
図２は本発明の実施形態によるＳＡＴＡインターフェイスの電力状態を例示的に示す概念図である。
図２を参照すれば、本発明の実施形態によるＳＡＴＡインターフェイスのプロトコルは、アクティブモードで作動するためのＰＨＹＲＤＹ状態（ｐｈｙｓｉｃａｌ ｌａｙｅｒ ｒｅａｄｙ ｓｔａｔｅ）を定義する。また、ＳＡＴＡインターフェイスのプロトコルは節電モードで作動するためのパーシャル状態及びスランバー状態を定義する。また、ＳＡＴＡインターフェイスのプロトコルは深化節電モードで作動するためのディープスランバー状態を定義する。
ＰＨＹＲＤＹ状態は物理レイヤーの全てのＰＨＹブロックが活性化された状態を意味する。パーシャル状態及びスランバー状態はＳＡＴＡインターフェイスが実質的に作動しない節電状態を意味する。即ち、パーシャル状態及びスランバー状態は物理レイヤーの一部ＰＨＹブロックに電力が供給されない状態を意味する。
パーシャル状態及びスランバー状態の差異は、該当モードからＰＨＹＲＤＹ状態に復帰する起動（ｗａｋｅ ｕｐ）時間にある。例えば、パーシャル状態からＰＨＹＲＤＹ状態に復帰する起動時間は１０ｍｓを超えないことと定義される。これと異なりに、スランバー状態からＰＨＹＲＤＹ状態に復帰する起動時間は１０ｍｓを超えないことと定義される。このような理由で、パーシャル状態ではデータ送受信に関連されたＰＨＹブロックに電力が供給されなくスランバー状態ではスケルチ回路（図１の１３０参照）を除外した全てのＰＨＹブロックに電力が供給されない。即ち、パーシャル状態はスランバー状態より起動時間が速くてスランバー状態はパーシャル状態より電力消耗が小さい。
本発明の実施形態によって新しく定義されたディープスランバー状態はスケルチ回路１３０の一部回路のみに電力が供給される状態を意味する。ここで、一部回路は起動信号を感知するための最小限の回路を意味する。したがって、ディープスランバー状態はスランバー状態より電力消耗が小さい。また、ディープスランバー状態はＰＨＹＲＤＹ状態に復帰する起動時間がスランバー状態より長い。
上述したＳＡＴＡインターフェイスの電力供給状態の中で、ＰＨＹＲＤＹ状態、パーシャル状態、及びスランバー状態は現在ＳＡＴＡ仕様書（ｓｐｅｃｉｆｉｃａｔｉｏｎ）に定義された電力供給状態である。本発明の実施形態によれば、ディープスランバー状態が新しく定義される。パーシャル状態とスランバー状態とはＰＨＹＲＤＹ状態で移行できる。反面、ディープスランバー状態はパーシャル状態とスランバー状態とで移行できる。即ち、ディープスランバー状態はＳＡＴＡインターフェイスが節電モードで作動する際に移行できる状態として節電モードで作動する時より多い電力を節約できる状態である。
図３は本発明の実施形態によるＳＡＴＡインターフェイスの電力管理方法を例示的に示す順序図である。図３において、任意の電力供給状態に移行することを要請するＳＡＴＡインターフェイスを送信ＳＡＴＡインターフェイスと定義し、要請されたＳＡＴＡインターフェイスを受信ＳＡＴＡインターフェイスと定義する。
受信ＳＡＴＡインターフェイスは送信ＳＡＴＡインターフェイスがパーシャル状態への移行を要請したか否かをチェックする（Ｓ１１０段階）。送信ＳＡＴＡインターフェイスからパーシャル状態への移行が要請されれば、受信ＳＡＴＡインターフェイスはパーシャル状態に移行が可能であるか否かを判断する（Ｓ１２０段階）。
パーシャル状態に移行が不可能である場合、受信ＳＡＴＡインターフェイスは送信ＳＡＴＡインターフェイスに移行不可信号を伝送する（Ｓ１３０段階）。反面、パーシャル状態に移行が可能である場合、受信ＳＡＴＡインターフェイスは送信ＳＡＴＡインターフェイスに移行信号を伝送する（Ｓ１４０段階）。送信ＳＡＴＡインターフェイスは移行信号が伝送されれば、パーシャル状態に移行し、受信ＳＡＴＡインターフェイスもやはりパーシャル状態に移行する（Ｓ１５０段階）。
パーシャル状態に移行した以後、受信ＳＡＴＡインターフェイスは送信ＳＡＴＡインターフェイスがディープスランバー状態への移行を要請したか否かをチェックする（Ｓ１６０段階）。ディープスランバー状態への移行が要請されない場合、受信ＳＡＴＡインターフェイスはパーシャル状態を維持し、送信ＳＡＴＡインターフェイスもやはりパーシャル状態を維持する（Ｓ１５０段階維持）。反面、ディープスランバー状態への移行が要請された場合、受信ＳＡＴＡインターフェイスはディープスランバー状態に移行し、送信ＳＡＴＡインターフェイスもやはりディープスランバー状態に移行する（Ｓ２７０段階）。
一方、送信ＳＡＴＡインターフェイスからパーシャル状態への移行が要請されなければ、受信ＳＡＴＡインターフェイスは送信ＳＡＴＡインターフェイスがスランバー状態への移行を要請したか否かをチェックする（Ｓ２１０段階）。送信ＳＡＴＡインターフェイスからスランバー状態への移行が要請されれば、受信ＳＡＴＡインターフェイスはスランバー状態に移行が可能であるか否かを判断する（Ｓ２２０段階）。
スランバー状態に移行が不可能である場合、受信ＳＡＴＡインターフェイスは送信ＳＡＴＡインターフェイスに移行不可信号を伝送する（Ｓ２３０段階）。反面、スランバー状態に移行が可能である場合、受信ＳＡＴＡインターフェイスは送信ＳＡＴＡインターフェイスに移行信号を伝送する（Ｓ２４０段階）。送信ＳＡＴＡインターフェイスは移行信号が伝送されれば、スランバー状態に移行し、受信ＳＡＴＡインターフェイスもやはりスランバー状態に移行する（Ｓ２５０段階）。
スランバー状態に移行した以後、受信ＳＡＴＡインターフェイスは送信ＳＡＴＡインターフェイスがディープスランバー状態への移行を要請したか否かをチェックする（Ｓ２６０段階）。ディープスランバー状態への移行が要請されない場合、受信ＳＡＴＡインターフェイスはスランバー状態を維持し、送信ＳＡＴＡインターフェイスもやはりスランバー状態を維持する（Ｓ２５０段階維持）。反面、ディープスランバー状態への移行が要請された場合、受信ＳＡＴＡインターフェイスはディープスランバー状態に移行し、送信ＳＡＴＡインターフェイスもやはりディープスランバー状態に移行する（Ｓ２７０段階）。
送信ＳＡＴＡインターフェイスからパーシャル状態及びスランバー状態への移行が要請されなければ、送信ＳＡＴＡインターフェイスと受信ＳＡＴＡインターフェイスとのすべてはＰＨＹＲＤＹ状態を維持する（Ｓ３１０段階）。
図４は本発明の実施形態によるＳＡＴＡインターフェイスの電力管理方法において、節電モードからアクティブモードに転換される過程を例示的に示す順序図である。ＳＡＴＡインターフェイスは電力を管理するための方法としてＩＰＭ（ｉｎｉｔｉａｔｅ ｐｏｗｅｒ ｍａｎａｇｅｍｅｎｔ）機能を支援する。ＩＰＭ機能はＨＩＰＭ（ｈｏｓｔ ｉｎｉｔｉａｔｅ ｐｏｗｅｒ ｍａｎａｇｅｍｅｎｔ）とＤＩＰＭ（ｄｅｖｉｃｅ ｉｎｉｔｉａｔｅ ｐｏｗｅｒ ｍａｎａｇｅｍｅｎｔ）に分けられる。ＨＩＰＭはホストに含まれたＳＡＴＡインターフェイスが要請してホスト側ＳＡＴＡインターフェイスと装置側ＳＡＴＡインターフェイスとの電力供給状態が変更される場合を言う。ＤＩＰＭは装置に含まれたＳＡＴＡインターフェイスが要請してホスト側ＳＡＴＡインターフェイスと装置側ＳＡＴＡインターフェイスとの電力供給状態が変更される場合を言う。例示的に、図４はＨＩＰＭを利用してＳＡＴＡインターフェイスの電力供給状態が変更される場合を示す。
節電モードで作動することを望むホスト側ＳＡＴＡインターフェイスは、節電モード要請信号（ＳＡＴＡ仕様書では、パーシャル状態を意味する「ＰＭＲＥＱ＿Ｐ」と、スランバー状態を意味する「ＰＭＲＥＱ＿Ｓ」との２種類の節電モード要請信号が定義されており、図４では「ＰＭＲＥＱ」と示す）を装置側ＳＡＴＡインターフェイスに伝送する。ＰＭＲＥＱ信号を受信した装置側ＳＡＴＡインターフェイスは応答信号（ＳＡＴＡ仕様書では、節電モードへの移行が可能である状態を意味する「ＰＭＡＣＫ」信号が定義されている）をホスト側ＳＡＴＡインターフェイスに伝送する。
このような過程を通じて、ホスト側ＳＡＴＡインターフェイスと装置側ＳＡＴＡインターフェイスとは節電モードで作動する。即ち、ホスト側ＳＡＴＡインターフェイスと装置側ＳＡＴＡインターフェイスとはパーシャル状態又はスランバー状態の中でいずれかの１つの状態を維持する。
節電モードで作動する際に、節電モードで作動することを要請したホスト側ＳＡＴＡインターフェイスはディープスランバー状態への移行するための要請信号を伝送する。このような要請信号にしたがって、ホスト側ＳＡＴＡインターフェイスと装置側ＳＡＴＡインターフェイスとは深化節電モードで作動する。即ち、ホスト側ＳＡＴＡインターフェイスと装置側ＳＡＴＡインターフェイスとはディープスランバー状態を維持する。
深化節電モードで作動する際に、アクティブモードで作動することを望むＳＡＴＡインターフェイスがディープスランバー状態から出るための要請信号を伝送することができる。例示的に、図４ではホスト側ＳＡＴＡインターフェイスがディープスランバー状態から出るための要請信号（ディープスランバー否定（Ｎｅｇａｔｅ）又はＣＯＭＷＱＫＥ）を伝送することができる。ディープスランバー状態から出るための要請信号を伝送したホスト側ＳＡＴＡインターフェイスがアクティブモードで作動するためのＯＯＢ信号を伝送できるが、装置側ＳＡＴＡインターフェイスもＯＯＢ信号を伝送することができる。装置側ＳＡＴＡインターフェイスがＯＯＢ信号を伝送する場合に図４に示したようなＯＯＢ信号（ＣＯＭＷＡＫＥ信号、ＡＬＩＧＮ信号）が伝送され得る。ここで、ＯＯＢ信号は図５及び図６を通じて詳細に説明される。このような過程を通じて、ホスト側ＳＡＴＡインターフェイスと装置側ＳＡＴＡインターフェイスとはアクティブモードで作動する。
図５は図４のアクティブモードに転換されるために伝送されるＯＯＢ信号を説明するための図面である。
ＳＡＴＡインターフェイスは複数のＳＡＴＡインターフェイスの間の通信リンクを形成するためにＯＯＢシグナリング（ｓｉｇｎａｌｉｎｇ）をする。ＯＯＢシグナリングは初期連結作動（例えば、パワーオンシークェンス作動）又は節電モードからの復帰作動等の幾つかの場合に遂行される。ＯＯＢシグナリングは、１．５Ｇｂｐｓ、３．０Ｇｂｐｓ、又は６．０Ｇｂｐｓ等の伝送速度を有する信号を使用する代わりに、バースト信号（ｂｕｒｓｔ ｓｉｇｎａｌ）の個数及びバースト信号の間隔に区分される信号を使用する。図５は差動信号の振幅が大きいバースト区間Ｔ１と差動信号の振幅が小さい（即ち、概ね０に近い）スケルチ区間Ｔ２とが交互に反複されるＯＯＢパターンを示す。
図６は図５のバースト区間及びスケルチ区間の時間規格を示す表である。ＯＯＢパターンはＣＯＭＷＡＫＥ、ＣＯＭＩＮＩＴ、及びＣＯＭＲＥＳＥＴの３種類のパターンを含む。
ホスト側ＳＡＴＡインターフェイス又は装置側ＳＡＴＡインターフェイスの各々は相対ＳＡＴＡインターフェイスに起動を要請する場合にＣＯＭＷＡＫＥパターンを伝送する。ホスト側ＳＡＴＡインターフェイスが装置側ＳＡＴＡインターフェイスにハードウェアリセットを要請する場合にＣＯＭＲＥＳＥＴパターンを伝送する。そして、装置側ＳＡＴＡインターフェイスがホスト側ＳＡＴＡインターフェイスに通信初期化を要請する場合にＣＯＭＩＮＩＴパターンを伝送する。ＣＯＭＩＮＩＴパターンとＣＯＭＲＥＳＥＴパターンとは電気的に類似な信号であり得る。
図６を参照すれば、ＣＯＭＷＡＫＥパターンはバースト区間Ｔ１の時間とスケルチ区間Ｔ２の時間とが１０６．７ｎｓと同一である。そして、ＣＯＭＩＮＩＴパターンとＣＯＭＲＥＳＥＴパターンとはバースト区間Ｔ１の時間は１０６．７ｎｓあり、スケルチ区間Ｔ２の時間は３２０ｎｓである。このような時間はＳＡＴＡ仕様書に規定されたことにしたがって定まれる。
図７はＳＡＴＡインターフェイスを含むホスト及び装置の連結関係を示す図面である。
ＳＡＴＡインターフェイス２１１を含むホスト２１０はコンピューターシステム（例えば、デスクトップコンピュータコンピューター、ラップトップコンピューター、サーバー等）、携帯用電子装置（例えば、デジタルカメラ、デジタルカムコーダー、モバイルフォン等）、ＴＶ、又はナビゲーション等のような電子装置であり得る。ＳＡＴＡインターフェイス２２１を含む装置２２０はＳＡＴＡインターフェイス２２１を通じてホストと連結できるデータ格納装置であり得る。例えば、装置２２０はハードディスクドライブ、ソリッドステートドライブ、光ドライブ等のようなデータ格納装置であり得る。
ホスト側ＳＡＴＡインターフェイス２１１とディバイス側ＳＡＴＡインターフェイス２２１とは差動信号（ポジティブ及びネガティブで構成された）を伝送するための２対の単方向データラインで構成されるＳＡＴＡケーブルで互に連結される。以外にも、ホスト側ＳＡＴＡインターフェイス２１１とディバイス側ＳＡＴＡインターフェイス２２１とは複数の電力を供給するための電源ラインと、制御信号を伝送するための信号ラインとで構成される電源ケーブルで互に連結される。電源ケーブルの構成は後述される図８を参照して詳細に説明される。
図８は第１実施形態によるＳＡＴＡインターフェイスの電源ケーブルの構成を示す表である。図８を参照すれば、ＳＡＴＡインターフェイスの電源ケーブルは複数の電力を供給するための電源ラインと、制御信号を伝送するための信号ラインとで構成される。
複数の電力を供給するための電源ラインはＰ１〜Ｐ１０及びＰ１２〜Ｐ１５と名付けられる。電源ラインＰ１〜Ｐ１０及びＰ１２〜Ｐ１５は３．３Ｖ直流電圧、５Ｖ直流電圧、１２Ｖ直流電圧、及び接地電圧を供給するように割当される。制御信号を伝送するための信号ラインはＰ１１と名付けられる。信号ラインＰ１１は装置活性信号（ｄｅｖｉｃｅ ａｃｔｉｖｉｔｙ ｓｉｇｎａｌ）、スタッガードスピンアップ信号（ｓｔａｇｇｅｒｅｄ ｓｐｉｎ−ｕｐ ｓｉｇｎａｌ）、及びディープスランバー信号の中でいずれかの１つを伝送する。
信号ラインＰ１１を通じて伝送される信号の中で、装置活性信号及びスタッガードスピンアップ信号は現在ＳＡＴＡ仕様書に定義された信号である。第１実施形態によれば、信号ラインＰ１１を通じて伝送される信号としてディープスランバー信号が新しく追加される。
装置活性信号はホスト側ＳＡＴＡインターフェイスから装置側ＳＡＴＡインターフェイスにデータを伝送する時に活性化される。スタッガードスピンアップ信号は、ホスト側ＳＡＴＡインターフェイスに多数の装置側ＳＡＴＡインターフェイスが連結され装置がハードディスクドライブである場合に段階的に装置をスピンアップさせるための制御信号である。したがって、スタッガードスピンアップ信号は最初パワーアップ（ｐｏｗｅｒ−ｕｐ）の時に活性化される。ディープスランバー信号は、ホスト側ＳＡＴＡインターフェイスと装置側ＳＡＴＡインターフェイスとが節電モードで作動する間に、ディープスランバー状態への移行を要請する時に活性化される。
したがって、装置活性信号、スタッガードスピンアップ信号、ディープスランバー信号は、各々の信号が活性化される始点が互に異なるので、１つの信号ラインＰ１１を通じて伝送され得る。
図９は第１実施形態によるディープスランバー信号を受信する方法を説明するための図面である。
上述したように、信号ラインＰ１１を通じて伝送されるディープスランバー信号はホスト側ＳＡＴＡインターフェイスと装置側ＳＡＴＡインターフェイスとが節電モードで作動する間に活性化される。節電モードで作動する間にはデータ伝送が遂行されないので、装置活性信号は活性化されてはならない。したがって、装置側ＳＡＴＡインターフェイスの物理レイヤーは節電モードで作動する間に装置活性信号を活性化させないロジックゲート２２５を包含する。
ロジックゲート２２５は節電モードでの作動の中であることを意味する節電モード信号と、信号ラインＰ１１を通じて伝送される信号を受信する。ロジックゲート２２５は節電モードで作動する時には信号ラインＰ１１を通じて伝送される信号をディープスランバー信号入力端へ伝達し、節電モードで作動しない時には信号ラインＰ１１を通じて伝送される信号を装置活性信号入力端へ伝達するスイッチロジックであり得る。又は、ロジックゲート２２５は同一な作動を遂行する論理回路であり得る。
図１０は第２実施形態によるディープスランバー信号を送受信するための信号ラインを説明するための図面である。
図１０を参照すれば、ホスト３１０はＳＡＴＡインターフェイス３１１を含み、ディバイス３２０はＳＡＴＡインターフェイス３２１を含む。ホスト側ＳＡＴＡインターフェイス３１１とディバイス側ＳＡＴＡインターフェイス３２１とは差動信号（ポジティブ及びネガティブで構成された）を伝送するための２対の単方向データラインで構成されるＳＡＴＡケーブルで互に連結される。そして、ホスト側ＳＡＴＡインターフェイス３１１とディバイス側ＳＡＴＡインターフェイス３２１とは複数の電力を供給するための電源ラインと、制御信号を伝送するための信号ラインで構成される電源ケーブルで互に連結される。ＳＡＴＡインターフェイス３１１とＳＡＴＡインターフェイス３２１とは図１で示したようなＳＡＴＡインターフェイスと同一であり得る。
図８で説明されたように、第１実施形態によれば、ディープスランバー状態への移行を要請するためのディープスランバー信号をパワーケーブルに含まれた信号ラインを通じて伝送した。本発明の第２実施形態によれば、ディープスランバー信号はディープスランバー信号を伝送するために割当された別の両方向信号ラインを通じて伝送され得る。
図１１はＳＡＴＡインターフェイスの差動信号伝送方法を説明するための図面である。
ＳＡＴＡインターフェイスにおいて、データ伝送は低電圧差動信号伝送方法（ＬＶＤＳ：ｌｏｗ ｖｏｌｔａｇｅ ｄｉｆｆｅｒｅｎｔｉａｌ ｓｉｇｎａｌｉｎｇ）を通じてなされる。低電圧差動信号伝送方法はデータラインを通じて伝送される２つの信号（例えば、Ｒｘ＋とＲｘ−、又はＴｘ＋とＴｘ−信号）の差によってデータ値を表現する。低電圧差動信号伝送方法（ＬＶＤＳ）によれば、小さい振幅を有する信号を使用できるので、データ値のスイッチング速度が速くて電力消耗を減らすことができる長所がある。
図１１に示したように、低電圧差動信号伝送方法において、データを伝送しない区間では、２つの信号全てが中立ロジック状態（例えば、フローティング状態）を維持する。即ち、データを伝送しない区間では、２つの信号全てはコモンモード（ｃｏｍｍｏｎ ｍｏｄｅ）電圧レベルを有する。
図１２は本発明の第３実施形態によるディープスランバー信号を送受信する方法を説明するための図面である。
上述したように、低電圧差動信号伝送方法において、データを伝送しない区間では、２つの信号全てはコモンモード電圧レベルを有する。これは、ＳＡＴＡインターフェイスが節電モードで作動する場合、２つの信号全てはコモンモード電圧レベルを有することを意味する。
本発明の第３実施形態によるディープスランバー信号は、ＳＡＴＡインターフェイスが節電モードで作動する間に、データラインを通じて伝送される。例えば、ディープスランバー信号は差動信号ではない同一な電圧レベルを有する信号であり得る。即ち、ディープスランバー信号はコモンモード電圧レベルより高い（又は低い）電圧レベルを有する。
図１３は本発明の第３実施形態によるディープスランバー信号を受信する回路を例示的に示すブロック図である。図１３を参照すれば、本発明の第３実施形態によるＳＡＴＡインターフェイスのアナログフロントエンド４００は受信機４２０、スケルチ回路４３０、及びディープスランバー信号感知器４８０を含む。ＳＡＴＡインターフェイスのアナログフロントエンド４００は、図１で説明されたように、送信機、ＯＯＢ信号感知器、位相固定ループ回路ＰＬＬ、及び電圧調整器等をさらに包含できる。
図１２で説明されたように、ＳＡＴＡインターフェイスが節電モードで作動する間にデータラインを通じてディープスランバー信号を伝送すれば、これを感知できる感知回路が必要である。したがって、本発明の第３実施形態によれば、ＳＡＴＡインターフェイスのアナログフロントエンド４００はデータライン（Ｒｘ＋及びＲｘ−）を通じて伝送されるディープスランバー信号を感知できるディープスランバー信号感知器４８０を含む。
ディープスランバー信号感知器４８０はＳＡＴＡインターフェイスが節電モードで作動する間に活性化される。ディープスランバー信号感知器４８０は、データラインＲｘ＋及びＲｘ−を通じて伝送される信号が同一な電圧レベルであり、コモンモード電圧レベルより高い（又は低い）電圧レベルを有すると判断されれば、ディープスランバー信号入力端へ制御信号を出力する。
図１４は本発明の実施形態によるＳＡＴＡインターフェイスを含む使用者装置を例示的に示すブロック図である。
図１４を参照すれば、メモリシステム２０００はメモリコントローラ２２００及び不揮発性メモリ装置２９００を含む。メモリシステム２０００は複数の不揮発性メモリ装置を包含できる。本発明の実施形態によるメモリシステム２０００は複数の不揮発性メモリ装置２９００を含む。
メモリコントローラ２２００はホスト２１００及び不揮発性メモリ装置２９００に連結される。ホスト２１００からの要請に応答してメモリコントローラ２２００は不揮発性メモリ装置２９００をアクセスするように構成される。例えば、メモリコントローラ２２００は不揮発性メモリ装置２９００の読出し動作、書込み動作、及び消去動作を制御するように構成される。メモリコントローラ２２００は不揮発性メモリ装置２９００及びホスト２１００の間にインターフェイスを提供するように構成される。メモリコントローラ２２００は不揮発性メモリ装置２９００を制御するためのファームウェア（ｆｉｒｍｗａｒｅ）を駆動するように構成される。
メモリコントローラ２２００はＲＡＭ（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）、中央処理装置（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ：ＣＰＵ）、ホストインターフェイス（ｈｏｓｔ ｉｎｔｅｒｆａｃｅ）、エラー訂正ブロック（ｅｒｒｏｒ ｃｏｒｒｅｃｔｉｎｇ ｃｏｄｅ：ＥＣＣ）、及びメモリインターフェイスのような広く公知された構成要素を包含できる。ＲＡＭ２６００は中央処理装置２４００の作動メモリ（ｗｏｒｋｉｎｇ ｍｅｍｏｒｙ）として利用され得る。中央処理装置２４００はメモリコントローラ２２００の諸般動作を制御する。
ホストインターフェイス２３００は本発明の実施形態によるＳＡＴＡインターフェイスである。ホスト２１００とメモリコントローラ２２００とはＳＡＴＡインターフェイス２３００を通じて連結される。本発明の実施形態によるＳＡＴＡインターフェイス２３００は、ディープスランバー状態に移行すれば、スケルチ回路を構成する回路ブロックの中で一部回路ブロック（例えば、起動信号を感知するための回路）のみに電力が供給される。したがって、ＳＡＴＡインターフェイス２３００はディープスランバー状態で作動する時に消耗する電力が非常に小さい。
エラー訂正ブロック２７００は不揮発性メモリ装置２９００から読み出されたデータの誤謬を検出し、訂正するように構成され得る。エラー訂正ブロック２７００はメモリコントローラ２２００の構成要素に提供され得る。他の例として、エラー訂正ブロック２７００は複数の不揮発性メモリ装置２９００の各々の構成要素として提供され得る。メモリインターフェイス２５００は不揮発性メモリ装置２９００とメモリコントローラ２２００とをインターフェイシングできる。
メモリコントローラ２２００の構成要素が上から言及された構成要素に制限されないことは容易に理解できる。例えば、メモリコントローラ２２００は初期ブーティング作動に必要であるコードデータ（ｃｏｄｅ ｄａｔａ）と、ホスト２１００とのインターフェイシングするためのデータを格納するＲＯＭ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）をさらに包含できる。
メモリコントローラ２２００及び不揮発性メモリ装置２９００は１つの半導体装置に集積されてメモリカードを構成することができる。例えば、メモリコントローラ２２００及び複数の不揮発性メモリ装置２９００は１つの半導体装置に集積されてＰＣＭＣＩＡ（ｐｅｒｓｏｎａｌ ｃｏｍｐｕｔｅｒ ｍｅｍｏｒｙ ｃａｒｄ ｉｎｔｅｒｎａｔｉｏｎａｌ ａｓｓｏｃｉａｔｉｏｎ）カード、ＣＦ（ｃｏｍｐａｃｔ ｆｌａｓｈ）カード、スマートメディア（ｓｍａｒｔ ｍｅｄｉａ）カード、メモリスティック（ｍｅｍｏｒｙ ｓｔｉｃｋ）、マルチメディア（ｍｕｌｔｉ ｍｅｄｉａ）カード（ＭＭＣ（登録商標）、ＲＳ−ＭＭＣ、ＭＭＣ−ｍｉｃｒｏ）、ＳＤ（ｓｅｃｕｒｅ ｄｉｇｉｔａｌ）カード（ＳＤ、Ｍｉｎｉ−ＳＤ、Ｍｉｃｒｏ−ＳＤ、ＳＤＨＣ）、ＵＦＳ（ｎｉｖｅｒｓａｌ ｆｌａｓｈ ｓｔｏｒａｇｅ）等を構成することができる。
他の例として、メモリコントローラ２２００及び複数の不揮発性メモリ装置２９００は半導体ドライブ（ｓｏｌｉｄ ｓｔａｔｅ ｄｒｉｖｅ：ＳＳＤ）、コンピューター（ｃｏｍｐｕｔｅｒ）、携帯用コンピューター（ｐｏｒｔａｂｌｅ ｃｏｍｐｕｔｅｒ）、ＵＭＰＣ（ｕｌｔｒａ ｍｏｂｉｌｅ ｐｅｒｓｏｎａｌ ｃｏｍｐｕｔｅｒ）、ワークステーション（ｗｏｒｋ ｓｔａｔｉｏｎ）、ネットブック（ｎｅｔ ｂｏｏｋ）、ＰＤＡ（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、ウェブタブレット（ｗｅｂ ｔａｂｌｅｔ）、無線電話機（ｗｉｒｅｌｅｓｓ ｐｈｏｎｅ）、モバイルフォン（ｍｏｂｉｌｅ ｐｈｏｎｅ）、デジタルカメラ（ｄｉｇｉｔａｌ ｃａｍｅｒａ）、デジタル音声録音機（ｄｉｇｉｔａｌ ａｕｄｉｏ ｒｅｃｏｒｄｅｒ）、デジタル音声再生器（ｄｉｇｉｔａｌ ａｕｄｉｏ ｐｌａｙｅｒ）、デジタル動画録画器（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｒｅｃｏｒｄｅｒ）、デジタル動画再生器（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｐｌａｙｅｒ）、情報を無線環境で送受信できる装置、ホームネットワーク（ｈｏｍｅ ｎｅｔｗｏｒｋ）を構成する多様な電子装置の中で１つ、コンピューターネットワーク（ｃｏｍｐｕｔｅｒ ｎｅｔｗｏｒｋ）を構成する多様な電子装置の中で１つ、テレマティクスネットワーク（ｔｅｌｅｍａｔｉｃｓ ｎｅｔｗｏｒｋ）を構成する多様な電子装置の中で１つ、コンピューターシステム（ｃｏｍｐｕｔｅｒ ｓｙｓｔｅｍ）を構成する多様な構成要素の中で１つ、ＲＦＩＤ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）装置又は埋め込み他システム（ｅｍｂｅｄｄｅｄ ｓｙｓｔｅｍ）に適用され得る。
他の例として、不揮発性メモリ装置２９００又はメモリコントローラ２２００は多様な形態のパッケージ（ｐａｃｋａｇｅ）に実装され得る。例えば、不揮発性メモリ装置２９００又はメモリシステム２０００はＰＯＰ（ｐａｃｋａｇｅ ｏｎ ｐａｃｋａｇｅ）、ｂａｌｌ ｇｒｉｄ ａｒｒａｙｓ（ＢＧＡｓ）、ｃｈｉｐ ｓｃａｌｅ ｐａｃｋａｇｅｓ（ＣＳＰｓ）、ｐｌａｓｔｉｃ ｌｅａｄｅｄ ｃｈｉｐ ｃａｒｒｉｅｒ（ＰＬＣＣ）、ｐｌａｓｔｉｃ ｄｕａｌ ｉｎ−ｌｉｎｅ ｐａｃｋａｇｅ（ＰＤＩＰ）、ｄｉｅ ｉｎ ｗａｆｆｌｅ ｐａｃｋ、ｄｉｅ ｉｎ ｗａｆｅｒ ｆｏｒｍ、ｃｈｉｐ ｏｎ ｂｏａｒｄ（ＣＯＢ）、ｃｅｒａｍｉｃ ｄｕａｌ ｉｎ−ｌｉｎｅ ｐａｃｋａｇｅ（ＣＥＲＤＩＰ）、ｐｌａｓｔｉｃ ｍｅｔｒｉｃ ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ（ＭＱＦＰ）、ｔｈｉｎ ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ（ＴＱＦＰ）、ｓｍａｌｌ ｏｕｔｌｉｎｅ ＩＣ（ＳＯＩＣ）、ｓｈｒｉｎｋ ｓｍａｌｌ ｏｕｔｌｉｎｅ ｐａｃｋａｇｅ（ＳＳＯＰ）、ｔｈｉｎ ｓｍａｌｌ ｏｕｔｌｉｎｅ ｐａｃｋａｇｅ（ＴＳＯＰ）、ｔｈｉｎ ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ（ＴＱＦＰ）、ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ（ＳＩＰ）、ｍｕｌｔｉ ｃｈｉｐ ｐａｃｋａｇｅ（ＭＣＰ）、ｗａｆｅｒ−ｌｅｖｅｌ ｆａｂｒｉｃａｔｅｄ ｐａｃｋａｇｅ（ＷＦＰ）、ｗａｆｅｒ−ｌｅｖｅｌ ｐｒｏｃｅｓｓｅｄ ｓｔａｃｋ ｐａｃｋａｇｅ（ＷＳＰ）等のような方式にパッケージされて実装され得る。
以上で、本発明は具体的な実施形態を通じて説明されるが、本発明はその範囲で逸脱しない限度内で様々に変形できる。したがって、本発明の範囲は上述した実施形態に限定されて定められてはならないし、特許請求の範囲及びこれと均等なことによって定められる。本発明の範囲又は技術的思想を逸脱しなく本発明の構造が多様に修正や変更され得る。
１００・・・ＳＡＴＡインターフェイスのアナログフロントエンドＡＦＥ、
１１０・・・送信機、
１２０・・・受信機、
１３０・・・スケルチ回路、
１４０・・・ＯＯＢ信号感知器、
１５０・・・位相固定ループ回路、
１６０・・・電圧調整器。

Claims (20)

  1. ホスト側ＳＡＴＡインターフェイスと装置側ＳＡＴＡインターフェイスとの間の電力管理方法であって、
    前記ホスト側ＳＡＴＡインターフェイスおよび前記装置側ＳＡＴＡインターフェイスのいずれか１つがＳＡＴＡプロトコルの上に定義された節電状態のいずれか１つへの移行を要請する段階と、
    前記ホスト側ＳＡＴＡインターフェイスおよび前記装置側ＳＡＴＡインターフェイスのいずれか１つが要請された前記節電状態で作動するとき、ＳＡＴＡプロトコルの上に定義された深化節電状態への移行を要請する段階と、
    を含む電力管理方法。
  2. 前記節電状態のいずれか１つへの移行を要請する段階は、第１節電状態及び第２節電状態のいずれか１つへの移行を要請する段階を含むことを特徴とする請求項１に記載の電力管理方法。
  3. 前記第１節電状態は、前記第２節電状態より短い起動時間を有することを特徴とする請求項２に記載の電力管理方法。
  4. 前記第１節電状態は、パーシャル状態であることを特徴とする請求項３に記載の電力管理方法。
  5. 前記第２節電状態は、スランバー状態であることを特徴とする請求項３に記載の電力管理方法。
  6. 前記第２節電状態は、前記深化節電状態より短い起動時間を有することを特徴とする請求項３に記載の電力管理方法。
  7. 前記深化節電状態で消耗される電力は、前記節電状態の各々で消耗される電力より小さいことを特徴とする請求項１に記載の電力管理方法。
  8. 前記深化節電状態への移行の要請は、前記節電状態の中でいずれか１つへの移行を要請したＳＡＴＡインターフェイスによって遂行されることを特徴とする請求項１に記載の電力管理方法。
  9. 要請された前記節電状態又は要請された前記深化節電状態で作動するとき、準備状態への移行を要請する段階をさらに含むことを特徴とする請求項８に記載の電力管理方法。
  10. 前記準備状態への移行の要請は、前記ホスト側ＳＡＴＡインターフェイスおよび前記装置側ＳＡＴＡインターフェイスのいずれか１つによって実行されることを特徴とする請求項９に記載の電力管理方法。
  11. ＯＯＢ信号の種類を判別するように構成されたＯＯＢ信号感知器と、
    起動信号を感知するように構成された第１回路ブロックと、受信された複数の信号との間の差動電圧に基づいて前記ＯＯＢ信号であるか否かを感知するように構成された第２回路ブロックと、を備えるスケルチ回路と、
    を備え、
    ディープスランバー信号に基づいて節電状態の１つであるスランバー状態より小さい電力を消耗するディープスランバー状態に移行するとき、前記第１回路ブロックのみに電力が供給されることを特徴とするＳＡＴＡインターフェイス。
  12. 送信機、受信機、位相固定ループ回路、及び電圧調整器をさらに備え、
    前記ディープスランバー状態に移行するとき、前記送信機、前記受信機、前記位相固定ループ回路、及び前記電圧調整器に電力が供給されないことを特徴とする請求項１１に記載のＳＡＴＡインターフェイス。
  13. 前記ディープスランバー信号は、電源ケーブルに含まれた制御信号ラインを通じて受信されることを特徴とする請求項１１に記載のＳＡＴＡインターフェイス。
  14. 前記ディープスランバー信号は、ＳＡＴＡケーブル及び電源ケーブルと物理的に分離されたディープスランバー信号ラインを通じて受信されることを特徴とする請求項１１に記載のＳＡＴＡインターフェイス。
  15. 前記ディープスランバー信号は、ＳＡＴＡケーブルのデータラインを通じて受信され、
    前記データラインを通じて受信される前記ディープスランバー信号を感知するように構成されたディープスランバー信号感知器をさらに備え、
    前記ディープスランバー信号感知器は、前記データラインを通じて受信される２つの入力信号の電圧レベルが同一であり、前記２つの入力信号の電圧レベルがコモンモード信号の電圧レベルと異なる場合、前記データラインを通じて受信される前記２つの入力信号を前記ディープスランバー信号として感知することを特徴とする請求項１１に記載のＳＡＴＡインターフェイス。
  16. ＳＡＴＡインターフェイスのシングル回路が電力を受信するモードである第１電源モードで作動するために構成されたＳＡＴＡインターフェイスであって、
    前記第１電源モードで電力を受信するために構成されたスケルチ回路を備えることを特徴とすることを特徴とするＳＡＴＡインターフェイス。
  17. 第１電圧および第２電圧を受信するために構成された受信機と、
    前記第１電圧および前記第２電圧に基づいて前記ＳＡＴＡインターフェイスの電源モードを決定するために構成され、前記第１電圧および前記第２電圧が同一であるとき、第１電源モードを決定するスランバー検出器と、
    をさらに備えることを特徴とする請求項１６に記載のＳＡＴＡインターフェイス。
  18. 前記第１電圧および前記第２電圧は、コモンモード電圧より高いことを特徴とする請求項１７に記載のＳＡＴＡインターフェイス。
  19. 前記第１電圧および前記第２電圧は、コモンモード電圧より低いことを特徴とする請求項１７に記載のＳＡＴＡインターフェイス。
  20. 送信機、受信機、位相固定ループ回路、及び電圧レギュレータをさらに備え、
    前記送信機、前記受信機、前記位相固定ループ回路、及び前記電圧レギュレータは、前記第１電源モードで電力を受信しないことを特徴とする請求項１６に記載のＳＡＴＡインターフェイス。
JP2011289554A 2011-01-26 2011-12-28 Ｓａｔａインターフェイス及びその電力管理方法 Pending JP2012155711A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0007848 2011-01-26
KR1020110007848A KR101747797B1 (ko) 2011-01-26 2011-01-26 사타 인터페이스 및 그것의 전원 관리 방법

Publications (1)

Publication Number Publication Date
JP2012155711A true JP2012155711A (ja) 2012-08-16

Family

ID=46510904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011289554A Pending JP2012155711A (ja) 2011-01-26 2011-12-28 Ｓａｔａインターフェイス及びその電力管理方法

Country Status (5)

Country Link
US (3) US8819462B2 (ja)
JP (1) JP2012155711A (ja)
KR (1) KR101747797B1 (ja)
CN (4) CN107256076A (ja)
DE (6) DE202011111114U1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015084227A (ja) * 2013-10-25 2015-04-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ストレージシステム、格納装置、及びストレージシステムの非信号分析方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4799670B2 (ja) * 2010-03-12 2011-10-26 株式会社東芝 通信装置及び通信方法
KR101571278B1 (ko) * 2011-07-01 2015-11-24 퀄컴 인코포레이티드 시리얼 통신 시스템에서의 대기 전력 감소를 위한 시스템 및 방법
US9331654B2 (en) * 2012-03-26 2016-05-03 Marvell World Trade Ltd. Dual squelch detectors and methods for low power states
US9116694B2 (en) * 2012-09-26 2015-08-25 Intel Corporation Efficient low power exit sequence for peripheral devices
TWI521354B (zh) * 2012-10-08 2016-02-11 群聯電子股份有限公司 連接器的控制方法、連接器與記憶體儲存裝置
TWI483103B (zh) * 2013-05-28 2015-05-01 Acer Inc 電源管理方法
US9507372B2 (en) 2013-06-21 2016-11-29 Sandisk Technologies Llc Out-of-band signal detection by host interfaces of storage modules
US9417810B1 (en) 2013-07-29 2016-08-16 Western Digital Technologies, Inc. Power management for a data storage system
JP6190701B2 (ja) * 2013-11-25 2017-08-30 株式会社メガチップス データ受信装置およびフェイルセーフ回路
TWI512456B (zh) * 2013-12-09 2015-12-11 Silicon Motion Inc 睡眠模式量測方法
KR102108831B1 (ko) * 2014-01-22 2020-05-28 삼성전자주식회사 저전력을 위해 피지컬 레이어의 웨이크업 신호를 라우트할 수 있는 장치, 이의 동작 방법, 및 상기 장치를 포함하는 데이터 처리 시스템
US9524015B2 (en) 2014-02-19 2016-12-20 Western Digital Technologies, Inc. Device optimized power management
US9619156B2 (en) 2014-07-31 2017-04-11 Samsung Electronics Co., Ltd. Storage device, memory card, and communicating method of storage device
KR20160105101A (ko) * 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 가변 전압을 이용하는 스택 패키지 및 반도체 집적 회로 장치
TWI526818B (zh) * 2015-03-19 2016-03-21 群聯電子股份有限公司 休眠模式啓動方法、記憶體控制電路單元及儲存裝置
US10283209B2 (en) * 2015-09-08 2019-05-07 Storart Technology (Shenzhen) Co. Ltd Method for detecting problem cells of SATA SSD and SATA SSD having self-detecting function looking for problem cells
US20170192446A1 (en) * 2016-01-06 2017-07-06 Nxp B.V. Serial bus apparatus with controller circuit and related uses
JP2017162134A (ja) * 2016-03-09 2017-09-14 コニカミノルタ株式会社 処理装置、ホスト装置、ｕｓｂデバイスの節電方法およびコンピュータプログラム
US10564700B2 (en) 2016-07-22 2020-02-18 Canon Kabushiki Kaisha Image forming apparatus and power control method for image forming apparatus
US10431268B2 (en) 2016-09-13 2019-10-01 Samsung Electronics Co., Ltd. Semiconductor device and memory controller receiving differential signal
KR102211122B1 (ko) 2018-12-20 2021-02-02 삼성전자주식회사 스토리지 장치 및 스토리지 시스템
CN109766295B (zh) * 2018-12-30 2023-03-14 中孚信息股份有限公司 一种高速数据单向传输方法及装置
CN110377143A (zh) * 2019-07-17 2019-10-25 浙江大华技术股份有限公司 起转命令的发送方法及装置、存储介质、电子装置
KR20210090774A (ko) 2020-01-10 2021-07-21 삼성전자주식회사 호스트 장치로부터의 레퍼런스 클럭에 기반하여 전력 상태를 변경하도록 구성되는 스토리지 장치 및 그 동작 방법
US20230009970A1 (en) * 2021-07-09 2023-01-12 Ati Technologies Ulc In-band communication interface power management fencing

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805401A (en) 1995-08-30 1998-09-08 Cherry Semiconductor Corporation Undervoltage lockout circuit with sleep pin
US5675614A (en) * 1995-09-01 1997-10-07 Motorola, Inc. Digital squelch circuit
US6021500A (en) 1997-05-07 2000-02-01 Intel Corporation Processor with sleep and deep sleep modes
US7393247B1 (en) 2005-03-08 2008-07-01 Super Talent Electronics, Inc. Architectures for external SATA-based flash memory devices
TW548541B (en) 2002-01-16 2003-08-21 Darfon Electronics Corp Peripheral device of portable electronic apparatus having power control function
US20030148801A1 (en) 2002-02-01 2003-08-07 Klaus-Peter Deyring Signalling protocol for signalling start of reset processing in serial ATA bus protocol
US7254732B2 (en) * 2003-06-25 2007-08-07 Lsi Corporation Method and apparatus of automatic power management control for serial ATA device directly attached to SAS/SATA host controller
US7028199B2 (en) * 2003-06-25 2006-04-11 Lsi Logic Corporation Method and apparatus of automatic power management control for Serial ATA interface
JP4371739B2 (ja) * 2003-09-02 2009-11-25 株式会社東芝 シリアルａｔａインタフェースを持つ電子機器及びシリアルａｔａバスのパワーセーブ方法
JP2005190202A (ja) 2003-12-25 2005-07-14 Toshiba Corp シリアルａｔａインタフェースを持つ電子機器及びシリアルａｔａバスのパワーセーブ方法
JP4387815B2 (ja) * 2004-01-30 2009-12-24 富士通株式会社 シリアルタイプのインターフェイス回路、そのパワーセーブ方法及びシリアルインターフェイスを持つデバイス
JP2006099665A (ja) 2004-09-30 2006-04-13 Hitachi Global Storage Technologies Netherlands Bv データ記憶装置及びそのシリアル・インターフェース部のパワー・セーブ・モードの制御方法
JP4295204B2 (ja) 2004-12-16 2009-07-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 磁気ディスク装置の電力制御方法、プログラム、電力制御装置、および電子情報機器
US20060265617A1 (en) * 2005-05-18 2006-11-23 Priborsky Anthony L Power management in a system having multiple power modes
KR100827150B1 (ko) * 2006-07-10 2008-05-02 삼성전자주식회사 터치패드를 구비한 휴대 단말기의 구동 장치
CN101449225B (zh) 2006-07-18 2010-10-13 艾格瑞***有限公司 用于模块化功率管理的***和方法
KR100950491B1 (ko) * 2006-08-03 2010-03-31 삼성전자주식회사 네트워크 인터페이스카드, 이를 갖는 네트워크프린터 및 그 장치의 제어방법
KR100914932B1 (ko) 2007-01-30 2009-08-31 삼성전자주식회사 Ｓａｔａ 인터페이스에서의 파워 세이빙 모드 제어 방법
JP2009015752A (ja) 2007-07-09 2009-01-22 Fujitsu Ltd 記憶装置
US8138803B2 (en) * 2007-09-26 2012-03-20 Intel Corporation Apparatus and method for selectively enabling and disabling a squelch circuit across AHCI and SATA power states
US8024589B2 (en) 2007-11-05 2011-09-20 Pioneer Corporation Information storage device, information recording/reproducing device, and power consumption management method
JP5207720B2 (ja) 2007-12-07 2013-06-12 ルネサスエレクトロニクス株式会社 Ｏｏｂ検出回路およびシリアルａｔａシステム
US20090187779A1 (en) * 2008-01-18 2009-07-23 Mediatek Inc. Automatic power management method
US8051314B2 (en) 2008-06-25 2011-11-01 Intel Corporation Serial ATA (SATA) power optimization through automatic deeper power state transition
US8504850B2 (en) * 2008-09-08 2013-08-06 Via Technologies, Inc. Method and controller for power management
JP2010152853A (ja) * 2008-12-26 2010-07-08 Toshiba Corp データ記憶装置
JP4405577B2 (ja) * 2009-01-19 2010-01-27 株式会社東芝 シリアルａｔａインタフェースを持つ電子機器
CN101526845B (zh) 2009-04-24 2011-02-16 威盛电子股份有限公司 电源管理方法及其相关芯片组
US8918663B2 (en) * 2009-06-07 2014-12-23 Hewlett-Packard Development Company, L.P. Method for active power management in a Serial ATA interface to operate at most a predetermined rate upon a refused speed request
US8275560B2 (en) * 2009-09-10 2012-09-25 Intel Corporation Power measurement techniques of a system-on-chip (SOC)
US8443221B2 (en) 2011-03-04 2013-05-14 Sandisk Technologies Inc. Methods, systems, and computer readable media for advanced power management for serial advanced technology attachment (SATA)-based storage devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015084227A (ja) * 2013-10-25 2015-04-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ストレージシステム、格納装置、及びストレージシステムの非信号分析方法

Also Published As

Publication number Publication date
KR20120086542A (ko) 2012-08-03
DE202011111117U1 (de) 2020-01-22
KR101747797B1 (ko) 2017-06-15
US20120191996A1 (en) 2012-07-26
CN113419620B (zh) 2022-07-19
US8819462B2 (en) 2014-08-26
US20150268716A1 (en) 2015-09-24
DE102011123109B3 (de) 2022-10-13
US9377846B2 (en) 2016-06-28
DE202011111114U1 (de) 2020-01-22
CN113419620A (zh) 2021-09-21
DE102011123107B3 (de) 2022-10-13
DE102011089875A1 (de) 2012-07-26
CN111580638A (zh) 2020-08-25
CN102622077A (zh) 2012-08-01
CN107256076A (zh) 2017-10-17
DE202011111116U1 (de) 2020-01-22
DE102011089875B4 (de) 2022-08-25
US9389676B2 (en) 2016-07-12
US20140359322A1 (en) 2014-12-04

Similar Documents

Publication Publication Date Title
JP2012155711A (ja) Ｓａｔａインターフェイス及びその電力管理方法
CN106209695B (zh) 给加载/存储通信协议提供低功率物理单元
EP3659010B1 (en) Power down mode for universal flash storage (ufs)
KR20150132518A (ko) 극고주파 시스템 및 그 동작 방법
US10162402B2 (en) Serial communication method
US8200998B2 (en) Method of controlling power saving mode used in SATA interface
KR102453113B1 (ko) 대기 상태 시 전력을 절감하는 송신 회로
US11829626B2 (en) Storage device and operating method of storage device
JP6508912B2 (ja) ストレージシステム、ストレージ装置、及びストレージシステムの非信号分析方法
WO2018000193A1 (zh) 引脚控制方法及装置
US10216421B2 (en) Method of operating storage device using serial interface and method of operating data processing system including the same
US7975157B2 (en) Host device with power-saving function
US20150052374A1 (en) Data storage device and data processing system including the same
EP3992803A2 (en) Storage device and operating method of storage device
CN110874340A (zh) 自动调整连线速度及功耗能力的usb介面及其方法