CN101526845B - 电源管理方法及其相关芯片组 - Google Patents
电源管理方法及其相关芯片组 Download PDFInfo
- Publication number
- CN101526845B CN101526845B CN2009101357528A CN200910135752A CN101526845B CN 101526845 B CN101526845 B CN 101526845B CN 2009101357528 A CN2009101357528 A CN 2009101357528A CN 200910135752 A CN200910135752 A CN 200910135752A CN 101526845 B CN101526845 B CN 101526845B
- Authority
- CN
- China
- Prior art keywords
- state
- control
- phase
- locked loop
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
本发明提供一种电源管理方法及其相关芯片组,适用于一计算机***,其中计算机***具有一处理单元、一电源管理模块以及一锁相回路电路,电源管理模块耦接多个***模块,并且计算机***以及处理单元可分别操作于一工作状态与多个省电状态下。其方法包括:当计算机***操作于工作状态且处理单元进入省电状态中的一最低功耗省电状态时,侦测***模块的状态,以判断一特定条件是否符合;以及当***模块的状态符合特定条件时,依据一控制状态设定,致使处理单元进入一控制状态以控制锁相回路的操作。本发明可更有效地减少整个计算机***的电源损耗,达到电源控制的目的。
Description
技术领域
本发明有关于一种电源管理方法及其相关管理装置以及芯片组,特别有关于一种高级配置和电源管理接口(AdvancedConfiguration and Power Interface,ACPI)的处理器电源状态的电源管理方法,用以控制一计算机***中的锁相回路的操作。
背景技术
为了提供电源管理,目前的计算机***例如个人计算机或可携式计算机均采用高级配置和电源管理接口(AdvancedConfiguration and Power Interface,以下简称ACPI),以有效地监控以及分配供应的能源给计算机***中的每一元件。ACPI定义了五种状态,例如:S0、S1、S3、S4和S5五种状态。然而,只有状态S0是计算机***正常操作的状态,其余S1至S5状态,计算机***皆处于休眠状态。此外,ACPI还定义了在状态S0时的中央处理器的省电状态。
图1为ACPI定义中央处理器的电源状态示意图。ACPI定义中央处理器在工作状态(full running state)时(C0状态)正常地运作,例如执行各项指令与工作。如果计算机***闲置超过一段预定时间,操作***会让中央处理器进入省电状态例如C1-C4状态。操作***会根据计算机***上的总线主控元件动作状态(Bus Master activity status)来决定让中央处理器进入哪一种省电状态。ACPI标准中所定义的中央处理器的省电状态包含第一省电状态(C1)、第二省电状态(C2)、第三省电状态(C3)以及比C3状态更省电的第四省电状态(C4),其中C2状态比C1状态省电,C3状态会比C2状态省电,C4状态会比C3状态省电,因此又称第四省电状态(C4)为最低功耗省电状态。在C2状态中,中央处理器不执行任何指令,但是能够窥探总线主控元件(BusMaster)的存取动作,其中总线主控元件是指在计算机***中具有总线主控权的元件,例如USB控制器、PCI控制器等等。此时,若有中断事件产生使得中断(Interrupt)产生时或中央处理器被请求执行指令时,中央处理器会从C2状态回到C0状态。在C3或C4状态(以下简称C3/C4状态)中,中央处理器停止时脉,同时也不能窥探总线主控元件的存取动作。C4状态与C3状态相比,中央处理器处于更深度的睡眠状态中。因此,C4为处理器的所有省电状态中的低耗电状态,亦即损耗最少的能源。
当计算机***中的操作***侦测到计算机***无任何动作超过一段既定时间时,将致使中央处理器进入C3/C4状态,借此使得计算机***更有效地节省电源。
计算机***中,锁相回路(phase lock loop,PLL)用来产生各种不同频率的时脉信号,其根据一接收到的低频率来源时脉信号输入,产生各种不同频率的高时脉信号输出以供计算机***内部使用。锁相回路被整合至大部分的整合芯片中,以产生各种不同的高频率时脉来源。然而,锁相回路的动作将会造成大量的电力耗损。因此,如何有效地控制锁相回路成为降低电源损耗的重要课题之一。
已知地,锁相回路依据ACPI***状态例如S1状态来加以控制,而在计算机***正常操作的状态S0下,锁相回路一般保持正常执行(free running),并未加以控制。换言之,当计算机***正常操作时,由于锁相回路较耗电,因此无法有效降低电源损耗。
此外,计算机***一般不会频繁地自动进入休眠状态S1-S5,而操作***却会经常送出指令以将处理器状态设为省电状态C3/C4状态。因此,处理器在省电状态C3/C4状态的时间远比计算机***在休眠状态S1或其他休眠状态长。
因此,需要一种可于处理器状态设为省电状态(C3/C4状态)时的锁相回路控制方法以及装置。
发明内容
有鉴于此,本发明提供一种电源管理方法,适用于一计算机***,其中计算机***具有一处理单元、一电源管理模块(PMU)以及一锁相回路(PLL)电路,电源管理模块耦接多个***模块,并且计算机***以及该处理单元可分别操作于一工作状态与多个省电状态下。该电源管理方法包括:当计算机***操作于工作状态且处理单元进入省电状态中的一最低功耗省电状态时,侦测***模块的状态,以判断一特定条件是否符合;以及当***模块的状态符合特定条件时,依据一控制状态设定,致使处理单元进入一控制状态以控制锁相回路的操作;其中,每一所述***模块分别具有一低功耗省电模式,并且该侦测所述***模块的状态,以判断该特定条件是否符合是判断所述***模块中的既定***模块是否处于对应的该低功耗省电模式。
本发明另提供一种芯片组,其耦接至一时脉产生器以及一处理器,该芯片组包括一锁相回路、一门控单元、多个***模块以及一电源管理模块。锁相回路用以依据时脉产生器产生的一第一时脉信号,产生至少一第二时脉信号。门控单元耦接至锁相回路,用以控制锁相回路产生的第二时脉信号的输出。每一***模块分别具有一低功耗省电状态。电源管理模块耦接至门控单元、***模块以及锁相回路。其中当处理单元进入省电状态中的一最低功耗省电状态时,电源管理模块侦测***模块的状态,以判断一特定条件是否符合,并当***模块的状态符合特定条件时,依据一控制状态设定,致使处理单元进入一控制状态以控制锁相回路的操作;该电源管理模块还判断所述***模块中的既定***模块是否处于对应的该低功耗省电模式以判断该特定条件是否符合。
本发明上述方法可以通过程序码方式收录于实体介质中。当程序码被机器载入且执行时,机器变成用以实行本发明的装置。
本发明可更有效地减少整个计算机***的电源损耗,达到电源控制的目的。
附图说明
图1显示一已知的ACPI定义中央处理器的电源状态示意图。
图2显示一依据本发明实施例的计算机***。
图3显示一依据本发明实施例的电源管理方法的流程图。
图4显示一依据本发明实施例的中央处理器的电源状态示意图。
图5显示一依据本发明实施例的恢复程序的流程图。
具体实施方式
为使本发明的上述和其他目的、特征和优点能更明显易懂,下文特举出较佳实施例,并配合所附图式,作详细说明如下。
图2显示依据本发明实施例的计算机***200。其中,计算机***200可操作于一工作状态(如ACPI状态S0)以及多个省电状态(如ACPI状态S1-S5),只有当操作于工作状态时,计算机***200为正常操作的状态,其余省电状态皆处于休眠状态。如图2所示,计算机***200至少包括一处理单元210、一时脉产生器220以及一芯片组(chipset)230。时脉产生器220用以产生一第一时脉信号。芯片组230耦接至处理单元210以及时脉产生器220,其中芯片组230包括一锁相回路232、一门控单元234、一电源管理模块236以及多个***模块238。其中,***模块238为总线主控元件(Bus Master)或各种输出入装置控制器。举例来说,***模块238可包括DRAM控制器、PCIe控制器、HDAC控制器、SMBus控制器、LPC控制器、实时时脉产生器(RTC)、中断控制器(8259)、APIC、PCI控制器、SPI&SPI快闪存储器、SDIO以及存储卡接口控制器、键盘鼠标控制器、绘图控制芯片(GFX)、USB控制器以及SATA控制器等,但不限于此。每一个***模块238分别具有工作状态以及多个省电状态,其中省电状态中最省电的模式称为低功耗省电模式。举例来说,若***模块238为存储器控制器时,其低功耗省电模式即工作于自我更新(self-refresh)模式;若***模块238为绘图控制芯片时,其低功耗省电模式即工作于快照(snapshot)模式;若***模块238为USB控制器时,其低功耗省电模式即将USB装置设为工作于D3模式;若***模块238为SATA控制器时,其低功耗省电模式即将SATA装置设为工作于部分/休眠(partial/slumber)模式。
锁相回路232接收时脉产生器220所产生的第一时脉信号,并依据第一时脉信号,产生至少一第二时脉信号,其中,第二时脉信号一般具有比第一时脉信号更高的频率。门控单元234耦接至锁相回路232,用以控制锁相回路232产生的第二时脉信号的输出。在一实施例中,门控单元234还耦接至电源管理模块236,其依据电源管理模块236的一控制信号PLLG(第一控制信号),决定是否遮断(gating)锁相回路232的第二时脉信号的输出,亦即是否停止第二时脉信号的输出。锁相回路232耦接至电源管理模块236,其依据电源管理模块236的一控制信号PLLD(第二控制信号),决定是否关闭(power down)锁相回路232。
电源管理模块236耦接至门控单元234以及所有***模块238,用以执行依据本发明实施例的电源管理方法,用以依据处理单元210的省电状态,控制锁相回路232的操作。
图3显示一依据本发明实施例的电源管理方法的流程图。如前述,依据本发明实施例的电源管理方法可以由如图2中的电源管理模块236所执行。请同时参照图2。首先,当计算机***200操作于工作状态且处理单元210进入控制状态中的一最低功耗省电状态C4时,如步骤S310,电源管理模块236侦测所有***模块238的状态,以判断一特定条件是否符合(步骤S320)。请注意,电源管理模块236侦测***模块238的状态以判断特定条件是否符合是于所有***模块238皆闲置一既定时间之后才进行判断。由于每一***模块238分别具有一低功耗省电模式,因此电源管理模块236侦测***模块238的状态以判断特定条件是否符合是判断***模块中的既定***模块是否处于对应的低功耗省电模式。于一实施例中,既定***模块可包括(但不限于此)一存储器控制器、一绘图控制器、USB控制器以及SATA控制器,则当下列条件成立时,特定条件判断为符合:
(1)存储器控制器工作于自我更新模式;
(2)绘图控制器工作于快照模式;
(3)USB控制器将USB装置设为工作于D3模式:以及
(4)SATA控制器将SATA装置设为工作于部分/休眠(partial/slumber)模式。
换言之,只有当上述条件(1)-(4)都符合时,电源管理模块236才会判断特定条件为符合,否则判断为不符合特定条件。如前述,由于上述判断于所有***模块238皆闲置一既定时间之后才进行,因此除了既定***模块的状态需符合上述条件(1)-(4)之外,其他***模块则是闲置状态。
当***模块的状态不符合特定条件时(步骤S320的否),例如上述条件(1)-(4)不符合或有任何定义好的唤醒事件发生时,便不做特别处理,流程结束。
当***模块的状态符合特定条件时(步骤S320的是),电源管理模块236便依据一预设的控制状态设定,致使处理单元210进入一锁相回路控制状态以控制锁相回路232的操作(步骤S330)。举例来说,于一实施例中,可于计算机***的基本输入输出***(BIOS)(未绘示)中提供一控制状态设定选项,以设定进入锁相回路控制状态后的控制状态。于本实施例中,锁相回路控制状态有两种控制状态设定值:第一控制状态(C4PG)以及第二控制状态(C4PD)。此设定值将储存于一暂存器(未绘示)中,例如设定值1表示第一控制状态,而设定值0表示第二控制状态。请参见图4,显示依据本发明实施例的中央处理器的电源状态示意图。如图4所示,中央处理器的电源状态共有工作状态C0、第一省电状态C1、第二省电状态C2、第三省电状态C3、最低功耗省电状态C4以及两种可能的锁相回路控制状态C4PG(第一控制状态)以及C4PD(第二控制状态)。其中,状态C0至C4类似于图1中的对应状态,锁相回路控制状态C4PG以及C4PD则依据暂存器中的设定值选择性地进入。举例来说,当处理单元210进入最低功耗省电状态C4时,若暂存器中的设定值为1,则处理单元210将进入第一控制状态(C4PG)。反之,当处理单元210进入最低功耗省电状态C4时,若暂存器中的设定值为0,则处理单元210将进入第二控制状态(C4PD)。当处理单元210进入第一控制状态或第二控制状态后,若侦测到有任何唤醒事件发生时,电源管理模块236便执行一恢复程序以将处理单元210恢复至最低功耗省电状态C4。
于步骤S330中,当控制状态设定为第一控制状态时,电源管理模块236送出一控制信号PLLG至门控单元234,以通过门控单元234停止锁相回路232的时脉输出。此时,锁相回路232的时脉输出被遮断,但是锁相回路232并未关闭(power down),仍保留电源。当控制状态设定为第二控制状态时,电源管理模块236送出控制信号PLLD至锁相回路232,当锁相回路232接收到控制信号PLLD之后,锁相回路232将整个关闭。在一实施例中,当控制状态设定为第二控制状态时,电源管理模块236分别送出控制信号PLLD以及控制信号C4PSTOP(第三控制信号)至锁相回路232以及芯片组230外部的时脉产生器220(锁相回路232对应的时脉产生器)。当锁相回路232接收到控制信号PLLD之后,锁相回路232将整个关闭。当时脉产生器220接收到控制信号C4PSTOP之后,时脉产生器220将停止输出时脉信号至锁相回路232。
在处理单元210进入锁相回路控制状态之后,若侦测到一唤醒事件发生时,电源管理模块236将执行一恢复程序以致使该处理单元恢复至该最低功耗省电状态C4。
图5显示一依据本发明实施例的恢复程序的流程图,如前述,依据本发明实施例的电源管理方法可以由如图2中的电源管理模块236所执行。
如图5所示,同时参照图4,如步骤S510,电源管理模块236先由暂存器的设定值判断处理单元210处于第一控制状态或第二控制状态。若处于第一控制状态,表示处理单元210欲从第一控制状态返回至C4状态,反之表示处理单元210欲从第二控制状态返回至C4状态。当由暂存器的设定值判断处理单元210处于第一控制状态时,如步骤S520,因为锁相回路232并未关闭,只是其时脉输出被门控单元234遮断,因此恢复程序便直接通过门控单元234停止遮断锁相回路232,接着执行步骤S550。当由暂存器的设定值判断处理单元210处于第二控制状态时,于步骤560中判断时脉产生器220是否接收到控制信号C4PSTOP,若否,表示时脉产生器220并未停止输出时脉信号,反之表示时脉产生器220停止了输出时脉信号。当时脉产生器220接收到控制信号C4PSTOP(步骤S560的是),由于锁相回路232被关闭且外部时脉产生器的输出被停止,因此恢复程序便执行步骤S530及S540以恢复被停止的时脉以及启动锁相回路232。如步骤S530,恢复程序先启动锁相回路232对应的时脉产生器220的输出,并如步骤S540,于时脉产生器220启动完成之后,再启动锁相回路232,接着执行步骤S550。当时脉产生器220并未接收到控制信号C4PSTOP(步骤S560的否),因为时脉产生器220并未停止输出时脉信号,因此恢复程序便直接执行步骤S540启动锁相回路232,接着执行步骤S550。如步骤S550,恢复程序等待锁相回路232启动稳定之后,最后,便将处理单元210的电源状态恢复至最低功耗省电状态C4。
以下列举一实施例,用以进一步说明本发明的电源管理方法,但并非用以限定本发明。
于本实施例中,假设处理单元210因一段时间未动作已经进入最低功耗省电状态C4且暂存器的设定值为0。于所有***模块238皆闲置一既定时间之后,电源管理模块236侦测***模块238的状态以判断特定条件是否符合,即判断前述条件(1)-(4)是否都满足。假设条件(1)-(4)都满足,表示特定条件符合,电源管理模块236便依据预设的控制状态设定,致使处理单元210进入一锁相回路控制状态以控制锁相回路232的操作。由于暂存器的设定值为0,表示要进入第二控制状态,电源管理模块236送出控制信号PLLD锁相回路232,当锁相回路232接收到控制信号PLLD之后,锁相回路232将整个关闭。
在一实施例中,暂存器的设定值为0,表示要进入第二控制状态,电源管理模块236分别送出控制信号PLLD以及控制信号C4PSTOP至锁相回路232以及芯片组230外部的时脉产生器220。当锁相回路232接收到控制信号PLLD之后,锁相回路232将整个关闭。当时脉产生器220接收到控制信号C4PSTOP之后,时脉产生器220将停止输出时脉信号至锁相回路232。因此,处理单元210进入第二控制状态且锁相回路232被关闭以及外部时脉产生器的输出被停止。之后,若侦测到一唤醒事件发生时,电源管理模块236将执行一恢复程序,由于时脉产生器220接收到了控制信号C4PSTOP,表示锁相回路232被关闭且外部时脉产生器的输出被停止,因此恢复程序便先启动时脉产生器220,使其恢复输出,在时脉产生器220启动完成之后,致使处理单元210恢复至最低功耗省电状态C4。
综上所述,依据本发明的电源管理方法及相关的芯片组以及计算机***,可通过新增的锁相回路控制状态,提供在处理单元进入最低功耗省电状态(即状态C4)下的锁相回路控制,因为正常执行时处理单元将经常处于最低功耗省电状态,可更有效地减少整个计算机***的电源损耗,达到电源控制的目的。
本发明的方法,或特定型态或其部分,可以以程序码的型态包含于实体介质,如软盘、光盘片、硬盘或是任何其他机器可读取(如计算机可读取)储存介质,其中,当程序码被机器,如计算机载入且执行时,此机器变成用以参与本发明的装置。本发明的方法与装置也可以以程序码型态通过一些传送介质,如电线或电缆、光纤或是任何传输型态进行传送,其中,当程序码被机器,如计算机接收、载入且执行时,此机器变成用以参与本发明的装置。当在一般用途处理器实作时,程序码结合处理器提供一操作类似于专用逻辑电路的独特装置。
以上所述仅为本发明较佳实施例,然其并非用以限定本发明的范围,任何熟悉本项技术的人员,在不脱离本发明的精神和范围内,可在此基础上做进一步的改进和变化,因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下:
C0-C4、C4PD、C4PG:状态
200:计算机***
210:处理单元
220:时脉产生器
230:芯片组
232:锁相回路
234:门控单元
236:电源管理模块
238:***模块
C4PSTOP、PLLD、PLLG:控制信号
S310-S330:执行步骤
S510-S560:执行步骤。
Claims (13)
1.一种电源管理方法,其特征在于,适用于一计算机***,其中该计算机***具有一处理单元、一电源管理模块以及一锁相回路电路,该电源管理模块耦接多个***模块,并且该计算机***以及该处理单元能够分别操作于一工作状态以及多个省电状态下,该电源管理方法包括:
当该计算机***操作于该工作状态且该处理单元进入所述省电状态中的一最低功耗省电状态时,侦测所述***模块的状态,以判断一特定条件是否符合;以及
当所述***模块的状态符合该特定条件时,依据一控制状态设定,致使该处理单元进入一控制状态以控制该锁相回路;
其中,每一所述***模块分别具有一低功耗省电模式,并且该侦测所述***模块的状态,以判断该特定条件是否符合是判断所述***模块中的既定***模块是否处于对应的该低功耗省电模式。
2.根据权利要求1所述的电源管理方法,其特征在于,该依据该控制状态设定,致使该处理单元进入该控制状态以控制该锁相回路的步骤还包括:
当该控制状态设定为一第一控制状态时,送出一第一控制信号以遮断该锁相回路的时脉输出;以及
当该控制状态设定为一第二控制状态时,送出一第二控制信号,以关闭该锁相回路。
3.根据权利要求1所述的电源管理方法,其特征在于,该依据该控制状态设定,致使该处理单元进入该控制状态以控制该锁相回路的步骤还包括:
当该控制状态设定为一第二控制状态时,分别送出一第二控制信号以及一第三控制信号,以关闭该锁相回路以及该锁相回路对应的一时脉产生器的输出。
4.根据权利要求1所述的电源管理方法,其特征在于,还包括:
于基本输入输出***中提供一控制状态设定选项,以设定该控制状态。
5.根据权利要求1所述的电源管理方法,其特征在于,所述既定***模块包括一存储器控制器、一绘图控制器、一USB控制器以及一SATA控制器,并且当下列条件成立时,该电源管理模块判断该特定条件为符合:
该存储器控制器工作于自我更新模式;
该绘图控制器工作于快照模式;
该USB控制器将USB装置设为工作于D3模式;以及
该SATA控制器将SATA装置设为工作于部分/休眠模式。
6.根据权利要求2所述的电源管理方法,其特征在于,当于该控制状态下侦测到一唤醒事件发生时,执行一恢复程序,致使该处理单元恢复至该最低功耗省电状态,当该控制状态设定为该第一控制状态时,该恢复程序停止遮断该锁相回路的输出,当该控制状态设定为该第二控制状态时,该恢复程序启动该锁相回路。
7.根据权利要求3所述的电源管理方法,其特征在于,当于该控制状态下侦测到一唤醒事件发生时,执行一恢复程序,致使该处理单元恢复至该最低功耗省电状态,当该控制状态设定为该第二控制状态时,该恢复程序启动该锁相回路对应的该时脉产生器的输出,并于该时脉产生器启动之后启动该锁相回路。
8.一种芯片组,其特征在于,耦接至一时脉产生器以及一处理单元,包括:
一锁相回路,用以依据该时脉产生器产生的一第一时脉信号,产生至少一第二时脉信号;
一门控单元,耦接至该锁相回路,用以控制该锁相回路产生的该第二时脉信号的输出;
多个***模块,每一所述***模块分别具有一低功耗省电模式;以及
一电源管理模块,耦接至该门控单元、所述***模块以及该锁相回路;
其中当该处理单元进入多个省电状态中的一最低功耗省电状态时,该电源管理模块侦测所述***模块的状态,以判断所述***模块中的既定***模块是否处于对应的该低功耗省电模式从而判断一特定条件是否符合,并当所述***模块的状态符合该特定条件时,依据一控制状态设定,致使该处理单元进入一控制状态以控制该锁相回路。
9.根据权利要求8所述的芯片组,其特征在于,当该控制状态设定为一第一控制状态时,该电源管理模块送出一第一控制信号至该门控单元,以遮断该锁相回路的该第二时脉信号输出,而当该控制状态设定为一第二控制状态时,该电源管理模块送出一第二控制信号以关闭该锁相回路。
10.根据权利要求8所述的芯片组,其特征在于,当该控制状态设定为一第二控制状态时,该电源管理模块分别送出一第二控制信号以及一第三控制信号至该锁相回路以及该时脉产生器,以关闭该锁相回路以及该锁相回路对应的该时脉产生器的输出。
11.根据权利要求8所述的芯片组,其特征在于,所述既定***模块包括一存储器控制器、一绘图控制器、USB控制器以及SATA控制器,并且当下列条件成立时,该电源管理模块判断该特定条件为符合:
该存储器控制器工作于自我更新模式;
该绘图控制器工作于快照模式;
该USB控制器将USB装置设为工作于D3模式;以及
该SATA控制器将SATA装置设为工作于部分/休眠。
12.根据权利要求9所述的芯片组,其特征在于,当于该控制状态下侦测到一唤醒事件发生时,该电源管理模块执行一恢复程序以致使该处理单元恢复至该最低功耗省电状态,当该控制状态设定为该第一控制状态时,该恢复程序通过该门控单元停止遮断该锁相回路的输出,当该控制状态设定为该第二控制状态时,该恢复程序启动该锁相回路对应的该时脉产生器的输出。
13.根据权利要求10所述的芯片组,其特征在于,当于该控制状态下侦测到一唤醒事件发生时,该电源管理模块执行一恢复程序以致使该处理单元恢复至该最低功耗省电状态,当该控制状态设定为该第二控制状态时,该恢复程序启动该锁相回路对应的该时脉产生器的输出,并于该时脉产生器启动之后启动该锁相回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101357528A CN101526845B (zh) | 2009-04-24 | 2009-04-24 | 电源管理方法及其相关芯片组 |
US12/623,546 US8250393B2 (en) | 2009-04-24 | 2009-11-23 | Power management method and related chipset and computer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101357528A CN101526845B (zh) | 2009-04-24 | 2009-04-24 | 电源管理方法及其相关芯片组 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101526845A CN101526845A (zh) | 2009-09-09 |
CN101526845B true CN101526845B (zh) | 2011-02-16 |
Family
ID=41094725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101357528A Active CN101526845B (zh) | 2009-04-24 | 2009-04-24 | 电源管理方法及其相关芯片组 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8250393B2 (zh) |
CN (1) | CN101526845B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102314212A (zh) | 2010-07-09 | 2012-01-11 | 联想(北京)有限公司 | 一种控制方法、控制装置及终端 |
US9367327B2 (en) * | 2010-09-24 | 2016-06-14 | Intel Corporation | Method to ensure platform silicon configuration integrity |
US8775836B2 (en) * | 2010-12-23 | 2014-07-08 | Intel Corporation | Method, apparatus and system to save processor state for efficient transition between processor power states |
KR101747797B1 (ko) | 2011-01-26 | 2017-06-15 | 삼성전자주식회사 | 사타 인터페이스 및 그것의 전원 관리 방법 |
US8443221B2 (en) * | 2011-03-04 | 2013-05-14 | Sandisk Technologies Inc. | Methods, systems, and computer readable media for advanced power management for serial advanced technology attachment (SATA)-based storage devices |
TWI454905B (zh) | 2011-09-30 | 2014-10-01 | Intel Corp | 在多核心平台中之受限制的啓動技術 |
US9116694B2 (en) * | 2012-09-26 | 2015-08-25 | Intel Corporation | Efficient low power exit sequence for peripheral devices |
US10007323B2 (en) | 2012-12-26 | 2018-06-26 | Intel Corporation | Platform power consumption reduction via power state switching |
CN103076868B (zh) * | 2013-01-06 | 2015-08-26 | 威盛电子股份有限公司 | 电源管理方法及应用该方法的电子*** |
CN105518564B (zh) * | 2014-02-21 | 2017-12-01 | 联发科技(新加坡)私人有限公司 | Cpu过流保护方法及装置 |
CN104516296B (zh) * | 2014-12-26 | 2017-05-31 | 北京兆易创新科技股份有限公司 | 一种基于外设模块的微控制器***的唤醒方法及外设模块 |
CN107168924B (zh) * | 2017-03-28 | 2021-04-23 | 珠海市魅族科技有限公司 | 功能芯片的控制方法和装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6510525B1 (en) * | 1999-04-26 | 2003-01-21 | Mediaq, Inc. | Method and apparatus to power up an integrated device from a low power state |
US6665802B1 (en) * | 2000-02-29 | 2003-12-16 | Infineon Technologies North America Corp. | Power management and control for a microcontroller |
JP4175096B2 (ja) * | 2002-11-22 | 2008-11-05 | 日本電気株式会社 | クロック制御方式及び方法 |
US7299370B2 (en) * | 2003-06-10 | 2007-11-20 | Intel Corporation | Method and apparatus for improved reliability and reduced power in a processor by automatic voltage control during processor idle states |
-
2009
- 2009-04-24 CN CN2009101357528A patent/CN101526845B/zh active Active
- 2009-11-23 US US12/623,546 patent/US8250393B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20100275045A1 (en) | 2010-10-28 |
CN101526845A (zh) | 2009-09-09 |
US8250393B2 (en) | 2012-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101526845B (zh) | 电源管理方法及其相关芯片组 | |
EP1099167B1 (en) | Method and apparatus for power mode transition in a multi-thread processor | |
Ge et al. | Performance-constrained distributed dvs scheduling for scientific applications on power-aware clusters | |
US9904346B2 (en) | Methods and apparatus to improve turbo performance for events handling | |
US9239605B1 (en) | Computing device power state transitions | |
CN102037428A (zh) | 具有用于提供降低电源消耗的睡眠状态的次要存储器控制器的集成电路及方法 | |
US20070005995A1 (en) | Power management system for computing platform | |
CN106020721B (zh) | 存储器装置及其节能控制方法 | |
CN102566739A (zh) | 多核处理器***及其动态电源管理方法与控制装置 | |
CN102053697B (zh) | 一种硬盘控制方法、装置及计算机 | |
CN103838352A (zh) | 用于具有集成基带的计算机***的低功率状态 | |
US9128703B1 (en) | Processor that transitions to an idle mode when no task is scheduled to execute and further enters a quiescent doze mode or a wait mode depending on the value of a reference counter | |
CN103701889A (zh) | 一种基于云计算的数据中心节能方法 | |
EP2972826B1 (en) | Multi-core binary translation task processing | |
CN106681472A (zh) | 异构多核处理器功耗控制装置及其功耗控制方法 | |
CN106020417A (zh) | 内存装置及其节能控制方法 | |
TWI641943B (zh) | 控制電源供應單元於閒置狀態期間的功率消耗之技術 | |
CN104460925A (zh) | 一种基于申威平台的电源管理实现方法 | |
CN102929381B (zh) | 电子***及其电源管理方法 | |
CN102736928B (zh) | 快速唤醒计算机***方法与计算机*** | |
CN100552600C (zh) | 北桥电源管理装置及其方法 | |
CN102768571A (zh) | 基于pcm的数据中心的节能方法 | |
CN106708642A (zh) | 一种用于mcu芯片的看门狗定时器 | |
US20120260116A1 (en) | External power-saving usb mass storage device and power-saving method thereof | |
CN103970253B (zh) | 省电操作方法与电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |