JP2012151472A - メタモルフィック基板システム、メタモルフィック基板システムの形成方法、および、第３族窒化物の半導体素子 - Google Patents

メタモルフィック基板システム、メタモルフィック基板システムの形成方法、および、第３族窒化物の半導体素子 Download PDF

Info

Publication number
JP2012151472A
JP2012151472A JP2012004456A JP2012004456A JP2012151472A JP 2012151472 A JP2012151472 A JP 2012151472A JP 2012004456 A JP2012004456 A JP 2012004456A JP 2012004456 A JP2012004456 A JP 2012004456A JP 2012151472 A JP2012151472 A JP 2012151472A
Authority
JP
Japan
Prior art keywords
substrate
layer
layers
transition region
metamorphic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012004456A
Other languages
English (en)
Inventor
Hooper Stuart
フーパー スチュアート
Berryman-Bousquet Valerie
ベリーマン ブスケ バレリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2012151472A publication Critical patent/JP2012151472A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2011—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline insulating material, e.g. sapphire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】サファイア、ＧａＡｓ、シリコンまたは炭化ケイ素といった異種基板上で第３族窒化物の半導体材料の層を１層以上成長させる上で遭遇する、少なくともいくつかの問題に対処する。
【解決手段】ラミネート基板システムは、ＡｌxＧａ1-xＮ（５）と支持基板材料（４）（または当該材料と一般化学組成が同一である材料）とが交互に積層された多数の層からなる変成遷移領域（２）を含む。転位密度が低い第３族窒化物半導体素子（２）がラミネート基板システム上に形成される。変成遷移領域（２）の多数の層（４、５）は、格子定数が支持基板（１）（支持基板付近）の格子定数から素子（３）（素子付近）の格子定数へと成長方向に沿って変化する超格子構造を形成する。
【選択図】図３

Description

本発明は基板構造に関する。とりわけ、本発明は、例えば（Ａｌ,Ｇａ，Ｉｎ）Ｎ系材料システム等の第３族窒化物材料システムにおける基板構造に関する。また、本発明は、基板構造の形成に関する。とりわけ、本発明は、例えば（Ａｌ,Ｇａ，Ｉｎ）Ｎ系材料システム等の第３族窒化物材料システムにおける基板構造の形成に関する。また、本発明は、本発明に係る基板システムを組み込んだ第３族窒化物の半導体素子に関するものでもある。本発明に係る基板システムは、発光ダイオード（ＬＥＤ）、レーザーダイオード（ＬＤ）およびソーラーセルといった光電子半導体素子を製造するための基板、または、ヘテロ構造電界効果トランジスタ（ＨＦＥＴ）もしくは高電子移動度トランジスタ（ＨＥＭＴ）といった電子半導体素子を製造するための基板として利用可能である。
（Ａｌ,Ｇａ，Ｉｎ）Ｎは、ＡｌxＧａxＩｎ(1-x-y)Ｎ（０≦x≦１、０≦y≦１）という一般式で表される化合物を意味している。便宜上、添え字のxとyは省略することができる。したがって、例えば、ＡｌＧａＩｎＮは、Ａｌ、ＧａおよびＩｎの非ゼロモル分率を有する化合物を示し、ＡｌＧａＮは、ＡｌおよびＧａの非ゼロモル分率を有し、Ｉｎのゼロモル分率を有する化合物を示すことになる。
六方結晶構造であり、低廉で有用性が高く、物理的に強固であるために、現在のところ、サファイア（アルミニウム酸化物Ａｌ2Ｏ3の結晶形態）が、第３族窒化物の半導体から作られる高輝度青色ＬＥＤを形成するための基板として適している。しかしながら、決してサファイアを使用するのが理想的というわけではない。サファイアと第３族窒化物とは同じ六方晶の結晶族（crystal family）に属するものの、結晶系(crystal system)が異なり、結晶構造の化学的な結びつきが異質であるからである。すなわち、サファイアは、第３族窒化物半導体の異種基板（foreign substrate）に分類される（結晶は、その対称性に応じて７つの結晶系に分類される。３次元では、７つの結晶系、すなわち、三斜晶系、単斜晶系、斜方晶系、正方晶系、三方晶系、六方晶系および立方晶系が存在する。）。サファイア上で成長した青色ＬＥＤ素子には、通常１０8ｃｍ-2を超える非常に高い貫通転位密度を有し、そのことで逆に素子効率の低下を招くという弱点がある。このような転位は、主に、ＧａＮとサファイアとで格子サイズが１４パーセント異なることに起因して形成される。
ＧａＮとサファイアとの格子サイズの差をある程度克服するための方法として、ＬＥＤ業界では、一般に、低温成長したＡｌＮまたはＧａＮのバッファ層が使用されている。例えば、特許文献１は、初期にＡｌＮバッファ層をサファイア基板上に成長させる技術に基づいて、サファイア基板上にＡｌＧａＮの薄膜層を成長させることを提案している。また、特許文献２は、サファイア基板上にＡｌＮバッファ層、ＧａＮバッファ層またはＧａＡｌＮバッファ層を使用することを提案している。しかしながら、非常に高い貫通転位密度が依然として発生する。
シリコン基板上に青色ＬＥＤを形成することによっても同様の問題に悩まされるが、結晶系が大きく異なり、結晶構造の結びつきが異質であるために、問題の程度が非常に大きくなる。
素子層と基板とが整合しないその他の第３-５族の材料系（例えば、ＩｎＡｌＡｓトランジスタ）では、素子への貫通転位を防ぐためにメタモルフィックバッファ層が用いられる。メタモルフィックバッファ層は、基板と１層以上の素子層との間に配置される中間領域と称することもできる。その中間領域は、基板と上記１層以上の素子層との間での結晶格子サイズを徐々に変化させる役割を果たす。より正確には、中間領域は、基板の格子サイズを徐々に素子の格子サイズに変えていくものである。例えば、特許文献３は、基板と素子層との間に干渉層（intervening layer）が設けられた半導体素子を提案している。干渉層は、素子層と略同一の格子定数を持つ材料で形成される。また、干渉層は、互いに隣接する２層を対とする各対の間に成長界面を有する複数のエピタキシャル層で構成されている。特許文献３は、各エピタキシャル層の転位がその前の層における転位よりも小さいことを示している。さらに別の例として、特許文献４は、ＧａＡｓといった第３-５族の基板上にメタモルフィック構造の第３-５族半導体バッファ層を用いることを提案している。バッファ層内の下側は組成的に分けられた４成分（例えば、組成的に分けられたＡｌＧａＩｎＡｓ）で構成され、バッファ層内の上側は組成的に分けられた３成分（例えば、組成的に分けられたＡｌＩｎＡｓ）で構成されている。これは、バッファ層の格子サイズを徐々に変化させることで貫通転位を低減することを目的としている。これらの従来技術は、結晶系が同一である格子不整合材料（例えば、閃亜鉛鉱）のみに適用される。
特許文献５は、基板上で成長するＧａＡｓ／ＧａＡｓＰの超格子構造を提案している。超格子の平均的な格子パラメータは、超格子バッファ層が成長する基板の平均的な格子パラメータと整合するので、超格子と基板との間に不整合転位が生じない。
別の異種基板と第３族窒化物のＬＥＤ素子構造との間にＡｌ2Ｏ3の薄膜層を用いることで貫通転位を防ぐとともに素子効率を改善するレポート（非特許文献１および非特許文献２）が存在する。しかしながら、中間層は、面内格子パラメータを変えず、メタモルフィック層のように振舞う。
特許文献６は、窒化物半導体を成長させるための基板を提案している。この基板は、サファイア基材の基板と当該基板上で成長する層群（アルミニウム酸化物層、アルミニウム酸窒化物層、アルミニウム窒化物層、およびアルミニウム酸化物キャップ層）とで形成される。アルミニウム酸窒化物のバッファ層を利用することは、特許文献７および特許文献８でも提案されている。特許文献７は、炭素、窒素および一酸化炭素の存在下でサファイア基板を加熱することで、サファイア基板上にアルミニウム酸窒化物の層とアルミニウム窒化物の薄膜層とを形成することを提案している。特許文献８は、スピネル（ＭｇＡｌ2Ｏ4）基板上で複数のバッファ層を成長させることを提案している。上記複数のバッファ層は、アルミニウム酸化物で形成される第１のバッファ層、組成的に分けられたアルミニウム酸窒化物の複数の層で形成される第２のバッファ層、アルミニウム窒化物で形成される第３のバッファ層、および、ガリウム窒化物で形成される第４のバッファ層を含んでいる。これらの提案には、結晶性を不足させる傾向を持つアルミニウム酸窒化物の利用を必要とするという短所がある。
特許文献９は、サファイア基板上で成長するＧａＮ基材の素子を提案している。ｎ−ＧａＮ接触層が上記基板上で成長し、次いで、下側のクラッド領域、下側の導波層、活性層、上側の導波層および上側のクラッド領域が成長する。２つのクラッド領域の一方または両方は、層構造で形成されていてもよい。例えば、キャリア注入を大きく妨げずに光閉じ込め率を良好にするために、２つのクラッド領域の一方または両方は、ＡｌＧａＮ層とＧａＮ層とが交互に積層された層構造で形成されていてもよい。
特許文献１０は、ＨＥＭＴ構造を有するガスセンサを提案している。ＨＥＭＴ構造の内部では、サファイア基板上にＧａＮ／ＡｌＧａＮ／ＡｌＮヘテロ構造のような第３群窒化物のヘテロ構造で形成された複数の層が配置されている。この特許文献１０は、ガスセンサの性能を改善することを目的としたものである。
特許文献１１は、基板（シリコン、炭化ケイ素またはサファイア）と窒化物半導体層との間のバッファ領域を示している。特許文献１１に示されたバッファ領域は、組成が交互に変わる複数の層（layers of alternating composition）で構成される第１の領域と、組成が交互に変わる複数の層で構成される第２の領域とを含んでいる。上記複数の層は、構成要素の相異なるＡｌＭＧａＮ（Ｍはインジウムまたはボロン）の層である。
特許文献１２は、基板（シリコン、炭化ケイ素またはサファイア）上に形成されるＧａＮ／ＡｌＧａＮ・ＨＥＭＴの性能改善に関連するものである。特許文献１２は、基板上にＡｌＮまたはＧａＮのバッファ層を形成し、バッファ層の上でＧａＮ層およびＡｌＧａＮ層を成長させることを提案している。
米国特許第４８５５２４９号明細書 米国特許第５２９０３９３号明細書 米国特許第３８６２８５９号明細書 米国特許第６８１８９２８号明細書 米国特許第４０８８５１５号明細書 米国特許第７２４４５２０号明細書 米国特許第６７４４０７６号明細書 米国特許第５７４１７２４号明細書 米国特許公開公報第２００６／０２７３３００号明細書 独国特許第１００３２０６２号明細書 米国特許公開公報第２０１０／０２３７３８７号明細書 特開２０１０−２３２６１０号公報
JJAP 43,1930-1933 2004 APL 94,222105,2009
本発明は、サファイア、ＧａＡｓ、シリコンまたは炭化ケイ素といった異種基板上で第３族窒化物の半導体材料の層を１層以上成長させる上で遭遇する、少なくともいくつかの問題に対処することを目的としている。
本発明の第１の態様は、材料Ｍからなる基板と、上記材料の表面に配置された変成遷移領域（metamorphic transition region）と、を備え、上記変成遷移領域が、ＡｌxＧａ1-xＮ（０≦ｘ≦１）の層と、一般化学組成が上記基板の材料Ｍと同一である材料の層とが交互に積層された複数の層を含んでいる基板システムを提供する。
上述のように、変成遷移領域は、基板上に配置される領域であって、１層以上の素子層が基板システム上で成長する場合に、上記基板と上記１層以上の素子層との間に配置され、上記基板と上記１層以上の素子層との間の結晶格子サイズを徐々に変化させる（すなわち、基板の格子サイズから素子の格子サイズに徐々に「変換する」）役割を担うことになる中間領域である。基板とともに、ＡｌxＧａ1-xＮ（０≦ｘ≦１）の層と、一般化学組成が上記基板の材料と同一である材料の層とが交互に積層された複数の層を含む変成遷移領域を備えた基板システムは、従来技術では教示されていない。
特許文献６の図４に示されている実施形態は、アルミニウム酸窒化物の層が基板構造内に存在しないケースが開示されている。すなわち、サファイア基材の基板で構成される基板であって、アルミニウム酸化物層、アルミニウム窒化物層およびアルミニウム酸化物キャップ層から構成される基板が提案されている。そのような構造は、変成遷移領域を含むものと分類することはできない。アルミニウム窒化物層およびアルミニウム酸化物層の対をたかだか１対用いて格子パラメータを徐々に変化させることはできないからである。
特許文献９では、キャリア注入を大きく妨げることなく良好な光閉じ込め率を得るために、クラッド層に層構造を設けることが提案されているが、この層構造は、素子の「基板システム」の一部を形成してはいない。さらに、特許文献９の層構造は、一般化学組成が基板の材料と同一である材料の層を含んではいない。特許文献９の基板は、サファイア基板であるが、クラッド層（または素子構造内における他の任意の場所）にアルミニウム酸化物の層を使用することは示唆されていない。
特許文献１０では、層構造がＨＥＭＴ素子構造そのものを形成するが、メタモルフィックバッファ層ではない。さらに、特許文献１０には、一般化学組成が基板と同一である層を用いることに対する言及もない。すなわち、基板はサファイアであるが、層構造内にアルミニウム酸化物の層を用いることに対する言及がない。
特許文献１１は、組成が交互に変わる複数の層で構成される第１の領域と、組成が交互に変わる複数の層で構成される第２の領域とを有するバッファ領域を提案している。基板は、シリコン、炭化ケイ素またはサファイアであり、上記複数の層は、構成要素が異なるＡｌＭＧａＮ（Ｍはインジウムまたはボロン）の層であるが、一般化学組成が基板と同一である層をバッファ領域内で用いることに対する示唆はない。
特許文献１２は、基板上にバッファ層を形成することによるＧａＮ／ＡｌＧａＮ・ＨＥＭＴの性能改善に関するものである。一般化学組成が基板の材料と同一である材料でできた複数の層を含む変成遷移領域を用いることは示唆されていない。すなわち、特許文献１２では、シリコン、炭化ケイ素またはサファイア基板を用いているが、バッファ層は、ＡＩＮバッファ層またはＧａＮバッファ層である。
これに関し、本発明は、基板（好ましくはサファイア基板またはシリコン基板）上の（Ａｌ，Ｇａ，Ｉｎ）Ｎ材料システム内に形成される（青色ＬＥＤのような）素子の内部に貫通転位が形成されるのを防ぐ、または少なくとも上記素子の内部に形成される貫通転位を減らす、より良い方法を提供する。支持基板の上部で成長する素子への貫通転位を最小限にするか、または、無くすことによって、素子効率が改善される。
本発明は、素子と異種の支持基板との間で成長した変成遷移領域を用いて、素子内部への貫通転位を無くすか、または、貫通転位の数を大きく減らすことで、上記支持基板上に例えば高効率青色ＬＥＤを形成する方法を提供する。
また、本発明は、格子サイズを基板の格子サイズから窒化物材料の格子サイズに徐々に変化させる変成遷移領域であって、格子構造を基板の格子構造から窒化物材料の格子構造に徐々に変化させる変成遷移領域を成長させることにより、サファイアやシリコン等の異種の支持基板を、ＧａＮやＡｌＮ、ＡｌＧａＮ等の窒化物材料に「変換する」基板システムについて説明している。格子サイズおよび格子構造を徐々に変化させることにより、歪みが緩和されるとともに、３次元島の形成および合着が抑制されるために、貫通転位の形成を大きく減少させることができる。一方の層がＡｌ2Ｏ3やＳｉ等の支持基材で出来ており、他方の層が、層厚とアルミニウム量（ｘ）とが成長中に変動するＡｌxＧａ1-xＮで出来ているような、性質が異なる層が交互に積層された層を用いることにより、変成遷移領域の材料を徐々に変化させることができる。
なお、例えば本発明をサファイア基板に適用する場合、変成遷移領域が、（アルミニウム酸化物Ａｌ2Ｏ3の特別な形態であって、不純物の存在により呈色し得る）サファイアの層を含むことは必須ではないが、Ａｌ2Ｏ3層（例えば、エピタキシャル堆積されたＡｌ2Ｏ3層）を含んでもよい。本発明は、一般には、一般化学組成が基板材料（例えば、Ａｌ2Ｏ3層およびサファイア基板）と同一である複数の層であって、例えば不純物の量および／または結晶の形状が異なる複数の層が変成遷移領域に含まれている、という条件下で利用することができる。
超格子構造内にＡｌ2Ｏ3（またはシリコン）とＡｌxＧａ1-xＮとを堆積することは、どの従来技術でも知られていない。
本発明の第２の態様は、基板材料からなる基板を設ける設置工程と、上記支持基板の表面に変成遷移領域を堆積する堆積工程と、を含み、上記変成遷移領域が、ＡｌxＧａ1-xＮ（０≦ｘ≦１）の層と、一般化学組成が基板の材料と同一である材料の層とが交互に積層された複数の層を含んでいる、基板システムを形成する方法を提供する。
前述の目的および関連する目的を達成するために、本発明は、特許請求の範囲に特に示した様々な特徴を備えており、これらの特徴は、以降で十分に説明される。以降の説明、および、添付の図面については、「発明を実施するための形態」に記載されている。ただし、発明を実施するための形態は、発明の原理を使用する様々な方法の一部を示しているに過ぎない。本発明の他の目的、利点および新規な特徴は、図面を考慮しながら次の発明の詳細な説明を読めば明らかであろう。
本発明の第１の態様で規定されている変成遷移領域を用いることで、当該領域における格子パラメータおよび結晶構造を徐々に変化させることが可能である。具体的には、変成遷移領域の格子パラメータを、基板の格子パラメータから、変成遷移領域で使用されるＡｌxＧａ1-xＮ材料の格子パラメータに徐々に変化させ、変成遷移領域の結晶構造を、基板の結晶構造から上記ＡｌxＧａ1-xＮ材料の結晶構造に徐々に変化させることが可能である。（Ａｌ,Ｇａ，Ｉｎ）Ｎ層、または、２層以上の（Ａｌ,Ｇａ，Ｉｎ）Ｎ層を含む素子構造は、変成遷移領域の上面における格子パラメータの格子不整合をほとんど、もしくは、全く生じることなく、基板システム上で成長できる。これにより、（Ａｌ,Ｇａ，Ｉｎ）Ｎ層における転位の数密度が減少し、より高品質な（Ａｌ,Ｇａ，Ｉｎ）Ｎ層および素子の成長が可能になる。
図１は、本発明に係る異種支持基板上に配置された第３族窒化物の半導体素子を例示している。 図２は、本発明の多層構造の概略図である。 図３は、本発明の一実施形態に係る多層構造の概略図である。 図４は、本発明の別の一実施形態に係る多層構造の概略図である。
図１は、変成遷移領域２とともに支持基板１上に配置されている素子３を含む本発明の基本概念を例示している。変成遷移領域２は、基板の結晶構造（および格子サイズ）を素子の結晶構造（および格子サイズ）に変換する領域を提供する。
図２は、変成遷移領域２が、多数の交互に積層された層（交互層）４、５からなるラミネート構造物で出来ていることを示している。交互層４は、一般化学組成が支持基板と同一の材料で出来ており、交互層５は、一般化学組成がＡｌxＧａ1-xＮと同一の材料で出来ている。２次元（２Ｄ）成長または層ごとの成長が各交互層４，５に現れること、および、遷移領域の全表面が平らであることが保障されるように、交互層４、５の厚さおよびｘの値は変化することが望ましい。多層４、５は、格子定数が支持基板１（支持基板付近）の格子定数から素子３（素子付近）の格子定数へと成長方向に沿って変化する超格子構造を形成することが望ましい。格子定数の変化は、超格子層の厚さとｘの値とによって正確にコントロールされる。
第３族窒化物半導体素子３は、変成遷移領域の上側表面で成長する。素子は、典型的には、ＬＥＤ、ＬＤ、ソーラーセル、ＨＦＥＴまたはＨＥＭＴである（素子３の詳細な構造は本発明と関連がないため、図２では素子３を単一のブロックとして示している）。メタモルフィック基板システムが素子構造から機械的に分離および除去される処理工程は、素子の成長後の組立工程中に実行されてもよい。支持基板１は、一般的には、力学的安定性をもたらす単一の結晶ウェハーである。支持基板としては、サファイア、シリコン、炭化ケイ素およびガリウム砒素（ＧａＡｓ）が適切である。これらの基板は、第３族窒化物半導体素子に使用される場合に異種基板として分類できる。
本発明の一実施形態は、サファイアウェハー上に高品質の第３族半導体素子を成長させるメタモルフィック基板システムに関するものである。この場合、支持基板はサファイアである。サファイア上に高品質の第３族半導体素子を配置するために重要なことは、変成遷移領域の堆積（deposition）中に２次元成長が必ず現れる事と、成長面が２次元から３次元に変化しないようにする事と、を保障することである。３次元成長を抑制することにより、貫通転位の形成を防ぐことができる。
図３は、変成遷移領域２の多層構造を例示している。多層構造は、Ａｌ2Ｏ3層４とＡｌxＧａ1-xＮ層５とが交互に積み重なった一連の層群で構成されている。支持サファイア基板１の領域では、Ａｌ2Ｏ3層４はＡｌxＧａ1-xＮ層５よりも大幅に厚くなっている。そして、交互層間の厚さの差は、成長方向に沿って変成遷移領域２の中央部に向かって徐々に小さくなっている。変成遷移領域２の中央部よりも上側では、ＡｌxＧａ1-xＮ層５の厚さがＡｌ2Ｏ3層４の厚さよりも徐々に大きくなっている。最終的に素子３の領域では、ＡｌxＧａ1-xＮ層５がＡｌ2Ｏ3層４よりも大幅に厚くなっている。このように交互層の厚さを変えることで、変成遷移領域を通じて格子定数が、事実上徐々に変化する。複数の層５の間でｘの値を変えることで、格子定数をさらにコントロールすることもできる。メタモルフィック基板システムの上面に第３族窒化物半導体素子３が成長する。
メタモルフィック基板システムの構造は、図３で層５ａとして示されている追加のＡｌxＧａ1-xＮ層で仕上げられることが好ましい。この追加のＡｌxＧａ1-xＮ層５ａの厚さは任意であり、遷移領域から分離されている（すなわち、ＡｌxＧａ1-xＮ層５ａは、超格子の一部ではない）。層５ａは、その上面で素子構造が成長する層であって、完成素子においてｎ型電気接点が作られる層である。したがって、遷移領域２自体が大きな電気抵抗を持ちやすいため、素子中に効率的に電流を注入するために層５ａが設けられていることが望ましい。いくつかのケースでは、追加のＡｌＧａＮ層５ａを省略することもできるが、その場合、電流注入が問題になる可能性がある。
追加のＡｌＧａＮ層５ａが設けられた場合、追加のＡｌxＧａ1-xＮ層５ａに隣接する遷移領域の格子定数は、追加のＡｌxＧａ1-xＮ層の格子定数と略同一であることが望ましい。
変成遷移領域は、成長方向への貫通転位の形成および伝播を抑制するため、遷移領域の層群内に存在する貫通転位の数密度は、成長方向に沿って減少する。本発明は、例えば、上部ＡｌxＧａ1-xＮ層５ａ（または、上部ＡｌxＧａ1-xＮ層５ａが設けられない場合には、遷移領域２における最上部のＡｌxＧａ1-xＮ層５）が１ｃｍ2あたり１０7個、１０6個または１０5個よりも少ない数の貫通転位を含むような構造を提供するものであってもよい。結果として、第３族窒化物半導体素子３に含まれる貫通転位は従来よりも非常に少なくなるので、素子性能の高効率化が成される。多くの研究者達が、転位密度が低下するに連れて半導体素子の内部量子効率が増加することを示してきた。例えば、ダイ(Dai)らは、一定のキャリア濃度のもとでは、貫通転位密度が減少するにつれてＧａＩｎＮ／ＧａＮ構造の内部量子効率が増加することを「量子密度が異なるＧａＩｎＮ／ＧａＮ多重量子井戸の内部量子効率および非発光再結合係数（Appl.Phys.Lett.Vol.94, 111109(2009)）」で示した。したがって、１ｃｍ2あたり１０7個、１０6個または１０5個よりも少ない数の貫通転位となるように、貫通転位密度を減少させることが、素子の内部量子効率を高くすることにつながる。
厳密には、変成遷移領域２で用いられる技術と同じ技術を用いて素子３を成長させる必要はない。また、厳密には、交互層４、５を連続してすぐに成長させる必要はない。すなわち、層間で成長中断を設けることにより、層と層との間の界面を確実に平らにして、混在した領域が形成されるのを防ぐことができる。上記中断中に、最初に遷移領域の温度を上昇させ、その後遷移領域の温度を下降させることで、アニーリングを行っても良い。変成遷移領域の構造を成長させるために、有機金属気相成長法（ＭＯＶＰＥ）、分子線エピタキシー法（ＭＢＥ）、原子層堆積法（ＡＬＤ）、スパッタリングまたはプラズマ堆積法を含む様々な技術を用いることができる。安全面からパルスＭＯＶＰＥ法が特に有利であると考えられる。また、交互層４、５の厚さ、組成および品質制御を高精度で保障するためにも、パルスＭＯＶＰＥ法が特に有利であると考えられる。前駆パルス、または、交互層４、５の間の成長中断によって、供給ガスおよび／または前駆体の間における不要な反応の発生が抑制される。そのような不要な反応が、潜在的には、爆発的な反応になるか、または、結晶性の乏しい不要な混合界面部が形成されることにつながる可能性がある。
本発明の別の実施形態は、シリコンウェハー上で高品質の第３族窒化物半導体素子を成長させるメタモルフィック基板システムに関するものである。この場合、支持基板はシリコンである。シリコン上に高品質の第３族窒化物半導体素子を配置するために重要なことは、変成遷移領域の堆積（deposition）中に２次元成長が必ず現れる事と、成長面が２次元から３次元に変化しないようにする事と、を保障することである。３次元成長を抑制することにより、貫通転位の形成を防ぐことができる。図４は、変成遷移領域２の多層構造を例示している。多層構造は、シリコン層４とＡｌxＧａ1-xＮ層５とが交互に積み重なった一連の層群で構成されている。支持シリコン基板１の領域では、シリコン層４はＡｌxＧａ1-xＮ層５よりも大幅に厚くなっている。そして、交互層間の厚さの差は、成長方向に沿って変成遷移領域２の中央部に向かって徐々に小さくなっている。変成遷移領域２の中央部よりも上側では、ＡｌxＧａ1-xＮ層５の厚さがシリコン層４の厚さよりも徐々に大きくなっている。最終的に素子３の領域では、ＡｌxＧａ1-xＮ層５がシリコン層４よりも大幅に厚くなっている。メタモルフィック基板システムの構造は、任意の厚さのＡｌxＧａ1-xＮ層によって仕上げられる。このように交互層の厚さを変えることで、変成遷移領域を通じて格子定数が、事実上徐々に変化する。複数の層５の間でｘの値を変えることで、格子定数をさらにコントロールすることもできる。ｘの値をどのように変えるかは、基板システム上で成長することが意図されているトップ素子（top device）の構造３に特に依存している。例えば、トップ素子がＬＥＤである場合、遷移領域２の上端においてｘが０であることが理想的であるが、トップ素子の構造がレーザーである場合、遷移領域２の上端においてｘがおよそ６％であることが望ましい。
メタモルフィック基板システムの上面に第３族窒化物半導体素子３が成長する。
所望の場合、図４の構造は、さらに、図３の上部ＡｌxＧａ1-xＮ層５ａに対応する上部ＡｌxＧａ1-xＮ層（図示せず）を含んでいても良い。
変成遷移領域は、成長方向への貫通転位の形成および伝播を抑制するため、第３族窒化物半導体素子３に含まれる貫通転位は従来よりも非常に少なくなる。従って、素子性能の高効率化が成される。
厳密には、変成遷移領域で用いられる技術と同じ技術を用いて素子３を成長させる必要はない。また、厳密には、交互層４、５を連続してすぐに成長させる必要はない。すなわち、層間で成長中断を設けることにより、層と層との間の界面を確実に平らにして、混在した領域が形成されるのを防ぐことができる。上記中断中に、最初に遷移領域の温度を上昇させ、その後遷移領域の温度を下降させることで、アニーリングを行っても良い。メタモルフィック基板システムの構造を成長させるために、有機金属気相成長法（ＭＯＶＰＥ）、分子線エピタキシー法（ＭＢＥ）、原子層堆積法（ＡＬＤ）、スパッタリングまたはプラズマ堆積法を含む様々な技術を用いることができる。交互層４、５の厚さ、組成および品質制御を高精度で保障するためには、パルスＭＯＶＰＥ法が特に有利であると考えられる。前駆パルス、または、交互層４、５の間の成長中断によって、前駆体間での寄生反応の発生が抑制される。そのような寄生反応は、結晶性の乏しい不要な混合界面部が形成されることにつながる可能性がある。
本発明の特定の実施形態に関して説明を行ったが、本明細書および添付の図面を読んで理解した当業者であれば、均等な改変または変形例を着想可能であろう。特に、上述した構成要素（コンポーネント、アセンブリ、素子、組成等）で実現される様々な機能に関し、そのような構成要素を表現するのに使用される用語（「手段」への言及を含む）は、別段の定めがない限り、上述した構成要素の特定の機能を実現する（すなわち、本発明の典型的な実施形態の機能を実現する本明細書で開示した構造とは構造的に等価でないものの機能的に等価な）任意の構成要素に相当することが意図されている。さらに、本発明の格別な特徴について、いくつかの実施形態のうちの１つ以上の実施形態に関連して説明したが、そのような特徴は、任意の所定または特定の用途で所望される場合および利点がある場合に、他の実施形態における１つ以上の他の特徴と組み合わせることができる。
〔実施例１〕
貫通転位が少ない高効率の第３族窒化物ＬＥＤ素子を成長させるのに非常に適したメタモルフィック基板システムを作成する方法を以下に説明する。
サファイア（Ａｌ2Ｏ3）支持基板１は、最初にＭＯＶＰＥ炉に挿入され、水素気流下で熱洗浄される。ＭＯＶＰＥ炉は、以下のガス源を備えている：水素、窒素、酸素、アンモニアおよびシラン。また、ＭＯＶＰＥ炉は、以下の液体前駆体源を備えている：トリメチルガリウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩ）、トリメチルアルミニウム（ＴＭＡ）およびビス（シクロペンタジニエル）マグネシウム（Ｃｐ２Ｍｇ）。熱洗浄に続いて、支持基板は、変成遷移領域の成長に適した温度に冷却されるが、摂氏２００度から摂氏９００度の範囲の温度が好ましく、摂氏５００度が最も好ましい。摂氏２００度を下回る温度および摂氏９００度を上回る温度では、遷移領域は容易には形成されない。変成遷移領域の成長は、Ａｌ2Ｏ3層４とＡｌxＧａ1-xＮ層５とのいずれの層からも開始することができる。前者の場合、Ａｌ2Ｏ3層の厚さを１ｎｍから１００ｎｍの範囲にすることができ、ＴＭＡおよび酸素を窒素と一緒に流入させることによってＡｌ2Ｏ3層は成長する。後者の場合、サファイア基板とＡｌxＧａ1-xＮとの間で大きな格子不整合が生じるので、２次元成長面を保つ（すなわち、ＡｌxＧａ1-xＮの臨界厚さを上回らない）ことが不可欠である。２次元表面を保つことにより、貫通転位の形成が抑制される。サファイア上のＡｌＮおよびＧａＮのいずれか一方の臨界厚さは約０．３ｎｍと見積もられる。したがって、最初のＡｌxＧａ1-xＮ層は、厚さ０．３ｎｍを上回ってはならない。
逆に、基板材料４の上部層の厚さは転位形成の臨界厚さ未満とすべきである一方で、ＡｌＧａＮ５の上部層の厚さは、例えば１ｎｍから１００ｎｍの範囲で所望する任意の厚さにすることができる。
以下の表１に示す層厚シーケンス（layer thickness sequence）は、変成遷移領域を完成させるために使用可能な層厚シーケンスの一例である。この実施例では、全遷移領域に亘ってＡｌxＧａ1-xＮ層がＧａＮで構成されている。
Figure 2012151472
Figure 2012151472
Figure 2012151472
表１の層群のシーケンスにおいて、中央のペアよりも下側のペア（すなわち、ペア４５までの素子３よりも基板１に近いペア）では、ＡｌxＧａ1-xＮ層（この例ではＧａＮ層）の厚さが貫通転位形成の臨界厚さよりも小さい。同様に、中央のペアよりも上側のペア（すなわち、ペア４７以降の基板１よりも素子３に近いペア）では、基板と一般化学組成が同一である材料の層（この例ではＡｌ2Ｏ3層）の厚さが貫通転位形成の臨界厚さよりも小さい。
さらに、層群の中央のペア（４６）となっている２つの層では、各層の層厚は、０．４ｎｍであるものの、貫通転位形成の臨界厚さよりも小さい。格子パラメータが変成遷移領域を通じて徐々に変化するため、基板の層から上層に向けてペア番号が増えるに従って各層の臨界厚さが変化する。
ガス源間または前駆体間で爆発的反応または寄生反応が起こるのを防ぐために、層の堆積間に成長中断を適用することでガスを排出することできる。これにより、例えば、酸素が水素と反応して潜在的な爆発性混合物になるのを抑制できる。
成長中断中には、摂氏７００度以上に上昇した変成遷移領域を対象として、シーケンス内の次の層を成長させるために冷却する前にアニールを適用することもできる。そのようなアニールシーケンスは、成長面を平坦にし、貫通転位の数を減らす上で有用である。
所望する場合には、変成遷移領域の最後の交互層が成長した後に上部ＡｌＧａｎＮ層５ａを堆積させてもよい。そして、高効率の第３族窒化物素子になり得る素子３を成長させるために基板を摂氏９００度以上に加熱してもよい。
〔実施例２〕
貫通転位が少ない高効率の第３族窒化物ＬＥＤ素子を成長させるのに非常に適したメタモルフィック基板システムを作成する別の方法を以下に説明する。
シリコン（Ｓｉ）支持基板１は、最初にＭＯＶＰＥ炉に挿入され、水素気流下で熱洗浄される。ＭＯＶＰＥ炉は、以下のガス源を備えている：水素、窒素、アンモニアおよびシラン。また、ＭＯＶＰＥ炉は、以下の液体前駆体源を備えている：トリメチルガリウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩ）、トリメチルアルミニウム（ＴＭＡ）およびビス（シクロペンタジニエル）マグネシウム（Ｃｐ２Ｍｇ）。熱洗浄に続いて、支持基板は、変成遷移領域の成長に適した温度に冷却されるが、摂氏２００度から摂氏１０００度の範囲の温度が好ましく、摂氏９００度が最も好ましい。摂氏２００度を下回る温度では、遷移領域は容易には形成されない。変成遷移領域の成長は、Ｓｉ層４とＡｌxＧａ1-xＮ層５とのいずれの層からも開始することができる。前者の場合、Ｓｉ層の厚さを１ｎｍから１００ｎｍの範囲にすることができ、シランを窒素と一緒に流入させることによってＳｉ層は成長する。後者の場合、シリコン基板とＡｌxＧａ1-xＮとの間で大きな格子不整合が生じるので、２次元成長面を保つ（すなわち、ＡｌxＧａ1-xＮの臨界厚さを上回らない）ことが不可欠である。２次元表面を保つことにより、貫通転位の形成が抑制される。シリコン上のＡｌＮおよびＧａＮのいずれか一方の臨界厚さは約０．３ｎｍと見積もられる。したがって、最初のＡｌxＧａ1-xＮ層は、厚さ０．３ｎｍを上回ってはならない。この実施例では、全変成遷移領域に亘ってＡｌxＧａ1-xＮ層がＧａＮで構成されている。表１で示したものと同一の層厚シーケンスを用いて、変成遷移領域を完成させてもよい。
ガス源間または前駆体間で寄生反応が起こるのを防ぐために、層の堆積間に成長中断を適用することでガスを排出することできる。これにより、例えば、シランがアンモニアと反応して非晶質の窒化ケイ素が形成されるのを抑制できる。
所望する場合には、変成遷移領域の最後の交互層が成長した後に上部ＡｌＧａｎＮ層５ａを堆積させてもよい。そして、高効率の第３族窒化物素子になり得る素子３を成長させるために基板を摂氏９００度以上に加熱してもよい。
上述した実施形態は本発明のただの一例に過ぎず、本発明は他の方法で実施可能であることを理解すべきである。例えば、表１の層厚シーケンスはただの一例に過ぎず、本発明は、この層厚シーケンスにも９２対の層のシーケンスにも限定されない。本発明は、原理的には、たかだか２対の層に適用可能である（その結果、遷移領域２はＭ,ＡｌＧａＮ,Ｍ,ＡｌＧａＮという構造になるか、ＡｌＧａＮ,Ｍ,ＡｌＧａＮ,Ｍという構造になる）。ただし、層を構成する対の数がより多い層（例えば、５０〜１５０対の層または７０〜１１０対の層）では、より良好な結果が期待できる。
さらに別の例として、本発明は、上述した実施例で使用される特定の材料に限定されない。先に述べたように、支持基板として適切な他の材料としては、炭化ケイ素およびガリウム砒素（ＧａＡｓ）が挙げられるが、炭化ケイ素またはガリウム砒素で形成された支持基板１を用いた場合でも、本発明を利用することができる。すなわち、本発明のさらに別の実施例は、炭化ケイ素の基板と、上記炭化ケイ素の基板の表面に配置された変成遷移領域と、を備え、上記変成遷移領域にＡｌxＧａ1-xＮ（０≦ｘ≦１）と炭化ケイ素とが交互に積層された複数の層が含まれている基板システムである。また、本発明のさらに別の実施例は、ガリウム砒素（ＧａＡｓ）の基板と、上記ガリウム砒素の基板の表面に配置された変成遷移領域と、を備え、上記変成遷移領域には、ＡｌxＧａ1-xＮ（０≦ｘ≦１）とガリウム砒素（ＧａＡｓ）とが交互に積層された複数の層が含まれている基板システムである。
なお、本発明は、以下のように表現することもできる。
さらに、基板システムは、変成遷移領域の上に配置されている上部ＡｌxＧａ1-xＮ層をさらに備えていてもよい。
上記変成遷移領域が超格子を含んでいても良い。
一般化学組成が上記基板の材料と同一である材料の層の厚さが、上記基板から離れるにつれて小さくなっていてもよい。
上記基板から最も離れている層であって一般化学組成が上記基板の材料と同一である材料の層の厚さが、転位形成の臨界厚さよりも小さくなっていてもよい。
上記ＡｌxＧａ1-xＮの層の厚さが、上記基板から離れるにつれて大きくなっていてもよい。
上記基板に最も近いＡｌxＧａ1-xＮの層の厚さは、転位形成の臨界厚さよりも小さくなっていてもよい。（既知のように、ある材料の薄膜層が当該材料の格子定数とは異なる格子定数を有する基板上に配置されている場合、歪み層構造が存在し得る。ここで、薄膜層の格子定数は、歪み層構造内では、基板の格子定数と同一になる。歪み層構造が存在する場合、上記材料と上記基板との間の界面には、転位が形成されない。このような効果が生じるのは、層が薄いために、格子不整合で生じる弾性ひずみエネルギーが転位の形成に必要なエネルギーを下回り、歪み層構造が、転位の形成と対照して、エネルギー的に安定になるためである。ただし、上記層の層厚が厚くなると、層の格子定数は本来の格子定数になり、界面に転位が発生する。歪み層構造が存在し得るのは、上記材料の層厚が転位形成の臨界厚さ、あるいは、単に「臨界厚さ」として知られる特定の厚さ未満であるケースである。）
上記基板の結晶系と、上記上部ＡｌxＧａ1-xＮ層（または、上部ＡｌxＧａ1-xＮ層（例えば、図３の層５ａ）が設けられていない場合には、上記遷移領域における最上部のＡｌxＧａ1-xＮ層）の結晶系とが異なっていてもよい。本発明は、基板の結晶系とＡｌxＧａ1-xＮの結晶系とが異なっている場合であっても、高品質の上部ＡｌxＧａ1-xＮ層を基板上で成長させることを可能にする。
上記変成遷移領域は貫通転位を含んでいてもよく、上記貫通転位の数密度は、成長方向に沿って小さくなっていてもよい。
上記上部ＡｌxＧａ1-xＮ層（または、上部ＡｌxＧａ1-xＮ層（例えば、図３の層５ａ）が設けられていない場合には、上記遷移領域における最上部のＡｌxＧａ1-xＮ層）が、１ｃｍ2あたり１０7個よりも少ない数の貫通転位を含んでいてもよい。
上記上部ＡｌxＧａ1-xＮ層（または、上部ＡｌxＧａ1-xＮ層（例えば、図３の層５ａ）が設けられていない場合には、上記遷移領域における最上部のＡｌxＧａ1-xＮ層）が、１ｃｍ2あたり１０6個よりも少ない数の貫通転位を含んでいてもよい。
上記上部ＡｌxＧａ1-xＮ層（または、上部ＡｌxＧａ1-xＮ層（例えば、図３の層５ａ）が設けられていない場合には、上記遷移領域における最上部のＡｌxＧａ1-xＮ層）が、１ｃｍ2あたり１０5個よりも少ない数の貫通転位を含んでいてもよい。
上記変成遷移領域の格子定数は、上記基板の近傍では上記基板の格子定数と略同一であってもよく、上記上部ＡｌxＧａ1-xＮ層の近傍では上記上部ＡｌxＧａ1-xＮ層の格子定数と略同一であってもよい。
上記複数の層は、複数のＡｌ2Ｏ3層を含んでいてもよく、上記基板の材料Ｍはサファイアであってもよい。
上記複数の層は、複数のシリコン層を含んでいてもよく、上記基板の材料はシリコンであってもよい。
上記複数の層は、複数のＧａＡｓ層を含んでいてもよく、上記基板の材料はＧａＡｓであってもよい。
上記複数の層は、複数の炭化ケイ素層を含んでいてもよく、上記基板の材料は炭化ケイ素であってもよい。
上記基板が結晶性基板であってもよい。
上記変成遷移領域は、ＭＯＶＰＥ、ＭＢＥ、ＡＬＤ、スパッタリングまたはプラズマ堆積法のいずれかを用いて堆積されてもよい。
本発明の第３の態様は、第２の態様の方法で形成された基板システムを提供する。
本発明の第４の態様は、第１の態様または第３の態様の基板システムを含んでいる第３族窒化物半導体素子を提供する。上記素子は、例えば、上記基板システム上で成長した第３族窒化物半導体材料の層を１層以上含んでいてもよい。上記素子は、例えば、光電子半導体素子または電子半導体素子であってもよい。上記光電子半導体素子としては、例えば、発光ダイオード（ＬＥＤ）、レーザーダイオード（ＬＤ）またはソーラーセルが挙げられる。また、上記電子半導体素子としては、例えば、ヘテロ構造電界効果トランジスタ（ＨＦＥＴ）または高電子移動度トランジスタ（ＨＥＭＴ）が挙げられる。
本発明は、サファイア、ＧａＡｓ、シリコンまたは炭化ケイ素といった異種基板上で高品質の第３族窒化物半導体材料の層を成長させることを可能にする。これにより、例えばスペクトルの青色領域で発光するＬＥＤのような高品質の第３族窒化物半導体素子の作製や他の半導体素子の作製が可能になる。
１ 支持基板
２ 変成遷移領域
３ 第３族窒化物半導体素子
４ 支持基板と同一の材料で構成された変成遷移領域を構成する層
５ ＡｌxＧａ1-xＮで構成された変成遷移領域を構成する別の層

Claims (23)

  1. 基板材料からなる基板と、
    上記基板の表面に配置されている変成遷移領域（metamorphic transition region）と、を備え、
    上記変成遷移領域は、ＡｌxＧａ1-xＮ（０≦ｘ≦１）の層と、一般化学組成が上記基板材料と同一である材料の層とが交互に積層された複数の層を含んでいる基板システム。
  2. 上記変成遷移領域の上に配置されている上部ＡｌxＧａ1-xＮ層をさらに備えている、請求項１に記載の基板システム。
  3. 上記変成遷移領域が超格子を含んでいる請求項１または２に記載の基板システム。
  4. 一般化学組成が上記基板材料と同一である材料の層の厚さが、上記基板から離れるにつれて小さくなっている、請求項１、２または３に記載の基板システム。
  5. 上記基板から最も離れている層であって一般化学組成が上記基板材料と同一である材料の層の厚さが、転位形成の臨界厚さよりも小さくなっている、請求項１から４のいずれか１項に記載の基板システム。
  6. 上記ＡｌxＧａ1-xＮの層の厚さが、上記基板から離れるにつれて大きくなっている、請求項１から５のいずれか１項に記載の基板システム。
  7. 上記基板に最も近いＡｌxＧａ1-xＮの層の厚さが、転位形成の臨界厚さよりも小さくなっている、請求項１から６のいずれか１項に記載の基板システム。
  8. 請求項２、または、直接的もしくは間接的に請求項２に従属する請求項３から７のいずれか１項に記載の基板システムであって、
    上記基板の結晶系と上記上部ＡｌxＧａ1-xＮ層の結晶系とが異なっている基板システム。
  9. 上記変成遷移領域は貫通転位を含んでおり、上記貫通転位の数密度は、成長方向に沿って小さくなっている、請求項１から８のいずれか１項に記載の基板システム。
  10. 請求項２、または、直接的もしくは間接的に請求項２に従属する請求項３から９のいずれか１項に記載の基板システムであって、
    上記上部ＡｌxＧａ1-xＮ層が、１ｃｍ2あたりで１０7個よりも少ない数の貫通転位を含んでいる基板システム。
  11. 請求項２、または、直接的もしくは間接的に請求項２に従属する請求項３から９のいずれか１項に記載の基板システムであって、
    上記上部ＡｌxＧａ1-xＮ層が、１ｃｍ2あたりで１０6個よりも少ない数の貫通転位を含んでいる基板システム。
  12. 請求項２、または、直接的もしくは間接的に請求項２に従属する請求項３から９のいずれか１項に記載の基板システムであって、
    上記上部ＡｌxＧａ1-xＮ層が、１ｃｍ2あたりで１０5個よりも少ない数の貫通転位を含んでいる基板システム。
  13. 上記変成遷移領域の格子定数は、上記基板の近傍では上記基板の格子定数と略同一であり、上記上部ＡｌxＧａ1-xＮ層の近傍では上記上部ＡｌxＧａ1-xＮ層の格子定数と略同一である請求項１から１２のいずれか１項に記載の基板システム。
  14. 上記複数の層は複数のＡｌ2Ｏ3層を含んでおり、上記基板材料はサファイアである、請求項１から１３のいずれか１項に記載の基板システム。
  15. 上記複数の層は複数のシリコン層を含んでおり、上記基板材料はシリコンである、請求項１から１３のいずれか１項に記載の基板システム。
  16. 上記複数の層は複数のＧａＡｓ層を含んでおり、上記基板材料はＧａＡｓである、請求項１から１３のいずれか１項に記載の基板システム。
  17. 上記複数の層は複数の炭化ケイ素層を含んでおり、上記基板材料は炭化ケイ素である、請求項１から１３のいずれか１項に記載の基板システム。
  18. 上記基板が結晶性基板である請求項１から１７のいずれか１項に記載の基板システム。
  19. 基板材料からなる基板を設ける設置工程と、
    上記支持基板の表面に変成遷移領域を堆積する堆積工程と、を含み、
    上記変成遷移領域は、ＡｌxＧａ1-xＮ（０≦ｘ≦１）の層と、一般化学組成が上記基板材料と同一である材料の層とが交互に積層された複数の層を含んでいる基板システムの形成方法。
  20. 上記変成遷移領域の上にＡｌxＧａ1-xＮ層を堆積する工程をさらに含んでいる請求項１９に記載の形成方法。
  21. 上記堆積工程は、有機金属気相成長法（ＭＯＶＰＥ）、分子線エピタキシー法（ＭＢＥ）、原子層堆積法（ＡＬＤ）、スパッタリングまたはプラズマ堆積法のいずれかの使用により、上記変成遷移領域を堆積する工程である、請求項１９または２０に記載の形成方法。
  22. 請求項１９から２１のいずれか１項に記載の形成方法で形成される基板システム。
  23. 請求項１から１８、２２のいずれか１項に記載の基板システムを含んでいる第３族窒化物半導体素子。
JP2012004456A 2011-01-20 2012-01-12 メタモルフィック基板システム、メタモルフィック基板システムの形成方法、および、第３族窒化物の半導体素子 Withdrawn JP2012151472A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1100974.3 2011-01-20
GB1100974.3A GB2487531A (en) 2011-01-20 2011-01-20 Substrate system consisting of a metamorphic transition region comprising a laminate of AlxGa1-x N and the same material as the substrate.

Publications (1)

Publication Number Publication Date
JP2012151472A true JP2012151472A (ja) 2012-08-09

Family

ID=43769335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012004456A Withdrawn JP2012151472A (ja) 2011-01-20 2012-01-12 メタモルフィック基板システム、メタモルフィック基板システムの形成方法、および、第３族窒化物の半導体素子

Country Status (4)

Country Link
US (1) US20120187540A1 (ja)
JP (1) JP2012151472A (ja)
CN (1) CN102610719A (ja)
GB (1) GB2487531A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014057020A (ja) * 2012-09-14 2014-03-27 Oki Electric Ind Co Ltd 窒化物半導体装置及びその作製条件特定方法
JP2018078322A (ja) * 2013-09-27 2018-05-17 ウルトラテック インク 格子調整ドメイン−マッチングエピタキシーを用いた化合物半導体のエピタキシャル成長

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI482276B (zh) * 2012-10-12 2015-04-21 Ind Tech Res Inst 氮化物半導體結構
EP3154092B1 (en) * 2013-02-15 2021-12-15 AZUR SPACE Solar Power GmbH P-doping of group iii-nitride buffer layer structure on a heterosubstrate
TW201511328A (zh) * 2013-09-13 2015-03-16 Lextar Electronics Corp 發光二極體
KR102098827B1 (ko) * 2013-09-26 2020-04-08 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
US9240517B2 (en) * 2014-02-21 2016-01-19 Osram Sylvania Inc. Strain relief superlattices and optoelectronic devices including the same
TWI550921B (zh) * 2014-07-17 2016-09-21 嘉晶電子股份有限公司 氮化物半導體結構
CN105261681B (zh) * 2015-09-08 2019-02-22 安徽三安光电有限公司 一种半导体元件及其制备方法
DE102016114250B4 (de) * 2016-08-02 2020-04-16 Forschungsverbund Berlin E.V. Verfahren zur Herstellung eines mit einem Halbleitermaterial beschichteten Saphirsubstrats, nach dem Verfahren erhältliches beschichtetes Saphirsubstrat sowie Verwendung eines solchen Substrat in einer Leuchtdiode
CN108220956A (zh) * 2018-02-08 2018-06-29 株洲辉锐增材制造技术有限公司 一种轧辊激光熔敷修复装置及修复方法
CN109148660A (zh) * 2018-08-20 2019-01-04 浙江大学 一种提高led生产效率的复合缓冲层外延结构
CN113491015A (zh) * 2018-10-03 2021-10-08 阵列光子学公司 光学透明的半导体缓冲层和应用这种半导体缓冲层的结构
CN110911502B (zh) * 2019-12-09 2022-02-01 扬州乾照光电有限公司 一种太阳能电池及其制作方法
CN111341891B (zh) * 2020-03-09 2021-07-09 江西新正耀光学研究院有限公司 紫外led外延结构及其制备方法
CN113169222B (zh) * 2020-12-30 2022-11-11 英诺赛科(苏州)半导体有限公司 用于iii族氮化物半导体的具有不连续铝含量的外延层
DE102021202708A1 (de) * 2021-03-19 2022-09-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Aufwachssubstrat und verfahren zum herstellen eines optoelektronischen halbleiterkörpers

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146465A (en) * 1991-02-01 1992-09-08 Apa Optics, Inc. Aluminum gallium nitride laser
US5557167A (en) * 1994-07-28 1996-09-17 Litton Systems, Inc. Transmission mode photocathode sensitive to ultravoilet light
JP3712770B2 (ja) * 1996-01-19 2005-11-02 豊田合成株式会社 ３族窒化物半導体の製造方法及び半導体素子
WO2000058999A2 (en) * 1999-03-26 2000-10-05 Matsushita Electric Industrial Co., Ltd. Semiconductor structures having a strain compensated layer and method of fabrication
US6380552B2 (en) * 1999-05-28 2002-04-30 Hrl Laboratories, Llc Low turn-on voltage InP Schottky device and method
US6567443B2 (en) * 1999-09-29 2003-05-20 Xerox Corporation Structure and method for self-aligned, index-guided, buried heterostructure AlGalnN laser diodes
DE10032062C2 (de) * 2000-07-01 2002-06-27 Eads Deutschland Gmbh Gassensor und Verwendung eines Feldeffekttransistors als Gassensor
US20020149033A1 (en) * 2001-04-12 2002-10-17 Michael Wojtowicz GaN HBT superlattice base structure
US20030113714A1 (en) * 2001-09-28 2003-06-19 Belcher Angela M. Biological control of nanoparticles
EP1397840A1 (en) * 2001-06-15 2004-03-17 Cree, Inc. Gan based led formed on a sic substrate
WO2003025263A1 (fr) * 2001-09-13 2003-03-27 Japan Science And Technology Agency Substrat semi-conducteur de nitrure, son procede d'obtention et dispositif optique a semi-conducteur utilisant ledit substrat
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
US7023024B2 (en) * 2003-03-31 2006-04-04 Inphot, Inc. Diamond based blue/UV emission source
US6969874B1 (en) * 2003-06-12 2005-11-29 Sandia Corporation Flip-chip light emitting diode with resonant optical microcavity
JP4229005B2 (ja) * 2003-06-26 2009-02-25 住友電気工業株式会社 ＧａＮ基板及びその製造方法、並びに窒化物半導体素子
SG145706A1 (en) * 2005-02-02 2008-09-29 Agency Science Tech & Res Method and structure for fabricating iii-v nitride layers on silicon substrates
KR100718129B1 (ko) * 2005-06-03 2007-05-14 삼성전자주식회사 Ⅲ-Ⅴ족 ＧａＮ계 화합물 반도체 소자
US7615438B2 (en) * 2005-12-08 2009-11-10 Micron Technology, Inc. Lanthanide yttrium aluminum oxide dielectric films
JP2007214257A (ja) * 2006-02-08 2007-08-23 Rohm Co Ltd 半導体発光素子およびその製造方法
JP2007214500A (ja) * 2006-02-13 2007-08-23 Mitsubishi Chemicals Corp 半導体部材及びその製造方法
WO2008054995A2 (en) * 2006-10-18 2008-05-08 Nitek, Inc. Vertical deep ultraviolet light emitting diodes
EP2031641B1 (de) * 2007-08-31 2012-02-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement und dessen Verwendung
JP4539752B2 (ja) * 2008-04-09 2010-09-08 住友電気工業株式会社 量子井戸構造の形成方法および半導体発光素子の製造方法
CN101685844A (zh) * 2008-09-27 2010-03-31 中国科学院物理研究所 GaN基单芯片白光发光二极管外延材料
JP5477685B2 (ja) * 2009-03-19 2014-04-23 サンケン電気株式会社 半導体ウェーハ及び半導体素子及びその製造方法
JP2010232279A (ja) * 2009-03-26 2010-10-14 Furukawa Electric Co Ltd:The 電界効果トランジスタ
JP2010232610A (ja) * 2009-03-30 2010-10-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
DE112010001615T5 (de) * 2009-04-13 2012-08-02 Soraa, Inc. Stuktur eines optischen Elements unter Verwendung von GaN-Substraten für Laseranwendungen
EP2519983A4 (en) * 2009-12-30 2014-06-11 Newport Corp LIGHT EMITTING DIODE DEVICE ARCHITECTURE USING A NEW OPTICAL COATING, AND METHOD OF MANUFACTURING

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014057020A (ja) * 2012-09-14 2014-03-27 Oki Electric Ind Co Ltd 窒化物半導体装置及びその作製条件特定方法
JP2018078322A (ja) * 2013-09-27 2018-05-17 ウルトラテック インク 格子調整ドメイン−マッチングエピタキシーを用いた化合物半導体のエピタキシャル成長

Also Published As

Publication number Publication date
GB2487531A (en) 2012-08-01
US20120187540A1 (en) 2012-07-26
CN102610719A (zh) 2012-07-25
GB201100974D0 (en) 2011-03-09

Similar Documents

Publication Publication Date Title
JP2012151472A (ja) メタモルフィック基板システム、メタモルフィック基板システムの形成方法、および、第３族窒化物の半導体素子
US7951617B2 (en) Group III nitride semiconductor stacked structure and production method thereof
TWI418057B (zh) Ｉｉｉ族氮化物化合物半導體發光元件之製造方法，及ｉｉｉ族氮化物化合物半導體發光元件及燈
US9190268B2 (en) Method for producing Ga-containing group III nitride semiconductor
JPWO2010032423A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子並びにランプ、ｉｉｉ族窒化物半導体発光素子ウエーハの発光波長分布のばらつき低減方法
US9202873B2 (en) Semiconductor wafer for semiconductor device having a multilayer
JP2007103774A (ja) Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
JP2008177525A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008263023A (ja) Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法
US8134168B2 (en) Group-III nitride semiconductor device
US20140231824A1 (en) Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
TW201222872A (en) Limiting strain relaxation in III-nitride heterostructures by substrate and epitaxial layer patterning
CN107195736A (zh) 一种氮化镓基发光二极管外延片及其生长方法
US9305773B2 (en) Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
JP5334501B2 (ja) 窒化物半導体素子
JP2012204540A (ja) 半導体装置およびその製造方法
KR20110084296A (ko) 발광 소자의 제조 방법 및 발광 소자
US20090140286A1 (en) Production Method of Group III Nitride Semiconductor Element
JP2014003056A (ja) 半導体積層構造およびこれを用いた半導体素子
JP4222287B2 (ja) Ｉｉｉ族窒化物半導体結晶の製造方法
US20200144451A1 (en) Nitride semiconductor crystal and method of fabricating the same
JP4624064B2 (ja) Ｉｉｉ族窒化物半導体積層物
US20210135050A1 (en) Template substrate, electronic device, light emitting device, method of manufacturing template substrate, and method of manufacturing electronic device
JP4829273B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
WO2023150550A2 (en) Iii-nitride-based high-efficiency and high-power devices grown on or above a strain relaxed template

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130225