JP2012146749A - 半導体基板への有機膜パターンの直接描画プロセスにおける前処理方法 - Google Patents
半導体基板への有機膜パターンの直接描画プロセスにおける前処理方法 Download PDFInfo
- Publication number
- JP2012146749A JP2012146749A JP2011002353A JP2011002353A JP2012146749A JP 2012146749 A JP2012146749 A JP 2012146749A JP 2011002353 A JP2011002353 A JP 2011002353A JP 2011002353 A JP2011002353 A JP 2011002353A JP 2012146749 A JP2012146749 A JP 2012146749A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- organic film
- pattern
- film pattern
- direct drawing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
【課題】直接描画法によりレジストの膜パターンやパッシベーション用などの有機膜パターンを形成する際に発生し易い描画性や密着性の問題を防ぐことのできる半導体基板への有機膜パターンの直接描画プロセスにおける前処理方法を提供すること。
【解決手段】相互に異なる材料で構成された複数のパターン膜2、3、4で覆われた半導体基板1表面上に、前記複数のパターン膜2、3、4上に跨って積層される有機膜パターン5を直接描画法により形成する際に、前処理として前記半導体基板1表面を、プラズマ生成ガスとして酸素と窒素を用いてアッシングし、続いて水素と窒素をプラズマ生成ガスとして用いてクリーニング処理を行う。
【選択図】 図1
【解決手段】相互に異なる材料で構成された複数のパターン膜2、3、4で覆われた半導体基板1表面上に、前記複数のパターン膜2、3、4上に跨って積層される有機膜パターン5を直接描画法により形成する際に、前処理として前記半導体基板1表面を、プラズマ生成ガスとして酸素と窒素を用いてアッシングし、続いて水素と窒素をプラズマ生成ガスとして用いてクリーニング処理を行う。
【選択図】 図1
Description
本発明は、相互に異なる材料からなる複数の膜パターンを備える半導体基板表面に、さらに有機膜パターンを直接描画法により形成する膜形成プロセスの前処理方法に関する。
半導体デバイスを製造するプロセスにおいて、半導体基板表面に選択的な半導体領域の形成、酸化膜パターンの形成、電極膜配線やその上に被覆する有機膜パターンなどを形成する際には、フォトリソグラフィ技術を繰り返し用いる必要がある。フォトリソグラフィ技術により前述のようなパターンを形成するためには、非常に高価なフォトリソグラフィ装置を必要とする。さらに、前述のパターン形成のためには、半導体基板表面に形成した膜上に感光性のレジストを塗布し、フォトマスクと光などを用いて、まずレジストにパターンを露光し現像しベーキングし、続いて、このレジストパターンをマスクにしてエッチングにより前記膜に目的のパターンを形成する。このような膜パターンの形成は前述の高価なフォトリソグラフィ装置とともに、使用するレジストも高価であって使用効率も悪く、ほとんど廃棄することになるので、製造コストが高いものになっていた。
そこで、なるべく、フォトリソグラフィ工程を少なくするために、フォトリソグラフィを使用せずに、液状の有機膜材料を直接パターン状に吹き付け塗布して目的のパターン膜を形成する、たとえばインクジェット法などを含むディスペンサー法による直接描画法でのパターン形成方法が開発されている(特許文献1、2、3)。これらの特許文献ではさらに、この直接描画法では、膜パターンに断線や短絡が生じないように形成するために、半導体基板は、予め液滴との接触角を30度以下にして良好な濡れ性、親水性表面となるように前処理されていることが好ましいとあり、さらに具体的な表面前処理の方法として、酸素雰囲気中でプラズマ照射する方法が好ましいことも示唆されている。
しかしながら、半導体の製造プロセスではSi(シリコン)、SiO2(シリコン酸化物)、Al(アルミニウム)、Al−Si(シリコンを含有するアルミニウム合金)、Al−Cu(銅を含有するアルミニウム合金)、Ti(チタン)、Ni(ニッケル)、Au(金)、SiN(Si3N4等のシリコン窒化物)などの2種類以上のそれぞれ異なる材料で構成されている複数のパターン膜を有する半導体基板表面上に、さらに、レジスト膜やパッシベーション膜としてのポリイミド膜等の有機膜を形成するプロセスを必要とすることがある。この場合、前記有機膜を直接描画法によりパターン膜を形成しようとすると、半導体基板表面にある複数の膜パターンがそれぞれ異なる材料で構成されていることに起因して、濡れ性にバラツキが生じ、その結果、描画性や有機膜との密着性に問題が発生することがある。このような課題についてまでは、前記特許文献1では言及されていない。
本発明は以上述べた点に鑑みてなされたものであり、本発明の目的は、直接描画法によりレジストの膜パターンやパッシベーション用などの有機膜パターンを形成する際に発生し易い描画性や密着性の問題を防ぐことのできる半導体基板への有機膜パターンの直接描画プロセスにおける前処理方法を提供することにある。
前記課題を達成するために、本発明では、相互に異なる材料で構成された複数のパターン膜で覆われた半導体基板表面上に、前記複数のパターン膜上に跨って積層される有機膜パターンを直接描画法により形成する際に、前処理として前記半導体基板表面を、プラズマ生成ガスとして酸素と窒素を用いてアッシングし、続いて水素と窒素をプラズマ生成ガスとして用いてクリーニング処理を行う半導体基板への有機膜パターンの直接描画プロセスにおける前処理方法とする(請求項1)。前記相互に異なる材料がSi、SiO2、Al、AlSi、AlCu、Ti、Au、SiNから選ばれるいずれかであることが好ましい(請求項2)。前記有機膜がレジストまたはポリイミドであることも好ましい(請求項3)。また、前記プラズマ生成ガスの流量比、酸素/窒素が0.4乃至40.0の範囲の値であることが望ましい(請求項4)。また、前記プラズマ生成ガスの流量比、水素/窒素が0.4乃至40.0の範囲の値であることが好ましい(請求項5)。さらに前記相互に異なる材料で構成された複数のパターン膜で覆われた半導体基板の前記複数のパターン膜表面の純水によるそれぞれの接触角がいずれも40度以下であることがより好ましい(請求項6)。
本発明によれば、直接描画法によりレジストの膜パターンやパッシベーション用などの有機膜パターンを形成する際に発生し易い描画性や密着性の問題を防ぐ半導体基板への有機膜パターンの直接描画プロセスにおける前処理方法を提供することができる。
以下、本発明の半導体基板への有機膜パターンの直接描画プロセスにおける前処理方法にかかる実施例について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
半導体デバイスを製造するプロセスにおいて、半導体基板表面にレジストやポリイミド等の有機膜パターンを直接描画法で形成する場合、有機膜パターンの密着度を高めるためには、有機膜をスピンコーターなどで塗布形成する従来のプロセスに比べて、下地の半導体基板表面のクリーニングが特に重要になる。図1の半導体基板の平面図、断面図に示すように、半導体基板1の表面に既に形成されている種々のパターン膜のそれぞれ表面性状、たとえば清浄度や濡れ性を均一にしておく必要がある。しかし、半導体基板の表面に実際に形成されている、たとえばSi、SiO2、Al、Al−Si、Al−Cu、Ti、Ni、Au、SiN(Si3N4等)等からなる2種類以上の互いに異なる材料でそれぞれ構成されている複数のパターン膜の表面には、その濡れ性に関してバラツキが認められる。このようなバラツキを有する前記複数のパターン膜の表面性状を均一にする方法として、以下説明するようなプラズマ処理が有効であることを見つけたことが、本発明を成すきっかけである。
プラズマ処理の特徴として、アッシングの工程とクリーニングの工程を連続して行えることにある。このような連続プロセスとすることにより、半導体基板上の前記複数のパターン膜表面の濡れ性のバラツキがパターン膜表面に残っている残渣物質の除去(アッシング)と清浄化工程(クリーニング)を別々に行なった場合よりも20%〜30%程度低減させることができる。
このプラズマ処理の工程フローを図2に示す。前記複数のパターン膜が形成された半導体基板をプラズマ装置内のチャンバーに設置し、チャンバー内を減圧して10Pa〜100Pa程度にする(a)。次に、プラズマ生成ガスである酸素と窒素を、酸素100ml/分と窒素30ml/分で30秒間注入する(b)。この注入ガス雰囲気で120秒間、暴露して半導体基板表面に付着している有機汚染物質を酸化によりアッシングし、CO2やH2Oなどをガスとして基板表面から除去する(c)。プラズマに暴露させる時間は60秒〜180秒の範囲から選ぶことができる。生成ガスとしての酸素と窒素の好ましい流量比、酸素/窒素は、基板表面の膜材料、膜の表面状態により、最小値が0.4であり、最大値が40.0である範囲の中から選択する。より好ましい比の範囲は1.0以上20.0以下、さらに好ましくは2.0以上10.0以下である。本実施例1の場合は、酸素/窒素が100(ml/分)/30(ml/分)≒3.3である。その後、アッシングにより生じた生成物(CO2やH2O等)ガスをチャンバーから除去する(d)。
次に、プラズマ生成ガスである水素100ml/分と窒素30ml/分で30秒間注入する(e)。この注入ガス雰囲気で240秒間、半導体基板表面を暴露して、基板表面に付着している自然酸化膜や前述のアッシングにより形成された酸化膜などを還元して除去する(クリーニング、と呼ぶ)(f)。プラズマに暴露させる時間は120秒〜360秒の範囲から選ぶことができる。この際の水素と窒素の好ましい流量比、水素/窒素は、基板表面の膜材料、膜の表面状態により、最小値が0.4であり、最大値が40.0である範囲の中から選択する。より好ましい比の範囲は1.0以上20.0以下、さらに好ましくは2.0以上10.0以下である。本実施例1の場合は、水素/窒素が100(ml/分)/30(ml/分)≒3.3である。その後、ガス排気と窒素による置換を窒素40ml/分で10〜15分間行い、クリーニングにより生じた生成物(H2O等)を除去して窒素と入れ替える(g)。常圧(大気圧)に戻す(h)。
図3は、半導体基板表面のパターン膜の種類と純水による接触角と関係を示す図である。パターンの種類は、鏡面仕上げの表面に膜を形成していないシリコン基板(以下、ベアSiと呼ぶ)において、Siを1%含有するAl(Al−Si)膜を表面に形成した基板と、同じく熱酸化により表面に酸化膜(SiO2)を形成した基板と、ベアSiの3種類である。これらの基板について、前述の工程フローに従ってプラズマ処理を行い、処理後の基板表面にて純水による接触角の測定を行った。また、比較のために、プラズマ処理を行っていない上記3種類の基板についても、同じ測定を行った。このプラズマ処理フローにより、図3に示すように、基板表面の接触角が、プラズマ処理前の28度〜76度という大きいバラツキから、プラズマ処理後の34度〜38度と言うように小さいバラツキ範囲におさまるようになった。また、接触角も40度に近い40度以下の場合に濡れ性が向上し、半導体基板面内の異なる膜パターン表面の濡れ性のバラツキも無くなることが分かった。濡れ性が良くなった状態の表面に、レジストやポリイミド等の有機膜を描画すると、描画時の濡れ広がり方が均一になりラインの直線性が向上すると共に、有機膜の密着性も向上させることが可能となる。
このように、本発明では、直接描画による有機膜パターン形成の前処理として、通常知られている酸素ガスプラズマを用いた親水性表面にするための前処理だけでなく、直前の処理として、非親水性処理と言われる水素プラズマ処理を前処理に取り入れると、密着性が意外にも向上することを見つけてなされたものである。
以上説明したように、実施例1に記載の発明によれば、半導体基板表面の濡れ性が均一になり、描画性が向上する。また、描画時の直線性が向上するため、直接描画法を用いた工法ではより微細化が可能になる。また、フォトリソグラフィ工程自体を必要としないので、高価なフォトリソグラフィ設備一式が不要になることと、フォトリソグラフィ工程でのウエット処理時に使用される高価なレジストを含む薬品を使用する必要がないので、コストダウンにつながる。さらに作業時間の短縮もできる。
1 半導体基板
2 酸化膜
3 Al膜
4 SiN膜
5 ポリイミド膜
A−A’ 切断線
2 酸化膜
3 Al膜
4 SiN膜
5 ポリイミド膜
A−A’ 切断線
Claims (6)
- 相互に異なる材料で構成された複数のパターン膜で覆われた半導体基板表面上に、前記複数のパターン膜上に跨って積層される有機膜パターンを直接描画法により形成する際に、前処理として前記半導体基板表面を、プラズマ生成ガスとして酸素と窒素を用いてアッシングし、続いて水素と窒素をプラズマ生成ガスとして用いてクリーニング処理を行うことを特徴とする半導体基板への有機膜パターンの直接描画プロセスにおける前処理方法。
- 前記相互に異なる材料がSi、SiO2、Al、Al−Si、Al−Cu、Ti、Au、SiNから選ばれるいずれかであることを特徴とする請求項1に記載の半導体基板への有機膜パターンの直接描画プロセスにおける前処理方法。
- 前記有機膜がレジストまたはポリイミドであることを特徴とする請求項1または2に記載の半導体基板への有機膜パターンの直接描画プロセスにおける前処理方法。
- 前記プラズマ生成ガスとして用いられる酸素と窒素の流量比、酸素/窒素が0.4乃至40.0の範囲の値であることを特徴とする請求項1乃至3のいずれか一項に記載の半導体基板への有機膜パターンの直接描画プロセスにおける前処理方法。
- 前記プラズマ生成ガスとして用いられる水素と窒素の流量比、水素/窒素が0.4乃至40.0の範囲の値であることを特徴とする請求項1乃至4のいずれか一項に記載の半導体基板への有機膜パターンの直接描画プロセスにおける前処理方法。
- 前記相互に異なる材料で構成された複数のパターン膜で覆われた半導体基板の前記複数のパターン膜表面の純水によるそれぞれの接触角がいずれも40度以下であることを特徴とする請求項1乃至5のいずれか一項に記載の半導体基板への有機膜パターンの直接描画プロセスにおける前処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011002353A JP2012146749A (ja) | 2011-01-07 | 2011-01-07 | 半導体基板への有機膜パターンの直接描画プロセスにおける前処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011002353A JP2012146749A (ja) | 2011-01-07 | 2011-01-07 | 半導体基板への有機膜パターンの直接描画プロセスにおける前処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012146749A true JP2012146749A (ja) | 2012-08-02 |
Family
ID=46790050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011002353A Withdrawn JP2012146749A (ja) | 2011-01-07 | 2011-01-07 | 半導体基板への有機膜パターンの直接描画プロセスにおける前処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012146749A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016518275A (ja) * | 2013-04-24 | 2016-06-23 | オセ−テクノロジーズ・ベー・ヴエーOce’−Nederland Besloten Vennootshap | インク受容基材の表面前処理のための方法および装置、印刷方法、ならびにプリンタ |
WO2017029961A1 (ja) * | 2015-08-17 | 2017-02-23 | 株式会社 アルバック | 基板処理方法、および、基板処理装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003084123A (ja) * | 2001-06-29 | 2003-03-19 | Seiko Epson Corp | カラーフィルタ基板、カラーフィルタ基板の製造方法、液晶表示装置、電気光学装置、電気光学装置の製造方法及び電子機器 |
JP2003082133A (ja) * | 2001-09-13 | 2003-03-19 | Toppan Printing Co Ltd | プラスティックフィルムの表面処理法 |
JP2003241676A (ja) * | 1996-09-19 | 2003-08-29 | Seiko Epson Corp | 表示素子の製造方法及び表示素子用基板の製造方法 |
JP2006332036A (ja) * | 2005-04-25 | 2006-12-07 | Showa Denko Kk | 表示装置の製造方法 |
JP2010050310A (ja) * | 2008-08-22 | 2010-03-04 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
-
2011
- 2011-01-07 JP JP2011002353A patent/JP2012146749A/ja not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003241676A (ja) * | 1996-09-19 | 2003-08-29 | Seiko Epson Corp | 表示素子の製造方法及び表示素子用基板の製造方法 |
JP2003084123A (ja) * | 2001-06-29 | 2003-03-19 | Seiko Epson Corp | カラーフィルタ基板、カラーフィルタ基板の製造方法、液晶表示装置、電気光学装置、電気光学装置の製造方法及び電子機器 |
JP2003082133A (ja) * | 2001-09-13 | 2003-03-19 | Toppan Printing Co Ltd | プラスティックフィルムの表面処理法 |
JP2006332036A (ja) * | 2005-04-25 | 2006-12-07 | Showa Denko Kk | 表示装置の製造方法 |
JP2010050310A (ja) * | 2008-08-22 | 2010-03-04 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016518275A (ja) * | 2013-04-24 | 2016-06-23 | オセ−テクノロジーズ・ベー・ヴエーOce’−Nederland Besloten Vennootshap | インク受容基材の表面前処理のための方法および装置、印刷方法、ならびにプリンタ |
WO2017029961A1 (ja) * | 2015-08-17 | 2017-02-23 | 株式会社 アルバック | 基板処理方法、および、基板処理装置 |
CN107924833A (zh) * | 2015-08-17 | 2018-04-17 | 株式会社爱发科 | 基板处理方法及基板处理装置 |
JPWO2017029961A1 (ja) * | 2015-08-17 | 2018-05-24 | 株式会社アルバック | 基板処理方法、および、基板処理装置 |
CN107924833B (zh) * | 2015-08-17 | 2021-11-09 | 株式会社爱发科 | 基板处理方法及基板处理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019096738A (ja) | 素子チップの製造方法 | |
JP3988676B2 (ja) | 塗布装置、薄膜の形成方法、薄膜形成装置及び半導体装置の製造方法 | |
JP4224652B2 (ja) | レジスト剥離液およびそれを用いたレジストの剥離方法 | |
US9136104B2 (en) | Method for cleaning silicon wafer and apparatus for cleaning silicon wafer | |
TW561546B (en) | Processing method | |
JP5922642B2 (ja) | パターン付き多層ワークピースをレーザスクライブする際のデブリの生成を微少にするレーザエネルギー透過ストップ層の利用 | |
CN105428262A (zh) | 处理半导体器件的方法和芯片封装 | |
JP5287558B2 (ja) | 基板処理方法 | |
JP2012146749A (ja) | 半導体基板への有機膜パターンの直接描画プロセスにおける前処理方法 | |
JP2006148122A (ja) | 半導体基板上の金属構造から残留物を除去するための方法 | |
US20160099158A1 (en) | Method for removing metal oxide | |
JP2011151283A (ja) | 半導体装置の製造方法 | |
JP7146572B2 (ja) | 基板の成膜方法、及び液体吐出ヘッドの製造方法 | |
JP2011077085A (ja) | 半導体装置の製造方法 | |
JP4783833B2 (ja) | 半導体装置 | |
TW409276B (en) | Method of manufacturing semiconductor device | |
US20220084886A1 (en) | Wafer processing method | |
US9524866B2 (en) | Method for making semiconductor devices including reactant treatment of residual surface portion | |
US20190181018A1 (en) | Method of manufacturing semiconductor package by using both side plating | |
JP2001313295A (ja) | パターン形成方法 | |
Mercadier et al. | Hydrophobic Films Surface Preparation And Its Impact On Wet Cleaning | |
KR100595323B1 (ko) | 반도체 소자의 제조방법 | |
JP2005311342A5 (ja) | ||
JP2022079033A (ja) | 半導体装置およびその製造方法 | |
JP3969085B2 (ja) | 微細構造部を有する被洗浄体の洗浄方法と洗浄装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141007 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20141204 |