JP2012137783A - 自発光表示用駆動回路 - Google Patents

自発光表示用駆動回路 Download PDF

Info

Publication number
JP2012137783A
JP2012137783A JP2012079344A JP2012079344A JP2012137783A JP 2012137783 A JP2012137783 A JP 2012137783A JP 2012079344 A JP2012079344 A JP 2012079344A JP 2012079344 A JP2012079344 A JP 2012079344A JP 2012137783 A JP2012137783 A JP 2012137783A
Authority
JP
Japan
Prior art keywords
gradation
circuit
self
gradation voltage
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012079344A
Other languages
English (en)
Other versions
JP5506843B2 (ja
Inventor
Akihito Akai
亮仁 赤井
Yasuyuki Kudo
泰幸 工藤
Kazuo Daimon
一夫 大門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012079344A priority Critical patent/JP5506843B2/ja
Publication of JP2012137783A publication Critical patent/JP2012137783A/ja
Application granted granted Critical
Publication of JP5506843B2 publication Critical patent/JP5506843B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】本発明は、ガンマ特性の調整において、自発光素子(例えば有機EL素子)自体のRGB間の特性ばらつきを吸収し、自発光パネル個々の特性に応じたガンマ特性を最適かつ容易に調整可能とし、高画質化及び汎用性を実現する信号線駆動回路を提供することにある。
【解決手段】本発明の自発光表示用駆動回路(信号線駆動回路)302は、階調電圧生成回路311と制御レジスタ308をRGBそれぞれ3系統備え、個別に調整可能とした。これにより、RGB間の自発光素子自体の特性ばらつきを吸収可能になり、自発光ディスプレイにおいて、高画質化が実現できる。さらに、振幅、カーブ調整といった2種類の調整で、自発光素子の特性に応じたガンマ特性を最適かつ容易に調整でき、高画質化及び汎用性の向上が実現できる。
【選択図】図3

Description

本発明は、表示データに応じた階調電圧を生成し、有機ELパネル等の自発光パネルへ出力する自発光表示用駆動装置及びその自発光表示用駆動装置を備えた自発光表示装置に係り、特に、ガンマ特性(階調番号−輝度特性)の調整が可能な有機EL表示装置等の自発光表示装置及び自発光表示用駆動回路に関する。
まず、有機ELパネルに表示データを高画質で表示させるためには、有機ELパネル個々の特性に応じて所望のガンマ特性に調整する必要がある。
他方、液晶表示装置におけるガンマ特性の調整が可能な回路としては、特開2002−366112号公報(特許文献1)において知られている。
即ち、特許文献1においては、階調電圧生成回路は、ガンマ調整用制御レジスタとして、振幅調整レジスタ、傾き調整レジスタ、微調整レジスタを含んだ構成としている。また、階調電圧生成回路は、外部から供給される基準電圧とGND間から各階調電圧を生成するラダー抵抗、このラダー抵抗を構成する可変抵抗、及びその可変抵抗にて抵抗分割された電圧をさらに抵抗分割するための抵抗分割回路、この抵抗分割回路で生成された階調電圧を微調整レジスタの設定値により選択するセレクタ回路、その各セレクタ回路の出力電圧をバッファリングするアンプ回路、およびそのアンプ回路の出力電圧を所望の階調数に抵抗分割する出力部ラダー抵抗により構成される。ここで、ラダー抵抗の下側に設置されている下側可変抵抗と上側に設置されている上側可変抵抗の抵抗値は振幅調整レジスタにより、その抵抗値を設定できる構成とする。そして、この2つの可変抵抗により抵抗分割された電圧を階調番号の両端の階調電圧とする。
また、ラダー抵抗中間部上部と下部に設置された可変抵抗の抵抗値は傾き調整レジスタにより、その抵抗値を設定できる構成とする。これら2つの可変抵抗により抵抗分割された電圧を中間階調部の傾き特性を決めている階調番号の階調電圧とする。
さらに、振幅調整レジスタ、傾き調整レジスタでそれぞれ設定された可変抵抗値により生成された階調電圧間を抵抗分割回路により細かく抵抗分割し、微調整用階調電圧を生成する。次にセレクタ回路を設置し、微調整レジスタにより、前述の微調整用階調電圧を選択できる構成とする。
以上のように、特許文献1では、液晶表示装置内に階調電圧生成回路を具備し、振幅調整レジスタ、傾き調整レジスタ、微調整レジスタにより、液晶パネル個々の特性における所望のガンマ特性に応じて各階調電圧を調整する。
特開2002−366112号公報
上記従来技術である特許文献1では、液晶パネルにおいて、RGB独立でガンマ特性の調整が可能であるが、同一パネルで液晶素子自体のばらつきはなく、RGBのカラーフィルタの光透過率差を吸収するものであった。一方、有機ELパネルは、同一パネルであってもRGBのグループ間で、有機EL発光素子自体の特性ばらつきがある。
まず、一般的な有機EL発光素子等の自発光素子の特性ばらつきについて、図1を用いて説明する。図1(a)は、有機ELパネル等の自発光パネルのI−B特性を示したものであり、RGBのグループ間で特性がばらついた場合の一例である。この場合、RGBで同一の輝度特性(Brightness)を得るための電流値Iが、RGBのグループ間で異なっていることがわかる。図1(b)は、自発光パネルのV−I特性を示したものであり、RGBグループ間で特性がばらついた場合の一例である。この場合、RGBで同一の制御電流Iを得るための電圧レベルVが、RGBのグループ間で異なっていることがわかる。
ここで、RごとGごとBごとのグループ間での自発光素子(例えば有機EL素子)自体の特性(I−B特性およびV−I特性)のばらつきを考慮し、RごとGごとBごとのグループ間でほぼ同一の輝度特性が得られるように、RごとGごとBごとのグループのガンマ特性を個別に補正するというのは新規な課題である。
上記課題であった、RごとGごとBごとのグループ間での自発光素子(例えば有機EL素子)自体の特性ばらつきに合わせ、階調番号の両端の電圧を調整可能とするため、ラダー抵抗の基準電圧側とGND側のそれぞれにセレクタ回路を設置し、ラダー抵抗で抵抗分割された電圧から、階調番号の両端の電圧を選択するようなラダー抵抗構成とした。図2(a)は階調番号−階調電圧特性の振幅電圧を調整した場合の特性図である。なお、上記セレクタ回路の選択信号をレジスタ(振幅調整レジスタと呼ぶ)で設定可能とした。
次に、中間階調部のカーブ特性を調整可能とするため、前記階調番号の両端の階調電圧間に複数の可変抵抗を設置し、その抵抗値を選択するような回路構成とした。図2(b)は階調番号−階調電圧特性の中間階調部のカーブ特性を調整した場合の特性図である。なお、上記可変抵抗の抵抗値をレジスタ(カーブ調整レジスタと呼ぶ)で設定可能とした。
なお、RごとGごとBごとのグループ間での自発光素子(例えば有機EL発光素子)自体の特性ばらつきを吸収するために、図3に示すように階調電圧生成回路をRGB3系統用意する。ここで、RGBの各階調電圧生成回路はそれぞれガンマ特性を個別に調整できるものとし、特に階調番号−階調電圧特性における振幅とカーブ特性を調整することにする。
以上、振幅調整レジスタ及び、カーブ調整レジスタで図1の(a)(b)といったRGBの各自発光素子(例えば有機EL発光素子)の特性に合わせた階調電圧を設定できる。この結果、高画質化が望めるものとし、また、調整範囲の自由度が増し、汎用性のあるものとした。
本発明によれば、自発光表示用駆動回路において、階調電圧生成回路と制御レジスタをRGBそれぞれ3系統備え、個別に調整可能としたことにより、RGB間の自発光素子自体の特性ばらつきを吸収可能になり、その結果、自発光表示装置において高画質化が実現できる効果を奏する。
また、本発明によれば、振幅、カーブ調整といった2種類の調整で、自発光素子の特性に応じたガンマ特性を最適かつ容易に調整でき、高画質化及び汎用性の向上が実現できる。
本発明に係る有機EL発光素子のRGB間の特性ばらつきを説明するための特性図であり、(a)はRGB間のV−I特性ばらつきを示す図で、(b)はRGB間のI−B特性ばらつきを示す図である。 本発明に係るガンマ特性調整内容を示す図であり、(a)は階調電圧振幅調整を示す図で、(b)は階調電圧カーブ調整を示す図である。 本発明の有機EL表示装置の一実施の形態を示す構成図である。 本発明に係る信号線駆動回路(有機EL駆動回路)内の階調電圧生成回路の第1の実施の形態を示す構成図である。 本発明のセレクタ回路の一実施例を示す図である。 本発明に係る振幅調整レジスタ設定によるガンマ特性の調整作用を示した図である。 本発明の可変抵抗の一実施例を示す回路構成図である。 本発明に係るカーブ調整レジスタ設定によるガンマ特性の調整内容を示した図であり、(a)はレジスタ設定値と可変抵抗の抵抗値の関係においての一実施例を示した図で、(b)はカーブ調整レジスタ設定によるガンマ特性の調整作用を示した図である。 本発明に係る、図8とは異なるカーブ調整レジスタ設定によるガンマ特性の調整内容を示した図であり、(a)はレジスタ設定値と可変抵抗の抵抗値の関係においての一実施例を示した図で、(b)はカーブ調整レジスタ設定によるガンマ特性の調整作用を示した図である。 本発明に係る信号線駆動回路(有機EL駆動回路)内の階調電圧生成回路の第3の実施の形態を示す構成図である。 本発明に係る、図10に示す階調電圧生成回路における、振幅調整レジスタとカーブ調整レジスタ設定によるガンマ特性の調整内容を示した図であり、(a)はレジスタ設定値と可変抵抗の抵抗値の関係においての一実施例を示す図で、(b)は振幅調整レジスタとカーブ調整レジスタ設定によるガンマ特性の調整作用を示した図である。
本発明に係るガンマ特性(階調番号−輝度特性)の調整が可能な自発光表示装置及び自発光表示用駆動回路などの実施の形態について図面を用いて説明する。
まず、本発明に係る第1の実施の形態による自発光表示装置の構成について、図3〜9を用いて説明する。
図3は、自発光パネルである有機ELパネル301に対して、信号線を駆動する信号線駆動回路302、走査線を駆動する走査線駆動回路303、各駆動回路用の電源及び有機ELパネル用の電源を供給する電源回路304で構成された自発光表示装置である有機EL表示装置を示したものである。この中で、自発光パネルである有機ELパネル301は、画素毎にTFTが配置されており、これに接続する信号線と走査線とがマトリクス状に配線されて、アクティブマトリクス型で構成される。また、TFTのソース端子は、電源電圧VDDとGND間に設置された自発光素子である有機EL素子(OLEDr、OLEDg、OLEDb)と直列に挿入されたMOS(Q0R、Q0G、Q0B)のゲート端子に接続される。そして、信号線駆動回路302は、信号線を介して、MOS(Q0R、Q0G、Q0B)のゲート端子に階調電圧を印加することになる。ここで、前記MOSのゲート端子に印加された階調電圧により、自発光素子である有機EL素子(OLEDr、OLEDg、OLEDb)に流れる電流量が変化し、表示輝度は制御される。なお、この自発光表示装置である有機EL表示装置は、CPUから転送される表示データ320で、各MOS(Q0R、Q0G、Q0B)のゲート電圧に印加する階調電圧を制御するものとする。
次に、信号線駆動回路302を構成する各ブロックについて説明する。305はラッチ回路、306、315はレベルシフタ、307はタイミングコントローラ、308R、308G、308Bは制御レジスタ、311R、311G、311Bは階調電圧生成回路、314はデコーダ回路である。なお、制御レジスタ308R、308G、308B内部は振幅調整レジスタとカーブ調整レジスタを含む。
ここで、前述したように有機EL素子は、RごとGごとBごとのグループ間で、例えば、図3ではOLEDrとOLEDgとOLEDbでは素子特性が異なる場合があることから、階調電圧生成回路311R、311G、311Bと制御レジスタ308R、308G、308BはRGB個別に設けることにする。特に、本発明においては、RごとGごとBごとのグループ間での自発光素子(例えば有機EL素子)自体の特性(I−B特性およびV−I特性)のばらつきを考慮し、RごとGごとBごとのグループ間でほぼ同一の輝度特性が得られるように、RごとGごとBごとのグループのガンマ特性を個別に調整して階調電圧を生成する階調電圧生成回路311R、311G、311BをRGB個別(RGBグループ毎)に設けたことにある。制御レジスタについては、振幅およびカーブがRGB個別に設定できればよい。
タイミングコントローラ307は、ドットカウンタを持っており、外部から入力されるドットクロック321をカウントし、ラインクロックを生成する。
ラッチ回路305は、ラインクロックの立ち下がりタイミングで動作し、1ライン分の表示データをレベルシフタ306に転送する。
レベルシフタ306は、ラッチ回路305から転送される表示データをロジック回路の電源電圧であるVcc−GNDレベルから、階調電圧生成部311R、311G、311B、デコーダ回路314の動作電源であるVDD−VSSレベルに変換する。なお、このレベル変換を行う理由は、各ブロックの制御を動作電源に応じた電圧レベルで行う必要があるためである。
RGB個別の制御レジスタ308R、308G、308Bはラッチ回路を内蔵し、タイミングコントローラ307からのラインクロックの立ち下がりタイミングで動作し、CPUからの制御レジスタ信号322をレベルシフタ315に転送する。
レベルシフタ315は、各制御レジスタ308R、308G、308Bから転送される制御レジスタ信号をVcc−GNDレベルからVDD−GNDレベルに変換し、階調電圧生成部311R、311G、311Bへ転送する。
RGB個別の階調電圧生成回路311R、311G、311Bは、レベルシフタ315を介して入力される制御レジスタ信号で、後述する回路構成により、複数の階調電圧を生成する。
デコーダ回路314はレベルシフタ306からのデジタルの表示データをRGB個別の階調電圧生成回路311R、311G、311Bで生成されたアナログの階調電圧に変換するDAコンバータの役割を果たす。
次に、図4を用いて、本発明に係るRGB個別の階調電圧生成回路311R、311G、311Bの各々についてRGB個別の制御レジスタ308R、308G、308Bの各々を含めて説明する。
308はガンマ特性を調整するための設定値を保持する制御レジスタ、311は階調電圧生成回路、314は表示データに合わせた階調電圧をデコードするデコード部である。ここで、制御レジスタ308は上記振幅調整レジスタ404、カーブ調整レジスタ405を含んだ構成とする。
また、RGB個別の階調電圧生成回路311は外部から供給される基準電圧とGND間に設置されたラダー抵抗406、ラダー抵抗406内の抵抗分割回路428〜429の抵抗分割により生成された複数の電圧レベルから階調電圧を選択するセレクタ回路407〜408、そのセレクタ回路407〜408の出力電圧426〜427をバッファリングするオペアンプ回路409〜410、及びそのオペアンプ回路409〜410で出力された電圧を抵抗分割するための可変抵抗411〜416、及びその可変抵抗411〜416で生成された電圧をバッファリングするオペアンプ回路417〜421、及びそのオペアンプ回路417〜421の出力電圧430〜434を所望の階調数分(ここでは例えば64階調電圧)の階調電圧を抵抗分割する出力部ラダー抵抗422により構成される。
ここで、ラダー抵抗406の上側に設置されたセレクタ回路407は振幅調整レジスタ404の最大階調電圧設定値423により、その電圧レベルを設定できる構成とし、ラダ−抵抗406の下側に設置されたセレクタ回路408は振幅調整レジスタ404の最小階調電圧設定値424により、その電圧レベルを設定できる構成とする。このセレクタ回路407〜408により選択された電圧を階調番号の両端の階調電圧とし、階調電圧の振幅調整を振幅調整レジスタ404で設定できる構成とする。
さらに、可変抵抗411〜416はカーブ調整レジスタ405の可変抵抗設定値425により、その抵抗値を設定できる構成とする。
以上の回路構成で、まずは、可変抵抗411〜416の抵抗分割により、所望の階調番号−階調電圧特性を得る上で、基準となる階調電圧(基準階調電圧)を生成する。
さらに、前述により生成される各階調電圧は後段のオペアンプ回路417〜421でバッファリングされ、出力部ラダー抵抗422はオペアンプ回路417〜421の出力電圧(基準階調電圧)430〜434間を電圧関係が線形になるように抵抗分割し、階調番号が対応する例えば64階調分の階調電圧を生成する。これによりRGBグループ毎の階調電圧生成回路311で生成された64階調の階調電圧は、デコード回路314で表示データに合わせた階調電圧にデコードし(変換し)、有機ELパネル301上でのRGBグループ毎の信号線への印加電圧(出力電圧)となる。
以上説明したように、上記RごとGごとBごとのグループの階調電圧生成回路311R、311G、311Bは、階調番号の両端の振幅電圧を調整する振幅調整回路と、該振幅調整回路から得られる振幅電圧を複数に分圧して各々を調整することにより中間階調番号における電圧を調整して複数の基準階調電圧を生成するカーブ調整回路と、該カーブ調整回路から得られる複数の基準階調電圧間を複数に細分圧して所望の階調電圧を出力する出力回路とを有することになる。そして、上記振幅調整回路は、基準電圧を抵抗分割するラダー抵抗406と、該ラダー抵抗で抵抗分割された電圧から、階調番号の両端の電圧を選択するセレクタ回路407、408と、オペアンプ409、410とを有して構成される。上記カーブ調整回路は、前記振幅電圧の間に直列に接続した複数の可変抵抗411〜416とオペアンプ417〜421とによって構成される。上記出力回路は、前記基準階調電圧間を抵抗分割する出力部ラダー抵抗422によって構成される。そして、出力部ラダー抵抗422からは、階調番号が対応する例えば64階調分の階調電圧が生成されることになる。
以上のような回路構成により、ガンマ特性の調整において、振幅調整レジスタ404、カーブ調整レジスタ405の設定で、階調電圧の振幅電圧及び中間階調部のカーブ調整を可能とし、調整要素を有機EL素子特性に合わせることで、ガンマ特性の調整を容易にし、高画質化が望める階調電圧生成回路を実現した。
次に、本第1の実施の形態で使用したセレクタ回路407〜408について、振幅調整レジスタ404の設定値とセレクタ回路との関係について、図5を用いて説明する。図5は前記セレクタ回路407の内部構成を示したものである。ここで、501は、図4のラダー抵抗406内の抵抗分割回路428であり、ここでは、例えば、抵抗値3Rで抵抗分割し、8レベルの振幅調整用階調電圧A〜Hを生成する場合の構成を示している。セレクタ回路は、この抵抗分割回路501で生成された各振幅調整用階調電圧のうち1階調電圧を振幅調整レジスタ404の設定値502により、選択する。なお、前記単位抵抗Rは数十kΩで構成することが望ましい。
前記セレクタ回路407は、2to1(2入力1出力)セレクタ回路で構成されており、レジスタ設定値502の[0]ビット目で1段目のセレクタ回路群503の出力を選択し、[1]ビット目で2段目のセレクタ群504の出力を選択し、[2]ビット目で3段目のセレクタ回路505の出力を選択する。
ここでレジスタ設定値502が“000”[BIN]と設定した場合、セレクタ回路は抵抗分割回路501で分圧された振幅調整用階調電圧Aを出力する。次に、レジスタ設定値502が“111”[BIN]と設定した場合、セレクタ回路は抵抗分割回路501で分圧された振幅調整用階調電圧Hを出力する。このようにセレクタ回路は振幅調整レジスタ404のレジスタ設定値502が1増加するごとに、抵抗分割回路501で分圧された振幅調整用階調電圧AからHへと順々に選択する。
なお、前述したレジスタ設定値502とセレクタ回路の出力電圧の関係は一設定例であり、レジスタ設定値502の各ビットを反転させた場合、上記レジスタ設定値502とセレクタ回路の出力電圧との関係は逆になり、レジスタ設定値502が増加すればセレクタ回路は振幅調整用階調電圧HからAへと順々に選択する。このようにレジスタ設定値502とセレクタ回路との関係を逆にした場合でも構わない。
また、前記セレクタ回路407はレジスタ設定ビット数は3ビットとし、8レベルの振幅調整用階調電圧から1階調電圧を選択するものであるが、この設定ビット数を増加して、選択できる階調数を増やしても良い。また、抵抗分割回路501内部の抵抗値を3Rとしているが、この値を小さくしたり、大きくしても構わない。この抵抗分割回路501の抵抗値を小さくした場合、振幅調整範囲は狭くなるが調整精度は向上する。また、抵抗分割回路501内部の抵抗値を大きくした場合、振幅調整範囲は広くなるが、調整精度は悪化する。
なお、図4内の下側セレクタ回路408は、抵抗分割回路429内の抵抗値を1Rとして、調整精度を向上させ、レジスタ設定ビット数は7ビットとし、振幅調整範囲を広くしている。
次に、振幅調整レジスタ404とセレクタ回路407〜408によるガンマ特性の調整作用について図6を用いて説明する。
601は、振幅調整レジスタ404がデフォルト設定とした場合の階調番号−階調電圧特性である。
ここで、602のように階調電圧の低い側の電圧値は変化させずに、高い側の電圧値を変化させ、階調電圧の振幅電圧を小さく調整したい場合、振幅調整レジスタ404のレジスタ設定値423で上側セレクタ回路407が最も低いレベルを選択するように設定すれば良い。また、603のように階調電圧の低い側の電圧値は変化させずに、高い側の電圧レベルを変化させ、階調電圧の振幅電圧を大きく調整したい場合、振幅調整レジスタ404のレジスタ設定値423で上側セレクタ回路407が最も高いレベルを選択するように設定すれば良い。
このように、振幅調整レジスタ404のレジスタ設定値423で上側セレクタ回路407の選択電圧レベルを設定することで、階調電圧の低い側の電圧値は変化させずに、高い側の電圧値を変化させ、階調電圧の振幅電圧を調整することが可能である。
次に、604のように階調電圧の高い側の電圧値は変化させずに、低い側の電圧値を変化させ、階調電圧の振幅電圧を小さく調整したい場合、振幅調整レジスタ404のレジスタ設定値424で下側セレクタ回路408が最も高いレベルを選択するように設定すれば良い。また、605のように階調電圧の高い側の電圧値は変化させずに、低い側の電圧レベルを変化させ、階調電圧の振幅電圧を大きく調整したい場合、振幅調整レジスタ404のレジスタ設定値424で下側セレクタ回路408が最も低いレベルを選択するように設定すれば良い。
このように、振幅調整レジスタ404のレジスタ設定値424で下側セレクタ回路408の選択電圧レベルを設定することで、階調電圧の高い側の電圧値は変化させずに、低い側の電圧値を変化させ、階調電圧の振幅電圧を調整することが可能である。
次に、606〜607は上述した上側セレクタ回路407、下側セレクタ回路408を振幅調整レジスタ404で同時に設定した場合の調整作用を示したものである。606のように階調電圧の高い側と、低い側の両方の電圧値を高くする場合、振幅調整レジスタ404のレジスタ設定値423〜424で上側セレクタ回路407と下側セレクタ回路408の両方が最も高い電圧レベルを選択するように設定すれば良い。また、607のように階調電圧の高い側と、低い側の電圧値を低くする場合、振幅調整レジスタ404のレジスタ設定値423〜424で上側セレクタ回路407と下側セレクタ回路408の両方が最も低い電圧レベルを選択するように設定すれば良い。なお、608、609は振幅調整レジスタのデフォルト設定とした場合の階調番号−階調電圧特性にオフセット調整を実施した場合の特性であり、オフセット調整は上側セレクタ回路と下側セレクタ回路とで選択する電圧レベルを調整することにより実現可能な構成とする。
次に、本第1の実施の形態で使用した可変抵抗411〜416について、カーブ調整レジスタ405の設定値と回路の動作について図7を用いて説明する。図7は、前記可変抵抗411〜416の各々の内部構成を示したものである。ここでは、例えば、12個のカーブ調整用抵抗Ra〜Rlから、12種類の抵抗値を設定する場合の構成を示している。可変抵抗の抵抗値は、このカーブ調整用抵抗Ra〜Rlのうち接続する抵抗数をカーブ調整レジスタ405のレジスタ設定値714により、選択することで設定される。
前記各可変抵抗は、デコーダ回路701と12個の抵抗Ra〜Rlと12個のスイッチ702〜713で構成されており、デコーダ回路701を介し、レジスタ設定値714でスイッチ702〜713のうち1個をONにし、抵抗値を設定する。
ここで、レジスタ設定値714が“0000”[BIN]であった場合、デコーダ回路701はスイッチ702のみがONとなる信号を出力し、可変抵抗のトータル抵抗値はRaとなる。なお、設定値が“1011” [BIN]であった場合、デコーダ回路701は、スイッチ713のみがONとなる信号を出力し、トータル抵抗値はRa+Rb+…+Rlとなる。このように、可変抵抗は、レジスタ設定値714が1増加するごとに、RaからRlへと順々に接続され、抵抗値が増加する。
なお、上記で示したレジスタ設定値と可変抵抗の抵抗値との関係は一設定例であり、レジスタ設定値が増加する毎に抵抗値が減少する場合、あるいはレジスタ設定値毎に抵抗値を任意に設定する場合もありうる。また、上記レジスタ設定ビット数は4ビットとし、設定最大値を“1100”としているが、ビット数を増減させたり、設定最大値を変更しても構わない。ただし、レジスタの設定ビット数、及び設定最大値を大きくした場合は可変抵抗411〜416の抵抗値の調整範囲は広くなるが、回路規模は増加する。
以上の構成により、カーブ調整レジスタ405によるレジスタ設定で、可変抵抗411〜416の抵抗値を変化させることが可能となる。
次に、カーブ調整レジスタ405と各可変抵抗411〜416によるガンマ特性の調整作用について、オペアンプ回路417〜421の出力電圧(基準階調電圧)430〜434を、出力部ラダー抵抗422によって階調番号10、20、31、42、53とほぼ等間隔に割り当てた場合について、図8を用いて説明する。
図8(a)は、レジスタ設定値425と各可変抵抗411〜416の抵抗値の関係を示した図であり、801は可変抵抗411が選択できる抵抗値を示している。なお、図8(a)では、カーブ調整レジスタ405で可変抵抗411〜416の抵抗値の一括設定を可能としており、802はカーブ調整レジスタ405の設定値425を“0000”とした場合の可変抵抗411〜416の抵抗値、803は設定値425を“1011”とした場合の可変抵抗411〜416の抵抗値を示している。
図8(b)はカーブ調整レジスタ405で設定した場合の階調番号−階調電圧特性の調整作用を示したものである。即ち、804はカーブ調整レジスタを“0000”とした場合の階調番号−階調電圧特性であり、可変抵抗411〜416の抵抗値802は、階調番号−階調電圧特性を直線にするため、階調番号間の電位差が一定値となるように設定した。また、805はカーブ調整レジスタを“1011”とした場合の階調番号−階調電圧特性であり、可変抵抗411〜416の抵抗値803は、カーブ特性を下に凸にするため、階調番号を小さくする毎に、階調番号間の電位差が大きくなるように設定した。また、カーブ特性を上に凸に調整したい場合は、階調番号を小さくする毎に、階調番号間の電位差が小さくなるように各可変抵抗411〜416の抵抗値を設定すれば良い。なお、図4においては、可変抵抗の数を411〜416の6個としているが、この抵抗数を多くしたり、少なくしても構わない。
また、前記可変抵抗はレジスタ設定ビット数を4ビットとし、設定最大値を“1011”としているが、この設定ビット数、設定最大値は増やしても構わない。この場合、可変抵抗の抵抗値の設定数が増え、カーブ特性の調整幅、あるいは調整制度は向上するが、回路規模は増加する。
また、図4においては、あらかじめ有機ELパネル特有の階調番号−階調電圧特性を実現する各可変抵抗の抵抗値の組み合わせを用意しておき、カーブ調整レジスタで任意に階調番号−階調電圧特性を設定できるものとしているが、各可変抵抗の抵抗値を個別に設定できる構成としても構わない。
以上、制御レジスタ308内の振幅調整レジスタ404、カーブ調整レジスタ405のレジスタ設定値により、上述した階調番号−階調電圧特性の調整において、前記各レジスタによる階調電圧の振幅調整、中間階調部のカーブ調整が可能となり、有機EL発光素子のガンマ特性の調整が容易となる。また、これらのガンマ特性の調整がRGBで個別に実施できるよう、階調電圧生成回路をRGB3系統持つことで、本発明の目的である、有機EL内のRGB有機EL発光素子の特性に合わせた階調電圧を設定でき、高画質化が望める階調電圧生成回路を実現することができる。
次に、本発明に係る第2の実施の形態による自発光表示用駆動回路である有機EL駆動回路の構成について、図2、図8〜図9を用いて説明する。なお、有機EL駆動回路以外の構成は、第1の実施の形態と同様とする。
図8(b)は、第1の実施の形態における、階調番号−階調電圧特性であるが、図2に示す理想的な階調番号−階調電圧特性と比べると、特に階調番号の小さい部分において直線的な特性が顕著であり、表示データによっては、所望の輝度特性が得られない恐れがある。なお、前述した直線的な特性は、第1の実施の形態において、オペアンプ回路417〜421でバッファリングされる基準階調電圧430〜434が、ほぼ等間隔の階調番号10、20、31,42,53に割り当てられ、その階調番号間の階調電圧は出力部ラダー抵抗422により、電圧関係が線形になるように抵抗分割していたことに起因している。そこで、有機EL素子での理想的な階調番号−階調電圧特性において、階調番号が大きいほど、隣り合う階調番号間の電位差変化が小さく直線的であるのに対して、階調番号が小さいほど、隣り合う階調番号間の電位差変化が大きくなり、曲線の弧が小さくなることに着目し、本第2の実施の形態では、前記カーブ調整レジスタ405で調整可能な基準階調電圧430〜434を、階調番号が小さい方に小さく割り当てる構成とする。即ち、第2の実施の形態では、階調番号が大きいほど隣り合う階調番号間の電位差変化が大きく、階調番号が小さいほど、隣り合う階調番号間の電位差変化が小さくなるように、基準階調電圧430〜434を出力部ラダー抵抗422によって割り当てることにある。
図9(a)は、オペアンプ回路417〜421でバッファリングされた基準階調電圧430〜434を例えば2、5、10、20、35に割り当てた場合のレジスタ設定値425と各可変抵抗411〜416の抵抗値の関係を示した図であり、図9(b)はカーブ調整レジスタ405で設定した場合の階調番号−階調電圧特性の調整作用を示したものである。901はカーブ調整レジスタ設定値を“0000”とした場合の階調番号−階調電圧特性であり、902はカーブ調整レジスタ設定値を“1011”とした場合の階調番号−階調電圧特性を示している。
カーブ調整レジスタ設定値425を“0000”とした場合は、階調番号−階調電圧特性804と901とで相違はないが、カーブ調整レジスタ値425を“1011”とした場合の階調番号−階調電圧特性805、902は、特に階調番号が小さい部分において相違が見られ、また、出力部ラダー抵抗422により、例えば2、5、10、20、35と低階調電圧側から高階調電圧側に向うにつれて階調番号数(基準階調電圧差で示される階調調整幅)を少なくすることによって、各可変抵抗411〜416で抵抗分割された基準階調電圧430〜434を、階調番号の小さい方に向うにつれて偏って割り当てることにより、図に示す理想的な階調番号−階調電圧特性に近づくことがわかる。
なお、前記基準階調電圧430〜434を割り当てる前記階調番号は一実施例であり、有機EL素子の特性にあわせ、調整するものとする。
また、本第2の実施の形態は、前記第1の実施の形態における図4の階調電圧生成回路311の内部構成のみを変更したものであり、制御レジスタ308やデコード部314の構成及び動作については、第1の実施の形態と同様である。
以上、制御レジスタ308内のカーブ調整レジスタ405で設定可能な階調電圧430〜434を、有機EL素子の階調番号−階調電圧特性に合わせて、階調番号の小さい方に向うにつれて偏って割り当てることにより、本発明の目的である、有機EL素子の特性に合わせた階調電圧を設定でき、高画質化が望める階調電圧生成回路を実現することができる。
次に、本発明に係る第3の実施の形態による自発光表示用駆動回路である有機EL駆動回路の構成について、図10〜図11を用いて説明する。なお、有機EL駆動回路以外の構成は、第1の実施の形態と同様とする。
前述したように、RGB有機EL発光素子毎に、有機EL素子の階調番号−階調電圧特性は異なる。また、有機ELパネル毎にも階調番号−階調電圧特性は異なる。そこで、前記第1、第2の実施の形態において、複数の階調番号−階調電圧特性、特に複数のカーブ特性を選択できるようにするためには、前記可変抵抗411〜416の抵抗値群を複数用意するか、前記可変抵抗411〜416の抵抗値を個別に調整する必要がある。ただし、カーブ特性の調整幅、あるいは調整精度を向上させるためには、前者の場合は複数の抵抗値群を用意する必要があり、回路規模が増大する恐れがある。また、後者の場合は、回路規模の増大とガンマ特性の調整が困難になる恐れがある。そこで、本第3の実施の形態は、階調番号の両端の階調電圧に加え、中間階調のうち、1つの階調番号についても、前記振幅調整レジスタで設定可能な構成とし、前記最小階調番号と前記中間階調番号間の第1の振幅と前記中間階調番号と最大階調番号間の第2の振幅を設定可能とする。さらに、前記第1の振幅と第2の振幅において、個別にカーブ調整できる構成とすることにより、回路規模の増大を抑制しつつ、汎用性向上を可能とする。
次に、図10を用いて、本第3の実施の形態における、階調電圧生成回路を説明する。即ち、308はガンマ特性を調整するための設定値を保持する制御レジスタ、311’は階調電圧生成回路、314は表示データに合わせた階調電圧をデコードするデコード回路である。ここで、制御レジスタ308は上記振幅調整レジスタ1003、カーブ調整レジスタ1004を含んだ構成とする。
また、階調電圧生成回路311’は、外部から供給される基準電圧とGND間に設置されたラダー抵抗406、ラダー抵抗406の抵抗分割により生成された複数の電圧レベルから階調電圧を選択するセレクタ回路407〜408、1005、そのセレクタ回路407〜408、1005の出力電圧426〜427、1006をバッファリングするオペアンプ回路409〜410、1007、及びそのオペアンプ回路409〜410、1007で出力された電圧を抵抗分割するための可変抵抗411〜416、及びその可変抵抗411〜416の抵抗分割により生成される電圧をバッファリングするオペアンプ回路417〜418、420〜421、及びオペアンプ回路417〜418、1007、420〜421の出力電圧430〜431、1011、432〜434を所望の階調数分(ここでは例とし、64階調電圧)の階調電圧を抵抗分割する出力部ラダー抵抗422により構成される。即ち、階調電圧生成回路311’において、図4と相違する点は、中間階調番号にセレクタ回路1005と、そのセレクタ回路1005の出力電圧1006をバッファリングするオペアンプ回路1007とを設け、該オペアンプ回路1007で出力された電圧1011を可変抵抗413と414との間及び出力部ラダー抵抗422に印加することにある。
ここで、ラダー抵抗406の上側に設置されたセレクタ回路407は振幅調整レジスタ1003の最大階調電圧設定値423により、その電圧レベルを設定できる構成とし、ラダ−抵抗406の下側に設置されたセレクタ回路408は振幅調整レジスタ1003の最小階調電圧設定値424により、その電圧レベルを設定できる構成とし、ラダ−抵抗406の中側に設置されたセレクタ回路1005は振幅調整レジスタ1003の中間階調電圧設定値1008により、その電圧レベルを設定できる構成とする。このセレクタ回路407〜408、1005により選択された階調電圧426と階調電圧1006とで第1の振幅を設定し、階調電圧1006と階調電圧427で第2の振幅を設定することで、階調電圧の振幅調整を振幅調整レジスタ1003で設定できる構成とする。
また、可変抵抗411〜413はカーブ調整レジスタ1004の上側可変抵抗設定値1009により、その抵抗値を設定できる構成とし、可変抵抗414〜416はカーブ調整レジスタ1004の下側可変抵抗設定値1010により、その抵抗値を設定できる構成とする。
以上の回路構成で、まずは、各セレクタ回路407、1005、408の出力電圧426、1011、427と可変抵抗411〜416の抵抗分割により、所望の階調番号−階調電圧特性を得る上で、基準となる階調電圧を生成する。
さらに、前述より生成される各階調電圧は後段のオペアンプ回路417〜418、420〜421でバッファリングされ、出力部ラダー抵抗422はオペアンプ回路417〜418、420〜421、1007の出力電圧430〜431、1011、433〜434間を電圧関係が線形になるように抵抗分割し、64階調分の階調電圧を生成する。これにより階調電圧生成回路311’で生成された64階調の階調電圧は、デコード部(デコーダ回路部)314で表示データに合わせた階調電圧をデコードし、有機ELパネル上の各グループ毎の信号線への印加電圧となる。
なお、上記で示した図10の回路構成は一実施例であり、セレクタ回路で選択できる階調レベル数を3レベルから増やしても構わない。また、セレクタ回路1005で選択する階調レベルは、例えば、オペアンプ回路420でバッファリングされる階調電圧でも構わない。ただし、その場合は、上側可変抵抗設定値1009で設定される可変抵抗は411〜414、下側可変抵抗設定値1010で設定される可変抵抗は415〜416となる。さらに前記第2の実施の形態で述べたように、前記階調電圧430〜431、1011、433〜434を割り当てる前記階調番号は有機EL素子の特性に合わせ、調整するものとする。
ここで、本第3の実施の形態での振幅調整レジスタ1003と中間セレクタ回路1005によるガンマ特性の調整作用について図11を用いて説明する。図11おいて、前記階調番号430〜431、1011、433〜434を割り当てる階調番号は順番に2、5、9、23、41とし、上側セレクタ回路407の上側階調電圧設定値423と下側セレクタ回路408の下側階調電圧設定値424は固定とした場合を示す。1101は中側階調電圧設定値1008を“000”とし、上側下側ともに可変抵抗設定値1009〜1010を“000”設定とした場合の階調番号−階調電圧特性、1102は中側階調電圧設定値1008を“111”とし、上側下側ともに可変抵抗設定値1009〜1010を“000”設定とした場合の階調番号−階調電圧特性、1103は中側階調電圧設定値1008を“100”とし、上側下側ともに可変抵抗設定値1009〜1010を“100”設定とした場合の階調番号−階調電圧特性、1104は中側階調電圧設定値1008を“111”とし、上側下側ともに可変抵抗設定値1009〜1010を“111”設定とした場合の階調番号−階調電圧特性を示したものである。なお、前記中間階調電圧設定値1008は3ビットとしているが、3ビットより増加しても構わない。
また、前記上側可変抵抗設定値1009により調整される、前記第1の振幅のカーブ特性と、前記下側可変抵抗設定値1010により調整される、前記第2の振幅のカーブ特性は個別に設定可能であり、前記設定値1009〜1010の組み合わせでカーブ特性の調整が可能である。さらに、前記中側階調電圧設定値1008で選択される階調電圧1006を割り当てる階調番号で、前記第1の振幅のカーブ特性と、前記第2の振幅のカーブ特性とが切り替わる階調番号を調整するものとする。
以上、ガンマ特性の調整において、振幅調整レジスタ1003、カーブ調整レジスタ1004の設定で、階調電圧の第1の振幅電圧と第2の振幅電圧と、それぞれについてカーブ調整を可能とすることにより、本発明の目的である、自発光表示装置において、高画質化と汎用性の向上が望める階調電圧生成回路を実現することができる。
301…有機ELパネル(自発光パネル)、302…信号線駆動回路(自発光表示用駆動回路)、303…走査線駆動回路、304…電源回路、305…ラッチ回路、306…レベルシフタ、307…タイミングコントローラ、308,308R,308G,308B…制御レジスタ、311,311’,311R,311G,311B…階調電圧生成回路、314…デコード部(デコーダ回路部)、315…レベルシフタ、320…表示データ、321…ドットクロック、322…制御レジスタ信号、404…振幅調整レジスタ、405…カーブ調整レジスタ、406…ラダー抵抗、407…上側セレクタ回路、408…下側セレクタ回路、409〜410、417〜421…オペアンプ回路、411〜416…可変抵抗、422…出力部ラダー抵抗、423…上側セレクタ回路設定値(振幅調整値)、424…下側セレクタ回路設定値(振幅調整値)、425…可変抵抗設定値(カーブ調整値)、426…最小階調番号の階調電圧、427…最大階調番号の階調電圧、428〜429…抵抗分割回路、430〜434…オペアンプ出力電圧(基準階調電圧)、501…抵抗分割回路、502…レジスタ設定値、503〜505…スイッチ、601〜609…振幅調整作用、701…デコーダ回路、702〜713…スイッチ、714…レジスタ設定値、801…可変抵抗個別の抵抗値、802〜803…レジスタ設定値と抵抗値群、804〜805…階調番号−階調電圧特性、901〜902…階調番号−階調電圧特性、1003…振幅調整レジスタ、1004…カーブ調整レジスタ、1005…セレクタ回路、1006…中側セレクタ回路出力電圧、1007…オペアンプ回路、1008…中側セレクタ回路設定値、1009…上側可変抵抗設定値、1010…下側可変抵抗設定値、1011…階調電圧、1101〜1104…階調番号−階調電圧特性。

Claims (6)

  1. 自発光素子群を配列したアクティブマトリクス型自発光パネル上の信号線を駆動する自発光表示用駆動回路であって、
    前記自発光素子群における階調電圧を生成する階調電圧生成回路と、
    表示データを前記階調電圧生成回路から生成された階調電圧に変換するデコーダ回路と、を有し、
    前記階調電圧生成回路は、
    第1電圧の供給される第1配線と、
    前記第1電位より低い第2電位の供給される第2配線と、
    前記第1配線と第2配線との間に設けられたラダー抵抗と、
    前記ラダー抵抗に、その出力が接続され、それぞれ異なる基準電位を
    供給する複数のアンプ回路と、
    前記抵抗ラダーと前記デコーダ回路とを接続する複数の配線とを有し、
    前記ラダー抵抗と前記デコーダ回路とを接続する配線の数は、
    前記第2配線と前記第2配線側から前記第1配線側に向かう場合において最初
    に前記複数のアンプ回路の1つが接続されたノードとの間に多く設けられ、
    前記第1配線と前記第1配線側から前記第2配線側に向かう場合において最初
    に前記アンプ回路が接続されたノードとの間に少なく設けられる、
    ことを特徴とする自発光表示用駆動回路。
  2. 請求項1において、
    前記自発光表示用駆動回路の駆動する自発光素子は、有機EL素子であることを特徴とする自発光表示用駆動回路。
  3. 請求項1において、
    前記ラダー抵抗と前記デコーダ回路とを接続する前記複数の配線のおのおのは、階調番号に従う階調電圧を供給することを特徴とする自発光表示用駆動回路。
  4. 自発光素子群を配列したアクティブマトリクス型自発光パネル上の信号線を駆動する自発光表示用駆動回路であって、
    前記自発光素子群における階調電圧を生成する階調電圧生成回路と、
    表示データを前記階調電圧生成回路から生成された階調電圧に変換するデコーダ回路と、を有し、
    前記階調電圧生成回路は、
    第1電圧の供給される第1配線と、
    前記第1電位より低い第2電位の供給される第2配線と、
    前記第1配線と第2配線との間に設けられたラダー抵抗と、
    前記ラダー抵抗に、その出力が接続され、それぞれ異なる基準電位を
    供給する複数のアンプ回路と、
    前記抵抗ラダーと上記デコーダ回路とを接続する複数の配線とを有し、
    前記第2配線と上記第2配線側から上記第1配線側に向かう場合において最初に前記複数のアンプ回路の1つが接続されたノードとの間に設けられる配線の数はN本とされ、
    前記第1配線と前記第1配線側から前記第2配線側に向かう場合において最初に前記アンプ回路が接続されたノードとの間に設けられる配線の数は、前記N本より少なくされる、ことを特徴とする自発光表示用駆動回路。
  5. 請求項4において、
    前記自発光表示用駆動回路の駆動する自発光素子は、有機EL素子であることを特徴とする自発光表示用駆動回路。
  6. 請求項4において、
    前記ラダー抵抗と前記デコーダ回路とを接続する前記複数の配線のおのおのは、階調番号に従う階調電圧を供給することを特徴とする自発光表示用駆動回路。
JP2012079344A 2012-03-30 2012-03-30 自発光表示用駆動回路 Expired - Lifetime JP5506843B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012079344A JP5506843B2 (ja) 2012-03-30 2012-03-30 自発光表示用駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012079344A JP5506843B2 (ja) 2012-03-30 2012-03-30 自発光表示用駆動回路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003151223A Division JP2004354625A (ja) 2003-05-28 2003-05-28 自発光表示装置及び自発光表示用駆動回路

Publications (2)

Publication Number Publication Date
JP2012137783A true JP2012137783A (ja) 2012-07-19
JP5506843B2 JP5506843B2 (ja) 2014-05-28

Family

ID=46675187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012079344A Expired - Lifetime JP5506843B2 (ja) 2012-03-30 2012-03-30 自発光表示用駆動回路

Country Status (1)

Country Link
JP (1) JP5506843B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107492352A (zh) * 2016-06-10 2017-12-19 拉碧斯半导体株式会社 显示驱动器以及半导体装置
CN114596824A (zh) * 2022-02-24 2022-06-07 Tcl华星光电技术有限公司 显示面板的调光方法、装置、存储介质及终端设备
US11915635B2 (en) 2022-02-24 2024-02-27 Tcl China Star Optoelectronics Technology Co., Ltd. Dimming method and device of display panel, storage medium, and terminal equipment

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0822266A (ja) * 1994-07-08 1996-01-23 Hitachi Ltd Tft液晶表示ディスプレイ
JP2002250908A (ja) * 2001-02-23 2002-09-06 Matsushita Electric Ind Co Ltd 液晶表示装置及び画像表示応用機器
JP2002366112A (ja) * 2001-06-07 2002-12-20 Hitachi Ltd 液晶駆動装置及び液晶表示装置
JP2003076334A (ja) * 2001-09-04 2003-03-14 Toshiba Corp 表示装置
JP2003179834A (ja) * 2001-12-13 2003-06-27 Sanyo Electric Co Ltd 有機ELディスプレイのγ特性測定方法および調整方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0822266A (ja) * 1994-07-08 1996-01-23 Hitachi Ltd Tft液晶表示ディスプレイ
JP2002250908A (ja) * 2001-02-23 2002-09-06 Matsushita Electric Ind Co Ltd 液晶表示装置及び画像表示応用機器
JP2002366112A (ja) * 2001-06-07 2002-12-20 Hitachi Ltd 液晶駆動装置及び液晶表示装置
JP2003076334A (ja) * 2001-09-04 2003-03-14 Toshiba Corp 表示装置
JP2003179834A (ja) * 2001-12-13 2003-06-27 Sanyo Electric Co Ltd 有機ELディスプレイのγ特性測定方法および調整方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107492352A (zh) * 2016-06-10 2017-12-19 拉碧斯半导体株式会社 显示驱动器以及半导体装置
US10621919B2 (en) 2016-06-10 2020-04-14 Lapis Semiconductor Co., Ltd. Display driver and semiconductor device
US10665164B2 (en) 2016-06-10 2020-05-26 Lapis Semiconductor Co., Ltd. Display driver and semiconductor device
CN114596824A (zh) * 2022-02-24 2022-06-07 Tcl华星光电技术有限公司 显示面板的调光方法、装置、存储介质及终端设备
US11915635B2 (en) 2022-02-24 2024-02-27 Tcl China Star Optoelectronics Technology Co., Ltd. Dimming method and device of display panel, storage medium, and terminal equipment

Also Published As

Publication number Publication date
JP5506843B2 (ja) 2014-05-28

Similar Documents

Publication Publication Date Title
KR100561979B1 (ko) 자발광 표시용 구동 회로
KR100743498B1 (ko) 표시 장치의 전류 구동 데이터 드라이버 및 이를 가지는표시 장치
KR100761305B1 (ko) 발광 소자 구동 회로
US8681186B2 (en) Data driver and organic light emitting display having the same
JP4661324B2 (ja) デジタルアナログ回路とデータドライバ及び表示装置
US7880692B2 (en) Driver circuit of AMOLED with gamma correction
KR101361275B1 (ko) 디지털 디스플레이의 디지털 아날로그 변환 장치
US7289087B2 (en) Current driver and display device
JP2006047969A (ja) 液晶表示装置のソースドライバ
JP2009071801A (ja) デジタルアナログ変換器とその駆動方法並びにこれを備えるソースドライバ及び表示装置
JP5373680B2 (ja) デジタルアナログ変換回路とデータドライバ及び表示装置
US20210183293A1 (en) Data driving device and gamma voltage circuit for driving pixels arranged in display
US7671775B2 (en) Digital-to-analog converter
KR20070116439A (ko) 구동회로 및 이를 이용한 유기전계발광표시장치
KR101174985B1 (ko) 디스플레이 장치의 데이터 드라이버 및 그 동작 방법
JP5506843B2 (ja) 自発光表示用駆動回路
TWI425477B (zh) 有機發光顯示器及用於驅動該有機發光顯示器之方法
US9633591B2 (en) Digital-to-analog converter, programmable gamma correction buffer circuit and display apparatus
JP2004112183A (ja) 電流出力型ディジタル/アナログ変換回路、電流出力型駆動回路及び画像表示装置
JP2008102235A (ja) ディスプレイ装置
TWI508052B (zh) 伽瑪電壓驅動電路及相關顯示裝置
KR101040808B1 (ko) 유기전계발광표시장치 및 그의 구동방법
KR100696692B1 (ko) 유기 발광 표시 장치
KR100740086B1 (ko) 데이터 구동장치 및 이를 이용한 발광 표시 장치
JP5068492B2 (ja) 表示装置のデータドライバの駆動方法、表示装置のデータドライバ、および、表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140318

R150 Certificate of patent or registration of utility model

Ref document number: 5506843

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250