JP2012134288A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012134288A JP2012134288A JP2010284455A JP2010284455A JP2012134288A JP 2012134288 A JP2012134288 A JP 2012134288A JP 2010284455 A JP2010284455 A JP 2010284455A JP 2010284455 A JP2010284455 A JP 2010284455A JP 2012134288 A JP2012134288 A JP 2012134288A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- trench
- film
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【課題】素子分離領域に用いる微細化したトレンチを、ボイドを発生させることなく絶縁膜で埋設する。これにより、素子分離領域を介して隣接して配置する素子間の短絡を防止し、製造歩留まりの低下を抑制する。
【解決手段】半導体装置の製造方法は、半導体基板内のトレンチ内に、内部にボイドを有する第1絶縁膜を形成する。この後、エッチングにより、トレンチ内に第1絶縁膜の一部が残留すると共にボイドが露出するように第1絶縁膜を除去する。次に、ALD法により、ボイド内及びトレンチの露出した内壁上に第2絶縁膜を成膜した後、エッチングステップとデポジションステップを有するHDP−CVD法のサイクルを1サイクル以上、行うことにより、素子分離領域を形成する。
【選択図】図1
【解決手段】半導体装置の製造方法は、半導体基板内のトレンチ内に、内部にボイドを有する第1絶縁膜を形成する。この後、エッチングにより、トレンチ内に第1絶縁膜の一部が残留すると共にボイドが露出するように第1絶縁膜を除去する。次に、ALD法により、ボイド内及びトレンチの露出した内壁上に第2絶縁膜を成膜した後、エッチングステップとデポジションステップを有するHDP−CVD法のサイクルを1サイクル以上、行うことにより、素子分離領域を形成する。
【選択図】図1
Description
本発明は、半導体装置の製造方法に関する。
半導体装置の製造工程では、MOSトランジスタ等の素子を電気的に分離するため、半導体基板にSTI(Shallow Trench Isolation)法で形成した素子分離領域が設けられる(特許文献1)。
近年の微細化の進展に伴い、素子分離領域用のトレンチ(溝)のアスペクト比が上昇して、トレンチ内に空洞(ボイド)が形成されやすくなっている(特許文献2)。
素子分離領域内に空洞が残存すると、隣接する素子間の短絡の原因となるため、製造歩留まりの低下が起き易いと言う問題があった。このため、微細化したSTI用のトレンチ内に空洞を残存させることなく、絶縁膜で完全に充填する方法が求められていた。
一実施形態は、
半導体基板内にトレンチを形成する工程と、
前記トレンチ内を埋め込むと共に内部にボイドを有する第1絶縁膜を形成する工程と、
エッチングにより、前記トレンチ内に前記第1絶縁膜の一部が残留すると共に前記ボイドが露出するように前記第1絶縁膜を除去する工程と、
ALD法により、前記ボイド内及び前記トレンチの露出した内壁上に第2絶縁膜を成膜する工程と、
HDP−CVD法を用いた下記工程(1)及び(2)を有するサイクルを1サイクル以上、行うことにより、前記ボイド内に前記第2絶縁膜の一部が埋め込まれた素子分離領域を形成する工程と、
(1)エッチングを行うことにより、前記トレンチの上部の側壁上にテーパー状の絶縁膜を残留させるように前記絶縁膜を除去する工程、
(2)前記トレンチの上部内に新たに絶縁膜を形成する工程、
を有する半導体装置の製造方法に関する。
半導体基板内にトレンチを形成する工程と、
前記トレンチ内を埋め込むと共に内部にボイドを有する第1絶縁膜を形成する工程と、
エッチングにより、前記トレンチ内に前記第1絶縁膜の一部が残留すると共に前記ボイドが露出するように前記第1絶縁膜を除去する工程と、
ALD法により、前記ボイド内及び前記トレンチの露出した内壁上に第2絶縁膜を成膜する工程と、
HDP−CVD法を用いた下記工程(1)及び(2)を有するサイクルを1サイクル以上、行うことにより、前記ボイド内に前記第2絶縁膜の一部が埋め込まれた素子分離領域を形成する工程と、
(1)エッチングを行うことにより、前記トレンチの上部の側壁上にテーパー状の絶縁膜を残留させるように前記絶縁膜を除去する工程、
(2)前記トレンチの上部内に新たに絶縁膜を形成する工程、
を有する半導体装置の製造方法に関する。
素子分離領域に用いるトレンチを、ボイドを発生させることなく絶縁膜で埋設することができる。これにより、素子分離領域を介して隣接して配置する素子間の短絡を防止し、製造歩留まりの低下を抑制できる。
以下、添付図面を参照しながら、本発明の好ましい実施例について詳細に説明する。
図1A及びBは、本発明の好ましい実施例による半導体デバイス100の素子分離構造を示す図であり、A図は略断面図、B図は略平面図である。
図1A及びBに示すように、本実施例による半導体デバイス100は、シリコン等の半導体基板1に素子分離領域2が設けられており、素子分離領域2に取り囲まれるようにして、トランジスタの活性領域3が設けられている。
図1A及びBには図示していないが、活性領域3上には、ゲート絶縁膜及びゲート電極が設けられている。また、活性領域3内の、ゲート絶縁膜及びゲート電極を挟んだ両側には、ソース及びドレイン領域が設けられている。この活性領域3、ゲート絶縁膜、ゲート電極、並びにソース及びドレイン領域とからトランジスタが形成されている。
素子分離領域2には、STI(Shallow Trench Isolation)構造のトレンチ4が設けられており、トレンチ4の内壁はシリコン酸化膜である保護膜5で覆われている。保護膜5で覆われたトレンチ4の下部を埋め込むように、シリコン窒化膜である第1絶縁膜6が設けられている。さらに詳細に述べると、第1絶縁膜6の上面は活性領域3となる半導体基板1の表面よりも下方に位置しており、さらに第1絶縁膜6の上部には、凹部(ボイド)7がトレンチ4の幅の中心線上に位置している。
凹部7を埋め込むようにシリコン酸化膜である第2絶縁膜8が設けられており、さらにトレンチ4の上部となっている第1絶縁膜6及び8の上方は、シリコン酸化膜である第3絶縁膜9と第4絶縁膜10で覆われている。なお、第2絶縁膜8は凹部7の内部に位置すると共に、トレンチ4の上部において保護膜5と第3絶縁膜9の間に介在しているが、トレンチ4の上部になるほど膜厚が薄くなっていき、最上部では消滅している。
以上のような構造を有する半導体デバイス100では、トレンチ4の内部に空洞(ボイド)を存在させることなく、素子分離絶縁膜で充填することが可能となる。これにより、後続の製造工程において配線材料等の導電体が、ボイド内に残留することで生じる電気的な短絡(ショート)を防止することができる。
次に、本実施例による半導体デバイス100の製造方法について、詳細に説明する。図2〜図14は、本実施例による半導体デバイス100の製造方法を説明するための工程図である。図3、7〜9及び13においてA図は略断面図、B図は略平面図を示し、図2、4〜6、10〜12及び14においては略断面図のみを示す。本実施例では一例として、斜め方向に延在する長円形の3つの活性領域が配置されている場合について説明する。
半導体デバイス100の製造では、図2に示すように、まずシリコンである半導体基板1を用意し、この半導体基板1上に熱酸化法によってシリコン酸化膜(SiO2)である保護膜(パッド酸化膜)11を形成する。さらに、保護膜11の全面を覆うように、CVD(Chemical Vapor Deposition)法によってシリコン窒化膜(Si3N4)であるマスク膜12を形成する。この時、保護膜11の厚さは10nmとし、さらにマスク膜12の厚さは30nmとした。
次に、図3に示すように、マスク膜12上にフォトレジスト(図示せず)を塗布し、フォトリソグラフィ法によりフォトレジストを開口して、フォトレジストのマスクパターンを形成する。さらに、マスクパターンをマスクにして、ドライエッチングによりマスク膜12と保護膜11に開口部13を形成する。ここで、開口部13の位置は、素子分離領域2を形成する位置と一致しており、残留させたマスク膜12及び保護膜11の位置が、活性領域3を形成する位置と一致している。なお、実際の半導体基板1には、一般に多数の活性領域が形成されるが、B図では、その一部である3つの活性領域を形成するためのマスク膜12のレイアウトを示している。
次に、図4に示しように、残留させたマスク膜12をエッチングマスクとして、RIE(Reactive Ion Etching)法などのドライエッチングにより半導体基板1をその主面に対して垂直方向に加工して、活性領域3となる部分に半導体基板1が残留するように、トレンチ4を形成する。この時、トレンチ4の幅W1は42nmとし、さらにトレンチ4の深さD1は260nmとした。従って、保護膜11とマスク膜12を含めたトレンチ4の深さD2は300nmとなり、深さD2と幅W1の比であるアスペクト比(=D2/W1)は、約7となっている。このアスペクト比(D2/W1)は、7.0〜8.5であることが好ましい。
次に、図5に示すように、半導体基板1に形成されたトレンチ4の内壁に、トレンチ4内を埋め込むことなく、ISSG(In−Situ Steam Generation)などのラジカル酸化法によって、シリコン酸化膜である保護膜5を形成する。この保護膜5は、後続工程で絶縁膜をトレンチ4に埋め込む際に生じる半導体基板1の損傷を防ぐ役割を果すものである。さらに保護膜5は、トレンチ4を形成するために行ったドライエッチングによって半導体基板1の露出部に生じた結晶欠陥を除去するための犠牲膜にもなる。なお、保護膜5は、トレンチ4の内壁だけでなく、保護膜11の側面並びにマスク膜12の上面と側面にも形成されており、その膜厚は4nmとした。また、ラジカル酸化法によるシリコン酸化膜は、膜厚の50%がシリコンである半導体基板1中に形成されるので、膜厚を4nmとしても実質的な膜厚増加分は2nmとなる。従って、トレンチ4の幅W2は、その両側面における膜厚増加の合計値である4nm低減して38nmとなっているが、深さD3には増減がほとんど無く、約300nmが維持される。
次に、図6に示すように、保護膜5で覆われたトレンチ4内を埋め込むように、半導体基板1の全面にCVD法によってシリコン窒化膜である第1絶縁膜6を形成する。本実施例では、トレンチ4内を十分に埋め込むために、第1絶縁膜6の膜厚を50nmに設定した。このとき、トレンチ4は、前述したように深さD2が300nm、幅W2が38nmとなっており、アスペクト比(=D2/W2)は約8である。トレンチ4のアスペクト比が5以上となっている場合には、成膜時に空洞(以降、「ボイド」と称する)が発生しやすい。本実施例では、第1絶縁膜6の内部にボイド14が生じた。このボイド14の寸法は、幅W3が約4nm、高さH1が70nm程度であり、活性領域3となる半導体基板1の表面よりも下方で、トレンチ4の幅の中心線上に位置している。さらに詳細に説明すると、このボイド14は、トレンチ4内の対向する内壁に成膜されたシリコン窒化膜が、徐々にその厚みを増していく途中で、トレンチ4の上方がシリコン窒化膜によって閉鎖されて生じるため、必然的にトレンチ4の幅の中心線上に位置している。
次に、図7に示すように、加熱した燐酸(H3PO4)を薬液に用いたウェットエッチングにより、半導体基板1の表面に形成した第1絶縁膜6を除去する。このとき、シリコン窒化膜だけが等方的かつ選択的に除去されるので、ボイド14の上部が開口されて凹部7となる。この際に、ウェットエッチングの時間を制御して、凹部7が残存している状態でウェットエッチングを停止する。本実施例では、凹部7の高さH2が約35nmに減少し、幅W4は約15nmに拡大した形状で凹部7が残存した。この工程の後、トレンチの下部には第1絶縁膜6が残存するため、トレンチのアスペクト比を低減することができる。この第1絶縁膜の一部を除去した後のトレンチのアスペクト比は1.5〜2.5が好ましい。
次に、図8に示すように、第1絶縁膜6の内部に残存した凹部7を埋め込むように、半導体基板1の全面にALD(Atomic Layer Deposition)法によって、シリコン酸化膜である第2絶縁膜8を成膜する。ALD法では、所定の温度に保たれた半導体基板に対して、下記(1)〜(6)からなる1サイクルの処理を複数回、繰り返して成膜が行なわれる。
(1)原料ガスの供給、
(2)半導体基板上への原料の吸着、
(3)真空パージによる余剰原料ガスの排出、
(4)酸化ガスの供給、
(5)酸化ガスによる原料の酸化、
(6)真空パージによる余剰酸化ガスの排出。
(1)原料ガスの供給、
(2)半導体基板上への原料の吸着、
(3)真空パージによる余剰原料ガスの排出、
(4)酸化ガスの供給、
(5)酸化ガスによる原料の酸化、
(6)真空パージによる余剰酸化ガスの排出。
ここで、1サイクルにおけるプロセス条件の一例を示すと、原料ガスとして550℃で140sccm(Standard Cubic Centimeter per Minute)の流量としたトリスジメチルアミノシラン[TDMAS(Trisdimethyl Amino Silane):SiH[N(CH3)]3]を8秒間、供給した後、酸化ガスとして550℃で6.5slm(Standard Liter per Minute)としたオゾン(O3)を5秒間、供給する。このプロセス条件では、1サイクルあたり約0.08nm厚の第2絶縁膜8が成膜できるので、20nm厚とするには250サイクルの成膜が必要であった。
ALD法は、原料の基板表面への吸着、および吸着原料の酸化に基づく成膜であり、成膜分子が積層されることなく単層膜として形成できるため、高精度に膜厚を制御するのに適したプロセスである。従って、ALD法を用いることで、アスペクト比の大きなトレンチ4においても、その側面から底面までに渡った全内壁に均一な膜厚で成膜することができるため、ボイドを発生させることなく、凹部7を完全に埋め込むことができる。
一方、ALD法では複数のサイクルを繰り返して実施するため、成膜時間が非常に長くなってしまう。このため、厚い膜厚を形成することは現実的ではない。本実施例では、凹部7を完全に埋め込むのに必要な最小限の膜厚となるように第2絶縁膜8を形成する。これにより、トレンチ4の上部に孔15が残留する。孔15の幅W5は約11nmであった。
次に、図9に示すように、HDP−CVD法を用いてトレンチ4の上部を埋設するための絶縁膜を形成する。HDP−CVD法とは、高密度のプラズマを発生可能なチャンバーを用いるCVD手法である。HDP−CVD装置には、ICP型、ECR型、ヘリコン波型等がある。高周波を用いてチャンバー内に設置した半導体基板にバイアスをかけ、成膜とスパッタ・エッチングが同時進行するので「バイアスCVD」とも呼ばれる。また、使用するガス雰囲気によっては、反応性イオン・エッチングやスパッタ・エッチング等のドライエッチングとしても作用させることが可能である。
HDP−CVD装置を用いたスパッタによるエッチングは、膜表面へのスパッタイオンの入射角度が、所定の値(例えば45度)になるときに最も速くエッチングが進むように設定することができる。すなわちHDP−CVD法において、印加するバイアス電力を調節することによって、トレンチ4内に残存させる絶縁膜のテーパー角度を適宜調節することができる。
本実施例では、まず、トレンチ4の幅W5を拡大するため、HDP−CVD法のエッチングステップを実施することによって第2絶縁膜8を除去する。この時の設定条件の一例を示すと、エッチングガスとして流量を60sccmとした三フッ化窒素(NF3)と、330sccmの水素(H2)と、50sccmの酸素(O2)を用いて、トップバイアスパワーを6000W、バックバイアスパワーを2000Wに設定する。この条件下で20秒間処理する。このエッチングステップによって、トレンチ4内の第2絶縁膜8はテーパー形状にエッチングされて、第1絶縁膜6の上面部分に残存する。半導体基板1の上面に露出している第2絶縁膜8および保護膜5は除去される。また、マスク膜12の一部も除去される。これによりトレンチ4の上端部の幅W6は約42nmまで拡大されると共に、トレンチ4の上端部近傍はテーパー形状の側面(内壁)となる。凹部7内には第2絶縁膜8が残存するようにエッチング条件を設定する。このエッチング条件は、トレンチ4の上端部近傍がテーパー形状の側面(内壁)となる条件であれば特に限定されないが、トップバイアスパワーを5000〜7000W,バックバイアスパワーを1000〜3000Wとすることが好ましい。
次に、図10に示すように、トレンチ4の内壁を覆うように、半導体基板1の全面にHDP−CVD法の成膜ステップ(デポステップ)によって、シリコン酸化膜である第3絶縁膜9を成膜する。この時の成膜条件の一例を示すと、プロセスガス(成長ガス)として流量を25sccmとしたモノシラン(SiH4)と、520sccmの水素(H2)と、60sccmの酸素(O2)を用いて、トップバイアスパワーを9000W、バックバイアスパワーを3000Wに設定する。この条件下で28秒間成膜処理することによって、厚さ60nmの第3絶縁膜9を成膜する。この成膜ステップにおいては、スパッタ・エッチングも同時に進行する。
この成膜処理によれば、トレンチ4の内壁を第3絶縁膜9で覆うことができるものの、トレンチ4を完全に埋め込むことは出来ず、トレンチ4の上端部において幅W7が6nm程度となった孔16が残留することになる。この成膜ステップの条件は特に限定されないが、トップバイアスパワーを8000〜10000W,バックバイアスパワーを2000〜4000Wとすることが好ましい。
次に、図11に示すように、トレンチ4の上端部における孔16の幅W7を拡大するため、HDP−CVD法のエッチングステップによって第3絶縁膜9を一部除去する。この時の設定条件の一例を示すと、エッチングガスとして流量を60sccmとした三フッ化窒素(NF3)と、330sccmの水素(H2)と、50sccmの酸素(O2)を用いて、トップバイアスパワーを6000W、バックバイアスパワーを2000Wに設定する。この条件で10秒間、処理することによって、厚さ10nmの第3絶縁膜9を除去する。このエッチングステップによって、トレンチ4の内部にはテーパー形状の第3絶縁膜9が残存し、幅W7よりも広い幅W8を有する孔17が形成される。このエッチング条件は特に限定されないが、トップバイアスパワーを5000〜7000W,バックバイアスパワーを1000〜3000Wとすることが好ましい。
次に、図12に示すように、孔17を埋め込むように、半導体基板1の全面にHDP−CVD法の成膜ステップによって、シリコン酸化膜である第4絶縁膜10を成膜する。この時のCVD条件の一例を示すと、プロセスガス(成長ガス)として流量を70sccmとしたモノシラン(SiH4)と、320sccmの水素(H2)と、140sccmの酸素(O2)を用いて、トップバイアスパワーを9000W、バックバイアスパワーを8000Wに設定する。この条件下で36秒間、成膜処理することによって、厚さ150nmの第4絶縁膜10を成膜することが出来る。この成膜条件は、スパッタ・エッチングよりも膜の堆積が優勢に進むようにバイアス条件が設定されている。このエッチング条件は特に限定されないが、トップバイアスパワーを8000〜10000W,バックバイアスパワーを7300〜9300Wとすることが好ましい。
先に形成された孔17はテーパー形状となっており、アスペクト比も小さくなっているため孔17の内部に空洞を生じる事無く埋め込むことができる。引き続き、第4絶縁膜10の表面を覆うように、半導体基板1の全面にHDP−CVD法の成膜ステップによって、シリコン酸化膜である第5絶縁膜18を成膜する。この時のCVD条件の一例を示すと、プロセスガスとして流量を140sccmとしたモノシラン(SiH4)と、300sccmの水素(H2)と、300sccmの酸素(O2)を用いて、トップバイアスパワーを5000W、バックバイアスパワーを4000Wに設定する。この条件で40秒間、成膜処理することによって、厚さ280nmの第5絶縁膜18を成膜することが出来る。
ここで第5絶縁膜18は、マスク膜12の表面に生じていた第3絶縁膜9の凹凸を低減させる目的で成膜される。第5絶縁膜18の成膜の際にはトレンチ4内は絶縁膜で完全に充填されているので、成膜速度を早くした成膜条件で第5絶縁膜18を堆積することが可能である。HDP−CVD法で形成した、第3絶縁膜9、第4絶縁膜10、第5絶縁膜18はほぼ同等の特性を有する酸化シリコン膜であり、最終的に一体化した絶縁膜となる。図12では説明のため、境界線を破線で示した。
次に、図13に示すように、マスク膜12の上面が露出するまで、第3絶縁膜18をCMP(Chemical Mechanical Polishing)で研磨して平坦化を行う。
次に、図14に示すように、加熱した燐酸(H3PO4)を薬液に用いたウェットエッチングによって、マスク膜12を除去する。引き続きに、フッ酸(HF)を薬液に用いたウェットエッチングによって、半導体基板1上に突出している部分(酸化シリコン膜)を除去して、素子分離領域の上端が半導体基板1の上面と同程度の高さになるようにすれば、素子分離領域が完成する。この後に、MOSトランジスタ等の素子を形成することで、半導体装置が完成する。
図9で示した、凹部7内を、ALD法を用いた酸化シリコン膜(第2絶縁膜8)で充填する工程の後に実施するHDP−CVD法の工程は、必ずしも成膜工程を2回、実施する必要はない。すなわち、本実施例では、第1絶縁膜(窒化シリコン膜)でトレンチ内に形成されたボイドを露出させて、ALD法を用いた第2絶縁膜(酸化シリコン膜)の成膜とHDP−CVD法のエッチングステップによって埋設する。この後に、トレンチ上部の側壁形状および引き続き埋設すべき部分のアスペクト比に応じて、HDP−CVD法の成膜ステップとエッチングステップを繰り返して実施すればよい。上記の実施例ではエッチングステップを間に挟んで成膜ステップを2回、実施した。
トレンチ内が完全に充填された後は、エッチングよりも成膜を優勢にしたバイアス条件で平坦化のための絶縁膜(本実施例では第5絶縁膜)を形成することが好ましい。これは、成膜に必要な時間を短縮できるためである。また、HDP−CVD法のエッチングステップで使用したNF3ガスは一例であって、フッ素原子を含有すると共に、窒素、炭素、または水素の少なくとも一つを含有するガスを用いることが可能である。
以上、本発明の好ましい実施例について説明したが、本発明は、上記の実施例に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。
1 半導体基板
2 素子分離領域
4 トレンチ
5 保護膜
6 第1絶縁膜
7 凹部
8 第2絶縁膜
9 第3絶縁膜
10 第4絶縁膜
11 保護膜
12 マスク膜
13 開口部
14 ボイド
15、16、17 孔
18 第5絶縁膜
100 半導体デバイス
2 素子分離領域
4 トレンチ
5 保護膜
6 第1絶縁膜
7 凹部
8 第2絶縁膜
9 第3絶縁膜
10 第4絶縁膜
11 保護膜
12 マスク膜
13 開口部
14 ボイド
15、16、17 孔
18 第5絶縁膜
100 半導体デバイス
Claims (15)
- 半導体基板内にトレンチを形成する工程と、
前記トレンチ内を埋め込むと共に内部にボイドを有する第1絶縁膜を形成する工程と、
エッチングにより、前記トレンチ内に前記第1絶縁膜の一部が残留すると共に前記ボイドが露出するように前記第1絶縁膜を除去する工程と、
ALD法により、前記ボイド内及び前記トレンチの露出した内壁上に第2絶縁膜を成膜する工程と、
HDP−CVD法を用いた下記工程(1)及び(2)を有するサイクルを1サイクル以上、行うことにより、前記ボイド内に前記第2絶縁膜の一部が埋め込まれた素子分離領域を形成する工程と、
(1)エッチングを行うことにより、前記トレンチの上部の側壁上にテーパー状の絶縁膜を残留させるように前記絶縁膜を除去する工程、
(2)前記トレンチの上部内に新たに絶縁膜を形成する工程、
を有する半導体装置の製造方法。 - 前記素子分離領域を形成する工程は、
(1A)エッチングを行うことにより、前記ボイド内に第2絶縁膜を残留させ、前記トレンチの上部の側壁上にテーパー状の第2絶縁膜を残留させるように前記第2絶縁膜を除去する工程、
(2A)前記トレンチの上部内に第3絶縁膜を成膜する工程、
(1B)エッチングを行うことにより、前記トレンチの上部の側壁上にテーパー状の第3絶縁膜を残留させるように前記第3絶縁膜を除去する工程、
(2B)前記トレンチの上部内に第4絶縁膜を埋め込む工程、
を有する、請求項1に記載の半導体装置の製造方法。 - 前記素子分離領域を形成する工程の後に更に、前記第4絶縁膜上に、HDP−CVD法を用いて第5絶縁膜を形成する工程を有する、請求項2に記載の半導体装置の製造方法。
- 前記第2〜第5絶縁膜は、シリコン酸化膜を含む膜である、請求項3に記載の半導体装置の製造方法。
- 前記トレンチを形成する工程は、
前記半導体基板上にマスクパターンを形成する工程と、
前記マスクパターンを用いたエッチングにより、前記半導体基板内にトレンチを形成する工程と、
を有し、
前記素子分離領域を形成する工程において、
前記第3及び第4絶縁膜の少なくとも一部が前記半導体基板の上面よりも上方に位置するように、前記第3及び第4絶縁膜を形成し、
前記第5絶縁膜を形成する工程の後に更に、
前記半導体基板の上面が露出するまで、前記マスクパターン及び第3〜第5絶縁膜を除去する工程を有する、請求項3又は4に記載の半導体装置の製造方法。 - 前記マスクパターンはシリコン窒化膜を含むパターンである、請求項5に記載の半導体装置の製造方法。
- 前記トレンチを形成する工程において、
前記マスクパターン及び半導体基板内に形成されたトレンチのアスペクト比が7.0〜8.5である、請求項5又は6に記載の半導体装置の製造方法。 - 前記工程(1A)では、エッチングガスとしてNF3、H2及びO2の混合ガスを使用し、トップバイアスパワー5000〜7000W,バックバイアスパワー1000〜3000Wの条件に設定する、請求項2〜7の何れか1項に記載の半導体装置の製造方法。
- 前記工程(2A)では、成長ガスとしてSiH4、H2及びO2の混合ガスを使用し、トップバイアスパワー8000〜10000W、バックバイアスパワー2000〜4000Wの条件に設定する、請求項2〜8の何れか1項に記載の半導体装置の製造方法。
- 前記工程(1B)では、エッチングガスとしてNF3、H2及びO2の混合ガスを使用し、トップバイアスパワー5000〜7000W,バックバイアスパワー1000〜3000Wの条件に設定する、請求項2〜9の何れか1項に記載の半導体装置の製造方法。
- 前記工程(2B)では、成長ガスとしてSiH4、H2及びO2の混合ガスを使用し、トップバイアスパワー8000〜10000W、バックバイアスパワー7300〜9300Wの条件に設定する、請求項2〜10の何れか1項に記載の半導体装置の製造方法。
- 前記第1絶縁膜を除去する工程において、前記第1絶縁膜の一部を除去した後の前記トレンチのアスペクト比が1.5〜2.5である、請求項1〜11の何れか1項に記載の半導体装置の製造方法。
- 前記第1絶縁膜は、シリコン窒化膜を含む膜である、請求項1〜12の何れか1項に記載の半導体装置の製造方法。
- 前記トレンチを形成する工程と前記第1絶縁膜を形成する工程との間に更に、前記トレンチの内壁上に保護膜を形成する工程を有する、請求項1〜13の何れか1項に記載の半導体装置の製造方法。
- 前記保護膜は、シリコン酸化膜を含む膜である、請求項14に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010284455A JP2012134288A (ja) | 2010-12-21 | 2010-12-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010284455A JP2012134288A (ja) | 2010-12-21 | 2010-12-21 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012134288A true JP2012134288A (ja) | 2012-07-12 |
Family
ID=46649553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010284455A Pending JP2012134288A (ja) | 2010-12-21 | 2010-12-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012134288A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190064638A (ko) | 2016-12-14 | 2019-06-10 | 가부시키가이샤 아루박 | 성막 장치 및 성막 방법 |
KR20210006985A (ko) | 2018-05-21 | 2021-01-19 | 도쿄엘렉트론가부시키가이샤 | 성막 장치 및 성막 방법 |
-
2010
- 2010-12-21 JP JP2010284455A patent/JP2012134288A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190064638A (ko) | 2016-12-14 | 2019-06-10 | 가부시키가이샤 아루박 | 성막 장치 및 성막 방법 |
CN109983558A (zh) * | 2016-12-14 | 2019-07-05 | 株式会社爱发科 | 成膜装置及成膜方法 |
US11319630B2 (en) | 2016-12-14 | 2022-05-03 | Ulvac, Inc. | Deposition apparatus and deposition method |
CN109983558B (zh) * | 2016-12-14 | 2022-12-30 | 株式会社爱发科 | 成膜装置及成膜方法 |
KR20210006985A (ko) | 2018-05-21 | 2021-01-19 | 도쿄엘렉트론가부시키가이샤 | 성막 장치 및 성막 방법 |
US11578407B2 (en) | 2018-05-21 | 2023-02-14 | Tokyo Electron Limited | Film-forming apparatus and film-forming method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7501691B2 (en) | Trench insulation structures including an oxide liner and oxidation barrier | |
KR101615814B1 (ko) | 얕은 트렌치 격리 구조물의 형성 방법 | |
KR101003494B1 (ko) | 메모리 소자의 소자분리 구조 및 형성 방법 | |
KR100746223B1 (ko) | 반도체소자의 트렌치 소자분리 방법 | |
US7902037B2 (en) | Isolation structure in memory device and method for fabricating the same | |
US6924542B2 (en) | Trench isolation without grooving | |
KR20090067576A (ko) | 트렌치의 매립 방법 및 이를 이용한 소자 분리막 구조물의형성 방법 | |
KR20080095621A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR100477810B1 (ko) | Nf3 hdp 산화막을 적용한 반도체 소자 제조방법 | |
KR20040050971A (ko) | 반도체 소자를 제조하기 위한 갭 필 방법 | |
US7018905B1 (en) | Method of forming isolation film in semiconductor device | |
JP2012134288A (ja) | 半導体装置の製造方法 | |
JP2005322859A (ja) | 半導体装置およびその製造方法 | |
KR100678481B1 (ko) | 반도체소자의 트렌치 소자분리 방법 | |
KR20110024513A (ko) | 반도체 소자 제조 방법 | |
KR100691016B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100619395B1 (ko) | 반도체 소자 제조 방법 | |
KR100517351B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR100576368B1 (ko) | 트렌치 소자 분리막 형성 방법 | |
KR101168637B1 (ko) | 반도체 소자의 절연막 형성방법 | |
KR20100116042A (ko) | 반도체 메모리 소자의 소자 분리막 형성방법 | |
KR20080059774A (ko) | 반도체 소자의 트렌치 매립방법 | |
WO2010004619A1 (ja) | 半導体素子の素子分離方法 | |
JP2005011872A (ja) | 半導体装置の製造方法 | |
KR20060062529A (ko) | Sti 구조의 필드 산화막 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |