JP2012128697A - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP2012128697A JP2012128697A JP2010280003A JP2010280003A JP2012128697A JP 2012128697 A JP2012128697 A JP 2012128697A JP 2010280003 A JP2010280003 A JP 2010280003A JP 2010280003 A JP2010280003 A JP 2010280003A JP 2012128697 A JP2012128697 A JP 2012128697A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- failure
- occurred
- processor
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2043—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share a common memory address space
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/142—Reconfiguring to eliminate the error
- G06F11/1423—Reconfiguring to eliminate the error by reconfiguration of paths
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2035—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant without idle spare hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1417—Boot up procedures
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
プロセッサ及びチップセットの接続形態の制約を満たすように設計を行うと、プロセッサ縮退を行えない場合がある。
【解決手段】
複数のCPUとBIOS ROMとの間に、CPUとBIOS ROMとの接続を制御する経路切り替え機能を設ける。あるCPUで障害が発生したら、障害の発生していないCPUとBIOS ROMとを接続する経路を決定する。次に、決定した経路情報に基づき、経路を切り替える。
【選択図】 図1
Description
ここでプロセッサ0(1000)はエラー検出信号を出力した後、所定のエラー処理の実行を行うか、障害の程度によっては所定の命令を実行できずに発生するタイムアウト処理により、サウスブリッジ1008からシステムリセット信号1026を制御して、情報処理装置100-1の再起動を行う。(図2のS102)
障害検出部1014は、システムリセット信号1026のアサート(信号の電圧レベルの変化)を検出し、経路決定部1025及び縮退制御部1016にプロセッサ0(1000)の障害発生の通知を行う。(図2のS103)
経路決定部1025は、障害検出部1014からのプロセッサ0(1000)の障害発生の通知をもとに、経路制御信号1024を経路制御部1022へ出力し、サウスブリッジ1008とプロセッサ1(1001)とがサウスブリッジI/F 1007で接続されるように、経路切り替え部1018を設定する。(図2のS104)なお、上記設定は、図3に示す各プロセッサ1000、1001の障害発生の有無の状態と、経路決定部1025におけるサウスブリッジ1008の接続経路の設定情報テーブルにより、決定する。
縮退制御信号1017aの受信により、プロセッサ0(1000)は縮退する。そして、論理的または電気的にプロセッサ0(1000)を搭載していない状態と等価となった情報処理装置100-1は、経路切り替え部1018によりサウスブリッジ1008と接続されたプロセッサ1(1001)を用いて、BIOS ROM 1010にアクセスし、情報処理装置100-1を起動する。(図2のS106)。
ブート完了信号が出力された場合、サーバモジュール200は正常にブートが完了しており、処理は終了となる。
図7は、プロセッサの縮退ルールを定めたテーブルである。縮退プロセッサの情報として、図7に示すテーブルを用いてもよいし、図7に示すテーブルを使用せずにプロセッサの障害情報から次回縮退プロセッサを決定してもよい。なお、図7のテーブルは管理部1013内に保存される。
障害検出部1014は、システムリセット信号1026のアサートを検出し、サーバモジュール制御信号301を介して障害情報収集部501へ、システムが再起動されたことを通知する。(図6のS204)
システムが再起動されたことを通知された装置管理モジュール500は、サーバモジュール制御信号302を介して、サーバモジュール201内の障害管理部300に、システムが再起動されたことを通知する。(図6のS205)
システム再起動時、サーバモジュール200内の縮退制御部1016は、縮退制御信号1017a、1017bを出力し、図7に従って所定のプロセッサの縮退制御を行う。同様に、サーバモジュール201内の縮退制御部1016は、縮退制御信号1017a、1017bを出力し、図7に従って所定のプロセッサの縮退制御を行う。(図6のS206)
また、サーバモジュール201は、サーバモジュール制御信号302を介して、現在のプロセッサ縮退情報を障害情報収集部501へ通知する。(図6のS207)
次に、経路決定部502は、障害情報収集部501の持つ各サーバモジュールのプロセッサ縮退情報を基に、例えば図8に示すサウスブリッジ接続先プロセッサを定めたテーブル経路接続情報に記載された接続となるよう、接続経路情報及び経路切り替え指示を含んだ経路制御信号503を出力し、経路制御部601に経路切り替えの指示をする。(図6のS208)
なお、図8に示すテーブルを用いてもよいし、図8に示すテーブルを使用せずにプロセッサの障害情報からサウスブリッジ接続先プロセッサを決定してもよい。また、図8のテーブルは経路決定部502内に保存される。
具体的な経路切り替えを、図9に示す経路制御スイッチ602の詳細図を用いて説明する。
なお、本実施例ではサーバモジュール200及び201の組み合わせを用いて説明したが、他の組み合わせにおいても同様にしてサウスブリッジ接続先のプロセッサを変更することが可能である。
Claims (7)
- 複数の演算部を備える情報処理装置において、
BIOSを有する第一の記憶部と、
前記複数の演算部と前記第一の記憶部との間で、何れか1つの演算部と前記第一の記憶部とを接続する経路切り替え部と、
前記演算部で発生した障害を検出する障害検出部、前記障害検出部に格納された情報に基づいて障害の発生した演算部の縮退制御を行う縮退制御部、及び前記経路切り換え部の経路を制御する経路決定部を有する管理部とを備え、
前記管理部は、前記演算部で障害が発生すると、
障害の発生していない演算部と前記第一の記憶部とを接続する経路を決定し、
前記決定した経路情報を前記経路切り換え部に送信し、
前記経路切り換え部は、前記管理部から送信された経路情報に基づき、経路を切り替えることを特徴とする情報処理装置。 - 前記第一の記憶部は、BIOS ROMであることを特徴とする請求項1記載の情報処理装置。
- 前記経路切り替え部は、サウスブリッジを介して前記第一の記憶部と接続することを特徴とする請求項1記載の情報処理装置。
- 前記経路切り替え部は、前記複数の演算部とインターフェースを介して接続する複数の第一の送受信部と、前記サウスブリッジとインターフェースを介して接続する第二の送受信部と、経路制御部とを有し、
前記経路制御部は、
前記管理部から送信された前記経路情報を受信し、
前記受信した経路情報に基づき、障害が発生していない演算部とインターフェースを介して接続する第一の送受信部と、前記第二の送受信部とを接続することを特徴とする請求項3記載の情報処理装置。 - 複数のサーバモジュールが、バックプレーンを介して、装置管理モジュール及び経路切り替えスイッチモジュールと接続され、
前記サーバモジュールは、複数の演算部及びサウスブリッジを有し、
前記経路切り替えスイッチモジュールは、前記バックプレーンにより接続された任意の前記サーバモジュール上の何れか1つの演算部と、前記バックプレーンにより接続された任意の前記サーバモジュール上の前記サウスブリッジとを接続することを特徴とする情報処理装置。 - 前記サーバモジュールは、管理部と、複数の演算部と、サウスブリッジと、前記サウスブリッジと接続された第一の記憶部とを有し、
前記管理部は、前記サーバモジュール内の前記演算部で発生した障害を検出する障害検出部と、前記障害検出部に格納された情報に基づいて障害が発生した演算部の縮退制御を行う縮退制御部と、前記サーバモジュール内における各演算部の障害発生の有無を前記装置管理モジュールに通知する障害管理部とを有し、
前記演算部の障害が発生したあるサーバモジュールは、前記障害が発生した演算部の縮退情報を装置管理モジュールに送信し、前記障害が発生した演算部の縮退制御をし、
前記演算部の障害が発生していない他のサーバモジュールは、障害が発生していない演算部の縮退情報を装置管理モジュールに送信し、
前記装置管理モジュールは、前記サーバモジュールから受信した前記縮退情報を基に、接続経路情報及び経路切り替え指示を含んだ経路制御信号を前記経路切り替えスイッチモジュールに送信し、
前記経路切り替えスイッチモジュールは、前記装置管理モジュールから受信した前記経路制御信号に基づき、障害が発生したあるサーバモジュールのサウスブリッジと、他のサーバモジュールのうち何れか1つの演算部とを、接続することを特徴とする請求項5記載の情報処理装置。 - 前記経路切り替えスイッチモジュールは、
前記複数の演算部と前記バックプレーンを介して接続する複数の第一の送受信部と、前記サウスブリッジと前記バックプレーンを介して接続する第二の送受信部と、接続切り替え部とを有し、
前記装置管理モジュールから受信した前記障害が発生したあるサーバモジュールの演算部の縮退制御及び前記装置管理モジュールから受信した前記障害が発生していない他のサーバモジュールの演算部の縮退情報に基づき、前記障害が発生していないサーバモジュールの演算部とバックプレーンを介して接続する第一の送受信部と、前記障害が発生したサーバモジュールのサウスブリッジとバックプレーンを介して接続する前記第二の送受信部とを、接続することを特徴とする請求項6記載の情報処理装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010280003A JP2012128697A (ja) | 2010-12-16 | 2010-12-16 | 情報処理装置 |
EP11193336.2A EP2466467B1 (en) | 2010-12-16 | 2011-12-13 | Information Processing System |
EP12182536.8A EP2535817B1 (en) | 2010-12-16 | 2011-12-13 | Information processing system |
US13/327,190 US20120159241A1 (en) | 2010-12-16 | 2011-12-15 | Information processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010280003A JP2012128697A (ja) | 2010-12-16 | 2010-12-16 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012128697A true JP2012128697A (ja) | 2012-07-05 |
JP2012128697A5 JP2012128697A5 (ja) | 2013-03-14 |
Family
ID=45418405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010280003A Pending JP2012128697A (ja) | 2010-12-16 | 2010-12-16 | 情報処理装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20120159241A1 (ja) |
EP (2) | EP2535817B1 (ja) |
JP (1) | JP2012128697A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016091480A (ja) * | 2014-11-11 | 2016-05-23 | 三菱電機株式会社 | 二重化制御システム |
WO2017090164A1 (ja) * | 2015-11-26 | 2017-06-01 | 三菱電機株式会社 | 制御装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4437560B2 (ja) * | 2007-08-02 | 2010-03-24 | ソニー株式会社 | 情報処理装置および方法、並びに、非接触icカードデバイス |
US10491701B2 (en) * | 2016-07-14 | 2019-11-26 | Cisco Technology, Inc. | Interconnect method for implementing scale-up servers |
EP4186769A1 (en) * | 2017-04-17 | 2023-05-31 | Mobileye Vision Technologies Ltd. | Secure system that includes driving related systems |
US11009874B2 (en) * | 2017-09-14 | 2021-05-18 | Uatc, Llc | Fault-tolerant control of an autonomous vehicle with multiple control lanes |
WO2019229534A2 (en) * | 2018-05-28 | 2019-12-05 | Mobileye Vision Technologies Ltd. | Secure system that includes driving related systems |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06168218A (ja) * | 1992-11-30 | 1994-06-14 | Fujitsu Ltd | マルチプロセッサシステム |
JPH1153329A (ja) * | 1997-08-05 | 1999-02-26 | Hitachi Ltd | 情報処理システム |
JPH11232237A (ja) * | 1998-02-16 | 1999-08-27 | Hitachi Ltd | クロスバースイッチを有する情報処理装置およびクロスバースイッチ制御方法 |
JP2000076216A (ja) * | 1998-09-02 | 2000-03-14 | Nec Corp | マルチプロセッサシステム及びそのプロセッサ二重化方法並びにその制御プログラムを記録した記録媒体 |
JP2000122986A (ja) * | 1998-10-16 | 2000-04-28 | Hitachi Ltd | マルチプロセッサシステム |
JP2005507116A (ja) * | 2001-09-28 | 2005-03-10 | チヤパラル ネツトワーク ストレージ,インコーポレーテツド | チャネル独立記憶制御装置アーキテクチャにおけるバス区分 |
JP2005149281A (ja) * | 2003-11-18 | 2005-06-09 | Hitachi Ltd | 情報処理システム、情報処理装置、情報処理装置の制御方法及びプログラム |
JP2006172220A (ja) * | 2004-12-16 | 2006-06-29 | Nec Corp | フォールトトレラント・コンピュータシステム |
JP2007219571A (ja) * | 2006-02-14 | 2007-08-30 | Hitachi Ltd | 記憶制御装置及びストレージシステム |
JP2009193469A (ja) * | 2008-02-15 | 2009-08-27 | Nec Corp | 動的切り替え装置、動的切り替え方法、及び動的切り替えプログラム |
US20090235104A1 (en) * | 2000-09-27 | 2009-09-17 | Fung Henry T | System, architecture, and method for logical server and other network devices in a dynamically configurable multi-server network environment |
US20090240981A1 (en) * | 2008-03-24 | 2009-09-24 | Advanced Micro Devices, Inc. | Bootstrap device and methods thereof |
WO2010103562A1 (ja) * | 2009-03-09 | 2010-09-16 | 富士通株式会社 | 情報処理装置、情報処理装置の制御方法、及び情報処理装置の制御プログラム |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6971043B2 (en) * | 2001-04-11 | 2005-11-29 | Stratus Technologies Bermuda Ltd | Apparatus and method for accessing a mass storage device in a fault-tolerant server |
JP2003131900A (ja) * | 2001-10-24 | 2003-05-09 | Hitachi Ltd | サーバシステム運用管理方式 |
US6874103B2 (en) * | 2001-11-13 | 2005-03-29 | Hewlett-Packard Development Company, L.P. | Adapter-based recovery server option |
US7389411B2 (en) * | 2003-08-29 | 2008-06-17 | Sun Microsystems, Inc. | Secure transfer of host identities |
US20050125557A1 (en) * | 2003-12-08 | 2005-06-09 | Dell Products L.P. | Transaction transfer during a failover of a cluster controller |
JP4182948B2 (ja) * | 2004-12-21 | 2008-11-19 | 日本電気株式会社 | フォールト・トレラント・コンピュータシステムと、そのための割り込み制御方法 |
WO2007084422A2 (en) * | 2006-01-13 | 2007-07-26 | Sun Microsystems, Inc. | Modular blade server |
JP5526784B2 (ja) * | 2007-12-26 | 2014-06-18 | 日本電気株式会社 | 縮退構成設計システムおよび方法 |
US7802042B2 (en) * | 2007-12-28 | 2010-09-21 | Intel Corporation | Method and system for handling a management interrupt event in a multi-processor computing device |
TW200947224A (en) * | 2008-05-02 | 2009-11-16 | Inventec Corp | A sharing basic input output system type server device and method thereof |
US8335943B2 (en) * | 2009-06-22 | 2012-12-18 | Citrix Systems, Inc. | Systems and methods for stateful session failover between multi-core appliances |
US9141489B2 (en) * | 2009-07-09 | 2015-09-22 | Uniloc Luxembourg S.A. | Failover procedure for server system |
-
2010
- 2010-12-16 JP JP2010280003A patent/JP2012128697A/ja active Pending
-
2011
- 2011-12-13 EP EP12182536.8A patent/EP2535817B1/en not_active Not-in-force
- 2011-12-13 EP EP11193336.2A patent/EP2466467B1/en not_active Not-in-force
- 2011-12-15 US US13/327,190 patent/US20120159241A1/en not_active Abandoned
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06168218A (ja) * | 1992-11-30 | 1994-06-14 | Fujitsu Ltd | マルチプロセッサシステム |
JPH1153329A (ja) * | 1997-08-05 | 1999-02-26 | Hitachi Ltd | 情報処理システム |
JPH11232237A (ja) * | 1998-02-16 | 1999-08-27 | Hitachi Ltd | クロスバースイッチを有する情報処理装置およびクロスバースイッチ制御方法 |
JP2000076216A (ja) * | 1998-09-02 | 2000-03-14 | Nec Corp | マルチプロセッサシステム及びそのプロセッサ二重化方法並びにその制御プログラムを記録した記録媒体 |
JP2000122986A (ja) * | 1998-10-16 | 2000-04-28 | Hitachi Ltd | マルチプロセッサシステム |
US20090235104A1 (en) * | 2000-09-27 | 2009-09-17 | Fung Henry T | System, architecture, and method for logical server and other network devices in a dynamically configurable multi-server network environment |
JP2005507116A (ja) * | 2001-09-28 | 2005-03-10 | チヤパラル ネツトワーク ストレージ,インコーポレーテツド | チャネル独立記憶制御装置アーキテクチャにおけるバス区分 |
JP2005149281A (ja) * | 2003-11-18 | 2005-06-09 | Hitachi Ltd | 情報処理システム、情報処理装置、情報処理装置の制御方法及びプログラム |
JP2006172220A (ja) * | 2004-12-16 | 2006-06-29 | Nec Corp | フォールトトレラント・コンピュータシステム |
JP2007219571A (ja) * | 2006-02-14 | 2007-08-30 | Hitachi Ltd | 記憶制御装置及びストレージシステム |
JP2009193469A (ja) * | 2008-02-15 | 2009-08-27 | Nec Corp | 動的切り替え装置、動的切り替え方法、及び動的切り替えプログラム |
US20090240981A1 (en) * | 2008-03-24 | 2009-09-24 | Advanced Micro Devices, Inc. | Bootstrap device and methods thereof |
WO2010103562A1 (ja) * | 2009-03-09 | 2010-09-16 | 富士通株式会社 | 情報処理装置、情報処理装置の制御方法、及び情報処理装置の制御プログラム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016091480A (ja) * | 2014-11-11 | 2016-05-23 | 三菱電機株式会社 | 二重化制御システム |
WO2017090164A1 (ja) * | 2015-11-26 | 2017-06-01 | 三菱電機株式会社 | 制御装置 |
Also Published As
Publication number | Publication date |
---|---|
EP2466467A1 (en) | 2012-06-20 |
EP2466467B1 (en) | 2013-05-01 |
US20120159241A1 (en) | 2012-06-21 |
EP2535817B1 (en) | 2014-04-02 |
EP2535817A1 (en) | 2012-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9582448B2 (en) | Transmission apparatus and control unit | |
JP2012128697A (ja) | 情報処理装置 | |
US8745438B2 (en) | Reducing impact of a switch failure in a switch fabric via switch cards | |
US8948000B2 (en) | Switch fabric management | |
US8880938B2 (en) | Reducing impact of a repair action in a switch fabric | |
US9195553B2 (en) | Redundant system control method | |
US8677175B2 (en) | Reducing impact of repair actions following a switch failure in a switch fabric | |
TWI526822B (zh) | 用於多處理器電腦系統中之桌面管理介面冗餘的方法及設備 | |
JP2006195821A (ja) | 情報処理システムの制御方法、情報処理システム、ダイレクトメモリアクセス制御装置、プログラム | |
JP2013097553A (ja) | 切替制御装置、切替制御方法、情報処理装置および切替制御プログラム | |
US20110179493A1 (en) | Information processing device, a hardware setting method for an information processing device and a computer readable storage medium stored its program | |
JP2013073289A (ja) | 多重化システム、データ通信カード、状態異常検出方法、及びプログラム | |
US8181064B2 (en) | Information processing apparatus for inhibiting instructions, saving and restoring internal information in response to abnormality in redundant processor system | |
US20120311223A1 (en) | Information system | |
JP5733384B2 (ja) | 情報処理装置 | |
JP4779948B2 (ja) | サーバシステム | |
JP5439736B2 (ja) | コンピュータ管理システム、コンピュータシステムの管理方法、及びコンピュータシステムの管理プログラム | |
JP5970846B2 (ja) | 計算機システム及び計算機システムの制御方法 | |
JP2013041438A (ja) | ハードウェア障害被疑特定装置、ハードウェア障害被疑特定方法、及びプログラム | |
Center | SYSTEM REQUIREMENTS SPECIFICATION | |
KR20020053127A (ko) | 모드전환이 적시에 신속하게 이루어지는 이중화제어시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120521 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130123 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140422 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140819 |