JP2012109894A - 受信回路 - Google Patents

受信回路 Download PDF

Info

Publication number
JP2012109894A
JP2012109894A JP2010258614A JP2010258614A JP2012109894A JP 2012109894 A JP2012109894 A JP 2012109894A JP 2010258614 A JP2010258614 A JP 2010258614A JP 2010258614 A JP2010258614 A JP 2010258614A JP 2012109894 A JP2012109894 A JP 2012109894A
Authority
JP
Japan
Prior art keywords
signal
receiving circuit
timing
data
correlation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010258614A
Other languages
English (en)
Inventor
Naohisa Takayama
直久 高山
Ryoji Hayashi
亮司 林
Hirotaka Kamiuma
弘敬 上馬
Morishige Hieda
護重 檜枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010258614A priority Critical patent/JP2012109894A/ja
Priority to US13/295,052 priority patent/US8681913B2/en
Publication of JP2012109894A publication Critical patent/JP2012109894A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】受信信号にプリアンブルまたはユニークワードが含まれているかに係らず、かつ受信信号の符号化方式に依存せずに、データの先頭が検出できる受信回路を提供する。
【解決手段】受信回路１００は、１シンボルの参照信号を受信信号に対してスライディングさせながら相関演算をすることによって、相関信号を生成する相関演算部１１を備える。参照信号は、前半の１／２シンボル期間がハイレベルであり、後半の１／２シンボル期間がロウレベルである。受信回路１００は、さらに、受信信号に対して、参照信号の１／２シンボル期間分だけ遅延させて、遅延信号を出力する遅延部１７と、相関信号の先頭のピークのタイミングを遅延信号に含まれるデータの先頭のタイミングとして検出するデータ先頭タイミング検出部１６とを備える。
【選択図】図１

Description

本発明は、受信回路に関する。
従来の受信回路は、受信信号に対してビット判定をしてデータに復調する前段階として、データの先頭を検出する。その際に、受信信号に対して、ユニークワードなどの特定のパターンを参照信号として相関演算を行い、このピーク値をデータの先頭として検出する方式がとられていた（たとえば、特許文献１（特開平１０−１５５００４号公報）および特許文献２（特許第３１８６１６号公報）を参照）。
このデータ先頭検出方式は、図１０に示すように、受信信号が、データに先行するユニークワードまたはプリアンブルを含むことを前提としている。この方式では、受信信号に対して、遅延ユニークワードテーブルのユニークワードなどを参照信号とした相関演算を行って、相関器の出力のピーク値をデータ先頭として検出する。
特開平１０−１５５００４号公報 特許第３１８６１６号公報
しかしながら、特許文献１および特許文献２などのような従来の受信回路におけるデータ先頭検出方式は、たとえば、ISO/IEC14443 TypeA準拠またはTypeB準拠のカードモードの信号のようにプリアンブルおよびユニークワードを含まず、変調信号がいきなりデータ本体となる受信信号には対応していない。
また、特許文献１および特許文献２に記載されているような従来の受信回路におけるデータ先頭検出方式は、特定のユニークワードを使用するため、ある符号方式の受信信号のデータの先頭を検出することができるが、別の符号方式の受信信号のデータの先頭を検出することができない。
それゆえに、本発明の目的は、受信信号にプリアンブルまたはユニークワードが含まれているかに係らず、かつ受信信号の符号化方式に依存せずに、データの先頭が検出できる受信回路を提供することである。
本発明の一実施形態の受信回路は、１シンボルの参照信号を受信信号に対してスライディングさせながら相関演算をすることによって相関信号を生成する相関演算部を備え、参照信号は、前半の１／２シンボル期間がハイレベルであり、後半の１／２シンボル期間がロウレベルである。受信回路は、さらに、受信信号に対して、参照信号の１／２シンボル期間分だけ遅延させて、遅延信号を出力する遅延部と、相関信号の先頭のピークのタイミングを遅延信号に含まれるデータの先頭のタイミングとして検出する検出部とを備える。
本発明の一実施形態の受信回路によれば、受信信号にプリアンブルまたはユニークワードが含まれているかに係らず、かつ受信信号の符号化方式に依存せずに、データの先頭が検出できる。
第１の実施形態の受信回路の構成を表わす図である。 相関信号Ｓ１のサンプリング値ｂnの計算方法を説明するための図である。 相関信号Ｓ１のサンプリング値ｂn-1の計算方法を説明するための図である。 図１の受信回路の動作手順を表わすフローチャートである。 図１の受信回路における、受信信号Ａが入力されたときのタイミングチャートである。 図１の受信回路における、受信信号Ｂが入力されたときのタイミングチャートである。 本発明の第２の実施形態の受信回路の構成を表わす図である。 図７の受信回路の動作手順を表わすフローチャートである。 図７の受信回路における、受信信号Ａが入力されたときのタイミングチャートである。 プリアンブルまたはユニークワードを含むデータの構成を表わす図である。
以下、本発明の実施形態について図面を参照して説明する。
［第１の実施形態］
（構成）
図１は、第１の実施形態の受信回路の構成を表わす図である。
この受信回路は、相関演算部と、参照信号メモリと、ピーク検出部と、判定処理部と、閾値メモリと、データ先頭タイミング検出部と、遅延部と、データ先頭検出部と、ビット同期部と、ビット判定部とを備える。
参照信号メモリは、１シンボルの参照信号ＲＥを記憶する。前半の１／２シンボルの期間では、参照信号ＲＥは「Ｈ」レベルであり、後半の１／２シンボルの期間では、参照信号ＲＥは「Ｌ」レベルである。１／２シンボルの期間は、すなわち、「Ｈ」レベルが継続する時間、および「Ｌ」レベルが継続する時間は、この通信システムで扱う最も早い伝送速度の受信信号の「Ｈ」レベルおよび「Ｌ」レベルの長さ（言い換えると、この通信システムで最も短い「Ｈ」レベルまたは「Ｌ」レベルの長さ）を下回る。
閾値メモリは、閾値ＴＨを記憶する。
（相関演算）
相関演算部１１は、１シンボルの参照信号ＲＥを受信信号Ａに対してスライディングさせながら、相関演算をすることによって、相関信号Ｓ１を生成する。
受信信号Ａのサンプリング系列をａ0、ａ1、ａ2、・・・とし、参照信号ＲＥのサンプリング系列をｆ0、ｆ1、ｆ2、・・・、ｆNとし、相関信号Ｓ１のサンプリング系列をｂ0、ｂ1、ｂ2、・・・としたときに、たとえば、相関信号Ｓ１の第（ｎ−１）時点、第ｎ時点のサンプリング値ｂn-1、ｂnは、式（Ａ１）、（Ａ２）で表わされる。
Figure 2012109894
（相関演算の例）
図２は、相関信号Ｓ１のサンプリング値ｂnの計算方法を説明するための図である。
参照信号ＲＥのサンプリング系列がｆ0〜ｆ7とすると、相関信号Ｓ１のサンプリング値ｂnは、以下の式で計算される。
ｂn＝ｆ0×ａn-7＋ｆ1×ａn-6＋ｆ2×ａn-5＋ｆ3×ａn-4＋ｆ4×ａn-3＋ｆ5×ａn-2＋ｆ6×ａn-1＋ｆ7×ａn ・・・（Ａ３）
図３は、相関信号Ｓ１のサンプリング値ｂn-1の計算方法を説明するための図である。
参照信号ＲＥのサンプリング系列がｆ0〜ｆ7とすると、相関信号Ｓ１のサンプリング値ｂn-1は、以下の式で計算される。
ｂn-1＝ｆ0×ａn-8＋ｆ1×ａn-7＋ｆ2×ａn-6＋ｆ3×ａn-5＋ｆ4×ａn-4＋ｆ5×ａn-3＋ｆ6×ａn-2＋ｆ7×ａn-1 ・・・（Ａ４）
図２および図３を比較すればわかるように、参照信号ＲＥをスライドさせながら相関演算するが、参照信号ＲＥが受信信号Ｒ１のパターンと同じになる場合に、相関信号Ｓ１の値が大きくなる。
再び、図１を参照して、ピーク検出部１３は、相関信号Ｓ１のピークを表わすピーク信号Ｐ１を生成する。
比較処理部１４は、ピーク信号Ｐ１のピーク値が閾値ＴＨを上回る場合に、ピーク信号Ｐ１をデータ先頭タイミング検出部へ出力する。
遅延部１７が、受信信号Ｒ１を参照信号の１／２シンボル期間だけ遅延させて、遅延信号Ｄ１を出力する。
データ先頭タイミング検出部１６は、ピーク信号Ｐ１に含まれる先頭のピーク４５のタイミングを遅延信号Ｄ１に含まれるデータの先頭のタイミングＴ１として検出する。
ビット同期部３０は、検出された先頭のタイミングに基づいて、ビットタイミングクロックＢＣＬＫを出力する。
ビット判定部３１は、ビットタイミングクロックＢＣＬＫに同期して、データ先頭検出部２０の出力信号である遅延信号Ｄ１に含まれるデータのビット判定をして、データに復調する。
（動作）
次に、図１の受信回路の動作について説明する。
図４は、図１の受信回路の動作手順を表わすフローチャートである。
図５は、図１の受信回路における、受信信号Ａが入力されたときのタイミングチャートである。この受信信号Ａは、モードはフェリカ仕様のマンチェスタ符号で符号化された信号である。この受信信号Ａは、図１０に示すような、データに先行するプリアンブルまたはユニークワードを含む。
図６は、図１の受信回路における、受信信号Ｂが入力されたときのタイミングチャートである。この受信信号Ｂは、ISO/IEC 14443-2 TypeB準拠のNRZ（Non-Return-to-Zero）符号で符号化された信号である。この受信信号Ｂは、プリアンブルおよびユニークワードを含まない。
図４、図５および図６を参照して、まず、データ先頭検出部２０内の相関演算部１１が、１シンボルの参照信号ＲＥを受信信号Ｒ１に対してスライディングさせながら相関演算をすることにより、相関信号Ｓ１を生成する（ステップＳ１０１）。
次に、データ先頭検出部２０内の遅延部１７が、受信信号Ｒ１を参照信号の１／２シンボル期間だけ遅延させて、遅延信号Ｄ１を出力する（ステップＳ１０２）。
次に、データ先頭検出部２０内のピーク検出部１３が、相関信号Ｓ１のピークを表わすピーク信号Ｐ１を生成する（ステップＳ１０３）。
次に、データ先頭検出部２０内の比較処理部１４が、ピーク信号Ｐ１のピーク値が閾値ＴＨを上回るか否かを比較する。比較処理部１４は、ピーク信号Ｐ１のピーク値が閾値ＴＨを上回る場合に（ステップＳ１０４でＹＥＳ）、ピーク信号Ｐ１をデータ先頭タイミング検出部へ出力する（ステップＳ１０５）。
次に、データ先頭検出部２０内のデータ先頭タイミング検出部１６が、ピーク信号Ｐ１に含まれる先頭のピーク４５のタイミングを遅延信号Ｄ１に含まれるデータの先頭のタイミングＴ１として検出する（ステップＳ１０６）。
次に、ビット同期部３０が、検出された先頭のタイミングに基づいて、ビットタイミングクロックＢＣＬＫを出力する（ステップＳ１０７）。
次に、ビット判定部３１が、ビットタイミングクロックＢＣＬＫに同期して、データ先頭検出部２０の出力信号である遅延信号Ｄ１に含まれるデータのビット判定をして、データに復調する（ステップＳ１０８）。
（効果）
以上のように、本実施の形態によれば、プリアンブルがなくデータ本体のみの受信信号に対してもデータの先頭を短時間に検出することができる。さらに、本実施の形態によれば、複数種類のモードの受信信号に対してもデータの先頭を短時間に検出することができる。
［第２の実施形態］
図７は、本発明の第２の実施形態の受信回路の構成を表わす図である。
図７の受信回路２００が、図１の受信回路１００と相違する点は、最大値検出部２８と、閾値設定部１９とを備える点である。その他の構成は図１と同一のため説明を省略する。
最大値検出部２８は、予めシステムで定められた期間、たとえば、送信モードから受信モードに移行した直後の所定期間ＰＴ内におけるピーク信号Ｐ１のピーク値の中の最大値を検出する。
閾値設定部１９は、最大値検出部で検出されたピーク値の最大値と係数Ｋ（値は１以上）とを乗算して、閾値ＴＨ１を確定して、閾値メモリに保存する。
（動作）
次に、図７の受信回路の動作について説明する。
図８は、図７の受信回路の動作手順を表わすフローチャートである。
図９は、図７の受信回路における、受信信号Ａが入力されたときのタイミングチャートである。この受信信号Ａは、モードはフェリカ仕様のマンチェスタ符号で符号化された信号である。この受信信号Ａは、図１０に示すような、データに先行するプリアンブルまたはユニークワードを含む。
まず、送信モードから受信モードへの切替えがなされる（ステップＳ２００）。
まず、データ先頭検出部２０内の相関演算部１１が、１シンボルの参照信号ＲＥを受信信号Ｒ１に対してスライディングさせながら相関演算をすることにより、相関信号Ｓ１を生成する（ステップＳ２０１）。
次に、データ先頭検出部２０内の遅延部１７が、受信信号Ｒ１に対して、参照信号の１／２シンボル期間だけ遅延させて、遅延信号Ｄ１を出力する（ステップＳ２０２）。
次に、データ先頭検出部２０内のピーク検出部１３が、相関信号Ｓ１のピークを表わすピーク信号Ｐ１を生成する（ステップＳ２０３）。
次に、データ先頭検出部２０内の最大値検出部２８が、予めシステムで定められた期間、たとえば、送信モードから受信モードに移行した直後の所定期間ＰＴ内におけるピーク信号Ｐ１のピーク値６７の中の最大値６８を検出する（ステップＳ２０４）。
次に、データ先頭検出部２０内の閾値設定部１９が、最大値６８と係数Ｋ（値は１以上）とを乗算して、閾値ＴＨ１を確定する（ステップＳ２０５）。
次に、データ先頭検出部２０内の比較処理部１４が、送信モードから受信モードに移行した直後の所定期間ＰＴ経過後において、ピーク信号Ｐ１のピーク値が閾値ＴＨ１を上回るか否かを比較する。比較処理部１４は、ピーク信号Ｐ１のピーク値が閾値ＴＨ１を上回る場合に（ステップＳ２０６でＹＥＳ）、ピーク信号Ｐ１をデータ先頭タイミング検出部へ出力する（ステップＳ２０７）。
次に、データ先頭検出部２０内のデータ先頭タイミング検出部１６が、ピーク信号Ｐ１に含まれる先頭のピーク６５のタイミングを遅延信号Ｄ１に含まれるデータの先頭のタイミングＴ１として検出する（ステップＳ２０８）。
次に、ビット同期部３０が、検出された先頭のタイミングに基づいて、ビットタイミングクロックＢＣＬＫを出力する（ステップＳ２０９）。
次に、ビット判定部３１が、ビットタイミングクロックＢＣＬＫに同期して、データ先頭検出部２０の出力信号である遅延信号Ｄ１に含まれるデータのビット判定をして、データに復調する（ステップＳ２１０）。
（効果）
以上のように、本実施の形態によれば、第１の実施形態と同様に、プリアンブルがなくデータ本体のみの受信信号に対してもデータの先頭を短時間に検出することができるとともに、複数種類のモードの受信信号に対してもデータの先頭を短時間に検出することができる。さらに、本実施の形態によれば、受信信号に応じて、データの先頭タイミングを検出するために相関信号のピークと比較する閾値を適切に設定することができる。
（変形例）
本発明は、上記の実施形態に限定されるものではなく、たとえば以下のような変形例も含む。
（１）参照信号
参照信号の長さがＮビットのときに、前半のＮ／２ビットの期間において、参照信号は「Ｈ」レベルとなり、後半のＮ／２ビットの期間において、参照信号は「Ｌ」レベルとなるようにしてもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１００，２００ 受信回路、１１ 相関演算部、１３ ピーク検出部、１４ 比較処理部、１５ 閾値メモリ、１６ データ先頭タイミング検出部、１７ 遅延部、１８ 参照信号メモリ、１９ 閾値設定部、２０，２１ データ先頭検出部、２８ 最大値検出部、３０ ビット同期部、３１ ビット判定部。

Claims (6)

  1. 受信回路であって、
    １シンボルの参照信号を受信信号に対してスライディングさせながら相関演算をすることによって相関信号を生成する相関演算部を備え、前記参照信号は、前半の１／２シンボル期間がハイレベルであり、後半の１／２シンボル期間がロウレベルであり、
    前記受信回路は、さらに、
    前記受信信号に対して、前記参照信号の１／２シンボル期間分だけ遅延させて、遅延信号を出力する遅延部と、
    前記相関信号の先頭のピークのタイミングを前記遅延信号に含まれるデータの先頭のタイミングとして検出する検出部とを備えた受信回路。
  2. 前記検出部は、前記相関信号のピーク値が閾値を上回る場合に、前記先頭のタイミングを検出する、請求項１記載の受信回路。
  3. 前記相関信号に対して所定の期間における最大値を検出する最大値検出部と、
    前記最大値に基づいて、前記閾値を設定する閾値設定部とを備えた請求項２記載の受信回路。
  4. 前記閾値設定部は、前記最大値に一定係数を乗算した値を前記閾値として設定する、請求項３記載の受信回路。
  5. 前記所定の期間は、送信モードから受信モードに変化した直後の期間である、請求項３記載の受信回路。
  6. 前記受信回路は、さらに、
    前記検出された先頭のタイミングに基づいて、ビットタイミングクロックを出力するビット同期部と、
    前記ビットタイミングクロックに同期して、前記遅延信号に含まれるデータのビットを判定するビット判定部とを備えた請求項１記載の受信回路。
JP2010258614A 2010-11-19 2010-11-19 受信回路 Pending JP2012109894A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010258614A JP2012109894A (ja) 2010-11-19 2010-11-19 受信回路
US13/295,052 US8681913B2 (en) 2010-11-19 2011-11-12 Reception circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010258614A JP2012109894A (ja) 2010-11-19 2010-11-19 受信回路

Publications (1)

Publication Number Publication Date
JP2012109894A true JP2012109894A (ja) 2012-06-07

Family

ID=46064376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010258614A Pending JP2012109894A (ja) 2010-11-19 2010-11-19 受信回路

Country Status (2)

Country Link
US (1) US8681913B2 (ja)
JP (1) JP2012109894A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9106268B2 (en) * 2012-09-12 2015-08-11 Qualcomm Incorporated Methods and apparatus for improving acquisition for NFC load modulation
KR102346074B1 (ko) * 2015-02-09 2021-12-31 삼성전자주식회사 데이터 생성 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1188447A (ja) * 1997-09-12 1999-03-30 Mitsubishi Electric Corp 復調装置、クロック再生装置、復調方法及びクロック再生方法
JP2005005956A (ja) * 2003-06-11 2005-01-06 Toyota Infotechnology Center Co Ltd マンチェスタ符号化された振幅変調信号に対するシンボル同期方法、プログラムおよび記録媒体
JP2008193576A (ja) * 2007-02-07 2008-08-21 Denso Wave Inc 無線タグリーダ
US20100226461A1 (en) * 2009-03-04 2010-09-09 Sony Corporation Communication device, communication method, and program

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2214163C (en) 1996-09-27 2001-07-31 Nec Corporation Method and apparatus for preamble-less demodulation
JP3185716B2 (ja) 1996-09-27 2001-07-11 日本電気株式会社 復調装置
US6856282B2 (en) * 2002-02-08 2005-02-15 Qualcomm Incorporated Directly acquiring precision code GPS signals
US20080198836A1 (en) * 2005-06-24 2008-08-21 Koninklijke Philips Electronics N.V. Method and Apparatus For Synchronization in Wireless Communication System
US7756209B2 (en) * 2006-11-03 2010-07-13 Nec Corporation Apparatus, method, and program for identifying modulation mode
US7961816B2 (en) * 2007-11-28 2011-06-14 Industrial Technology Research Institute Device for and method of signal synchronization in a communication system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1188447A (ja) * 1997-09-12 1999-03-30 Mitsubishi Electric Corp 復調装置、クロック再生装置、復調方法及びクロック再生方法
JP2005005956A (ja) * 2003-06-11 2005-01-06 Toyota Infotechnology Center Co Ltd マンチェスタ符号化された振幅変調信号に対するシンボル同期方法、プログラムおよび記録媒体
JP2008193576A (ja) * 2007-02-07 2008-08-21 Denso Wave Inc 無線タグリーダ
US20100226461A1 (en) * 2009-03-04 2010-09-09 Sony Corporation Communication device, communication method, and program
JP2010204986A (ja) * 2009-03-04 2010-09-16 Sony Corp 通信装置、通信方法、およびプログラム

Also Published As

Publication number Publication date
US8681913B2 (en) 2014-03-25
US20120128106A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
JP4814698B2 (ja) スペクトラム拡散受信機およびその方法
US9960904B2 (en) Correlation determination early termination
US20130236194A1 (en) Poisson-based communication system and methods
US8892430B2 (en) Noise detecting device and noise detecting method
KR101775981B1 (ko) 통신 회로 및 샘플링 조정 방법
JP5650285B2 (ja) 受信データ値の決定
KR100770426B1 (ko) 무선통신 패킷 동기장치 및 그 방법
JP2012109894A (ja) 受信回路
US10432392B1 (en) Frame synchronization method, processor, and communication apparatus
CN111726180B (zh) 前导信号的检测方法和装置
JP2006054540A (ja) 通信の同期方法
JP5962987B2 (ja) 同期システムとそれを備えた受信装置、同装置を備えた通信システム、及び同期方法
JP5962988B2 (ja) 通信システム、それに用いられる送信器と受信器、及び通信方法
KR20140134089A (ko) 수중 초음파 모뎀을 위한 동기화 장치 및 동기화 방법
JP5482085B2 (ja) 受信装置及びプログラム
EP3439256B1 (en) Synchronization device and method
JP2010278483A (ja) 信号同期装置および信号同期方法
US7715465B2 (en) Correlation method to adaptively operate in time varying phase and correlator thereof
KR101122242B1 (ko) 맨체스터 코드 복호 장치
KR101001553B1 (ko) 위성항법 수신기의 비트 및 프레임 동기 방법 및 그 장치
JP2007150527A (ja) 無線受信装置及び無線受信方法
KR100693756B1 (ko) Ｕｗｂ 시스템에서의 무선 신호 검출 장치 및 방법
CN117979410A (zh) 同步电路装置
WO2005114894A1 (en) Signal receiver and mobile communication device
KR102083580B1 (ko) 부호 검출을 위한 임계값을 결정하는 방법 및 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140513

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140916