JP2012109608A - Plasma processing apparatus, method and focus ring - Google Patents

Plasma processing apparatus, method and focus ring Download PDF

Info

Publication number
JP2012109608A
JP2012109608A JP2012034034A JP2012034034A JP2012109608A JP 2012109608 A JP2012109608 A JP 2012109608A JP 2012034034 A JP2012034034 A JP 2012034034A JP 2012034034 A JP2012034034 A JP 2012034034A JP 2012109608 A JP2012109608 A JP 2012109608A
Authority
JP
Japan
Prior art keywords
ring portion
mounting table
substrate
processed
outer ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012034034A
Other languages
Japanese (ja)
Other versions
JP5313375B2 (en
Inventor
Akira Koshiishi
公 輿石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012034034A priority Critical patent/JP5313375B2/en
Publication of JP2012109608A publication Critical patent/JP2012109608A/en
Application granted granted Critical
Publication of JP5313375B2 publication Critical patent/JP5313375B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To reduce occurrence of deposition on the lower surface at the peripheral part of a processed substrate when a processed substrate such as a semiconductor wafer is subjected to plasma treatment.SOLUTION: When a processed substrate W is mounted on a mounting table 11 disposed in a processing chamber 10, and processed by generating plasma in the processing chamber 10 by applying a high frequency voltage, an electric field for accelerating ions generated by the plasma toward the lower surface at the peripheral part of the processed substrate W is formed under the peripheral part of the processed substrate W mounted on the mounting table 11. The ions collide against the lower surface at the peripheral part of the processed substrate W, thus reducing occurrence of deposition.

Description

本発明は、例えば半導体ウエハなどの被処理基板に、エッチング処理等のプラズマ処理を施すためのプラズマ処理装置とプラズマ処理方法に関し、更に、プラズマ処理装置に用いられるフォーカスリングとフォーカスリング部品に関する。   The present invention relates to a plasma processing apparatus and a plasma processing method for performing plasma processing such as etching processing on a substrate to be processed such as a semiconductor wafer, and further relates to a focus ring and a focus ring component used in the plasma processing apparatus.

従来から、高周波電圧を与えることにより発生させたプラズマを用いてエッチング等のプラズマ処理を行うプラズマ処理装置は、例えば半導体装置における微細な電気回路の製造工程等で多用されている。かかるプラズマ処理装置では、内部を気密に封止された処理チャンバー内に半導体ウエハを配置し、高周波電圧を与えることにより処理チャンバー内にプラズマを発生させ、このプラズマを半導体ウエハに作用させて、エッチング等のプラズマ処理を施すようになっている。   2. Description of the Related Art Conventionally, plasma processing apparatuses that perform plasma processing such as etching using plasma generated by applying a high-frequency voltage have been widely used in, for example, manufacturing processes of fine electric circuits in semiconductor devices. In such a plasma processing apparatus, a semiconductor wafer is placed in a processing chamber hermetically sealed inside, a plasma is generated in the processing chamber by applying a high-frequency voltage, and this plasma is applied to the semiconductor wafer for etching. Etc. are subjected to plasma treatment.

このようなプラズマ処理装置には、半導体ウエハの周囲を囲むように、フォーカスリングと称されるリング状の部材を配置したものがある。このフォーカスリングは、例えば絶縁膜のエッチングの場合などは、シリコン等の導電性材料からなっており、プラズマを閉じ込めることと、半導体ウエハ面内のバイアス電位の縁面効果による不連続性を緩和し、半導体ウエハの中央部と同様にその周縁部においても、均一で良好な処理を行えるようにすること等を目的として設けられたものである。   Among such plasma processing apparatuses, there is one in which a ring-shaped member called a focus ring is arranged so as to surround the periphery of a semiconductor wafer. This focus ring is made of a conductive material such as silicon in the case of etching an insulating film, for example, and confines plasma and alleviates discontinuity due to the edge effect of the bias potential in the semiconductor wafer surface. The semiconductor wafer is provided for the purpose of enabling uniform and good processing at the peripheral edge as well as the central portion of the semiconductor wafer.

また、このフォーカスリングによって、半導体ウエハの周縁部における処理の均一性を高めるために、本発明者らは、フォーカスリングの上面を、半導体ウエハを囲む傾斜面部と、この傾斜面部の外側に連続して形成した水平面部に構成したものを開示している(特許文献1参照)。   Further, in order to improve the processing uniformity at the peripheral edge of the semiconductor wafer by the focus ring, the present inventors have made the upper surface of the focus ring continuous with the inclined surface portion surrounding the semiconductor wafer and the outside of the inclined surface portion. The thing formed in the horizontal plane part formed by this is disclosed (refer patent document 1).

特開2005−277369号公報(例えば図1、2)Japanese Patent Laying-Open No. 2005-277369 (for example, FIGS. 1 and 2)

上記特許文献1の発明は、フォーカスリングの上面形状を工夫することにより、半導体ウエハの周縁部における電界の傾きを抑制して、エッチング処理の均一性をはかると共に、半導体ウエハの周縁とフォーカスリングの内周面との間に電位差を形成させることにより、半導体ウエハの周縁部下方へのプラズマの回り込みを抑制するものである。   In the invention of the above-mentioned Patent Document 1, by devising the top surface shape of the focus ring, the inclination of the electric field at the peripheral portion of the semiconductor wafer is suppressed, and the uniformity of the etching process is achieved. By forming a potential difference between the inner peripheral surface and the inner peripheral surface, the wraparound of the plasma below the peripheral portion of the semiconductor wafer is suppressed.

しかしながら、このように半導体ウエハの周縁とフォーカスリングの内周面との間の電位差によってプラズマの回り込みを抑制しても、半導体ウエハの周縁部下面にCF系ポリマーなどが付着するいわゆるデポジションを発生する場合があった。   However, even if the wraparound of the plasma is suppressed by the potential difference between the peripheral edge of the semiconductor wafer and the inner peripheral surface of the focus ring in this way, so-called deposition occurs in which CF polymer or the like adheres to the lower surface of the peripheral edge of the semiconductor wafer. There was a case.

本発明の目的は、半導体ウエハなどの被処理基板をプラズマ処理するに際し、周縁部下面へのデポジションの付着をより少なくすることを目的としている。   An object of the present invention is to reduce deposition adhesion to the lower surface of the peripheral edge when plasma processing is performed on a substrate to be processed such as a semiconductor wafer.

本発明者らは、上記のように被処理基板の周縁部下面に発生するデポジションの要因について種々検討した。その結果、特許文献1のように半導体ウエハの周縁とフォーカスリングの内周面との間の電位差を付与した場合、プラズマ中のイオンは、半導体ウエハの周縁とフォーカスリングの内周面との隙間を通過する際に、両者間の電位差によって半導体ウエハの周縁もしくはフォーカスリングの内周面のいずれかに向かって引き寄せられるため、被処理基板の周縁部下方までは到達しないが、CF系ポリマーなどの電荷をもっていないプラズマ生成物は、半導体ウエハの周縁とフォーカスリングの内周面との隙間をそのまま通過し、被処理基板の周縁部下方まで到達して、これがデポジションの要因になっていることが分かってきた。また一方で、このように被処理基板の周縁部下面に発生するデポジションを抑制するためには、プラズマ中のイオンを被処理基板の周縁部下方まで到達させ、そのイオンを被処理基板の周縁部下面に衝突させることが有効であるといった知見を得た。   As described above, the present inventors have studied various factors of deposition occurring on the lower surface of the peripheral edge of the substrate to be processed. As a result, when a potential difference between the peripheral edge of the semiconductor wafer and the inner peripheral surface of the focus ring is applied as in Patent Document 1, ions in the plasma are caused by a gap between the peripheral edge of the semiconductor wafer and the inner peripheral surface of the focus ring. When passing through the substrate, it is drawn toward either the peripheral edge of the semiconductor wafer or the inner peripheral surface of the focus ring due to the potential difference between the two, so it does not reach the lower peripheral edge of the substrate to be processed. The plasma product having no charge passes through the gap between the peripheral edge of the semiconductor wafer and the inner peripheral surface of the focus ring as it is, and reaches the lower part of the peripheral edge of the substrate to be processed, which is a cause of deposition. I understand. On the other hand, in order to suppress the deposition occurring on the lower surface of the peripheral portion of the substrate to be processed in this way, ions in the plasma reach the lower portion of the peripheral portion of the substrate to be processed, and the ions are transmitted to the periphery of the substrate to be processed. The knowledge that it was effective to make it collide with the lower surface of the part was obtained.

本発明は、上記知見に基いて創出されたものである。即ち、本発明によれば、処理チャンバー内に配置された載置台上に被処理基板を載置させ、高周波電圧を与えることにより処理チャンバー内にプラズマを発生させて、被処理基板を処理するプラズマ処理装置であって、前記載置台上に載置された被処理基板の周囲を囲むように配置されるフォーカスリングを備え、前記フォーカスリングは、前記載置台上に載置された被処理基板の周囲外側に配置された導電性材料からなる外側リング部と、前記載置台上に載置された被処理基板の周縁部下方に所定の間隔を開けて配置された導電性材料からなる内側リング部を備え、前記外側リング部と前記内側リング部は、電気的に導通しており、前記外側リング部および前記内側リング部と前記載置台の間は電気的に絶縁され、前記外側リング部および前記内側リング部は、グランドに対して電気的に絶縁され、前記外側リング部および前記内側リング部に可変直流電源を電気的に接続したことを特徴とする、プラズマ処理装置が提供される。   The present invention has been created based on the above findings. That is, according to the present invention, a plasma for processing a substrate to be processed by placing the substrate to be processed on a mounting table disposed in the processing chamber and generating a plasma in the processing chamber by applying a high frequency voltage. A processing apparatus, comprising: a focus ring arranged so as to surround a substrate to be processed placed on the mounting table, wherein the focus ring is formed of the substrate to be processed placed on the mounting table. An outer ring portion made of a conductive material arranged on the outer periphery and an inner ring portion made of a conductive material arranged at a predetermined interval below the peripheral edge portion of the substrate to be processed placed on the mounting table. The outer ring portion and the inner ring portion are electrically connected, and the outer ring portion and the inner ring portion are electrically insulated from the mounting table, and the outer ring portion and Serial inner ring portion is electrically insulated with respect to the ground, characterized in that electrically connecting the variable DC power supply to the outer ring portion and the inner ring portion, the plasma processing apparatus is provided.

このプラズマ処理装置において、例えば、前記外側リング部および前記内側リング部と前記載置台の間に絶縁部材が配置されていていても良い。その場合、前記外側リング部と前記内側リング部は、一体的に形成されていていても良い。また、前記外側リング部は、前記載置台に電気的に導通していても良い。   In this plasma processing apparatus, for example, an insulating member may be disposed between the outer ring portion and the inner ring portion and the mounting table. In that case, the outer ring portion and the inner ring portion may be integrally formed. The outer ring portion may be electrically connected to the mounting table.

また、本発明によれば、処理チャンバー内に配置された載置台上に被処理基板を載置させ、高周波電圧を与えることにより処理チャンバー内にプラズマを発生させて、被処理基板を処理するプラズマ処理装置であって、前記載置台上に載置された被処理基板の周囲を囲むように配置されるフォーカスリングを備え、前記フォーカスリングは、前記載置台上に載置された被処理基板の周囲外側に配置された導電性材料からなる外側リング部と、前記載置台上に載置された被処理基板の周縁部下方に所定の間隔を開けて配置された導電性材料からなる内側リング部を備え、前記内側リング部と前記載置台との間は、絶縁部材により電気的に絶縁されており、前記載置台に対して、前記絶縁部材で絶縁されている前記外側リング部に、グランドに電気的に接続された第2の導電性部材を近接させて配置し、前記外側リング部と前記第2の導電性部材との間に第2の絶縁部材を設けたことを特徴とする、プラズマ処理装置が提供される。   Further, according to the present invention, a plasma for processing a substrate to be processed by placing the substrate to be processed on a mounting table disposed in the processing chamber and generating a plasma in the processing chamber by applying a high frequency voltage. A processing apparatus, comprising: a focus ring arranged so as to surround a substrate to be processed placed on the mounting table, wherein the focus ring is formed of the substrate to be processed placed on the mounting table. An outer ring portion made of a conductive material arranged on the outer periphery and an inner ring portion made of a conductive material arranged at a predetermined interval below the peripheral edge portion of the substrate to be processed placed on the mounting table. The inner ring portion and the mounting table are electrically insulated by an insulating member, and the outer ring portion insulated by the insulating member with respect to the mounting table is grounded Electric The plasma processing is characterized in that the second conductive members connected to each other are arranged close to each other, and a second insulating member is provided between the outer ring portion and the second conductive member. An apparatus is provided.

このプラズマ処理装置において、例えば、前記第2の絶縁部材の誘電率を変化させることにより、前記被処理基板と前記フォーカスリングの間の電位差を変化させても良い。その場合、前記絶縁部材の第1の上面は、前記外側リング部および前記内側リング部の下面に接し、前記絶縁部材の第2の上面は、前記第2の導電性部材の第1と第2の内周面を連結する下面に接し、前記絶縁部材の第1の上面は、前記絶縁部材の第2の上面よりも高い位置であっても良い。また、前記第2の絶縁部材の上面は前記外側リング部の下面に接し、前記第2の絶縁部材の下面は前記第2の導電性部材の上面に接していても良い。また、前記外側リング部の外周面にカバーリングが配置され、前記カバーリングの内周面は前記第2の絶縁部材の外周面に接し、前記カバーリングの下面は前記第2の導電性部材の上面に接していても良い。   In this plasma processing apparatus, for example, the potential difference between the substrate to be processed and the focus ring may be changed by changing the dielectric constant of the second insulating member. In that case, the first upper surface of the insulating member is in contact with the lower surfaces of the outer ring portion and the inner ring portion, and the second upper surface of the insulating member is the first and second of the second conductive member. The first upper surface of the insulating member may be in a position higher than the second upper surface of the insulating member. The upper surface of the second insulating member may be in contact with the lower surface of the outer ring portion, and the lower surface of the second insulating member may be in contact with the upper surface of the second conductive member. In addition, a cover ring is disposed on the outer peripheral surface of the outer ring portion, the inner peripheral surface of the cover ring is in contact with the outer peripheral surface of the second insulating member, and the lower surface of the cover ring is the second conductive member. It may be in contact with the upper surface.

また、前記外側リング部の上面は、前記載置台上に載置された被処理基板の周囲に配置された、外側に向かって次第に高くなる傾斜面部と、前記傾斜面部の外側に連続して形成された水平面部を有しても良い。前記載置台上に載置された被処理基板の外周面とそれに対向する前記フォーカスリングの内周面との間隔が、前記内側リング部の上面と前記載置台上に載置された被処理基板の周縁部の下面との間隔よりも広くても良い。また、前記載置台上に載置された被処理基板の外周面とそれに対向する前記フォーカスリングの内周面との間隔が2〜2.5mm、前記内側リング部の上面と前記載置台上に載置された被処理基板の周縁部の下面との間隔が0.2〜1mmであっても良い。また、前記外側リング部と前記内側リング部を構成する導電性材料が、Si、C、SiCのいずれかであっても良い。   The upper surface of the outer ring portion is continuously formed on the outer periphery of the inclined surface portion, which is arranged around the substrate to be processed placed on the mounting table and gradually increases toward the outer side. You may have the horizontal surface part made. The distance between the outer peripheral surface of the substrate to be processed placed on the mounting table and the inner peripheral surface of the focus ring facing the substrate is the upper surface of the inner ring portion and the substrate to be processed placed on the mounting table. It may be wider than the distance from the lower surface of the peripheral edge. Further, the distance between the outer peripheral surface of the substrate to be processed placed on the mounting table and the inner peripheral surface of the focus ring facing the substrate is 2 to 2.5 mm, and the upper surface of the inner ring portion and the mounting table are on the mounting table. The distance from the lower surface of the peripheral edge of the substrate to be processed may be 0.2 to 1 mm. Further, the conductive material constituting the outer ring portion and the inner ring portion may be any of Si, C, and SiC.

また、本発明によれば、高周波電圧を与えることにより処理チャンバー内にプラズマを発生させて、被処理基板を処理するプラズマ処理装置において、前記処理チャンバー内に配置された載置台上の被処理基板の周囲を囲むように配置されるフォーカスリングであって、前記載置台上に載置された被処理基板の周囲外側に配置される導電性材料からなる外側リング部と、前記載置台上に載置された被処理基板の周縁部下方に所定の間隔を開けて配置される導電性材料からなる内側リング部を備え、前記外側リング部と前記内側リング部は、電気的に導通しており、前記外側リング部および前記内側リング部と前記載置台の間を絶縁するための絶縁部材を備え、前記外側リング部および前記内側リング部に電気的に接続された可変直流電源を備えることを特徴とする、フォーカスリングが提供される。   According to the present invention, in a plasma processing apparatus for processing a substrate to be processed by generating plasma in the processing chamber by applying a high frequency voltage, the substrate to be processed on a mounting table disposed in the processing chamber. A focus ring arranged to surround the periphery of the substrate, and an outer ring portion made of a conductive material arranged on the outer periphery of the substrate to be processed placed on the mounting table, and mounted on the mounting table. An inner ring portion made of a conductive material disposed at a predetermined interval below the peripheral edge of the substrate to be processed, wherein the outer ring portion and the inner ring portion are electrically connected; An insulating member for insulating between the outer ring portion and the inner ring portion and the mounting table, and a variable DC power source electrically connected to the outer ring portion and the inner ring portion. Characterized Rukoto, focus ring is provided.

このフォーカスリングにおいて、前記外側リング部と前記内側リング部は、一体的に形成されていても良い。その場合、前記載置台上に載置された被処理基板の外周面に対向する内周面に凹部が形成されても良い。   In this focus ring, the outer ring portion and the inner ring portion may be formed integrally. In that case, a recessed part may be formed in the inner peripheral surface facing the outer peripheral surface of the substrate to be processed placed on the mounting table.

また、本発明によれば、高周波電圧を与えることにより処理チャンバー内にプラズマを発生させて、被処理基板を処理するプラズマ処理装置において、前記処理チャンバー内に配置された載置台上の被処理基板の周囲を囲むように配置されるフォーカスリングであって、前記載置台上に載置された被処理基板の周囲外側に配置される導電性材料からなる外側リング部と、前記載置台上に載置された被処理基板の周縁部下方に所定の間隔を開けて配置される導電性材料からなる内側リング部を備え、前記外側リング部と前記内側リング部を電気的に絶縁させる絶縁部材を備え、前記内側リング部と前記載置台の間は電気的に絶縁されていることを特徴とする、フォーカスリングが提供される。   According to the present invention, in a plasma processing apparatus for processing a substrate to be processed by generating plasma in the processing chamber by applying a high frequency voltage, the substrate to be processed on a mounting table disposed in the processing chamber. A focus ring arranged to surround the periphery of the substrate, and an outer ring portion made of a conductive material arranged on the outer periphery of the substrate to be processed placed on the mounting table, and mounted on the mounting table. An inner ring portion made of a conductive material disposed at a predetermined interval below the peripheral edge of the substrate to be processed, and an insulating member for electrically insulating the outer ring portion and the inner ring portion A focus ring is provided, wherein the inner ring portion and the mounting table are electrically insulated.

このフォーカスリングにおいて、前記外側リング部は、前記載置台に電気的に導通して設置されていても良い。   In this focus ring, the outer ring portion may be installed in electrical connection with the mounting table.

また、本発明によれば、高周波電圧を与えることにより処理チャンバー内にプラズマを発生させて、被処理基板を処理するプラズマ処理装置において、前記処理チャンバー内に配置された載置台上の被処理基板の周囲を囲むように配置されるフォーカスリングであって、前記載置台上に載置された被処理基板の周囲外側に配置される導電性材料からなる外側リング部と、前記載置台上に載置された被処理基板の周縁部下方に所定の間隔を開けて配置される導電性材料からなる内側リング部を備え、前記内側リング部と前記載置台との間は、絶縁部材により電気的に絶縁されており、前記載置台に対して、前記絶縁部材で絶縁されている前記外側リング部に、グランドに電気的に接続された第2の導電性部材を近接させて配置し、前記外側リングと前記第2の導電性部材との間に第2の絶縁部材を設けたことを特徴とする、フォーカスリングが提供される。   According to the present invention, in a plasma processing apparatus for processing a substrate to be processed by generating plasma in the processing chamber by applying a high frequency voltage, the substrate to be processed on a mounting table disposed in the processing chamber. A focus ring arranged to surround the periphery of the substrate, and an outer ring portion made of a conductive material arranged on the outer periphery of the substrate to be processed placed on the mounting table, and mounted on the mounting table. An inner ring portion made of a conductive material arranged at a predetermined interval below the peripheral edge of the placed substrate to be processed, and an insulating member between the inner ring portion and the mounting table is electrically connected A second conductive member electrically connected to the ground is disposed adjacent to the outer ring portion that is insulated and is insulated by the insulating member with respect to the mounting table. Characterized in that a second insulating member between said second conductive member and the focus ring is provided.

このフォーカスリングにおいて、前記第2の絶縁部材の誘電率を変化させることにより、前記被処理基板と前記フォーカスリングの間の電位差を変化させても良い。また、前記絶縁部材の第1の上面は、前記外側リング部および前記内側リング部の下面に接し、前記絶縁部材の第2の上面は、前記第2の導電性部材の第1と第2の内周面を連結する下面に接し、前記絶縁部材の第1の上面は、前記絶縁部材の第2の上面よりも高い位置であっても良い。また、前記第2の絶縁部材の上面は前記外側リング部の下面に接し、前記第2の絶縁部材の下面は前記第2の導電性部材の上面に接しても良い。また、前記外側リング部の外周面にカバーリングが配置され、前記カバーリングの内周面は前記第2の絶縁部材の外周面に接し、前記カバーリングの下面は前記第2の導電性部材の上面に接しても良い。   In this focus ring, the potential difference between the substrate to be processed and the focus ring may be changed by changing the dielectric constant of the second insulating member. In addition, the first upper surface of the insulating member is in contact with the lower surfaces of the outer ring portion and the inner ring portion, and the second upper surface of the insulating member is the first and second of the second conductive member. The first upper surface of the insulating member may be in a position higher than the second upper surface of the insulating member in contact with the lower surface connecting the inner peripheral surfaces. The upper surface of the second insulating member may be in contact with the lower surface of the outer ring portion, and the lower surface of the second insulating member may be in contact with the upper surface of the second conductive member. In addition, a cover ring is disposed on the outer peripheral surface of the outer ring portion, the inner peripheral surface of the cover ring is in contact with the outer peripheral surface of the second insulating member, and the lower surface of the cover ring is the second conductive member. You may touch the upper surface.

また、前記外側リング部の上面は、前記載置台上に載置された被処理基板の周囲に配置された、外側に向かって次第に高くなる傾斜面部と、前記傾斜面部の外側に連続して形成された水平面部を有しても良い。また、前記外側リング部と前記内側リング部を構成する導電性材料が、Si、C、SiCのいずれかであっても良い。   The upper surface of the outer ring portion is continuously formed on the outer periphery of the inclined surface portion, which is arranged around the substrate to be processed placed on the mounting table and gradually increases toward the outer side. You may have the horizontal surface part made. Further, the conductive material constituting the outer ring portion and the inner ring portion may be any of Si, C, and SiC.

また、本発明によれば、上記のいずれかに記載のフォーカスリングと、前記処理チャンバー内において前記載置台上の被処理基板の周囲を囲むように前記フォーカスリングを配置させる支持部材とからなることを特徴とする、フォーカスリング部品が提供される。   Further, according to the present invention, the focus ring according to any one of the above, and a support member that arranges the focus ring so as to surround a substrate to be processed on the mounting table in the processing chamber. A focus ring component is provided.

本発明によれば、プラズマ中のイオンを被処理基板の周縁部下方まで到達させて被処理基板の周縁部下面に衝突させることにより、被処理基板の周縁部下面におけるデポジションの発生を従来に比べて低減することができる。   According to the present invention, deposition in the lower surface of the peripheral portion of the substrate to be processed is conventionally caused by causing ions in the plasma to reach the lower portion of the peripheral portion of the substrate to be processed and collide with the lower surface of the peripheral portion of the substrate to be processed. Compared to, it can be reduced.

本発明の実施の形態に係るプラズマ処理装置の概略構成を示す説明図である。It is explanatory drawing which shows schematic structure of the plasma processing apparatus which concerns on embodiment of this invention. フォーカスリングを拡大して示した縦断面図である。It is the longitudinal cross-sectional view which expanded and showed the focus ring. 半導体ウエハ(載置台)と導電性部材と間に生じる電位差の説明図である。It is explanatory drawing of the electric potential difference which arises between a semiconductor wafer (mounting base) and a conductive member. 半導体ウエハと導電性部材と間の電位差によって形成される電界の説明図である。It is explanatory drawing of the electric field formed by the electrical potential difference between a semiconductor wafer and an electroconductive member. 半導体ウエハと導電性部材との間の静電容量の変化に対する、半導体ウエハ周縁部下面のポリマー付着量(右縦軸)および半導体ウエハの周縁部上面におけるイオンの入射角(左縦軸)の関係のシミュレーション結果を示すグラフである。Relationship between the amount of polymer adhering on the lower surface of the peripheral edge of the semiconductor wafer (right vertical axis) and the incident angle of ions on the upper surface of the peripheral edge of the semiconductor wafer (left vertical axis) with respect to the change in capacitance between the semiconductor wafer and the conductive member It is a graph which shows the simulation result. 半導体ウエハの外周面と対向している外側リング部の内周面に凹部を形成したフォーカスリングを拡大して示した縦断面図である。It is the longitudinal cross-sectional view which expanded and showed the focus ring which formed the recessed part in the internal peripheral surface of the outer side ring part facing the outer peripheral surface of a semiconductor wafer. 導電性部材に対し、グランドに導通している第2の導電性部材を絶縁部材(誘電体)を介して近接配置したフォーカスリングを拡大して示した縦断面図である。It is the longitudinal cross-sectional view which expanded and showed the focus ring which arrange | positioned the 2nd electroconductive member electrically connected to the ground through the insulating member (dielectric material) with respect to the electroconductive member. 図7のフォーカスリングにおける、半導体ウエハ(載置台)と導電性部材と間に生じる電位差の説明図である。FIG. 8 is an explanatory diagram of a potential difference generated between a semiconductor wafer (mounting table) and a conductive member in the focus ring of FIG. 7. 図7のフォーカスリングにおける、プラズマ処理中の半導体ウエハと導電性部材とグランドの電位の変化を示すグラフである。8 is a graph showing changes in the potential of the semiconductor wafer, the conductive member, and the ground during plasma processing in the focus ring of FIG. 図7のフォーカスリングにおける、半導体ウエハと導電性部材の間の電位差(静電容量比(Cg/(Cg+Ce)))の変化に対する、半導体ウエハ周縁部下面のポリマー付着量(右縦軸)および半導体ウエハの周縁部上面におけるイオンの入射角(左縦軸)の関係のシミュレーション結果を示すグラフである。In the focus ring of FIG. 7, the polymer adhesion amount (right vertical axis) on the lower surface of the peripheral edge of the semiconductor wafer and the semiconductor with respect to the change in potential difference (capacitance ratio (Cg / (Cg + Ce))) between the semiconductor wafer and the conductive member. It is a graph which shows the simulation result of the relationship of the incident angle (left vertical axis) of the ion in the peripheral part upper surface of a wafer. 導電性部材を、可変容量コンデンサを介してグランドに電気的に接続したフォーカスリングを拡大して示した縦断面図である。It is the longitudinal cross-sectional view which expanded and showed the focus ring which electrically connected the electroconductive member to the ground through the variable capacitor. 導電性部材に可変直流電源を電気的に接続したフォーカスリングを拡大して示した縦断面図である。It is the longitudinal cross-sectional view which expanded and showed the focus ring which electrically connected the variable direct-current power supply to the electroconductive member. 図12のフォーカスリングにおける、プラズマ処理中の半導体ウエハと導電性部材とグランドの電位の変化を示すグラフである。13 is a graph showing changes in the potential of the semiconductor wafer, the conductive member, and the ground during plasma processing in the focus ring of FIG. 外側リング部と内側リング部が互いに電気的に絶縁された構成のフォーカスリングを拡大して示した縦断面図である。It is the longitudinal cross-sectional view which expanded and showed the focus ring of the structure by which the outer side ring part and the inner side ring part were electrically insulated from each other. プラズマ生成用の高周波電源とバイアス用の高周波電源の両方を載置台に接続したプラズマ処理装置の概略構成を示す説明図である。It is explanatory drawing which shows schematic structure of the plasma processing apparatus which connected both the high frequency power source for plasma production, and the high frequency power source for bias to the mounting base.

以下、本発明の好ましい実施の形態を、図面を参照にして説明する。図1は、本発明の実施の形態に係るプラズマ処理装置1の概略構成を示す説明図である。図2は、このプラズマ処理装置1が備えるフォーカスリング25を拡大して示した縦断面図である。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。   Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings. FIG. 1 is an explanatory diagram showing a schematic configuration of a plasma processing apparatus 1 according to an embodiment of the present invention. FIG. 2 is an enlarged longitudinal sectional view showing the focus ring 25 provided in the plasma processing apparatus 1. In the present specification and drawings, components having substantially the same functional configuration are denoted by the same reference numerals, and redundant description is omitted.

気密に構成された円筒形状の処理チャンバー10の内部には、被処理基板である半導体ウエハWを載置させるための下部電極を兼ねる載置台11が配置されている。これら処理チャンバー10と載置台11は、例えばアルミニウム等の導電性材料で構成されている。但し、載置台11は、セラミックなどの絶縁板12を介して処理チャンバー10の底面上に支持されており、処理チャンバー10と載置台11は、互いに電気的に絶縁された状態になっている。   A mounting table 11 that also serves as a lower electrode for mounting a semiconductor wafer W, which is a substrate to be processed, is disposed inside an airtight cylindrical processing chamber 10. The processing chamber 10 and the mounting table 11 are made of a conductive material such as aluminum. However, the mounting table 11 is supported on the bottom surface of the processing chamber 10 via an insulating plate 12 such as ceramic, and the processing chamber 10 and the mounting table 11 are electrically insulated from each other.

載置台11は、上面に置かれた半導体ウエハWを吸着保持するための図示しない静電チャックを備えている。また、載置台11の内部には、温度制御のための熱媒体としての絶縁性流体を循環させるための熱媒体流路15と、ヘリウムガス等の温度制御用のガスを半導体ウエハWの裏面に供給するためのガス流路16が設けられている。このように、熱媒体流路15内に所定温度に制御された絶縁性流体を循環させることによって、載置台11を所定温度に制御し、かつ、この載置台11と半導体ウエハWの裏面との間にガス流路16を介して温度制御用のガスを供給してこれらの間の熱交換を促進し、半導体ウエハWを精度良く効率的に所定温度に制御できるようになっている。   The mounting table 11 includes an electrostatic chuck (not shown) for attracting and holding the semiconductor wafer W placed on the upper surface. Further, inside the mounting table 11, a heat medium flow path 15 for circulating an insulating fluid as a heat medium for temperature control, and a temperature control gas such as helium gas are provided on the back surface of the semiconductor wafer W. A gas flow path 16 for supply is provided. Thus, by circulating the insulating fluid controlled to a predetermined temperature in the heat medium flow path 15, the mounting table 11 is controlled to a predetermined temperature, and the mounting table 11 and the back surface of the semiconductor wafer W are connected to each other. A gas for temperature control is supplied between them via the gas flow path 16 to promote heat exchange between them, and the semiconductor wafer W can be accurately and efficiently controlled to a predetermined temperature.

載置台11には、整合器20を介して、バイアス用の高周波電源(RF電源)21が接続されている。高周波電源21からは、所定の周波数の高周波電圧が載置台11に与えられるようになっている。一方、処理チャンバー10はグランド(アース)22に対して電気的に導通されている。   A high frequency power source (RF power source) 21 for bias is connected to the mounting table 11 via a matching unit 20. A high frequency voltage having a predetermined frequency is supplied from the high frequency power source 21 to the mounting table 11. On the other hand, the processing chamber 10 is electrically connected to a ground (earth) 22.

処理チャンバー10の内部において、載置台11の上面の周りには、載置台11上に載置された半導体ウエハWの周囲を囲むようにしてフォーカスリング25が配置されている。このフォーカスリング25は、載置台11の上に直接載せられるリング状の絶縁部材26と、この絶縁部材26の上方に配置されたリング状の導電性部材27で構成されている。絶縁部材26は、例えば、クォーツ、アルミナ等のセラミックス、ベスペル(登録商標)等の樹脂などの絶縁材料(誘電体)からなる。導電性部材27は、例えばSi(導電性を出すためにB等をドープ済みのSi)、C、SiC等の導電性材料からなる。   Inside the processing chamber 10, a focus ring 25 is disposed around the upper surface of the mounting table 11 so as to surround the semiconductor wafer W mounted on the mounting table 11. The focus ring 25 includes a ring-shaped insulating member 26 that is directly mounted on the mounting table 11, and a ring-shaped conductive member 27 that is disposed above the insulating member 26. The insulating member 26 is made of an insulating material (dielectric material) such as a ceramic such as quartz or alumina, or a resin such as Vespel (registered trademark). The conductive member 27 is made of a conductive material such as Si (Si doped with B or the like for providing conductivity), C, SiC, or the like.

図2に示すように、導電性部材27は、載置台11上に載置された半導体ウエハWの周囲外側に配置された外側リング部30と、載置台11上に載置された半導体ウエハWの周縁部下方に所定の間隔を開けて配置されたリング状の内側リング部31を備えている。図示の例では、外側リング部30とリング状の内側リング部31は導電性材料からなる導電性部材27として一体的に形成されているので、外側リング部30と内側リング部31は互いに電気的に導通した状態である。但し、上述のようにリング状の導電性部材27と載置台11の間には絶縁部材26が介在しているので、外側リング部30と内側リング部31は載置台11に対しては電気的に絶縁されている。なお、外側リング部30と内側リング部31の境界を、図2中に点線31’として記入した。この境界31’で示したように、一体的に形成された導電性部材27において、載置台11上に載置された半導体ウエハWの周囲外側に配置された部分が外側リング部30であり、半導体ウエハWの周縁部下方に所定の間隔を開けて配置された部分がリング状の内側リング部31となっている。   As shown in FIG. 2, the conductive member 27 includes an outer ring portion 30 disposed on the outer periphery of the semiconductor wafer W placed on the placement table 11, and a semiconductor wafer W placed on the placement table 11. A ring-shaped inner ring portion 31 is provided below the periphery of the ring portion with a predetermined interval. In the illustrated example, since the outer ring portion 30 and the ring-shaped inner ring portion 31 are integrally formed as a conductive member 27 made of a conductive material, the outer ring portion 30 and the inner ring portion 31 are electrically connected to each other. It is in a state of being conducted to. However, since the insulating member 26 is interposed between the ring-shaped conductive member 27 and the mounting table 11 as described above, the outer ring portion 30 and the inner ring portion 31 are electrically connected to the mounting table 11. Is insulated. The boundary between the outer ring portion 30 and the inner ring portion 31 is shown as a dotted line 31 'in FIG. As shown by the boundary 31 ′, in the integrally formed conductive member 27, the portion disposed on the outer periphery of the semiconductor wafer W placed on the placement table 11 is the outer ring portion 30. A portion disposed at a predetermined interval below the peripheral edge of the semiconductor wafer W is a ring-shaped inner ring portion 31.

また、このように載置台11に対して絶縁されているリング状の導電性部材27は、処理チャンバー10の内部において絶縁部材26の他には電気的に接触していない。このため、外側リング部30と内側リング部31は、グランド22に対しても電気的に浮いた状態になっている。   Further, the ring-shaped conductive member 27 thus insulated from the mounting table 11 is not in electrical contact with the inside of the processing chamber 10 other than the insulating member 26. For this reason, the outer ring portion 30 and the inner ring portion 31 are in an electrically floating state with respect to the ground 22.

外側リング部30の上面は、載置台11上に載置された半導体ウエハWの周囲に配置された、外側に向かって次第に高くなる傾斜面部30aと、この傾斜面部30aの外側に連続して形成された水平面部30bとで形成されている。水平面部30bは、載置台11上に載置された半導体ウエハWの上面よりも高く設定されており、傾斜面部30aは、内縁が載置台11上に載置された半導体ウエハWの上面とほぼ等しい高さであって、外側に向かって水平面部30bの高さまで次第に高くなるように設定されている。   The upper surface of the outer ring portion 30 is continuously formed outside the inclined surface portion 30a and the inclined surface portion 30a which is disposed around the semiconductor wafer W mounted on the mounting table 11 and gradually increases toward the outside. The horizontal surface portion 30b is formed. The horizontal surface portion 30 b is set higher than the upper surface of the semiconductor wafer W placed on the mounting table 11, and the inclined surface portion 30 a is substantially the same as the upper surface of the semiconductor wafer W placed on the mounting table 11. The heights are equal and set so as to gradually increase to the height of the horizontal surface portion 30b toward the outside.

また、処理チャンバー10の内部において、フォーカスリング25の外側には、多数の排気孔が形成されたリング状の排気リング35が設けられている。この排気リング35を介して、排気ポート36に接続された排気系37の真空ポンプ等により、真空チャンバー10内の処理空間の真空排気が行われるように構成されている。   Further, inside the processing chamber 10, a ring-shaped exhaust ring 35 having a large number of exhaust holes is provided outside the focus ring 25. The processing space in the vacuum chamber 10 is evacuated through the exhaust ring 35 by a vacuum pump of an exhaust system 37 connected to the exhaust port 36.

一方、載置台11の上方の真空チャンバー10の天井部分には、シャワーヘッド40が、載置台11と平行に対向するように設けられており、これらの載置台11およびシャワーヘッド40は、一対の電極(上部電極と下部電極)として機能するようになっている。また、このシャワーヘッド40には、整合器41を介してプラズマ生成用の高周波電源42が接続されている。   On the other hand, a shower head 40 is provided on the ceiling portion of the vacuum chamber 10 above the mounting table 11 so as to face the mounting table 11 in parallel, and the mounting table 11 and the shower head 40 have a pair of It functions as an electrode (upper electrode and lower electrode). The shower head 40 is connected to a high-frequency power source 42 for generating plasma through a matching unit 41.

シャワーヘッド40は、その下面に多数のガス吐出孔45が設けられている。シャワーヘッド40の内部はガス拡散用空隙47に形成されており、その上部にはガス導入部46を有している。このガス導入部46には、ガス供給配管50が接続されており、このガス供給配管50の他端には、ガス供給系51が接続されている。このガス供給系51は、ガス流量を制御するためのマスフローコントローラ(MFC)52、例えばエッチング用の処理ガス等を供給するための処理ガス供給源53等から構成されている。   The shower head 40 is provided with a large number of gas discharge holes 45 on its lower surface. The inside of the shower head 40 is formed in a gas diffusion space 47 and has a gas introduction part 46 in the upper part thereof. A gas supply pipe 50 is connected to the gas introduction section 46, and a gas supply system 51 is connected to the other end of the gas supply pipe 50. The gas supply system 51 includes a mass flow controller (MFC) 52 for controlling a gas flow rate, for example, a processing gas supply source 53 for supplying a processing gas for etching and the like.

次に、上記のように構成されたプラズマ処理1によるプラズマ処理の手順について説明する。   Next, the procedure of the plasma processing by the plasma processing 1 configured as described above will be described.

まず、真空チャンバー1に設けられた図示しないゲートバルブを開放し、このゲートバルブに隣接して配置されたロードロック室(図示せず)を介して、搬送機構(図示せず)により半導体ウエハWを真空チャンバー10内に搬入し、載置台11上に載置する。そして、搬送機構を真空チャンバー10外へ退避させた後、ゲートバルブを閉じ、真空チャンバー10内を密閉した状態にする。   First, a gate valve (not shown) provided in the vacuum chamber 1 is opened, and a semiconductor wafer W is transferred by a transfer mechanism (not shown) through a load lock chamber (not shown) arranged adjacent to the gate valve. Is loaded into the vacuum chamber 10 and placed on the mounting table 11. Then, after the transport mechanism is retracted out of the vacuum chamber 10, the gate valve is closed, and the vacuum chamber 10 is sealed.

この後、排気系37の真空ポンプにより排気ポート36を通じて真空チャンバー10内を所定の真空度に排気しつつ、処理ガス供給源53から、シャワーヘッド40を通じて、真空チャンバー10内に所定の処理ガスを供給する。   Thereafter, a predetermined processing gas is supplied from the processing gas supply source 53 into the vacuum chamber 10 through the shower head 40 while the inside of the vacuum chamber 10 is exhausted to a predetermined degree of vacuum through the exhaust port 36 by the vacuum pump of the exhaust system 37. Supply.

そして、この状態で、高周波電源21から比較的周波数の低いバイアス用の高周波電力を供給すると共に、高周波電源42から比較的周波数の高いプラズマ生成用の高周波電力を供給することにより、図2に示すように、半導体ウエハWの上方において真空チャンバー10内にプラズマPを発生させる。こうして、半導体ウエハWの上方に発生させたプラズマP中のラジカル分子やイオンを半導体ウエハW上面に向けて引き込み、それらの作用により半導体ウエハW上面のプラズマ処理を行う。   In this state, a high frequency power for bias having a relatively low frequency is supplied from the high frequency power supply 21 and a high frequency power for plasma generation having a relatively high frequency is supplied from the high frequency power supply 42, as shown in FIG. As described above, the plasma P is generated in the vacuum chamber 10 above the semiconductor wafer W. In this way, radical molecules and ions in the plasma P generated above the semiconductor wafer W are drawn toward the upper surface of the semiconductor wafer W, and plasma processing of the upper surface of the semiconductor wafer W is performed by their action.

そして、所定のプラズマ処理が終了すると、高周波電源21、42からの高周波電力の供給を停止することによって、プラズマ処理を停止し、上述した手順とは逆の手順で、半導体ウエハWを真空チャンバー10外に搬出する。   When the predetermined plasma processing is completed, the plasma processing is stopped by stopping the supply of high-frequency power from the high-frequency power sources 21 and 42, and the semiconductor wafer W is removed from the vacuum chamber 10 by a procedure reverse to the above-described procedure. Take it out.

このようなプラズマ処理を行うに際し、この実施の形態のプラズマ処理装置1では、前述したとおり、載置台11に対して絶縁部材26を介して導電性部材27を配置したフォーカスリング25を採用していることから、図3に示すように、半導体ウエハW(載置台11)と導電性部材27と間に電位差Veが生じた状態となる。この場合、半導体ウエハWと導電性部材27と間の静電容量をCeとすれば、電位差Veは静電容量Ceに反比例する。   When performing such plasma processing, the plasma processing apparatus 1 according to this embodiment employs the focus ring 25 in which the conductive member 27 is disposed on the mounting table 11 via the insulating member 26 as described above. Therefore, as shown in FIG. 3, a potential difference Ve is generated between the semiconductor wafer W (mounting table 11) and the conductive member 27. In this case, if the capacitance between the semiconductor wafer W and the conductive member 27 is Ce, the potential difference Ve is inversely proportional to the capacitance Ce.

またプラズマ処理中は、このように半導体ウエハWと導電性部材27との間に電位差Veが生ずることにより、半導体ウエハWと導電性部材27の間には、図4に示す如き電界Eが形成される。この電界Eの等電位面eは、図4に示すように、半導体ウエハWの外周面と外側リング部30の内周面30cの間においてはほぼ垂直方向となり、半導体ウエハWの周縁部下面と内側リング部31の上面との間では、ほぼ水平方向となる。このような等電位面eを有する電界Eの作用により、半導体ウエハWの外周面と外側リング部30の内周面30cの間においては、半導体ウエハWの表面に向けて下向きに引き込んだプラズマP中のイオンIを半導体ウエハWの外周面に向かう方向に加速し、また、半導体ウエハWの周縁部下面と内側リング部31の上面との間においては、プラズマ中のイオンIを半導体ウエハWの周縁部下面に向かう方向に加速することができる。   Further, during the plasma processing, the electric potential difference Ve is generated between the semiconductor wafer W and the conductive member 27 in this way, so that an electric field E as shown in FIG. 4 is formed between the semiconductor wafer W and the conductive member 27. Is done. The equipotential surface e of the electric field E is substantially vertical between the outer peripheral surface of the semiconductor wafer W and the inner peripheral surface 30c of the outer ring portion 30, as shown in FIG. Between the upper surface of the inner ring portion 31, it is substantially horizontal. The plasma P drawn downward toward the surface of the semiconductor wafer W between the outer peripheral surface of the semiconductor wafer W and the inner peripheral surface 30c of the outer ring portion 30 by the action of the electric field E having the equipotential surface e. The ions I in the plasma are accelerated in a direction toward the outer peripheral surface of the semiconductor wafer W, and the ions I in the plasma are absorbed between the lower surface of the peripheral edge of the semiconductor wafer W and the upper surface of the inner ring portion 31. It is possible to accelerate in a direction toward the lower surface of the peripheral edge.

こうして、プラズマ処理中では、半導体ウエハWと導電性部材27と間の電位差Veによって形成される電界Eの作用で、プラズマ中のイオンIを半導体ウエハWの外周面と周縁部下面に衝突させることにより、半導体ウエハWの外周面と周縁部下面の両方におけるデポジションの発生を低減することができる。   Thus, during the plasma processing, the ions I in the plasma collide with the outer peripheral surface and the lower peripheral surface of the semiconductor wafer W by the action of the electric field E formed by the potential difference Ve between the semiconductor wafer W and the conductive member 27. Thus, it is possible to reduce the occurrence of deposition on both the outer peripheral surface and the lower peripheral surface of the semiconductor wafer W.

なお、半導体ウエハWの周縁部下面におけるデポジションの発生を低減するためには、半導体ウエハWの外周面と外側リング部30の内周面30cの間においては、プラズマ中のイオンIの全部を半導体ウエハWの外周面に衝突させるのではなく、プラズマ中のイオンIの少なくとも一部は半導体ウエハWの外周面と外側リング部30の内周面30cの間をそのまま下方に通過させて、半導体ウエハWの周縁部下方までイオンIを通過させることが必要となる。そのためには、図2に示すように、載置台11上に載置された半導体ウエハWの外周面とそれに対向する外側リング部30の内周面30cとの間隔Lを、内側リング部31の上面と半導体ウエハWの周縁部の下面との間隔Lよりも広く形成しておく。 In order to reduce the occurrence of deposition on the lower surface of the peripheral edge of the semiconductor wafer W, all the ions I in the plasma are between the outer peripheral surface of the semiconductor wafer W and the inner peripheral surface 30c of the outer ring portion 30. Instead of colliding with the outer peripheral surface of the semiconductor wafer W, at least a part of the ions I in the plasma pass through the space between the outer peripheral surface of the semiconductor wafer W and the inner peripheral surface 30c of the outer ring portion 30 as it is, so that the semiconductor It is necessary to pass the ions I to the lower part of the peripheral edge of the wafer W. For this purpose, as shown in FIG. 2, an interval L 1 between the outer peripheral surface of the semiconductor wafer W mounted on the mounting table 11 and the inner peripheral surface 30 c of the outer ring portion 30 facing the outer peripheral surface is set as an inner ring portion 31. Is formed wider than the distance L 2 between the upper surface of the semiconductor wafer and the lower surface of the peripheral edge of the semiconductor wafer W.

かかる構成にすることにより、図4に示した等電位面e同士の間隔を、半導体ウエハWの外周面と外側リング部30の内周面30cの間において相対的に粗にし、半導体ウエハWの周縁部下面と内側リング部31の上面との間において相対的に密にすることができる。これにより、半導体ウエハWの外周面と外側リング部30の内周面30cの間では、半導体ウエハWの外周面に向かう方向への加速を比較的小さくして半導体ウエハWの周縁部下方までイオンIを通過させることができる。また一方、半導体ウエハWの周縁部下面と内側リング部31の上面との間では、半導体ウエハWの周縁部下面に向かう方向への加速を比較的大きくして半導体ウエハWの周縁部下面にイオンIを衝突させ、半導体ウエハWの周縁部下面におけるデポジションの発生を確実に低減できるようになる。   With this configuration, the interval between the equipotential surfaces e shown in FIG. 4 is relatively rough between the outer peripheral surface of the semiconductor wafer W and the inner peripheral surface 30c of the outer ring portion 30, and the semiconductor wafer W It can be made relatively dense between the lower surface of the peripheral edge portion and the upper surface of the inner ring portion 31. Thereby, between the outer peripheral surface of the semiconductor wafer W and the inner peripheral surface 30 c of the outer ring portion 30, acceleration in the direction toward the outer peripheral surface of the semiconductor wafer W is made relatively small, and ions are formed below the peripheral portion of the semiconductor wafer W. I can be passed. On the other hand, between the lower surface of the peripheral edge of the semiconductor wafer W and the upper surface of the inner ring portion 31, acceleration in the direction toward the lower surface of the peripheral edge of the semiconductor wafer W is made relatively large, and It is possible to reliably reduce the occurrence of deposition on the lower surface of the peripheral edge of the semiconductor wafer W by colliding I.

なお、半導体ウエハWの外周面と外側リング部30の内周面30cとの間隔Lおよび内側リング部31の上面と半導体ウエハWの周縁部の下面との間隔Lの好ましい範囲は、半導体ウエハWと導電性部材27との間に形成される電位差Veの大きさ、半導体ウエハWの径や厚さ、内周面30cの高さなどにより変動するので、一概に定めることはできないが、例えば、半導体ウエハWの外周面と外側リング部30の内周面30cとの間隔Lは1〜5mmであり、2〜2.5mmが望ましい。この間隔Lが小さすぎると、半導体ウエハWの外周面と外側リング部30との間で異常放電を生ずる場合があり、逆に大きすぎると、後述する半導体ウエハW上のプラズマシースと外側リング部30上のプラズマシースが不連続となる可能性がある。 Incidentally, the outer peripheral surface and the preferred range of distance L 2 between the lower surface of the peripheral portion of the upper surface and the semiconductor wafer W intervals L 1 and the inner ring portion 31 and the inner peripheral surface 30c of the outer ring portion 30 of the semiconductor wafer W, the semiconductor Although it varies depending on the magnitude of the potential difference Ve formed between the wafer W and the conductive member 27, the diameter and thickness of the semiconductor wafer W, the height of the inner peripheral surface 30c, etc., it cannot be determined in general. for example, the spacing L 1 between the inner circumferential surface 30c of the outer peripheral surface and the outer ring portion 30 of the semiconductor wafer W is 1 to 5 mm, 2 to 2.5 mm is preferable. When the distance L 1 is too small, it may result in abnormal discharge between the outer peripheral surface and the outer ring portion 30 of the semiconductor wafer W, and an excessively large, the plasma sheath and the outer ring on the semiconductor wafer W to be described later The plasma sheath on the part 30 may be discontinuous.

また例えば、内側リング部31の上面と半導体ウエハWの周縁部の下面との間隔Lは0.2〜1mmであり、0.2〜0.5mmが望ましい。この間隔Lが小さすぎると、内側リング部31の上面と半導体ウエハWの周縁部との間で異常放電を生ずる場合があり、逆に大きすぎると、半導体ウエハWの周縁部下面と内側リング部31の上面との間において等電位面e同士の間隔を密にすることができず、イオンIを半導体ウエハWの周縁部下面に向かう方向へ十分に加速できなくなって、半導体ウエハWの周縁部下面におけるデポジションの発生を十分に低減できなくなる。また、このように間隔Lを隔てて対向している内側リング部31の上面と半導体ウエハWの周縁部の下面との対向部分の間隔Lは、0.05〜0.5mmが望ましい。 Further, for example, distance L 2 between the lower surface of the peripheral portion of the upper surface and the semiconductor wafer W of the inner ring portion 31 is 0.2 to 1 mm, 0.2 to 0.5 mm is preferable. When the interval L 2 is too small, it may result in abnormal discharge between the peripheral portion of the upper surface and the semiconductor wafer W of the inner ring portion 31, and an excessively large peripheral lower surface and an inner ring of semiconductor wafer W The gap between the equipotential surfaces e cannot be made close to the upper surface of the portion 31, and the ions I cannot be sufficiently accelerated in the direction toward the lower surface of the peripheral portion of the semiconductor wafer W. The occurrence of deposition on the lower surface of the part cannot be sufficiently reduced. The distance L 4 of the facing portion of the lower surface of the peripheral portion of the upper surface and the semiconductor wafer W of the inner ring portion 31 which faces this way at a distance L 2 is, 0.05 to 0.5 mm is preferable.

また、図示の実施の形態では、プラズマ処理中は、半導体ウエハWと導電性部材27との間に電位差Veが生じるため、半導体ウエハW上にできるプラズマシースと、導電性部材27の外側リング部30上に形成されるプラズマシースの厚さが異なることになる。しかるに、この実施の形態のフォーカスリング25にあっては、上記のように外側リング部30の上面を、外側に向かって次第に高くなる傾斜面部30aと、この傾斜面部30aの外側に連続して形成された半導体ウエハWの上面よりも高い水平面部30bとに形成しているので、半導体ウエハW上と外側リング部30上の境界でのプラズマシース厚さの変動を緩和することができる。これにより、半導体ウエハWの周縁部における電界の急激な変化を抑制して、半導体ウエハWの周縁部においてもプラズマ中のイオンIを半導体ウエハWの上面に対してほぼ垂直に引き込むことができ、プラズマ処理の均一性を高めることができる。また、外側リング部30の上面を傾斜面部30aと水平面部30bとで形成したことにより、フォーカスリング25自体の寿命を長期化させることもできる。   In the illustrated embodiment, since a potential difference Ve is generated between the semiconductor wafer W and the conductive member 27 during the plasma processing, the plasma sheath formed on the semiconductor wafer W and the outer ring portion of the conductive member 27 are formed. The thickness of the plasma sheath formed on 30 will be different. However, in the focus ring 25 of this embodiment, as described above, the upper surface of the outer ring portion 30 is continuously formed on the inclined surface portion 30a that gradually increases toward the outer side and on the outer side of the inclined surface portion 30a. Since it is formed on the horizontal surface portion 30b higher than the upper surface of the semiconductor wafer W, the fluctuation of the plasma sheath thickness at the boundary on the semiconductor wafer W and the outer ring portion 30 can be reduced. Thereby, the rapid change of the electric field in the peripheral part of the semiconductor wafer W can be suppressed, and the ions I in the plasma can be drawn almost perpendicularly to the upper surface of the semiconductor wafer W even in the peripheral part of the semiconductor wafer W. The uniformity of plasma processing can be improved. In addition, since the upper surface of the outer ring portion 30 is formed by the inclined surface portion 30a and the horizontal surface portion 30b, the life of the focus ring 25 itself can be extended.

なお、外側リング部30の上面に形成される傾斜面部30aの高さ方向の範囲hは、半導体ウエハWの上面から高さ0〜6mmの範囲とすることが好ましく、さらに好ましくは2mm〜4mmである。また、傾斜面部30aの水平方向の長さh’(半導体ウエハWの直径方向の長さ)は、0.5〜9mmの範囲とすることが好ましく、さらに好ましい範囲は、1〜6mmである。なお、傾斜面部30aの水平方向の長さh’は、半導体ウエハWの外周面と外側リング部30の内周面30cとの間隔Lによっては、0にすることも可能である。かかる場合は、傾斜面部30aが無い形状となるが、間隔Lを調節することによって半導体ウエハWの周縁部における急激な電界の変化を抑制することもできる。 The range h in the height direction of the inclined surface portion 30a formed on the upper surface of the outer ring portion 30 is preferably in the range of 0 to 6 mm in height from the upper surface of the semiconductor wafer W, more preferably 2 mm to 4 mm. is there. In addition, the horizontal length h ′ (the length in the diameter direction of the semiconductor wafer W) of the inclined surface portion 30a is preferably in the range of 0.5 to 9 mm, and more preferably in the range of 1 to 6 mm. Incidentally, the horizontal length h of the inclined surface portion 30a 'is the distance L 1 between the inner circumferential surface 30c of the outer peripheral surface and the outer ring portion 30 of the semiconductor wafer W is also possible to zero. In such a case, although the inclined surface portion 30a is not shape, it is also possible to suppress the rapid change in the electric field at the peripheral portion of the semiconductor wafer W by adjusting the distance L 1.

また、プラズマ処理中は、載置台11と導電性部材27と間に電位差Veが生じているので、内側リング部31の内縁が載置台11に近接し過ぎると両者間で異常放電を生じる可能性がある。一方、内側リング部31の内縁を載置台11から離間させ過ぎると、半導体ウエハWの周縁部下方に内側リング部31を十分に侵入させることができなくなり、上述したようなプラズマ中のイオンIの半導体ウエハW周縁部下面への衝突がなくなって、デポジションの低減といった作用効果が十分に得られなくなってしまう。このため、図2に示す内側リング部31の内縁と載置台11との間隔Lは、0.5〜1mmの範囲とすることが好ましい。 Further, since a potential difference Ve is generated between the mounting table 11 and the conductive member 27 during the plasma treatment, if the inner edge of the inner ring portion 31 is too close to the mounting table 11, an abnormal discharge may occur between the two. There is. On the other hand, if the inner edge of the inner ring portion 31 is excessively separated from the mounting table 11, the inner ring portion 31 cannot be sufficiently penetrated below the peripheral edge portion of the semiconductor wafer W, and the ions I in the plasma as described above can be prevented. The collision with the lower surface of the peripheral edge of the semiconductor wafer W is eliminated, and the effect of reducing deposition cannot be obtained sufficiently. Therefore, the interval L 3 between the inner edge and the mounting table 11 of the inner ring portion 31 shown in FIG. 2, is preferably in the range of 0.5 to 1 mm.

半導体ウエハWと導電性部材27との間の静電容量Ceをどの程度にするかは、実際の個々のプラズマ処理装置に基いて定める必要がある。一般的には、静電容量Ceを小さくすると、半導体ウエハWと導電性部材27との間に形成される電位差Veが大きくなる。よって、半導体ウエハWの周縁部下面と内側リング部31の上面との間において、プラズマ中のイオンIを半導体ウエハWの周縁部下面に向かう方向に加速する力が強くなり、半導体ウエハWの周縁部下面におけるデポジションの発生を低減する効果が増す傾向となる。逆に、静電容量Ceを大きくすると、半導体ウエハWと導電性部材27との間に形成される電位差Veが小さくなる。よって、半導体ウエハWの周縁部下面と内側リング部31の上面との間において、プラズマ中のイオンIを半導体ウエハWの周縁部下面に向かう方向に加速する力が弱くなり、半導体ウエハWの周縁部下面におけるデポジションの発生を低減する効果が減少する傾向となる。   It is necessary to determine how much the electrostatic capacity Ce between the semiconductor wafer W and the conductive member 27 should be determined based on actual individual plasma processing apparatuses. Generally, when the electrostatic capacitance Ce is reduced, the potential difference Ve formed between the semiconductor wafer W and the conductive member 27 is increased. Therefore, the force for accelerating the ions I in the plasma toward the lower surface of the peripheral edge of the semiconductor wafer W between the lower surface of the peripheral edge of the semiconductor wafer W and the upper surface of the inner ring portion 31 is increased. The effect of reducing the occurrence of deposition on the lower surface of the part tends to increase. On the contrary, when the capacitance Ce is increased, the potential difference Ve formed between the semiconductor wafer W and the conductive member 27 is decreased. Therefore, the force for accelerating the ions I in the plasma in the direction toward the lower surface of the peripheral edge of the semiconductor wafer W between the lower surface of the peripheral edge of the semiconductor wafer W and the upper surface of the inner ring portion 31 is weakened. The effect of reducing the occurrence of deposition on the lower surface of the part tends to decrease.

また上述のように、プラズマ処理中に半導体ウエハW上にできるプラズマシースと導電性部材27の外側リング部30上に形成されるプラズマシースの厚さが異なることによって、半導体ウエハWの周縁部におけるイオンIの入射角が影響を受ける。一般的には、静電容量Ceを小さくすると、半導体ウエハWと導電性部材27との間に形成される電位差Veが大きくなって、外側リング部30上に形成されるプラズマシースの厚さが薄くなり、イオンIの入射角は半導体ウエハWの中心に向かう方向に傾斜(入射角>90°)する傾向がある。逆に、静電容量Ceを大きくすると、半導体ウエハWと導電性部材27との間に形成される電位差Veが小さくなって、外側リング部30上に形成されるプラズマシースの厚さが厚くなり、イオンIの入射角は半導体ウエハWの中心から外側に向かうに方向に傾斜(入射角<90°)する傾向がある。   Further, as described above, the plasma sheath formed on the semiconductor wafer W during plasma processing and the plasma sheath formed on the outer ring portion 30 of the conductive member 27 are different in thickness, so that the peripheral portion of the semiconductor wafer W is The incident angle of ions I is affected. Generally, when the electrostatic capacitance Ce is reduced, the potential difference Ve formed between the semiconductor wafer W and the conductive member 27 is increased, and the thickness of the plasma sheath formed on the outer ring portion 30 is increased. The incident angle of the ions I tends to be inclined (incident angle> 90 °) toward the center of the semiconductor wafer W. On the contrary, when the capacitance Ce is increased, the potential difference Ve formed between the semiconductor wafer W and the conductive member 27 is decreased, and the thickness of the plasma sheath formed on the outer ring portion 30 is increased. The incident angle of the ions I tends to be inclined in the direction from the center of the semiconductor wafer W to the outside (incident angle <90 °).

ここで、半導体ウエハWと導電性部材27との間の静電容量Ceの変化に対する、半導体ウエハW周縁部下面のポリマー付着量(右縦軸)および半導体ウエハWの周縁部上面におけるイオンIの入射角(左縦軸)の関係をシミュレーションした結果を図5に示した。本発明者らのシミュレーション結果においても、上記傾向がそれぞれ確認された。   Here, with respect to the change in the capacitance Ce between the semiconductor wafer W and the conductive member 27, the polymer adhesion amount (right vertical axis) on the lower surface of the periphery of the semiconductor wafer W and the ions I on the upper surface of the periphery of the semiconductor wafer W The result of simulating the relationship of the incident angle (left vertical axis) is shown in FIG. The above trends were also confirmed in the simulation results of the present inventors.

しかして、この実施の形態のプラズマ処理装置1によれば、半導体ウエハWの周縁部下面側に対するデポジションの発生を従来に比べて低減することができるとともに、半導体ウエハWの周縁部における電界の傾きを抑制することによって、半導体ウエハWの周縁部においても略垂直なエッチングを行うことができ、処理の面内均一性を向上させることができるようになる。   Therefore, according to the plasma processing apparatus 1 of this embodiment, the occurrence of deposition on the lower surface side of the peripheral edge of the semiconductor wafer W can be reduced as compared with the conventional case, and the electric field at the peripheral edge of the semiconductor wafer W can be reduced. By suppressing the tilt, it is possible to perform substantially vertical etching even at the peripheral portion of the semiconductor wafer W, and to improve the in-plane uniformity of processing.

以上、本発明の好ましい実施の形態の一例を示したが、本発明はここに例示した形態に限定されない。例えば、載置台11上に載置された半導体ウエハWの外周面と外側リング部30の内周面30cとの間隔Lを広くするためには、図6に示すフォーカスリング25aのように、半導体ウエハWの外周面と対向している外側リング部30の内周面30cに凹部30dを形成しても良い。このように凹部30dを形成して半導体ウエハWの外周面との間隔Lを十分に広くすることにより、半導体ウエハWの周縁部下方までイオンIをより円滑に通過させることができるようになる。なお、この図6で説明したフォーカスリング25aの場合、外側リング部30の上面において傾斜面部30aは省略することが望ましい。 As mentioned above, although an example of preferable embodiment of this invention was shown, this invention is not limited to the form illustrated here. For example, in order to widen the distance L 1 between the inner circumferential surface 30c of the outer peripheral surface of the semiconductor wafer W placed on the mounting table 11 and the outer ring portion 30, as the focus ring 25a shown in FIG. 6, A recess 30d may be formed on the inner peripheral surface 30c of the outer ring portion 30 facing the outer peripheral surface of the semiconductor wafer W. By thus forming the recess 30d is sufficiently wide spacing L 1 between the outer peripheral surface of the semiconductor wafer W, it is possible to more smoothly pass through the ion I to the peripheral edge portion under the semiconductor wafer W . In the case of the focus ring 25 a described with reference to FIG. 6, it is desirable to omit the inclined surface portion 30 a on the upper surface of the outer ring portion 30.

また、図7に示すフォーカスリング25bのように、載置台11に対して絶縁部材26で絶縁されている導電性部材27に、グランド22に電気的に接続した第2の導電性部材60を近接させて配置し、これら導電性部材27と導電性部材60の間に第2の絶縁部材(誘電体)61を介在させても良い。なお、この図7に示す例では、導電性部材27の外側に絶縁材料からなるカバーリング62を設けている。   Further, as in the case of the focus ring 25b shown in FIG. 7, the second conductive member 60 electrically connected to the ground 22 is placed close to the conductive member 27 that is insulated from the mounting table 11 by the insulating member 26. The second insulating member (dielectric material) 61 may be interposed between the conductive member 27 and the conductive member 60. In the example shown in FIG. 7, a cover ring 62 made of an insulating material is provided outside the conductive member 27.

このフォーカスリング25bにあっては、プラズマ処理中、図8に示すように、半導体ウエハW(載置台11)と導電性部材27と間に電位差Veが生じると共に、導電性部材27とグランド22(導電性部材60)との間に電位差Vgが生じた状態となる。この場合、半導体ウエハWと導電性部材27と間の静電容量をCe、導電性部材27とグランド22と間の静電容量をCgとすれば、半導体ウエハW(載置台11)と導電性部材27の間の電位差Veは静電容量Ceに反比例し、導電性部材27とグランド22との間の電位差Vgは静電容量Cgに反比例する。そして、これら電位差Ve、Vg、静電容量Ce、Cgの間には次の式(1)〜(3)の関係が成り立つ。   In the focus ring 25b, during the plasma processing, as shown in FIG. 8, a potential difference Ve is generated between the semiconductor wafer W (mounting table 11) and the conductive member 27, and the conductive member 27 and the ground 22 ( A potential difference Vg is generated with respect to the conductive member 60). In this case, if the capacitance between the semiconductor wafer W and the conductive member 27 is Ce and the capacitance between the conductive member 27 and the ground 22 is Cg, the semiconductor wafer W (mounting table 11) and the conductive material are conductive. The potential difference Ve between the members 27 is inversely proportional to the capacitance Ce, and the potential difference Vg between the conductive member 27 and the ground 22 is inversely proportional to the capacitance Cg. Then, the relationships of the following formulas (1) to (3) are established between the potential differences Ve and Vg and the capacitances Ce and Cg.

Ve+Vg=Vtotal (1)
Ce×Ve=Cg×Vg (2)
Ve=Cg×Vtotal/(Cg+Ce) (3)
Ve + Vg = V total (1)
Ce × Ve = Cg × Vg (2)
Ve = Cg × V total / (Cg + Ce) (3)

式(3)から、導電性部材27とグランド22と間の静電容量をCgを変えることによって、半導体ウエハW(載置台11)と導電性部材27の間の電位差Veを変化させることができることが分かる。例えば図7に示すフォーカスリング25bにおいては、導電性部材27と第2の導電性部材60との近接距離を変える、導電性部材27と導電性部材60の間に介在させる第2の絶縁部材(誘電体)61の誘電率を変化させる、等の方法によって、導電性部材27とグランド22と間の静電容量をCgを変え、それにより、半導体ウエハW(載置台11)と導電性部材27の間の電位差Veを変化させることが可能である。   From equation (3), the potential difference Ve between the semiconductor wafer W (mounting table 11) and the conductive member 27 can be changed by changing the capacitance Cg between the conductive member 27 and the ground 22. I understand. For example, in the focus ring 25b shown in FIG. 7, a second insulating member (which is interposed between the conductive member 27 and the conductive member 60, which changes the proximity distance between the conductive member 27 and the second conductive member 60). The capacitance between the conductive member 27 and the ground 22 is changed by a method such as changing the dielectric constant of the dielectric 61, thereby changing the semiconductor wafer W (mounting table 11) and the conductive member 27. It is possible to change the potential difference Ve.

図9を参照にしてこの関係を説明する。図9において、曲線W’は、プラズマ処理中における半導体ウエハWの電位の変化を示し、曲線27’は、プラズマ処理中における導電性部材27の電位の変化を示し、直線22’は、グランド22の電位を示している。図中、曲線W’と曲線27’の幅が、半導体ウエハW(載置台11)と導電性部材27の間の電位差Veであり、曲線27’と直線22’の幅が、導電性部材27とグランド22との間の電位差Vgである。この図9に示したように、導電性部材27とグランド22との間の電位差Vgを大きくした場合は(図9の一点鎖線27’の場合は)、半導体ウエハW(載置台11)と導電性部材27の間の電位差Veが小さくなる。逆に、導電性部材27とグランド22との間の電位差Vgを小さくした場合は(図9の二点鎖線27’の場合は)、半導体ウエハW(載置台11)と導電性部材27の間の電位差Veが大きくなる。このように、導電性部材27とグランド22との間の電位差Vgを変えることにより、半導体ウエハW(載置台11)と導電性部材27の間の電位差Veを変化させることが可能である。   This relationship will be described with reference to FIG. In FIG. 9, a curve W ′ indicates a change in potential of the semiconductor wafer W during the plasma processing, a curve 27 ′ indicates a change in potential of the conductive member 27 during the plasma processing, and a straight line 22 ′ indicates the ground 22. Is shown. In the figure, the width of the curve W ′ and the curve 27 ′ is the potential difference Ve between the semiconductor wafer W (mounting table 11) and the conductive member 27, and the width of the curve 27 ′ and the straight line 22 ′ is the conductive member 27. And the ground 22 is a potential difference Vg. As shown in FIG. 9, when the potential difference Vg between the conductive member 27 and the ground 22 is increased (in the case of the alternate long and short dash line 27 ′ in FIG. 9), the semiconductor wafer W (mounting table 11) and conductive The potential difference Ve between the conductive members 27 is reduced. Conversely, when the potential difference Vg between the conductive member 27 and the ground 22 is reduced (in the case of the two-dot chain line 27 ′ in FIG. 9), the gap between the semiconductor wafer W (mounting table 11) and the conductive member 27. The potential difference Ve becomes larger. Thus, by changing the potential difference Vg between the conductive member 27 and the ground 22, the potential difference Ve between the semiconductor wafer W (mounting table 11) and the conductive member 27 can be changed.

ここで、図7に示すフォーカスリング27bを用いたプラズマ処理装置1において、半導体ウエハW(載置台11)と導電性部材27の間の電位差Veの変化に対する、半導体ウエハW周縁部下面のポリマー付着量(右縦軸)および半導体ウエハWの周縁部上面におけるイオンIの入射角(左縦軸)の関係をシミュレーションした結果を図10に示した。なお、半導体ウエハW(載置台11)と導電性部材27と間の電位差Veと導電性部材27とグランド22(導電性部材60)と間の電位差Vgの総和(Vtotal)は一定であって、式(3)より、半導体ウエハW(載置台11)と導電性部材27と間の電位差Veは、静電容量比(Cg/(Cg+Ce))に比例しているため、図10中の横軸は、電位差Veに代えて静電容量比(Cg/(Cg+Ce))を用いた。 Here, in the plasma processing apparatus 1 using the focus ring 27 b shown in FIG. 7, the polymer adhesion on the lower surface of the peripheral edge of the semiconductor wafer W with respect to the change in the potential difference Ve between the semiconductor wafer W (mounting table 11) and the conductive member 27. The result of simulating the relationship between the quantity (right vertical axis) and the incident angle (left vertical axis) of ions I on the peripheral surface of the semiconductor wafer W is shown in FIG. The total sum (V total ) of the potential difference Ve between the semiconductor wafer W (mounting table 11) and the conductive member 27 and the potential difference Vg between the conductive member 27 and the ground 22 (conductive member 60) is constant. From Equation (3), the potential difference Ve between the semiconductor wafer W (mounting table 11) and the conductive member 27 is proportional to the capacitance ratio (Cg / (Cg + Ce)). The axis used the capacitance ratio (Cg / (Cg + Ce)) instead of the potential difference Ve.

本発明者らのシミュレーション結果によれば、半導体ウエハWと導電性部材27との間に形成される電位差Veを大きくすると(静電容量比(Cg/(Cg+Ce))を大きくすると)、半導体ウエハWの周縁部下面におけるデポジションの発生が低減し、イオンIの入射角が半導体ウエハWの中心に向かう方向に傾斜(入射角>90°)する傾向が見られた。また逆に、半導体ウエハWと導電性部材27との間に形成される電位差Veを小さくすると(静電容量比(Cg/(Cg+Ce))を小さくすると)、半導体ウエハWの周縁部下面におけるデポジションの発生が増加し、イオンIの入射角が半導体ウエハWの中心から外側に向かう方向に傾斜(入射角<90°)する傾向が見られた。   According to the simulation results of the present inventors, when the potential difference Ve formed between the semiconductor wafer W and the conductive member 27 is increased (the capacitance ratio (Cg / (Cg + Ce)) is increased), the semiconductor wafer The occurrence of deposition on the lower surface of the peripheral edge of W was reduced, and there was a tendency that the incident angle of ions I was inclined in the direction toward the center of the semiconductor wafer W (incident angle> 90 °). Conversely, when the potential difference Ve formed between the semiconductor wafer W and the conductive member 27 is reduced (capacitance ratio (Cg / (Cg + Ce)) is reduced), the depletion at the lower surface of the peripheral edge of the semiconductor wafer W is reduced. The occurrence of the position increased, and there was a tendency that the incident angle of the ions I was inclined (incident angle <90 °) in the direction from the center of the semiconductor wafer W toward the outside.

また、半導体ウエハWと導電性部材27との間に形成される電位差Veをより容易に変化させるために、図11に示すフォーカスリング25cのように、載置台11に対して絶縁部材26で絶縁されている導電性部材27を、可変容量コンデンサ65を介してグランド22に電気的に接続しても良い。   Further, in order to more easily change the potential difference Ve formed between the semiconductor wafer W and the conductive member 27, the insulating member 26 insulates the mounting table 11 like a focus ring 25c shown in FIG. The electrically conductive member 27 may be electrically connected to the ground 22 via the variable capacitor 65.

このフォーカスリング25cにあっても、先に図7、8で説明したフォーカスリング25bと同様に、プラズマ処理中は半導体ウエハW(載置台11)と導電性部材27と間に電位差Veが生じ、導電性部材27とグランド22(導電性部材60)と間に電位差Vgが生じた状態となる。そして、このフォーカスリング25cによれば、可変容量コンデンサ65を操作して導電性部材27とグランド22と間の静電容量Cgを変えることができるので、それに従って、半導体ウエハW(載置台11)と導電性部材27の間の電位差Veを容易に変化させることが可能である。このように半導体ウエハWと導電性部材27との間に形成される電位差Veを変化させることにより、半導体ウエハWの周縁部下面に対するイオンIの衝突量を容易に調整できるようになる。   Even in the focus ring 25c, as in the focus ring 25b described with reference to FIGS. 7 and 8, a potential difference Ve is generated between the semiconductor wafer W (mounting table 11) and the conductive member 27 during plasma processing. A potential difference Vg is generated between the conductive member 27 and the ground 22 (conductive member 60). According to the focus ring 25c, since the capacitance Cg between the conductive member 27 and the ground 22 can be changed by operating the variable capacitor 65, the semiconductor wafer W (mounting table 11) is accordingly changed. And the potential difference Ve between the conductive member 27 and the conductive member 27 can be easily changed. As described above, by changing the potential difference Ve formed between the semiconductor wafer W and the conductive member 27, the collision amount of the ions I against the lower surface of the peripheral edge of the semiconductor wafer W can be easily adjusted.

また、半導体ウエハWと導電性部材27との間に形成される電位差Veを変化させるためには、図12に示すフォーカスリング25dのように、載置台11に対して絶縁部材26で絶縁されている導電性部材27に、可変直流電源66を電気的に接続しても良い。   Further, in order to change the potential difference Ve formed between the semiconductor wafer W and the conductive member 27, it is insulated from the mounting table 11 by the insulating member 26 as in the focus ring 25d shown in FIG. The variable DC power supply 66 may be electrically connected to the conductive member 27.

このフォーカスリング25dにあっても、先に図7、8で説明したフォーカスリング25bと同様に、プラズマ処理中は半導体ウエハW(載置台11)と導電性部材27と間に電位差Veが生じ、導電性部材27とグランド22(導電性部材60)と間に電位差Vgが生じた状態となる。このフォーカスリング25dによれば、可変直流電源66を操作すると、図13に示したように、導電性部材27とグランド22との間の電位差Vgを図中の上下にシフトさせることができる。そして、電位差Vgを図中の下方にシフトさせた場合は(図13中の一点鎖線27’の場合は)、半導体ウエハW(載置台11)と導電性部材27の間の電位差Veが小さくなる。逆に、電位差Vgを図中の上方にシフトさせた場合は(図13中の二点鎖線27’の場合は)、半導体ウエハW(載置台11)と導電性部材27の間の電位差Veが大きくなる。このように、導電性部材27に接続した、可変直流電源66を操作することにより、半導体ウエハW(載置台11)と導電性部材27の間の電位差Veを容易に変化させることが可能である。   Even in the focus ring 25d, as in the focus ring 25b described above with reference to FIGS. 7 and 8, a potential difference Ve is generated between the semiconductor wafer W (mounting table 11) and the conductive member 27 during plasma processing. A potential difference Vg is generated between the conductive member 27 and the ground 22 (conductive member 60). According to the focus ring 25d, when the variable DC power supply 66 is operated, the potential difference Vg between the conductive member 27 and the ground 22 can be shifted up and down in the figure as shown in FIG. When the potential difference Vg is shifted downward in the drawing (in the case of the alternate long and short dash line 27 ′ in FIG. 13), the potential difference Ve between the semiconductor wafer W (mounting table 11) and the conductive member 27 becomes small. . Conversely, when the potential difference Vg is shifted upward in the figure (in the case of a two-dot chain line 27 ′ in FIG. 13), the potential difference Ve between the semiconductor wafer W (mounting table 11) and the conductive member 27 is growing. In this way, by operating the variable DC power supply 66 connected to the conductive member 27, the potential difference Ve between the semiconductor wafer W (mounting table 11) and the conductive member 27 can be easily changed. .

また、以上に説明したフォーカスリング27、27a、27b、27c、27dは、何れも、載置台11上の半導体ウエハW周囲外側に配置された外側リング部30と半導体ウエハWの周縁部下方に配置された内側リング部31を、導電性部材27として一体的に形成した形態を示したが、外側リング部30と内側リング部31は、互いに別の部材として構成しても良い。また、そのように互いに別の部材として構成した場合は、外側リング部30と内側リング部31は、互いに電気的に導通していても良いし、互いに電気的に絶縁されていても良い。   Further, the focus rings 27, 27 a, 27 b, 27 c, and 27 d described above are all disposed below the outer ring portion 30 disposed on the outer periphery of the semiconductor wafer W on the mounting table 11 and the periphery of the semiconductor wafer W. Although the form which formed the formed inner ring part 31 integrally as the electroconductive member 27 was shown, you may comprise the outer ring part 30 and the inner ring part 31 as a mutually different member. Further, when configured as separate members, the outer ring portion 30 and the inner ring portion 31 may be electrically connected to each other, or may be electrically insulated from each other.

図14に示すフォーカスリング25eは、載置台11上の半導体ウエハW周囲外側に配置された外側リング部30と、半導体ウエハWの周縁部下方に配置された内側リング部31とが、互いに別の部材として構成され、これら外側リング部30と内側リング部31は、互いに電気的に絶縁された状態になっている。このフォーカスリング25eでは、外側リング部30は載置台11の上に電気的に導通した状態で置かれている。一方、内側リング部31とこれら外側リング部30および載置台11の間には絶縁部材26が介在しているので、内側リング部31は、外側リング部30および載置台11に対して電気的に絶縁されている。   The focus ring 25e shown in FIG. 14 includes an outer ring portion 30 disposed on the outer periphery of the semiconductor wafer W on the mounting table 11, and an inner ring portion 31 disposed below the peripheral edge portion of the semiconductor wafer W. It is configured as a member, and the outer ring portion 30 and the inner ring portion 31 are electrically insulated from each other. In the focus ring 25e, the outer ring portion 30 is placed on the mounting table 11 in an electrically conductive state. On the other hand, since the insulating member 26 is interposed between the inner ring portion 31 and the outer ring portion 30 and the mounting table 11, the inner ring portion 31 is electrically connected to the outer ring portion 30 and the mounting table 11. Insulated.

この図14に示すフォーカスリング25eを備えたプラズマ処理1にあっては、プラズマ処理中、外側リング部30は載置台11と常に同じ電位となり、半導体ウエハWと外側リング部30との間には電位差が生じないが、内側リング部31は、載置台11との間に絶縁部材26が介在しているため、載置台11に印加される高周波電力に対するインピーダンスが高くなるので、半導体ウエハWと内側リング部31との間のみに電位差Veが生じた状態となる。このため、半導体ウエハWの周縁部下面と内側リング部31の上面との間に、プラズマ中のイオンIを半導体ウエハWの周縁部下面に向かう方向に加速する電界が形成されて、半導体ウエハWの周縁部下面におけるデポジションの発生を低減できるようになる。加えて、この図14に示すフォーカスリング25eにあっては、半導体ウエハWの外周面と外側リング部30の内周面との間に電位差が生じないので、プラズマ中のイオンIを半導体ウエハWの外周面と外側リング部30の内周面30cの間を円滑に通過させることができ、こうして半導体ウエハWの周縁部下方まで通過させたイオンIを、半導体ウエハWの周縁部下面に衝突させることによって、半導体ウエハWの周縁部下面におけるデポジションの発生を更に低減できるようになる。   In the plasma processing 1 having the focus ring 25e shown in FIG. 14, during the plasma processing, the outer ring portion 30 is always at the same potential as the mounting table 11, and there is no gap between the semiconductor wafer W and the outer ring portion 30. Although the potential difference does not occur, since the insulating member 26 is interposed between the inner ring portion 31 and the mounting table 11, the impedance with respect to the high frequency power applied to the mounting table 11 is increased. A potential difference Ve is generated only between the ring portion 31 and the ring portion 31. Therefore, an electric field for accelerating the ions I in the plasma toward the lower surface of the peripheral edge of the semiconductor wafer W is formed between the lower surface of the peripheral edge of the semiconductor wafer W and the upper surface of the inner ring portion 31. It is possible to reduce the occurrence of deposition on the lower surface of the peripheral edge portion. In addition, in the focus ring 25e shown in FIG. 14, since no potential difference is generated between the outer peripheral surface of the semiconductor wafer W and the inner peripheral surface of the outer ring portion 30, the ions I in the plasma are transferred to the semiconductor wafer W. Between the outer peripheral surface of the semiconductor wafer W and the inner peripheral surface 30c of the outer ring portion 30, and the ions I thus passed down to the lower peripheral portion of the semiconductor wafer W collide with the lower surface of the peripheral portion of the semiconductor wafer W. As a result, the occurrence of deposition on the lower surface of the peripheral edge of the semiconductor wafer W can be further reduced.

また、図1では、プラズマ生成用の比較的周波数の高い高周波電力を、真空チャンバー10の天井部分のシャワーヘッド40(上部電極)に供給する例を示したが、図15に示すように、プラズマ生成用の比較的周波数の高い高周波電力を供給する高周波電源42および整合器41と、バイアス用の比較的周波数の低い高周波電力を供給する高周波電源21および整合器20の両方を、載置台11に接続した構成としても良い。   Further, FIG. 1 shows an example in which high-frequency power having a relatively high frequency for plasma generation is supplied to the shower head 40 (upper electrode) in the ceiling portion of the vacuum chamber 10, but as shown in FIG. A high-frequency power source 42 and a matching unit 41 that supply high-frequency power with a relatively high frequency for generation, and a high-frequency power source 21 and a matching unit 20 that supply high-frequency power with a relatively low frequency for biasing are mounted on the mounting table 11. A connected configuration may be used.

また、本発明は、以上に説明したフォーカスリング25、25a、25b、25c、25d、25eを、処理チャンバー10内において載置台11上の半導体ウエハWの周囲を囲むように配置させる適当な支持部材を包含するフォーカスリング部品についても適用される。この場合、フォーカスリング25、25a、25b、25c、25d、25eを支持する支持部材として、例えば、載置台11、排気リング35などが例示される。また、図7で説明した第2の導電性部材60や第2の絶縁部材61を支持部材に利用しても良い。   Further, according to the present invention, the above-described focus rings 25, 25 a, 25 b, 25 c, 25 d, and 25 e are appropriately supported so as to surround the semiconductor wafer W on the mounting table 11 in the processing chamber 10. This also applies to a focus ring component including In this case, examples of the support member that supports the focus rings 25, 25a, 25b, 25c, 25d, and 25e include the mounting table 11 and the exhaust ring 35. Moreover, you may utilize the 2nd electroconductive member 60 demonstrated in FIG. 7, and the 2nd insulating member 61 for a support member.

本発明は、半導体装置の製造産業において利用することが可能である。   The present invention can be used in the semiconductor device manufacturing industry.

1 プラズマ処理装置
10 処理チャンバー
11 載置台
12 絶縁板
15 熱媒体流路
16 ガス流路
29 整合器
21 高周波電源
22 グランド(アース)
25 フォーカスリング
26 リング状の絶縁部材
27 導電性部材
30 外側リング部
31 内側リング部
30a 傾斜面部
30b 水平面部
35 排気リング
40 シャワーヘッド
41 整合器
42 高周波電源
45 ガス吐出孔
47 ガス拡散用空隙
46 ガス導入部
50 ガス供給配管
51 ガス供給系
52 マスフローコントローラ
53 処理ガス供給源
DESCRIPTION OF SYMBOLS 1 Plasma processing apparatus 10 Processing chamber 11 Mounting stand 12 Insulating plate 15 Heat medium flow path 16 Gas flow path 29 Matching device 21 High frequency power supply 22 Ground (earth)
25 Focus ring 26 Ring-shaped insulating member 27 Conductive member 30 Outer ring portion 31 Inner ring portion 30a Inclined surface portion 30b Horizontal surface portion 35 Exhaust ring 40 Shower head 41 Matching device 42 High frequency power supply 45 Gas discharge hole 47 Gas diffusion gap 46 Gas Introduction unit 50 Gas supply pipe 51 Gas supply system 52 Mass flow controller 53 Process gas supply source

Claims (27)

処理チャンバー内に配置された載置台上に被処理基板を載置させ、高周波電圧を与えることにより処理チャンバー内にプラズマを発生させて、被処理基板を処理するプラズマ処理装置であって、
前記載置台上に載置された被処理基板の周囲を囲むように配置されるフォーカスリングを備え、
前記フォーカスリングは、前記載置台上に載置された被処理基板の周囲外側に配置された導電性材料からなる外側リング部と、前記載置台上に載置された被処理基板の周縁部下方に所定の間隔を開けて配置された導電性材料からなる内側リング部を備え、
前記外側リング部と前記内側リング部は、電気的に導通しており、前記外側リング部および前記内側リング部と前記載置台の間は電気的に絶縁され、
前記外側リング部および前記内側リング部は、グランドに対して電気的に絶縁され、
前記外側リング部および前記内側リング部に可変直流電源を電気的に接続したことを特徴とする、プラズマ処理装置。
A plasma processing apparatus for processing a substrate to be processed by placing a substrate to be processed on a mounting table disposed in the processing chamber and generating a plasma in the processing chamber by applying a high frequency voltage,
A focus ring disposed so as to surround the substrate to be processed placed on the mounting table;
The focus ring includes an outer ring portion made of a conductive material disposed on the outer periphery of the substrate to be processed placed on the mounting table, and a lower peripheral portion of the substrate to be processed placed on the mounting table. An inner ring portion made of a conductive material arranged at a predetermined interval in the
The outer ring portion and the inner ring portion are electrically connected, and the outer ring portion and the inner ring portion are electrically insulated from the mounting table,
The outer ring portion and the inner ring portion are electrically insulated from ground;
A plasma processing apparatus, wherein a variable DC power source is electrically connected to the outer ring portion and the inner ring portion.
前記外側リング部および前記内側リング部と前記載置台の間に絶縁部材が配置されていることを特徴とする、請求項1に記載のプラズマ処理装置。   The plasma processing apparatus according to claim 1, wherein an insulating member is disposed between the outer ring portion and the inner ring portion and the mounting table. 前記外側リング部と前記内側リング部は、一体的に形成されていることを特徴とする、請求項1または2に記載のプラズマ処理装置。   The plasma processing apparatus according to claim 1, wherein the outer ring portion and the inner ring portion are integrally formed. 処理チャンバー内に配置された載置台上に被処理基板を載置させ、高周波電圧を与えることにより処理チャンバー内にプラズマを発生させて、被処理基板を処理するプラズマ処理装置であって、
前記載置台上に載置された被処理基板の周囲を囲むように配置されるフォーカスリングを備え、
前記フォーカスリングは、前記載置台上に載置された被処理基板の周囲外側に配置された導電性材料からなる外側リング部と、前記載置台上に載置された被処理基板の周縁部下方に所定の間隔を開けて配置された導電性材料からなる内側リング部を備え、
前記外側リング部と前記内側リング部は、電気的に絶縁され、
前記内側リング部と前記載置台の間は電気的に絶縁されていることを特徴とする、プラズマ処理装置。
A plasma processing apparatus for processing a substrate to be processed by placing a substrate to be processed on a mounting table disposed in the processing chamber and generating a plasma in the processing chamber by applying a high frequency voltage,
A focus ring disposed so as to surround the substrate to be processed placed on the mounting table;
The focus ring includes an outer ring portion made of a conductive material disposed on the outer periphery of the substrate to be processed placed on the mounting table, and a lower peripheral portion of the substrate to be processed placed on the mounting table. An inner ring portion made of a conductive material arranged at a predetermined interval in the
The outer ring portion and the inner ring portion are electrically insulated,
The plasma processing apparatus, wherein the inner ring portion and the mounting table are electrically insulated.
前記外側リング部は、前記載置台に電気的に導通していることを特徴とする、請求項4に記載のプラズマ処理装置。   The plasma processing apparatus according to claim 4, wherein the outer ring portion is electrically connected to the mounting table. 処理チャンバー内に配置された載置台上に被処理基板を載置させ、高周波電圧を与えることにより処理チャンバー内にプラズマを発生させて、被処理基板を処理するプラズマ処理装置であって、
前記載置台上に載置された被処理基板の周囲を囲むように配置されるフォーカスリングを備え、
前記フォーカスリングは、前記載置台上に載置された被処理基板の周囲外側に配置された導電性材料からなる外側リング部と、前記載置台上に載置された被処理基板の周縁部下方に所定の間隔を開けて配置された導電性材料からなる内側リング部を備え、
前記内側リング部と前記載置台との間は、絶縁部材により電気的に絶縁されており、
前記載置台に対して、前記絶縁部材で絶縁されている前記外側リング部に、グランドに電気的に接続された第2の導電性部材を近接させて配置し、
前記外側リング部と前記第2の導電性部材との間に第2の絶縁部材を設けた
ことを特徴とする、プラズマ処理装置。
A plasma processing apparatus for processing a substrate to be processed by placing a substrate to be processed on a mounting table disposed in the processing chamber and generating a plasma in the processing chamber by applying a high frequency voltage,
A focus ring disposed so as to surround the substrate to be processed placed on the mounting table;
The focus ring includes an outer ring portion made of a conductive material disposed on the outer periphery of the substrate to be processed placed on the mounting table, and a lower peripheral portion of the substrate to be processed placed on the mounting table. An inner ring portion made of a conductive material arranged at a predetermined interval in the
Between the inner ring portion and the mounting table is electrically insulated by an insulating member,
The second conductive member electrically connected to the ground is disposed close to the outer ring portion insulated by the insulating member with respect to the mounting table,
A plasma processing apparatus, wherein a second insulating member is provided between the outer ring portion and the second conductive member.
前記第2の絶縁部材の誘電率を変化させることにより、前記被処理基板と前記フォーカスリングの間の電位差を変化させることを特徴とする、請求項6に記載のプラズマ処理装置。   The plasma processing apparatus according to claim 6, wherein a potential difference between the substrate to be processed and the focus ring is changed by changing a dielectric constant of the second insulating member. 前記絶縁部材の第1の上面は、前記外側リング部および前記内側リング部の下面に接し、前記絶縁部材の第2の上面は、前記第2の導電性部材の第1と第2の内周面を連結する下面に接し、前記絶縁部材の第1の上面は、前記絶縁部材の第2の上面よりも高い位置であることを特徴とする、請求項6または7に記載のプラズマ処理装置。   The first upper surface of the insulating member is in contact with the lower surfaces of the outer ring portion and the inner ring portion, and the second upper surface of the insulating member is the first and second inner circumferences of the second conductive member. The plasma processing apparatus according to claim 6, wherein the first upper surface of the insulating member is in a position higher than the second upper surface of the insulating member in contact with the lower surface connecting the surfaces. 前記第2の絶縁部材の上面は前記外側リング部の下面に接し、前記第2の絶縁部材の下面は前記第2の導電性部材の上面に接することを特徴とする、請求項6〜8のいずれかに記載のプラズマ処理装置。   The upper surface of the second insulating member is in contact with the lower surface of the outer ring portion, and the lower surface of the second insulating member is in contact with the upper surface of the second conductive member. The plasma processing apparatus according to any one of the above. 前記外側リング部の外周面にカバーリングが配置され、
前記カバーリングの内周面は前記第2の絶縁部材の外周面に接し、前記カバーリングの下面は前記第2の導電性部材の上面に接することを特徴とする、請求項6〜9のいずれかに記載のプラズマ処理装置。
A cover ring is disposed on the outer peripheral surface of the outer ring portion,
The inner peripheral surface of the cover ring is in contact with the outer peripheral surface of the second insulating member, and the lower surface of the cover ring is in contact with the upper surface of the second conductive member. A plasma processing apparatus according to claim 1.
前記外側リング部の上面は、前記載置台上に載置された被処理基板の周囲に配置された、外側に向かって次第に高くなる傾斜面部と、前記傾斜面部の外側に連続して形成された水平面部を有することを特徴とする、請求項1〜10のいずれかに記載のプラズマ処理装置。   The upper surface of the outer ring portion is continuously formed on the outer side of the inclined surface portion and the inclined surface portion which is disposed around the substrate to be processed placed on the mounting table and gradually increases toward the outside. It has a horizontal surface part, The plasma processing apparatus in any one of Claims 1-10 characterized by the above-mentioned. 前記載置台上に載置された被処理基板の外周面とそれに対向する前記フォーカスリングの内周面との間隔が、前記内側リング部の上面と前記載置台上に載置された被処理基板の周縁部の下面との間隔よりも広いことを特徴とする、請求項1〜11のいずれかに記載のプラズマ処理装置。   The distance between the outer peripheral surface of the substrate to be processed placed on the mounting table and the inner peripheral surface of the focus ring facing the substrate is the upper surface of the inner ring portion and the substrate to be processed placed on the mounting table. The plasma processing apparatus according to claim 1, wherein the plasma processing apparatus is wider than a distance from a lower surface of a peripheral portion of the plasma processing apparatus. 前記載置台上に載置された被処理基板の外周面とそれに対向する前記フォーカスリングの内周面との間隔が2〜2.5mm、前記内側リング部の上面と前記載置台上に載置された被処理基板の周縁部の下面との間隔が0.2〜1mmであることを特徴とする、請求項1〜12のいずれかに記載のプラズマ処理装置。   The distance between the outer peripheral surface of the substrate to be processed placed on the mounting table and the inner peripheral surface of the focus ring facing the substrate is 2 to 2.5 mm, and is placed on the upper surface of the inner ring portion and the mounting table. The plasma processing apparatus according to any one of claims 1 to 12, wherein a distance from a lower surface of a peripheral portion of the processed substrate is 0.2 to 1 mm. 前記外側リング部と前記内側リング部を構成する導電性材料が、Si、C、SiCのいずれかであることを特徴とする、請求項1〜13のいずれかに記載のプラズマ処理装置。   The plasma processing apparatus according to claim 1, wherein the conductive material constituting the outer ring portion and the inner ring portion is any one of Si, C, and SiC. 高周波電圧を与えることにより処理チャンバー内にプラズマを発生させて、被処理基板を処理するプラズマ処理装置において、前記処理チャンバー内に配置された載置台上の被処理基板の周囲を囲むように配置されるフォーカスリングであって、
前記載置台上に載置された被処理基板の周囲外側に配置される導電性材料からなる外側リング部と、前記載置台上に載置された被処理基板の周縁部下方に所定の間隔を開けて配置される導電性材料からなる内側リング部を備え、
前記外側リング部と前記内側リング部は、電気的に導通しており、前記外側リング部および前記内側リング部と前記載置台の間を絶縁するための絶縁部材を備え、
前記外側リング部および前記内側リング部に電気的に接続された可変直流電源を備えることを特徴とする、フォーカスリング。
In a plasma processing apparatus for processing a substrate to be processed by generating plasma in the processing chamber by applying a high frequency voltage, the plasma processing apparatus is disposed so as to surround the substrate to be processed on a mounting table disposed in the processing chamber. A focus ring,
A predetermined interval is provided below the outer ring portion made of a conductive material disposed on the outer periphery of the substrate to be processed placed on the mounting table, and below the peripheral edge portion of the substrate to be processed placed on the mounting table. It has an inner ring part made of a conductive material that is placed open,
The outer ring portion and the inner ring portion are electrically conductive, and include an insulating member for insulating between the outer ring portion and the inner ring portion and the mounting table.
A focus ring comprising: a variable DC power source electrically connected to the outer ring portion and the inner ring portion.
前記外側リング部と前記内側リング部は、一体的に形成されていることを特徴とする、請求項15に記載のフォーカスリング。   The focus ring according to claim 15, wherein the outer ring portion and the inner ring portion are integrally formed. 前記載置台上に載置された被処理基板の外周面に対向する内周面に凹部が形成されていることを特徴とする、請求項16に記載のフォーカスリング。   The focus ring according to claim 16, wherein a concave portion is formed on an inner peripheral surface of the substrate to be processed placed on the mounting table, the inner peripheral surface facing the outer peripheral surface. 高周波電圧を与えることにより処理チャンバー内にプラズマを発生させて、被処理基板を処理するプラズマ処理装置において、前記処理チャンバー内に配置された載置台上の被処理基板の周囲を囲むように配置されるフォーカスリングであって、
前記載置台上に載置された被処理基板の周囲外側に配置される導電性材料からなる外側リング部と、前記載置台上に載置された被処理基板の周縁部下方に所定の間隔を開けて配置される導電性材料からなる内側リング部を備え、
前記外側リング部と前記内側リング部を電気的に絶縁させる絶縁部材を備え、
前記内側リング部と前記載置台の間は電気的に絶縁されていることを特徴とする、フォーカスリング。
In a plasma processing apparatus for processing a substrate to be processed by generating plasma in the processing chamber by applying a high frequency voltage, the plasma processing apparatus is disposed so as to surround the substrate to be processed on a mounting table disposed in the processing chamber. A focus ring,
A predetermined interval is provided below the outer ring portion made of a conductive material disposed on the outer periphery of the substrate to be processed placed on the mounting table, and below the peripheral edge portion of the substrate to be processed placed on the mounting table. It has an inner ring part made of a conductive material that is placed open,
An insulating member for electrically insulating the outer ring portion and the inner ring portion;
The focus ring, wherein the inner ring portion and the mounting table are electrically insulated.
前記外側リング部は、前記載置台に電気的に導通して設置されることを特徴とする、請求項18に記載のフォーカスリング。   The focus ring according to claim 18, wherein the outer ring portion is installed in electrical conduction with the mounting table. 高周波電圧を与えることにより処理チャンバー内にプラズマを発生させて、被処理基板を処理するプラズマ処理装置において、前記処理チャンバー内に配置された載置台上の被処理基板の周囲を囲むように配置されるフォーカスリングであって、
前記載置台上に載置された被処理基板の周囲外側に配置される導電性材料からなる外側リング部と、前記載置台上に載置された被処理基板の周縁部下方に所定の間隔を開けて配置される導電性材料からなる内側リング部を備え、
前記内側リング部と前記載置台との間は、絶縁部材により電気的に絶縁されており、
前記載置台に対して、前記絶縁部材で絶縁されている前記外側リング部に、グランドに電気的に接続された第2の導電性部材を近接させて配置し、前記外側リングと前記第2の導電性部材との間に第2の絶縁部材を設けたことを特徴とする、フォーカスリング。
In a plasma processing apparatus for processing a substrate to be processed by generating plasma in the processing chamber by applying a high frequency voltage, the plasma processing apparatus is disposed so as to surround the substrate to be processed on a mounting table disposed in the processing chamber. A focus ring,
A predetermined interval is provided below the outer ring portion made of a conductive material disposed on the outer periphery of the substrate to be processed placed on the mounting table, and below the peripheral edge portion of the substrate to be processed placed on the mounting table. It has an inner ring part made of a conductive material that is placed open,
Between the inner ring portion and the mounting table is electrically insulated by an insulating member,
A second conductive member electrically connected to a ground is disposed adjacent to the outer ring portion insulated by the insulating member with respect to the mounting table, and the outer ring and the second ring A focus ring, wherein a second insulating member is provided between the conductive member and the conductive member.
前記第2の絶縁部材の誘電率を変化させることにより、前記被処理基板と前記フォーカスリングの間の電位差を変化させることを特徴とする、請求項20に記載のフォーカスリング。   21. The focus ring according to claim 20, wherein a potential difference between the substrate to be processed and the focus ring is changed by changing a dielectric constant of the second insulating member. 前記絶縁部材の第1の上面は、前記外側リング部および前記内側リング部の下面に接し、前記絶縁部材の第2の上面は、前記第2の導電性部材の第1と第2の内周面を連結する下面に接し、前記絶縁部材の第1の上面は、前記絶縁部材の第2の上面よりも高い位置であることを特徴とする、請求項20または21に記載のフォーカスリング。   The first upper surface of the insulating member is in contact with the lower surfaces of the outer ring portion and the inner ring portion, and the second upper surface of the insulating member is the first and second inner circumferences of the second conductive member. The focus ring according to claim 20 or 21, wherein a first upper surface of the insulating member is in a position higher than a second upper surface of the insulating member in contact with a lower surface connecting the surfaces. 前記第2の絶縁部材の上面は前記外側リング部の下面に接し、前記第2の絶縁部材の下面は前記第2の導電性部材の上面に接することを特徴とする、請求項20〜22のいずれかに記載のフォーカスリング。   The upper surface of the second insulating member is in contact with the lower surface of the outer ring portion, and the lower surface of the second insulating member is in contact with the upper surface of the second conductive member. The focus ring according to any one of the above. 前記外側リング部の外周面にカバーリングが配置され、
前記カバーリングの内周面は前記第2の絶縁部材の外周面に接し、前記カバーリングの下面は前記第2の導電性部材の上面に接することを特徴とする、請求項20〜23のいずれかに記載のフォーカスリング。
A cover ring is disposed on the outer peripheral surface of the outer ring portion,
The inner peripheral surface of the cover ring is in contact with the outer peripheral surface of the second insulating member, and the lower surface of the cover ring is in contact with the upper surface of the second conductive member. The focus ring described in crab.
前記外側リング部の上面は、前記載置台上に載置された被処理基板の周囲に配置された、外側に向かって次第に高くなる傾斜面部と、前記傾斜面部の外側に連続して形成された水平面部を有することを特徴とする、請求項15〜24のいずれかに記載のフォーカスリング。   The upper surface of the outer ring portion is continuously formed on the outer side of the inclined surface portion and the inclined surface portion which is disposed around the substrate to be processed placed on the mounting table and gradually increases toward the outside. The focus ring according to any one of claims 15 to 24, further comprising a horizontal plane portion. 前記外側リング部と前記内側リング部を構成する導電性材料が、Si、C、SiCのいずれかであることを特徴とする、請求項15〜25のいずれかに記載のフォーカスリング。   26. The focus ring according to claim 15, wherein the conductive material constituting the outer ring portion and the inner ring portion is any one of Si, C, and SiC. 請求項15〜26のいずれかに記載のフォーカスリングと、前記処理チャンバー内において前記載置台上の被処理基板の周囲を囲むように前記フォーカスリングを配置させる支持部材とからなることを特徴とする、フォーカスリング部品。   The focus ring according to any one of claims 15 to 26, and a support member that disposes the focus ring so as to surround the substrate to be processed on the mounting table in the processing chamber. , Focus ring parts.
JP2012034034A 2012-02-20 2012-02-20 Plasma processing apparatus and focus ring and focus ring component Active JP5313375B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012034034A JP5313375B2 (en) 2012-02-20 2012-02-20 Plasma processing apparatus and focus ring and focus ring component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012034034A JP5313375B2 (en) 2012-02-20 2012-02-20 Plasma processing apparatus and focus ring and focus ring component

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006074372A Division JP2007250967A (en) 2006-03-17 2006-03-17 Plasma treating apparatus and method, and focus ring

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013119621A Division JP5602282B2 (en) 2013-06-06 2013-06-06 Plasma processing apparatus and focus ring and focus ring component

Publications (2)

Publication Number Publication Date
JP2012109608A true JP2012109608A (en) 2012-06-07
JP5313375B2 JP5313375B2 (en) 2013-10-09

Family

ID=46494817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012034034A Active JP5313375B2 (en) 2012-02-20 2012-02-20 Plasma processing apparatus and focus ring and focus ring component

Country Status (1)

Country Link
JP (1) JP5313375B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041451A (en) * 2013-08-21 2015-03-02 東京エレクトロン株式会社 Plasma processing device
JP2017228526A (en) * 2016-06-22 2017-12-28 ラム リサーチ コーポレーションLam Research Corporation System and method for controlling directivity of ions in edge region by using electrode in coupling ring
JP2019169699A (en) * 2018-03-22 2019-10-03 Sppテクノロジーズ株式会社 Focus ring and plasma processing apparatus including the same
CN111161991A (en) * 2018-11-08 2020-05-15 东京毅力科创株式会社 Substrate holder, plasma processing apparatus, and focus ring

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114583A (en) * 1991-10-22 1993-05-07 Anelva Corp Dry etching device
JPH10189540A (en) * 1996-12-24 1998-07-21 Sony Corp Plasma etching apparatus
JPH11121435A (en) * 1997-10-08 1999-04-30 Fujitsu Ltd Method and apparatus for processing substrate
JP2001196357A (en) * 2000-01-11 2001-07-19 Matsushita Electric Ind Co Ltd Plasma treatment device
JP2002110652A (en) * 2000-10-03 2002-04-12 Rohm Co Ltd Plasma treatment method and its device
JP2002246370A (en) * 2001-02-15 2002-08-30 Tokyo Electron Ltd Focus ring and plasma processor
JP2002289587A (en) * 2001-03-27 2002-10-04 Matsushita Electric Ind Co Ltd Plasma treatment device and method therefor
JP2004511901A (en) * 2000-10-06 2004-04-15 ラム リサーチ コーポレーション Edge rings for plasma treatment that are electrostatically clamped
JP2004200219A (en) * 2002-12-16 2004-07-15 Tokyo Electron Ltd Treatment equipment and treatment method
JP2004260159A (en) * 2003-02-07 2004-09-16 Tokyo Electron Ltd Plasma treatment apparatus, ring member, and plasma treatment method
JP2004311837A (en) * 2003-04-09 2004-11-04 Ngk Insulators Ltd Member for semiconductor manufacturing device and method for manufacturing the same
JP2005277369A (en) * 2003-09-05 2005-10-06 Tokyo Electron Ltd Focus ring and plasma processing apparatus
JP2005303099A (en) * 2004-04-14 2005-10-27 Hitachi High-Technologies Corp Apparatus and method for plasma processing
JP2006245510A (en) * 2005-03-07 2006-09-14 Hitachi High-Technologies Corp Method and device for plasma processing

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114583A (en) * 1991-10-22 1993-05-07 Anelva Corp Dry etching device
JPH10189540A (en) * 1996-12-24 1998-07-21 Sony Corp Plasma etching apparatus
JPH11121435A (en) * 1997-10-08 1999-04-30 Fujitsu Ltd Method and apparatus for processing substrate
JP2001196357A (en) * 2000-01-11 2001-07-19 Matsushita Electric Ind Co Ltd Plasma treatment device
JP2002110652A (en) * 2000-10-03 2002-04-12 Rohm Co Ltd Plasma treatment method and its device
JP2004511901A (en) * 2000-10-06 2004-04-15 ラム リサーチ コーポレーション Edge rings for plasma treatment that are electrostatically clamped
JP2002246370A (en) * 2001-02-15 2002-08-30 Tokyo Electron Ltd Focus ring and plasma processor
JP2002289587A (en) * 2001-03-27 2002-10-04 Matsushita Electric Ind Co Ltd Plasma treatment device and method therefor
JP2004200219A (en) * 2002-12-16 2004-07-15 Tokyo Electron Ltd Treatment equipment and treatment method
JP2004260159A (en) * 2003-02-07 2004-09-16 Tokyo Electron Ltd Plasma treatment apparatus, ring member, and plasma treatment method
JP2004311837A (en) * 2003-04-09 2004-11-04 Ngk Insulators Ltd Member for semiconductor manufacturing device and method for manufacturing the same
JP2005277369A (en) * 2003-09-05 2005-10-06 Tokyo Electron Ltd Focus ring and plasma processing apparatus
JP2005303099A (en) * 2004-04-14 2005-10-27 Hitachi High-Technologies Corp Apparatus and method for plasma processing
JP2006245510A (en) * 2005-03-07 2006-09-14 Hitachi High-Technologies Corp Method and device for plasma processing

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041451A (en) * 2013-08-21 2015-03-02 東京エレクトロン株式会社 Plasma processing device
US10622196B2 (en) 2013-08-21 2020-04-14 Tokyo Electron Limited Plasma processing apparatus
JP2017228526A (en) * 2016-06-22 2017-12-28 ラム リサーチ コーポレーションLam Research Corporation System and method for controlling directivity of ions in edge region by using electrode in coupling ring
KR20180000291A (en) * 2016-06-22 2018-01-02 램 리써치 코포레이션 Systems and methods for controlling directionality of ions in an edge region by using an electrode within a coupling ring
KR102392731B1 (en) 2016-06-22 2022-04-28 램 리써치 코포레이션 Systems and methods for controlling directionality of ions in an edge region by using an electrode within a coupling ring
KR20220058511A (en) * 2016-06-22 2022-05-09 램 리써치 코포레이션 Systems and methods for controlling directionality of ions in an edge region by using an electrode within a coupling ring
JP7166746B2 (en) 2016-06-22 2022-11-08 ラム リサーチ コーポレーション A system for controlling the directionality of ions in the edge region by using electrodes within the coupling ring
KR102532845B1 (en) 2016-06-22 2023-05-15 램 리써치 코포레이션 Systems and methods for controlling directionality of ions in an edge region by using an electrode within a coupling ring
JP2019169699A (en) * 2018-03-22 2019-10-03 Sppテクノロジーズ株式会社 Focus ring and plasma processing apparatus including the same
JP7071908B2 (en) 2018-03-22 2022-05-19 Sppテクノロジーズ株式会社 Focus ring and plasma processing device equipped with it
CN111161991A (en) * 2018-11-08 2020-05-15 东京毅力科创株式会社 Substrate holder, plasma processing apparatus, and focus ring

Also Published As

Publication number Publication date
JP5313375B2 (en) 2013-10-09

Similar Documents

Publication Publication Date Title
JP2007250967A (en) Plasma treating apparatus and method, and focus ring
US7988814B2 (en) Plasma processing apparatus, plasma processing method, focus ring, and focus ring component
JP5602282B2 (en) Plasma processing apparatus and focus ring and focus ring component
KR101672856B1 (en) Plasma processing apparatus
KR101677239B1 (en) Plasma processing apparatus and plasma processing method
US10340174B2 (en) Mounting table and plasma processing apparatus
JP5202050B2 (en) Shower head and substrate processing apparatus
JP5702968B2 (en) Plasma processing apparatus and plasma control method
TW201921483A (en) Plasma processing apparatus
US9011635B2 (en) Plasma processing apparatus
KR102424818B1 (en) Plasma processing apparatus and focus ring
JP6540022B2 (en) Mounting table and plasma processing apparatus
US20180358253A1 (en) Electrostatic chuck, a plasma processing apparatus having the same, and a method of manufacturing a semiconductor device using the same
US20190304814A1 (en) Plasma processing apparatus
JP6552346B2 (en) Substrate processing equipment
TWI475610B (en) Electrode construction and substrate processing device
US20110240224A1 (en) Substrate processing apparatus
US20100078129A1 (en) Mounting table for plasma processing apparatus
JP4935149B2 (en) Electrode plate for plasma processing and plasma processing apparatus
JP5313375B2 (en) Plasma processing apparatus and focus ring and focus ring component
US8512511B2 (en) Mounting table and plasma processing apparatus
KR101898079B1 (en) Plasma processing apparatus
US11133203B2 (en) Plasma processing apparatus
JP6570971B2 (en) Plasma processing apparatus and focus ring
JP5235033B2 (en) Electrode assembly and plasma processing apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130703

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5313375

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250