JP2002110652A - Plasma treatment method and its device - Google Patents
Plasma treatment method and its deviceInfo
- Publication number
- JP2002110652A JP2002110652A JP2000303982A JP2000303982A JP2002110652A JP 2002110652 A JP2002110652 A JP 2002110652A JP 2000303982 A JP2000303982 A JP 2000303982A JP 2000303982 A JP2000303982 A JP 2000303982A JP 2002110652 A JP2002110652 A JP 2002110652A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- impedance
- focus ring
- plasma
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、高周波電力により
プラズマを発生させて、半導体などのウェハ表面に真空
蒸着や気相化学反応（ＣＶＤ）などにより成膜したり、
エッチングなどの処理をするプラズマ処理方法およびそ
の装置に関する。さらに詳しくは、チャンバ内の圧力や
ガス流量などの条件が変っても、ウェハの表面全面で均
一な処理を行うことができるプラズマ処理方法およびそ
の装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for generating plasma by high frequency power and forming a film on a surface of a wafer such as a semiconductor by vacuum deposition or vapor phase chemical reaction (CVD).
The present invention relates to a plasma processing method for performing processing such as etching and an apparatus therefor. More specifically, the present invention relates to a plasma processing method and apparatus capable of performing uniform processing over the entire surface of a wafer even when conditions such as pressure and gas flow in a chamber change.
【０００２】[0002]
【従来の技術】従来のプラズマエッチングやプラズマＣ
ＶＤなどに用いられるプラズマ装置は、図７に示される
ような構造になっている。すなわち、下部電極１の表面
に、図示しないアルマイトなどの絶縁物が設けられ、そ
の中心部表面に半導体ウェハ３を載置するウェハ載置部
１ａが形成され、ウェハ３の周囲に当る部分には、石英
などからなるフォーカスリング４が設けられている。そ
して、この下部電極１と対向するように上部電極２が設
けられ、図７に示される例では、上部電極２がアースに
接続され、下部電極１とアースとの間に、たとえば３８
０ｋＨｚ程度の高周波電力用の電源５が接続されること
により、下部電極１と上部電極との間に高周波電界を印
加し、プラズマ励起ができるようになっている。そし
て、その周囲が図示しないチャンバで被覆され、真空に
できると共に、必要なガスを導入できるようになってい
る。2. Description of the Related Art Conventional plasma etching and plasma C
A plasma device used for VD or the like has a structure as shown in FIG. That is, an insulator such as alumite (not shown) is provided on the surface of the lower electrode 1, and a wafer mounting portion 1 a on which the semiconductor wafer 3 is mounted is formed on the central surface thereof. A focus ring 4 made of, for example, quartz is provided. An upper electrode 2 is provided so as to face the lower electrode 1. In the example shown in FIG. 7, the upper electrode 2 is connected to the ground, and for example, 38
When a power supply 5 for high-frequency power of about 0 kHz is connected, a high-frequency electric field is applied between the lower electrode 1 and the upper electrode, so that plasma excitation can be performed. The surrounding area is covered with a chamber (not shown) so that a vacuum can be created and necessary gas can be introduced.
【０００３】このようなプラズマ処理装置では、まず、
ウェハ載置部１ａの上にウェハ３を載置し、図示しない
ガス供給部から処理ガスを導入すると共に、電極１、２
間に電源５により高周波電力を印加してプラズマを発生
させ、このプラズマ中の反応性イオン、およびラジカル
などの活性種によりウェハ３上に成膜したり、エッチン
グが行われる。なお、ウェハ載置部１ａの周囲に設けら
れるフォーカスリング４は、ウェハ３の保持、および下
部電極１の表面保護の作用をしている。In such a plasma processing apparatus, first,
The wafer 3 is placed on the wafer placement unit 1a, and a processing gas is introduced from a gas supply unit (not shown).
During this time, a high-frequency power is applied by the power supply 5 to generate plasma, and a reactive ion and radicals such as reactive species in the plasma form a film on the wafer 3 or perform etching. The focus ring 4 provided around the wafer mounting portion 1a functions to hold the wafer 3 and protect the surface of the lower electrode 1.
【０００４】[0004]
【発明が解決しようとする課題】前述のような構造のプ
ラズマ処理装置により、たとえば半導体ウェハ表面に形
成されたＳｉＯ2をプラズマエッチングすると、半導体
ウェハの中心部とその周辺部とでエッチング量が異なっ
たり、プラズマＣＶＤ法により成膜すると、その周辺部
と中心部とで成膜厚さにバラツキが生じるという問題が
ある。そのため、従来は、両電極間に印加する電圧を下
げて、反応を遅くすることにより、できるだけその反応
の均一化を試みたり、内部を流れるガスの流量を調整し
たり、ウェハ周辺部に構造物を設置し、ガスの流れ方を
調整することにより、その反応の均一化が試みられてい
る。そのため、できるだけ均一な処理をするためには、
プロセス条件が非常に制約を受けると共に、それでも充
分な均一化を図ることができないという問題がある。When, for example, SiO 2 formed on the surface of a semiconductor wafer is plasma-etched by the plasma processing apparatus having the above-described structure, the etching amount is different between the central portion and the peripheral portion of the semiconductor wafer. Also, when the film is formed by the plasma CVD method, there is a problem that the film thickness is varied between the peripheral portion and the central portion. Therefore, conventionally, by lowering the voltage applied between the electrodes to slow down the reaction, the reaction is attempted to be as uniform as possible, the flow rate of the gas flowing inside is adjusted, and the structure around the wafer is And adjusting the flow of the gas to make the reaction uniform. Therefore, in order to process as uniformly as possible,
There is a problem that the process conditions are very restricted, and sufficient uniformity cannot be achieved.
【０００５】本発明は、このような問題を解決するため
になされたもので、プラズマエッチングやプラズマＣＶ
Ｄなどのプラズマ処理を行う場合、プラズマの発生を抑
制して反応を弱くしたり、チャンバ内の圧力やガス流量
などを厳しく制約しなくても、ウェハの中心部側と周辺
部側とにおける処理のバラツキを抑制することができる
プラズマ処理方法およびその装置を提供することを目的
とする。[0005] The present invention has been made to solve such a problem, and has been made by plasma etching or plasma CV.
In the case of performing plasma processing such as D, the processing at the center part and the peripheral part of the wafer can be performed without suppressing the generation of plasma to weaken the reaction and without severely restricting the pressure and gas flow rate in the chamber. It is an object of the present invention to provide a plasma processing method and a plasma processing apparatus capable of suppressing variations in the plasma processing.
【０００６】本発明の他の目的は、均一化処理を行うた
めの具体的な方法および具体的な構造のプラズマ装置を
提供することにある。It is another object of the present invention to provide a specific method and a specific structure of a plasma apparatus for performing a homogenizing process.
【０００７】[0007]
【課題を解決するための手段】本発明者は、プラズマエ
ッチングやプラズマＣＶＤなどのプラズマ処理を行う場
合、処理条件によりその処理のウェハ表面での均一性が
低下し、その都度、印加する高周波電力を弱くしたり、
チャンバ内圧力やガス流量などの処理条件を調整しない
と均一な処理を行うことができないという問題を解決す
るため、鋭意検討を重ねた結果、この種のプラズマ処理
装置では、前述のように、一般にはウェハ周囲の下部電
極上に、石英からなるフォーカスリングが設けられてい
るが、このフォーカスリング部分では、ウェハの中心部
分に比べて、両電極間のインピーダンスが大きく（たと
えばフォーカスリングに石英を用いた場合、中心部の２
０ｋΩ・ｃｍ2に対し３９０ｋΩ・ｃｍ2になる）、これ
に起因してウェハ外周部での両電極間のインピーダンス
もその中心部のインピーダンスと異なり、その差が微妙
に処理状態に影響することを見出した。The present inventor has found that when performing plasma processing such as plasma etching or plasma CVD, the uniformity of the processing on the wafer surface is reduced depending on the processing conditions. Weakening,
In order to solve the problem that uniform processing cannot be performed without adjusting processing conditions such as chamber pressure and gas flow rate, as a result of intensive studies, this type of plasma processing apparatus is generally used as described above. Is provided with a focus ring made of quartz on the lower electrode around the wafer. In this focus ring portion, the impedance between the two electrodes is larger than that in the center portion of the wafer (for example, quartz is used for the focus ring). If you have 2 in the center
390 kΩ · cm 2 with respect to 0 kΩ · cm 2 ). Therefore, the impedance between the two electrodes at the outer peripheral portion of the wafer is also different from the impedance at the central portion, and the difference slightly affects the processing state. I found it.
【０００８】そして、フォーカスリングの材質を変える
ことにより、たとえば導電性の物質と誘電体、誘電率の
異なる誘電体、誘電体の厚さなどにより、ウェハ周辺部
での両電極間のインピーダンスは大きく変化し、これら
の材質またはその厚さなどを変化させることにより、自
由にウェハ周辺部でのインピーダンスを調整することが
でき、そのインピーダンスを調整することにより、プラ
ズマ処理の際における印加電力の強さ、チャンバ内圧力
やガスの流量などに制約を受けることなく、ウェハ内全
面で均一な処理を行うことができることを見出した。な
お、インピーダンスの調整は、一般的には中心部と周辺
部とが同じになるように調整されることが好ましいが、
処理内容、装置構成によっては、たとえばＳｉＯ2のプ
ラズマＣＶＤの場合のように、周辺部のインピーダンス
を中心部のインピーダンスより高くした方がよい場合も
あり、また、ＳｉＯ2のプラズマエッチングの場合のよ
うに、周辺部のインピーダンスを中心部より低くした方
がよい場合もある。ただし、これらは装置構成により変
る。[0008] By changing the material of the focus ring, for example, the impedance between the two electrodes in the peripheral portion of the wafer is increased by the conductive material and the dielectric, the dielectric having a different dielectric constant, the thickness of the dielectric, and the like. It is possible to freely adjust the impedance at the peripheral portion of the wafer by changing these materials or the thickness thereof, and by adjusting the impedance, the intensity of the applied power during the plasma processing can be adjusted. It has been found that uniform processing can be performed over the entire surface of the wafer without being restricted by the pressure in the chamber, the flow rate of the gas, and the like. In general, it is preferable to adjust the impedance so that the center and the periphery are the same,
Depending on the processing content and the apparatus configuration, it may be better to make the impedance of the peripheral part higher than the impedance of the central part, for example, as in the case of plasma CVD of SiO 2 , or as in the case of plasma etching of SiO 2. In some cases, it may be better to lower the impedance at the peripheral portion than at the central portion. However, these vary depending on the device configuration.
【０００９】本発明によるプラズマ処理方法は、下部電
極上にウェハを載置し、該下部電極および該下部電極と
対向して設けられる上部電極の間に高周波電力を印加し
て該電極間にプラズマを発生させることにより、前記ウ
ェハ表面に処理を施すプラズマ処理方法であって、前記
下部電極上の前記ウェハ周囲にフォーカスリングを載置
し、該フォーカスリング部での前記電極間のインピーダ
ンスを調整することにより、前記ウェハ表面に施す処理
のウェハ全面での均一化を図ることを特徴とする。In the plasma processing method according to the present invention, a wafer is placed on a lower electrode, and a high-frequency power is applied between the lower electrode and an upper electrode provided opposite to the lower electrode to apply a plasma between the lower electrodes. Wherein a focus ring is placed around the wafer on the lower electrode, and an impedance between the electrodes at the focus ring portion is adjusted. Thereby, the processing performed on the wafer surface is made uniform over the entire surface of the wafer.
【００１０】この方法を用いることにより、処理内容に
応じて、プラズマ装置のフォーカスリングによりそのイ
ンピーダンスを調整し、ウェハ表面全面での処理を簡単
に最適化することができるため、チャンバ内の圧力を変
えたり、印加する高周波電力を弱くしたりしなくても、
ウェハ面内全面で均一な処理を行うことができる。By using this method, the impedance can be adjusted by the focus ring of the plasma apparatus according to the processing contents, and the processing over the entire surface of the wafer can be easily optimized. Without changing or weakening the applied high frequency power,
Uniform processing can be performed over the entire surface of the wafer.
【００１１】具体的には、前記フォーカスリング部を導
電性部材と誘電体層とで構成し、該誘電体層の厚さまた
は誘電率を変えることにより前記インピーダンスを調整
することができる。そうすることにより誘電体層の厚さ
により下部電極上の容量が大きく変るため、僅かな変化
で容易にそのインピーダンスを調整することができる。
数十μｍから数百μｍ程度の厚さの範囲で、自由にイン
ピーダンスを調整することができ、導電性部材を変更す
ることなく、誘電体層のみ厚さの異なるものを使用でき
る。Specifically, the impedance can be adjusted by configuring the focus ring portion with a conductive member and a dielectric layer, and changing the thickness or the dielectric constant of the dielectric layer. By doing so, the capacitance on the lower electrode greatly changes depending on the thickness of the dielectric layer, so that the impedance can be easily adjusted with a slight change.
The impedance can be freely adjusted in the thickness range of about several tens μm to several hundred μm, and the dielectric layer having a different thickness can be used without changing the conductive member.
【００１２】前記フォーカスリング部における前記電極
間のインピーダンスが、前記ウェハ中心部における前記
電極間のインピーダンスの５０〜１５０％になるように
調整することが、一般的には好ましい。It is generally preferable to adjust the impedance between the electrodes in the focus ring portion to be 50 to 150% of the impedance between the electrodes in the central portion of the wafer.
【００１３】本発明によるプラズマ装置は、真空にし、
気体を導入し得るチャンバと、該チャンバ内に設けら
れ、ウェハを載置し得る下部電極と、前記チャンバ内
で、該下部電極と対向して設けられる上部電極と、該下
部電極および上部電極との間に高周波電力を印加し得る
電源と、前記下部電極上における前記ウェハ周囲に設け
られるフォーカスリングとを有し、該フォーカスリング
部における前記下部電極および上部電極間のインピーダ
ンスを調整するインピーダンス調整手段が、前記フォー
カスリング部に設けられている。The plasma device according to the invention is evacuated,
A chamber into which a gas can be introduced, a lower electrode provided in the chamber, on which a wafer can be mounted, an upper electrode provided in the chamber so as to face the lower electrode, and the lower electrode and the upper electrode Impedance adjusting means for adjusting the impedance between the lower electrode and the upper electrode in the focus ring portion, comprising: a power supply capable of applying a high-frequency power between the power supply and a focus ring provided around the wafer on the lower electrode. Are provided on the focus ring unit.
【００１４】具体的には、前記インピーダンス調整手段
が、前記フォーカスリングの少なくとも前記ウェハ側部
分が取替可能に形成されることにより、フォーカスリン
グの一部を取り替えれば、容易にそのインピーダンスを
調整することができる。Specifically, the impedance adjusting means is formed such that at least the wafer-side portion of the focus ring is replaceable, so that if a part of the focus ring is replaced, the impedance can be easily adjusted. can do.
【００１５】さらに具体的には、前記フォーカスリング
の少なくとも前記ウェハ側部分が、少なくとも２層で形
成され、該少なくとも２層が導電性材料層と誘電体層と
を有し、該誘電体層により前記インピーダンスが調整さ
れる構造にすれば、誘電体層を取り替えることにより、
その厚さまたは誘電率の変化に伴い、そのインピーダン
スを大きく変化させることができ、容易に所望のインピ
ーダンスに調整することができる。なお、導電性材料層
とは、金属などの導電体や、Ｓｉ、ＳｉＣなどの半導体
などの導電性を有する材料層を意味するが、半導体のプ
ラズマ処理には、Ｓｉなどの半導体が好ましい。また、
誘電体層としては、たとえばポリイミド系フィルムやテ
フロン（登録商標）シート、酸化ケイ素膜などを使用す
ることができる。More specifically, at least the wafer side portion of the focus ring is formed of at least two layers, and at least two layers have a conductive material layer and a dielectric layer. By adopting a structure in which the impedance is adjusted, by replacing the dielectric layer,
With a change in the thickness or the dielectric constant, the impedance can be largely changed, and the desired impedance can be easily adjusted. Note that the conductive material layer means a conductive material layer such as a conductor such as a metal or a semiconductor such as Si or SiC. For a plasma treatment of a semiconductor, a semiconductor such as Si is preferable. Also,
As the dielectric layer, for example, a polyimide film, a Teflon (registered trademark) sheet, a silicon oxide film, or the like can be used.
【００１６】[0016]
【発明の実施の形態】つぎに、本発明によるプラズマ処
理方法およびその装置について説明をする。本発明によ
るプラズマ処理装置は、図１にその一実施形態の断面説
明図が示されるように、真空にし、気体を導入し得るチ
ャンバ６内に、ウェハ３を載置し得る下部電極１と、そ
の下部電極１に対向した上部電極２とが設けられてい
る。この下部電極１上のウェハ３周囲には、フォーカス
リング４が設けられている。そして、下部電極１と上部
電極２との間に高周波電力を印加し得る電源５が接続さ
れている。本発明では、フォーカスリング４にインピー
ダンス調整手段が設けられていることに特徴がある。Next, a plasma processing method and apparatus according to the present invention will be described. A plasma processing apparatus according to the present invention includes a lower electrode 1 on which a wafer 3 can be placed in a chamber 6 into which a vacuum can be introduced as shown in FIG. An upper electrode 2 facing the lower electrode 1 is provided. A focus ring 4 is provided on the lower electrode 1 around the wafer 3. A power supply 5 capable of applying high-frequency power is connected between the lower electrode 1 and the upper electrode 2. The present invention is characterized in that the focus ring 4 is provided with an impedance adjusting means.
【００１７】本発明のフォーカスリング４は、図１
（ｂ）に部分拡大説明図が示されるように、その内周側
に形成されるインピーダンス調整部４ａとその外周が通
常の石英からなる外周部４ｂとからなっている。このイ
ンピーダンス調整部４ａの幅は、たとえば５〜１０ｍｍ
程度あればよい（フォーカスリング全体の幅は３０ｍｍ
程度である）。なお、フォーカスリング４の厚さはたと
えば３.２ｍｍ程度である。そして、インピーダンス調
整部４ａは、ＳｉまたはＳｉＣからなる導電性材料層４
１とポリイミド系樹脂、またはテフロンシートなどから
なる誘電体層４２とからなっている。しかし、このよう
な構成でなくても、フォーカスリング４の全体をインピ
ーダンス調整部としたり、導電性材料層と誘電体層の２
重構造としないで、いずれか１層でその取り替えを可能
としたり、同じ誘電体層同士で誘電率の異なる層を挿入
または付着したりすることができるようにされてインピ
ーダンス調整手段が形成されていてもよい。The focus ring 4 of the present invention is shown in FIG.
As shown in the partially enlarged explanatory view of FIG. 2B, the impedance adjusting portion 4a formed on the inner peripheral side and the outer peripheral portion 4b made of ordinary quartz are provided. The width of the impedance adjusting section 4a is, for example, 5 to 10 mm.
(The width of the entire focus ring is 30 mm
Degree). The thickness of the focus ring 4 is, for example, about 3.2 mm. The impedance adjusting section 4a includes a conductive material layer 4 made of Si or SiC.
1 and a dielectric layer 42 made of a polyimide resin or a Teflon sheet. However, even if it is not such a configuration, the entire focus ring 4 may be used as an impedance adjustment unit, or the focus ring 4 may be formed of a conductive material layer and a dielectric layer.
Instead of having a double structure, any one of the layers can be replaced or a layer having a different dielectric constant can be inserted or attached between the same dielectric layers to form an impedance adjusting means. You may.
【００１８】下部電極１部分は、図１（ｂ）に詳細図が
示されるように、その表面にはアルマイト（Ａｌ2Ｏ3）
１１がたとえば５０μｍ程度の厚さに設けられ、ウェハ
載置部１ａは、段差を有した形状に形成されると共に、
その上にウェハ３を静電吸着するための静電チャック電
極１２がポリイミドなどの誘電体膜１３により被覆して
設けられ、静電チャック電極１２には、ローパスフィル
タＬＰＦを介して直流電圧源１４が接続されている。As shown in detail in FIG. 1B, the lower electrode 1 has alumite (Al 2 O 3 ) on its surface.
11 is provided with a thickness of, for example, about 50 μm, the wafer mounting portion 1a is formed in a shape having a step, and
An electrostatic chuck electrode 12 for electrostatically attracting the wafer 3 is provided thereon, covered with a dielectric film 13 such as polyimide, and a DC voltage source 14 is connected to the electrostatic chuck electrode 12 via a low-pass filter LPF. Is connected.
【００１９】前述のように、本発明者は、ウェハ３をプ
ラズマ処理する際に、処理条件にシビアな制約を課する
ことなく、ウェハ表面全面での処理の均一化を図るた
め、鋭意検討を重ねた結果、フォーカスリング４の材質
や厚さなどを変えることにより、プラズマエッチングな
どの面内均一性が非常に改善されることを見出した。As described above, the inventor of the present invention has made intensive studies to perform uniform processing over the entire surface of the wafer 3 without subjecting the processing conditions to severe restrictions when performing plasma processing on the wafer 3. As a result of the superposition, it has been found that by changing the material, thickness and the like of the focus ring 4, in-plane uniformity such as plasma etching is greatly improved.
【００２０】図１（ｂ）に示されるウェハ３部と下部電
極１との間のインピーダンスＺWAは、図２（ａ）に等価
回路図が示されるように、シリコンウェハ３の抵抗Ｒsi
および容量Ｃsiの並列回路と、ポリイミド（厚さ１３０
μｍ）の容量Ｃpolと、アルマイト（厚さ５０μｍ）の
容量ＣAlOとの直列接続と考えられ、数式１で表すこと
ができる。なお、εsi＝１１.９、εpol＝３.５、εAlO
＝８.５、ρsi＝２０Ω・ｃｍ、ω＝２π×３８０×１
０3である。The impedance Z WA between the portion of the wafer 3 and the lower electrode 1 shown in FIG. 1B is equal to the resistance Rsi of the silicon wafer 3 as shown in the equivalent circuit diagram of FIG.
And a parallel circuit of capacitance Csi and polyimide (thickness 130
μm) and a capacitance CAlO of alumite (thickness: 50 μm) are considered to be connected in series and can be expressed by Equation 1. Note that εsi = 11.9, εpol = 3.5, εAlO
= 8.5, ρsi = 20Ω · cm, ω = 2π × 380 × 1
0 of 3.
【００２１】[0021]
【数１】 (Equation 1)
【００２２】また、フォーカスリング部４のインピーダ
ンスＺFRは、図２（ｂ）に等価回路図が示されるよう
に、フォーカスリング４の導電性材料層４１（厚さ３.
２ｍｍ）の抵抗ＲFRおよび容量ＣFRの並列接続と、フォ
ーカスリング４の誘電体層４２の容量ＣFROと、アルマ
イトの容量ＣAlOとの直列接続と考えられ、数式２で表
すことができる。なお、後で考慮するＳｉＣの比誘電率
εsic＝１０、ρsic＝０．９Ω・ｃｍ、ρAl＝２.７×
１０-6Ω・ｃｍ、ρsi（フォーカスリング）＝２０Ω・
ｃｍである。The impedance Z FR of the focus ring 4 is, as shown in an equivalent circuit diagram of FIG.
It can be considered as a series connection of a parallel connection of a resistor R FR and a capacitor C FR of 2 mm), a capacitor C FRO of the dielectric layer 42 of the focus ring 4, and a capacitor CAlO of alumite. Note that the relative permittivity εsic of SiC to be considered later, εsic = 10, ρsic = 0.9Ω · cm, ρAl = 2.7 ×
10 −6 Ω · cm, ρsi (focus ring) = 20 Ω ·
cm.
【００２３】[0023]
【数２】 (Equation 2)
【００２４】なお、図１（ｂ）に示されるように、フォ
ーカスリング（インピーダンス調整部）４ａが、導電性
材料層４１と誘電体層４２の２層構造になる場合は、以
下に計算例を示すように誘電体層４２のインピーダンス
が支配的となる。すなわち、導電性材料層４１がＳｉで
厚さ３.２ｍｍ、誘電体層４２がポリイミドで厚さ２５
０μｍ、アルマイト層１１が厚さ５０μｍとすると、等
価回路の各インピーダンスは、図２（ｃ）に示すように
なる。計算結果から明らかなように、フォーカスリング
部のインピーダンスＺFRは、誘電体層４２のインピーダ
ンス１／（ωＣ FRO）によって支配されており、この誘
電体の厚さを変えることにより、フォーカスリング部の
インピーダンスを制御できる。Note that, as shown in FIG.
The focus ring (impedance adjusting unit) 4a is made of a conductive material.
In the case of a two-layer structure of the material layer 41 and the dielectric layer 42,
As shown in the calculation example below, the impedance of the dielectric layer 42 is
Becomes dominant. That is, the conductive material layer 41 is made of Si.
3.2 mm thick, the dielectric layer 42 is polyimide and has a thickness of 25
0 μm, the thickness of the alumite layer 11 is 50 μm, etc.
The respective impedances of the value circuit are as shown in FIG.
Become. As is clear from the calculation results, the focus ring
Part impedance ZFRIs the impedance of the dielectric layer 42
Once 1 / (ωC FRO) Is governed by this invitation
By changing the thickness of the conductor, the focus ring
Impedance can be controlled.
【００２５】たとえば前述の図１に示される構造のプラ
ズマ装置で、フォーカスリング４の全体（ウェハ３への
インピーダンスの影響を考慮する場合、内周側の材料の
みを考慮すればよい）を石英で形成した場合に、チャン
バ内圧力を１３３×０.２Ｐａの低圧、印加電力を１ｋ
Ｗの条件で、直径２００ｍｍφウェハ３表面のＳｉＯ 2
のエッチングをしたときの、面内のエッチングレートを
ウェハの直径方向に対して調べた結果を図５（ａ）に示
す。図５（ａ）から明らかなように、ウェハ中心部で
は、０.５μｍ／分に対して、周縁部では、０.４３μｍ
／分程度と周縁部でのエッチングレートが非常に落ちる
ことが分る（図５で、位置はウェハ中心を０とし、半径
方向の距離を示している）。すなわち、面内でのエッチ
ングレートのバラツキが±７.３％になる。また、チャ
ンバ内圧力を１３３×１.８Ｐａにして同様にエッチン
グをしたときは、図５（ｂ）に示されるように、全体に
エッチングレートが下がり、中心部のエッチングレート
が０.４９５μｍ／分であるのに対して、端部では０.４
３μｍ／分となり、面内でのエッチングレートのバラツ
キが±６％であった。For example, a plug having the structure shown in FIG.
The entire focus ring 4 (the wafer 3
When considering the effect of impedance,
Can be considered when forming with quartz.
The internal pressure is 133 × 0.2Pa, and the applied power is 1k.
Under the condition of W, the SiO 2 on the surface of the wafer 3 having a diameter of 200 mmφ Two
In-plane etching rate when etching
FIG. 5 (a) shows the results of the examination in the diameter direction of the wafer.
You. As is clear from FIG.
Is 0.5 μm / min, while 0.43 μm
/ Min and the etching rate at the periphery is very low
(In FIG. 5, the position is 0 with the center of the wafer, and the radius is
Direction distance). That is, in-plane etch
The variation of the grate becomes ± 7.3%. Also, Cha
Similarly, the pressure in the chamber was set to 133 × 1.8 Pa, and
5B, as shown in FIG. 5B,
Etching rate decreases, etching rate in the center
Is 0.495 μm / min, while 0.4 is at the end.
3 μm / min, variation in in-plane etching rate
G was ± 6%.
【００２６】これは、フォーカスリング４部のインピー
ダンスが、前述の数式２により計算すると、単位面積当
り、３９０ｋΩ・ｃｍ2と大きく、数式１によるウェハ
中心部のインピーダンス２０ｋΩ・ｃｍ2と大きく異な
り、図５（ｃ）に両電極間に流れる電流の大小関係が矢
印の太さで示されるように、中心部に対して周縁部で非
常に小さく、両電極間に形成されるプラズマが周縁部で
は弱いことに原因があることを見出した。なお、図５
（ｃ）において、両電極間の点々の密度が、発生するプ
ラズマ量の多さを示している。This is because the impedance of the focus ring 4 is calculated to be as large as 390 kΩ · cm 2 per unit area when calculated by the above-mentioned equation ( 2), and is significantly different from the impedance at the center of the wafer of 20 kΩ · cm 2 according to the equation (1). As shown by the thickness of the arrow in FIG. 5C, the magnitude of the current flowing between the two electrodes is very small at the peripheral portion with respect to the center portion, and the plasma formed between the two electrodes is weak at the peripheral portion. I found that there was a cause. FIG.
In (c), the dot density between the two electrodes indicates the amount of generated plasma.
【００２７】一方、図１に示される、フォーカスリング
４の内周側（インピーダンス調整部４ａ）の全てをＳｉ
で形成し、それより外周側のフォーカスリング部４ｂは
従来の石英で形成した場合に、チャンバ内圧力を１３３
×０.２Ｐａの低圧、印加電力を１.１ｋＷ（石英の場合
より周縁部でも電流が流れるため、ウェハ上でのプラズ
マが弱くなるため印加電力を大きくしている）の条件
で、直径２００ｍｍφウェハ３表面のＳｉＯ2のエッチ
ングをしたときの、面内のエッチングレートをウェハの
直径方向に対して調べた。その結果を図５と同様に、図
４（ａ）に示す。図４（ａ）から明らかなように、ウェ
ハ中心部では、０.４８μｍ／分に対して、周縁部で
は、０.４６μｍ／分程度と非常に均一化され、面内で
のエッチングレートのバラツキは±２.１％になる。ま
た、チャンバ内圧力を１３３×１.８Ｐａにして同様に
エッチングをしたときは、図４（ｂ）に示されるよう
に、全体にエッチングレートが下がると共に、中心部の
エッチングレートが０.３８μｍ／分であるのに対し
て、端部では逆に０.４７μｍ／分とエッチングされや
すく、面内でのエッチングレートのバラツキが±８.６
％となった。すなわち、この例からも分るように、チャ
ンバ内圧力により面内均一性が大きく変化する。On the other hand, as shown in FIG. 1, all the inner peripheral side (impedance adjusting section 4a) of the focus ring 4 is made of Si.
When the focus ring portion 4b on the outer peripheral side is formed of conventional quartz, the pressure in the chamber is set to 133
Under a condition of a low pressure of × 0.2 Pa and an applied power of 1.1 kW (current is applied to the peripheral portion as compared with the case of quartz, the applied power is increased because plasma on the wafer is weakened), and the diameter of the wafer is 200 mmφ. The in-plane etching rate when SiO 2 on the three surfaces was etched was examined in the diameter direction of the wafer. The result is shown in FIG. 4A, similarly to FIG. As is clear from FIG. 4 (a), at the central portion of the wafer, it is extremely uniform at about 0.46 μm / min at the peripheral portion, whereas it is 0.48 μm / min. Is ± 2.1%. When the chamber pressure was set to 133 × 1.8 Pa and the etching was performed in the same manner, as shown in FIG. 4B, the etching rate was lowered as a whole and the etching rate at the center was 0.38 μm /. On the other hand, the edge is easily etched at 0.47 μm / min at the end, and the variation of the in-plane etching rate is ± 8.6.
%. That is, as can be seen from this example, the in-plane uniformity greatly changes depending on the pressure in the chamber.
【００２８】これは、フォーカスリング４にＳｉが用い
られることにより、導電性であるため、フォーカスリン
グ４部のインピーダンスが単位面積当り、３.４ｋΩ・
ｃｍ2と非常に小さくなり、ウェハ中心部のインピーダ
ンス２０ｋΩ・ｃｍ2と異なり、図４（ｃ）に両電極間
に流れる電流の大小関係が矢印の太さで示されるよう
に、前述の関係と逆転して周縁部での電流が大きくなる
ことに原因があることを見出した。なお、図の表し方は
前述の図５と同様である。This is because since the focus ring 4 is made of Si and is conductive, the impedance of the focus ring 4 is 3.4 kΩ · unit area.
cm 2, which is very small, and is different from the impedance at the center of the wafer of 20 kΩ · cm 2 , as shown by the thickness of the arrow in FIG. It has been found that the cause is that the current is increased at the peripheral portion due to the reverse rotation. The representation of the figure is the same as that of FIG.
【００２９】このフォーカスリングの材質をさらにＳｉ
ＣおよびＡｌに変えて、同様にＳｉＯ2膜のエッチング
レートのバラツキを調べた。この場合、チャンバ内圧力
を１３３×０.４Ｐａ、両電極間への印加電力を１３０
０Ｗとして、前述の石英（ＳｉＯ2）、Ｓｉの場合もこ
の条件で調べた結果を図６に示す。図６からも、前述の
結果と同様に、誘電体層だけの石英では、端部のエッチ
ングレートが極端に低下するのに対して、Ａｌを使用す
ると、完全な導電体であり、むしろ端部のエッチングレ
ートがウェハ部分より大きいことが分る。なお、図６で
は、ウェハの中心部から端部に向かった半径部分でのデ
ータが示されており、チャンバ内に流入させるガスは、
前述の各例も含めて、Ａｒ：ＣＦ4：ＣＨＦ3＝２００：
２０：３０の割合で流しながらエッチングを行った。The material of the focus ring is further changed to Si
The variation of the etching rate of the SiO 2 film was similarly examined by changing to C and Al. In this case, the pressure in the chamber was 133 × 0.4 Pa, and the power applied between both electrodes was 130
FIG. 6 shows the results of an investigation conducted under the same conditions in the case of quartz (SiO 2 ) and Si described above with 0 W. FIG. 6 also shows that, similarly to the above-described results, the etching rate at the end of quartz made of only a dielectric layer is extremely reduced, whereas the use of Al results in a complete conductor, It can be seen that the etching rate is higher than that of the wafer portion. FIG. 6 shows data at a radius from the center to the end of the wafer, and the gas flowing into the chamber is:
Ar: CF 4 : CHF 3 = 200:
Etching was performed while flowing at a ratio of 20:30.
【００３０】さらに、図１（ｂ）に示されるように、フ
ォーカスリング４内周部のインピーダンス調整部４ａの
うち、Ｓｉ層４１の厚さを、たとえば３００μｍ程度薄
くし、その部分に厚さの異なるポリイミドフィルム４２
を挿入できる構造とし、たとえばポリイミドフィルム４
２の厚さを２５０μｍとして同様に、チャンバ内圧力を
１３３×１.８Ｐａの高圧、印加電力を１.１ｋＷの条件
で、直径２００ｍｍφウェハ３表面のＳｉＯ2のエッチ
ングをしたときの、面内のエッチングレートをウェハの
半径方向に対して調べた。その結果を図３に示す。図３
から明らかなように、殆ど全面でエッチングレートが
０.４６μｍ／分程度となり、そのバラツキは±１.５％
であった。Further, as shown in FIG. 1B, the thickness of the Si layer 41 in the impedance adjusting portion 4a on the inner peripheral portion of the focus ring 4 is reduced, for example, by about 300 μm, and the thickness is reduced in that portion. Different polyimide film 42
Can be inserted. For example, a polyimide film 4
Similarly, when the thickness of the wafer 2 was 250 μm and the pressure in the chamber was 133 × 1.8 Pa, the applied power was 1.1 kW, and the SiO 2 on the surface of the wafer 3 having a diameter of 200 mmφ was etched, The etching rate was examined in the radial direction of the wafer. The result is shown in FIG. FIG.
As is clear from FIG. 4, the etching rate is about 0.46 μm / min over almost the entire surface, and the variation is ± 1.5%.
Met.
【００３１】以上のように、フォーカスリングの少なく
とも内周側の材料や厚さを変えることにより、そのイン
ピーダンスを変えることができ、チャンバー内圧力や印
加電力に応じてそのインピーダンスを調整することによ
り、ウェハ面内で均一な処理を行うことができる。すな
わち、従来は、ウェハ面内で均一な処理を行うために、
印加電力や、チャンバ内圧力が、面内均一化処理のため
ある程度制約を受け、所望の条件でエッチングなどの処
理を行うことができず、生産性が低下したり、均一なエ
ッチングを行うためオーバーエッチングをして、デバイ
スにダメージを与えていたが、本発明によれば、そのよ
うな制約を受けることなく、均一な処理を行うことがで
きる。しかも、インピーダンスは計算により設計できる
ため（実際にはエッチングをしてみて合せ込みを行う必
要があるが、一度エッチングをしてみれば所望の材料ま
たは厚さを計算により求めることができる）、非常に確
実にインピーダンス調整をすることができる。As described above, the impedance can be changed by changing the material and thickness of at least the inner peripheral side of the focus ring, and by adjusting the impedance according to the pressure in the chamber and the applied power, Uniform processing can be performed in the wafer plane. That is, conventionally, in order to perform uniform processing within the wafer surface,
The applied power and the pressure in the chamber are limited to some extent due to the in-plane uniformization process, so that processes such as etching cannot be performed under desired conditions, resulting in reduced productivity or excessive etching due to uniform etching. Although the device is damaged by etching, according to the present invention, uniform processing can be performed without such restrictions. Moreover, since the impedance can be designed by calculation (actually, it is necessary to perform etching to perform matching, but once etching is performed, the desired material or thickness can be calculated). The impedance can be surely adjusted.
【００３２】さらに、前述の図１（ｂ）に示されるよう
に、フォーカスリングの少なくとも内周側を導電性材料
層と誘電体層とで構成する構造とすることにより、誘電
体層の厚さを僅かに変えるだけでそのインピーダンスの
合せ込みをすることができ、非常にインピーダンスの調
整をしやすいため好ましい。たとえば前述のポリイミド
フィルム４２の厚さを１／２にすれば、インピーダンス
も１／２程度になり、自由にインピーダンスの調整をし
やすい。Further, as shown in FIG. 1B, at least the inner peripheral side of the focus ring is formed of a conductive material layer and a dielectric layer, so that the thickness of the dielectric layer is reduced. It is preferable because the impedance can be adjusted by only slightly changing the impedance, and it is very easy to adjust the impedance. For example, if the thickness of the above-mentioned polyimide film 42 is reduced to １ ／, the impedance is also reduced to about 、, and it is easy to freely adjust the impedance.
【００３３】また、前述の例では、フォーカスリングの
材料や厚さを変えることについてのみ行ったが、前述の
インピーダンスの計算式に表されるように、下部電極表
面に設けられるアルマイトの容量も影響するため、ウェ
ハ部分のアルマイトの厚さと、フォーカスリング部のア
ルマイトの厚さを変えることによってもインピーダンス
を調整することができる。さらに、フォーカスリング部
を導電性材料層と誘電体層とで構成する場合、たとえば
導電性材料層にＳｉを用い、その表面を酸化してＳｉＯ
2層を形成したり、ＣＶＤ法により誘電体層を被膜して
もよい。Further, in the above-described example, only the material and thickness of the focus ring were changed. However, as shown in the above-described formula for calculating the impedance, the capacitance of the alumite provided on the lower electrode surface also has an effect. Therefore, the impedance can also be adjusted by changing the thickness of the alumite in the wafer portion and the thickness of the alumite in the focus ring portion. Further, when the focus ring portion is composed of a conductive material layer and a dielectric layer, for example, Si is used for the conductive material layer, and its surface is oxidized to form SiO 2.
Two layers may be formed, or the dielectric layer may be coated by a CVD method.
【００３４】前述の各例は、ＳｉＯ2をプラズマエッチ
ングする例であったが、他のポリシリコン膜、金属膜、
シリコンチッ化膜などのエッチング、またはＴＥＯＳ酸
化膜やＳｉＮなどのＰＥＣＶＤ法、スパッタ製膜法など
においても、同様にフォーカスリングのインピーダンス
を、その処理に合った適切な値に設定することにより、
ウェハ面内で均一な処理を確実に行うことができる。In each of the above-described examples, the plasma etching of SiO 2 is performed, but other polysilicon films, metal films,
In the etching of a silicon nitride film or the like, or in the PECVD method such as a TEOS oxide film or SiN, or the sputter film forming method, similarly, by setting the impedance of the focus ring to an appropriate value suitable for the processing,
Uniform processing can be reliably performed in the wafer plane.
【００３５】[0035]
【発明の効果】本発明によれば、プラズマ処理の性能が
非常に向上すると共に、処理速度などに制約を受けるこ
とがなくなり、生産性が非常に向上する。さらに、オー
バーエッチングなどを行わなくても確実に均一な処理を
行うことができるため、デバイスへのダメージを減らす
ことができ、デバイスの信頼性を非常に向上させること
ができる。According to the present invention, the performance of the plasma processing is greatly improved, and the processing speed is not restricted, so that the productivity is greatly improved. Furthermore, since uniform processing can be performed reliably without performing over-etching or the like, damage to the device can be reduced, and the reliability of the device can be greatly improved.
【図１】本発明によるプラズマ装置の一実施形態の説明
図である。FIG. 1 is an explanatory diagram of one embodiment of a plasma device according to the present invention.
【図２】図１のウェハ部およびフォースリング部のイン
ピーダンスを示す図である。FIG. 2 is a diagram illustrating impedances of a wafer unit and a force ring unit of FIG. 1;
【図３】図１に示される構造のプラズマ装置によりＳｉ
Ｏ2をエッチングしたときのウェハ面内でのエッチング
レートのバラツキを示す図である。FIG. 3 shows an example of a plasma apparatus having the structure shown in FIG.
FIG. 6 is a diagram showing a variation in an etching rate in a wafer surface when O 2 is etched.
【図４】フォーカスリングにＳｉを用いたときのエッチ
ングレートのバラツキとプラズマ発生状況を説明する図
である。FIG. 4 is a diagram illustrating a variation in an etching rate and a plasma generation state when Si is used for a focus ring.
【図５】フォーカスリングに石英を用いたときの図４と
同様の図である。FIG. 5 is a view similar to FIG. 4 when quartz is used for a focus ring.
【図６】フォーカスリングの材料を種々替えたときの、
それぞれのエッチングレートのバラツキを示す図であ
る。FIG. 6 shows the result of variously changing the material of the focus ring.
It is a figure which shows the variation of each etching rate.
【図７】従来のプラズマ装置の概略を示す図である。FIG. 7 is a view schematically showing a conventional plasma apparatus.
１ 下部電極 ２ 上部電極 ３ ウェハ ４ フォーカスリング ４ａ インピーダンス調整部 ５ 電源 ６ チャンバ １１ アルマイト １３ ポリイミド膜 ４１ Ｓｉ層 ４２ ポリイミド層 DESCRIPTION OF SYMBOLS 1 Lower electrode 2 Upper electrode 3 Wafer 4 Focus ring 4a Impedance adjustment part 5 Power supply 6 Chamber 11 Alumite 13 Polyimide film 41 Si layer 42 Polyimide layer
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K030 CA04 CA12 FA03 JA20 KA30 4K057 DA16 DB01 DB06 DD01 DE06 DE08 DE14 DM01 DM03 DN01 5F004 AA01 BA04 BB23 BB29 DB01 DB03 DB07 5F045 AA08 BB02 DP03 EH14 EH19 EM09 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4K030 CA04 CA12 FA03 JA20 KA30 4K057 DA16 DB01 DB06 DD01 DE06 DE08 DE14 DM01 DM03 DN01 5F004 AA01 BA04 BB23 BB29 DB01 DB03 DB07 5F045 AA08 BB02 DP03 EH14 EH19 EM09
Claims (7)
極および該下部電極と対向して設けられる上部電極の間
に高周波電力を印加して該電極間にプラズマを発生させ
ることにより、前記ウェハ表面に処理を施すプラズマ処
理方法であって、前記下部電極上の前記ウェハ周囲にフ
ォーカスリングを載置し、該フォーカスリング部での前
記電極間のインピーダンスを調整することにより、前記
ウェハ表面に施す処理のウェハ全面での均一化を図るこ
とを特徴とするプラズマ処理方法。1. A wafer is placed on a lower electrode, and high-frequency power is applied between the lower electrode and an upper electrode provided opposite to the lower electrode to generate plasma between the electrodes. A plasma processing method for performing processing on the wafer surface, wherein a focus ring is placed around the wafer on the lower electrode, and an impedance between the electrodes at the focus ring portion is adjusted, whereby the wafer surface is processed. A plasma processing method characterized in that the processing performed on the entire surface of the wafer is made uniform.
誘電体層とで構成し、該誘電体層の厚さまたは誘電率を
変えることにより前記インピーダンスを調整する請求項
１記載のプラズマ処理方法。2. The plasma processing method according to claim 1, wherein the focus ring portion is formed of a conductive member and a dielectric layer, and the impedance is adjusted by changing a thickness or a dielectric constant of the dielectric layer.
極間のインピーダンスが、前記ウェハ中心部における前
記電極間のインピーダンスの５０〜１５０％になるよう
に調整する請求項１または２記載のプラズマ処理方法。3. The plasma processing method according to claim 1, wherein the impedance between the electrodes in the focus ring portion is adjusted to be 50 to 150% of the impedance between the electrodes in the central portion of the wafer.
と、該チャンバ内に設けられ、ウェハを載置し得る下部
電極と、前記チャンバ内で、該下部電極と対向して設け
られる上部電極と、該下部電極および上部電極との間に
高周波電力を印加し得る電源と、前記下部電極上におけ
る前記ウェハ周囲に設けられるフォーカスリングとを有
し、該フォーカスリング部における前記下部電極および
上部電極間のインピーダンスを調整するインピーダンス
調整手段が、前記フォーカスリング部に設けられてなる
プラズマ装置。4. A chamber that can be evacuated to introduce a gas, a lower electrode provided in the chamber and on which a wafer can be mounted, and an upper electrode provided in the chamber so as to face the lower electrode. A power supply capable of applying high-frequency power between the lower electrode and the upper electrode, and a focus ring provided around the wafer on the lower electrode, wherein the focus ring portion is provided between the lower electrode and the upper electrode. A plasma apparatus comprising: an impedance adjustment unit that adjusts the impedance of the focus ring unit.
ォーカスリングの少なくとも前記ウェハ側部分が取替可
能に設けられることにより、形成されてなる請求項４記
載のプラズマ装置。5. The plasma apparatus according to claim 4, wherein said impedance adjusting means is formed by replacing at least a portion of said focus ring on said wafer side.
ウェハ側部分が、少なくとも２層で形成され、該少なく
とも２層が導電性材料層と誘電体層とを有し、該誘電体
層により前記インピーダンスが調整される構造である請
求項５記載のプラズマ装置。6. At least the wafer-side portion of the focus ring is formed of at least two layers, and the at least two layers have a conductive material layer and a dielectric layer, and the impedance is adjusted by the dielectric layer. 6. The plasma device according to claim 5, wherein the plasma device has a structure to be formed.
前記誘電体層がポリイミドからなる請求項６記載のプラ
ズマ装置。7. The conductive material layer is made of silicon,
7. The plasma device according to claim 6, wherein said dielectric layer is made of polyimide.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000303982A JP2002110652A (en) | 2000-10-03 | 2000-10-03 | Plasma treatment method and its device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000303982A JP2002110652A (en) | 2000-10-03 | 2000-10-03 | Plasma treatment method and its device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002110652A true JP2002110652A (en) | 2002-04-12 |
Family
ID=18785097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000303982A Pending JP2002110652A (en) | 2000-10-03 | 2000-10-03 | Plasma treatment method and its device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002110652A (en) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005203489A (en) * | 2004-01-14 | 2005-07-28 | Hitachi High-Technologies Corp | Plasma etching system and method |
| WO2006026110A2 (en) * | 2004-08-26 | 2006-03-09 | Lam Research Corporation | Yttria insulator ring for use inside a plasma chamber |
| JP2007250967A (en) * | 2006-03-17 | 2007-09-27 | Tokyo Electron Ltd | Plasma treating apparatus and method, and focus ring |
| JP2008516462A (en) * | 2004-10-13 | 2008-05-15 | ラム リサーチ コーポレーション | Heat transfer system for improving semiconductor processing uniformity. |
| JP2008205279A (en) * | 2007-02-21 | 2008-09-04 | Ulvac Japan Ltd | Method and device for depositing silicon-based thin film |
| JP2008274312A (en) * | 2007-04-25 | 2008-11-13 | Ulvac Japan Ltd | Film-forming apparatus and film-forming method |
| US7850174B2 (en) | 2003-01-07 | 2010-12-14 | Tokyo Electron Limited | Plasma processing apparatus and focus ring |
| JP2012109608A (en) * | 2012-02-20 | 2012-06-07 | Tokyo Electron Ltd | Plasma processing apparatus, method and focus ring |
| KR101171422B1 (en) * | 2008-06-19 | 2012-08-06 | 도쿄엘렉트론가부시키가이샤 | Focus ring and plasma process apparatus |
| CN102034678B (en) * | 2008-10-08 | 2013-04-10 | 圆益Ips股份有限公司 | Vaccum processing apparatus |
| WO2014141656A1 (en) * | 2013-03-15 | 2014-09-18 | パナソニック株式会社 | Electric motor and electrical device equipped with electric motor |
| JP2015065378A (en) * | 2013-09-26 | 2015-04-09 | 芝浦メカトロニクス株式会社 | Plasma processing device and plasma processing method |
| JP2019169699A (en) * | 2018-03-22 | 2019-10-03 | Ｓｐｐテクノロジーズ株式会社 | Focus ring and plasma processing apparatus including the same |
| JP2020053538A (en) * | 2018-09-26 | 2020-04-02 | 東京エレクトロン株式会社 | Plasma processing apparatus |
| CN111661900A (en) * | 2020-06-03 | 2020-09-15 | 厦门嘉戎技术股份有限公司 | System and method for low-pressure high-power concentration of high-salinity wastewater |
| JP2020167279A (en) * | 2019-03-29 | 2020-10-08 | 東京エレクトロン株式会社 | Plasma processing apparatus |
| CN112185789A (en) * | 2019-07-01 | 2021-01-05 | 东京毅力科创株式会社 | Etching method and plasma processing apparatus |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162444A (en) * | 1994-12-08 | 1996-06-21 | Tokyo Electron Ltd | Plasma processor and control method thereof |
| JPH08335568A (en) * | 1995-06-07 | 1996-12-17 | Tokyo Electron Ltd | Etching apparatus |
| JPH09306896A (en) * | 1996-03-15 | 1997-11-28 | Sumitomo Metal Ind Ltd | Plasma processor and plasma processing method |
| JP2003519907A (en) * | 1999-12-30 | 2003-06-24 | ラム リサーチ コーポレーション | Electrode assembly |
-
2000
- 2000-10-03 JP JP2000303982A patent/JP2002110652A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162444A (en) * | 1994-12-08 | 1996-06-21 | Tokyo Electron Ltd | Plasma processor and control method thereof |
| JPH08335568A (en) * | 1995-06-07 | 1996-12-17 | Tokyo Electron Ltd | Etching apparatus |
| JPH09306896A (en) * | 1996-03-15 | 1997-11-28 | Sumitomo Metal Ind Ltd | Plasma processor and plasma processing method |
| JP2003519907A (en) * | 1999-12-30 | 2003-06-24 | ラム リサーチ コーポレーション | Electrode assembly |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101996843B (en) * | 2003-01-07 | 2013-05-01 | 东京毅力科创株式会社 | Plasma processing device and focusing ring |
| US8114247B2 (en) | 2003-01-07 | 2012-02-14 | Tokyo Electron Limited | Plasma processing apparatus and focus ring |
| US7850174B2 (en) | 2003-01-07 | 2010-12-14 | Tokyo Electron Limited | Plasma processing apparatus and focus ring |
| JP2005203489A (en) * | 2004-01-14 | 2005-07-28 | Hitachi High-Technologies Corp | Plasma etching system and method |
| WO2006026110A3 (en) * | 2004-08-26 | 2007-04-26 | Lam Res Corp | Yttria insulator ring for use inside a plasma chamber |
| WO2006026110A2 (en) * | 2004-08-26 | 2006-03-09 | Lam Research Corporation | Yttria insulator ring for use inside a plasma chamber |
| JP2008516462A (en) * | 2004-10-13 | 2008-05-15 | ラム リサーチ コーポレーション | Heat transfer system for improving semiconductor processing uniformity. |
| JP2007250967A (en) * | 2006-03-17 | 2007-09-27 | Tokyo Electron Ltd | Plasma treating apparatus and method, and focus ring |
| JP2008205279A (en) * | 2007-02-21 | 2008-09-04 | Ulvac Japan Ltd | Method and device for depositing silicon-based thin film |
| JP2008274312A (en) * | 2007-04-25 | 2008-11-13 | Ulvac Japan Ltd | Film-forming apparatus and film-forming method |
| KR101171422B1 (en) * | 2008-06-19 | 2012-08-06 | 도쿄엘렉트론가부시키가이샤 | Focus ring and plasma process apparatus |
| CN102034678B (en) * | 2008-10-08 | 2013-04-10 | 圆益Ips股份有限公司 | Vaccum processing apparatus |
| JP2012109608A (en) * | 2012-02-20 | 2012-06-07 | Tokyo Electron Ltd | Plasma processing apparatus, method and focus ring |
| US9929617B2 (en) | 2013-03-15 | 2018-03-27 | Panasonic Intellectual Property Management Co., Ltd. | Electric motor and electrical device equipped with electric motor |
| WO2014141656A1 (en) * | 2013-03-15 | 2014-09-18 | パナソニック株式会社 | Electric motor and electrical device equipped with electric motor |
| CN105103416A (en) * | 2013-03-15 | 2015-11-25 | 松下知识产权经营株式会社 | Electric motor and electrical device equipped with electric motor |
| JPWO2014141656A1 (en) * | 2013-03-15 | 2017-02-16 | パナソニックＩｐマネジメント株式会社 | Electric motor and electric device equipped with the electric motor |
| JP2015065378A (en) * | 2013-09-26 | 2015-04-09 | 芝浦メカトロニクス株式会社 | Plasma processing device and plasma processing method |
| JP2019169699A (en) * | 2018-03-22 | 2019-10-03 | Ｓｐｐテクノロジーズ株式会社 | Focus ring and plasma processing apparatus including the same |
| JP7071908B2 (en) | 2018-03-22 | 2022-05-19 | Ｓｐｐテクノロジーズ株式会社 | Focus ring and plasma processing device equipped with it |
| JP2020053538A (en) * | 2018-09-26 | 2020-04-02 | 東京エレクトロン株式会社 | Plasma processing apparatus |
| JP7105666B2 (en) | 2018-09-26 | 2022-07-25 | 東京エレクトロン株式会社 | Plasma processing equipment |
| JP2020167279A (en) * | 2019-03-29 | 2020-10-08 | 東京エレクトロン株式会社 | Plasma processing apparatus |
| JP7204564B2 (en) | 2019-03-29 | 2023-01-16 | 東京エレクトロン株式会社 | Plasma processing equipment |
| CN112185789A (en) * | 2019-07-01 | 2021-01-05 | 东京毅力科创株式会社 | Etching method and plasma processing apparatus |
| JP2021009932A (en) * | 2019-07-01 | 2021-01-28 | 東京エレクトロン株式会社 | Etching method and plasma processing apparatus |
| JP7278160B2 (en) | 2019-07-01 | 2023-05-19 | 東京エレクトロン株式会社 | Etching method and plasma processing apparatus |
| CN111661900A (en) * | 2020-06-03 | 2020-09-15 | 厦门嘉戎技术股份有限公司 | System and method for low-pressure high-power concentration of high-salinity wastewater |
| CN111661900B (en) * | 2020-06-03 | 2022-04-29 | 厦门嘉戎技术股份有限公司 | System and method for low-pressure high-power concentration of high-salinity wastewater |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002110652A (en) | Plasma treatment method and its device | |
| JP4454781B2 (en) | Plasma processing equipment | |
| JP5219479B2 (en) | Uniformity control method and system in ballistic electron beam enhanced plasma processing system | |
| TWI452626B (en) | A plasma processing apparatus and a plasma processing method, and a memory medium | |
| JP4699127B2 (en) | Plasma processing apparatus and plasma processing method | |
| JP4642528B2 (en) | Plasma processing apparatus and plasma processing method | |
| JP4827081B2 (en) | Plasma etching method and computer-readable storage medium | |
| US6423242B1 (en) | Etching method | |
| JP4584565B2 (en) | Plasma processing apparatus and plasma processing method | |
| US6949165B2 (en) | Plasma processing apparatus | |
| KR100924845B1 (en) | Loading table for plasma processing apparatus and plasma processing apparatus | |
| JP2000323456A (en) | Plasma processing device and electrode used therefor | |
| US20100078129A1 (en) | Mounting table for plasma processing apparatus | |
| JP2011082180A (en) | Plasma treatment device and plasma treatment method | |
| KR101858324B1 (en) | Plasma etching method | |
| TW200416873A (en) | Plasma processing apparatus and method, and electrode plate of plasma processing apparatus | |
| TWI311782B (en) | ||
| KR100894345B1 (en) | Plasma etching method and computer-readable storage medium | |
| JPH08236602A (en) | Electrostatic chuck | |
| US8545672B2 (en) | Plasma processing apparatus | |
| JP3847363B2 (en) | Semiconductor wafer processing apparatus and semiconductor wafer processing method | |
| JP2016031955A (en) | Plasma processing apparatus and plasma processing method | |
| TW478026B (en) | Apparatus and method for plasma processing high-speed semiconductor circuits with increased yield | |
| JP4467667B2 (en) | Plasma processing equipment | |
| JPH09306896A (en) | Plasma processor and plasma processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070809 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080229 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100715 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100831 |