JP2011049543A - Wiring structure, method for manufacturing the same, and display device with wiring structure - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring structure having a Cu alloy layer for a display device which has an insulating film, a Cu alloy film and a thin film transistor oxide semiconductor layer sequentially from a substrate, is excellent in bondability with a substrate and/or an insulating film even if the Cu alloy film is electrically and directly connected to the substrate and/or the insulating film by omitting a barrier metal layer such as Ti or Mo, and capable of obtaining low electric resistance as a characteristic of a Cu-based material, and low contact resistance with a transparent conductive film for configuring the oxide semiconductor layer and/or a pixel electrode. <P>SOLUTION: In the wiring structure, the Cu alloy film contains at least one kind of an element selected from a group including Mn, Ni, Zn, Al, Ti, Mg, Ca, W and Nb. The Cu alloy film is directly connected to a substrate and/or an insulating film and a semiconductor layer. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、基板側から順に、絶縁膜と、Ｃｕ合金膜と、薄膜トランジスタの半導体層と、を備えた配線構造であって、当該半導体層が酸化物半導体からなる酸化物半導体層で構成されている配線構造、およびその製造方法；並びに当該配線構造を備えた表示装置に関するものである。本発明の配線構造は、例えば液晶ディスプレイ（液晶表示装置）や有機ＥＬディスプレイ等のフラットパネルディスプレイに代表的に用いられる。以下では、液晶表示装置を代表的に取り上げ、説明するがこれに限定する趣旨ではない。   The present invention is a wiring structure including an insulating film, a Cu alloy film, and a semiconductor layer of a thin film transistor in order from the substrate side, and the semiconductor layer includes an oxide semiconductor layer made of an oxide semiconductor. The present invention relates to a wiring structure, a manufacturing method thereof, and a display device including the wiring structure. The wiring structure of the present invention is typically used for flat panel displays such as liquid crystal displays (liquid crystal display devices) and organic EL displays. In the following, a liquid crystal display device will be typically taken up and described, but the present invention is not limited to this.

小型の携帯電話から、３０インチを超す大型のテレビに至るまで様々な分野に用いられる液晶表示装置は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下「ＴＦＴ」と呼ぶ。）をスイッチング素子とし、画素電極を構成する透明導電膜（酸化物導電膜）と、ゲート配線およびソース−ドレイン配線等の配線部と、アモルファスシリコン（ａ−Ｓｉ）や多結晶シリコン（ｐ−Ｓｉ）などのＳｉ半導体層を備えたＴＦＴ基板と、ＴＦＴ基板に対して所定の間隔をおいて対向して配置され共通電極を備えた対向基板と、ＴＦＴ基板と対向基板との間に充填された液晶層と、から構成されている。   A liquid crystal display device used in various fields ranging from a small mobile phone to a large-sized television exceeding 30 inches uses a thin film transistor (hereinafter referred to as “TFT”) as a switching element, and constitutes a pixel electrode. TFT having a transparent conductive film (oxide conductive film) to be formed, wiring portions such as gate wiring and source-drain wiring, and Si semiconductor layers such as amorphous silicon (a-Si) and polycrystalline silicon (p-Si) The substrate is composed of a substrate, a counter substrate disposed facing the TFT substrate at a predetermined interval and provided with a common electrode, and a liquid crystal layer filled between the TFT substrate and the counter substrate.

現在、液晶用ＴＦＴの半導体層には、上述したようにａ−Ｓｉが多く用いられている。しかし、次世代ディスプレイには、大型・高解像度・高速駆動が求められており、従来のａ−Ｓｉではキャリア移動度が低いため、この要求スペックを満たすことができない。そこで近年、酸化物半導体が注目されている。酸化物半導体は、ａ−Ｓｉと比較して、高いキャリア移動度を有している。更に酸化物半導体は、スパッタリング法によって低温で大面積に形成できるため、耐熱性の低い樹脂基板なども使用でき、その結果、フレキシブルディスプレイの実現が可能である。   Currently, as described above, a-Si is often used in the semiconductor layer of the liquid crystal TFT. However, the next generation display is required to have a large size, high resolution, and high speed drive, and the conventional a-Si has low carrier mobility, so that this required specification cannot be satisfied. Therefore, in recent years, oxide semiconductors have attracted attention. An oxide semiconductor has higher carrier mobility than a-Si. Furthermore, since an oxide semiconductor can be formed in a large area at a low temperature by a sputtering method, a resin substrate having low heat resistance can be used, and as a result, a flexible display can be realized.

このような酸化物半導体を半導体デバイスに用いた例として、例えば特許文献１には、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）；酸化亜鉛（ＺｎＯ）に、ＩＩＢ元素、ＩＩＡ元素、もしくはＶＩＢ元素を加えた化合物、または混合物のうちのいずれかを用い、３ｄ遷移金属元素、または希土類元素、または透明半導体の透明性を失わせずに高抵抗にする不純物をドープしたものが用いられている。酸化物半導体のなかでも、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎよりなる群から選択される少なくとも１種の元素を含む酸化物（ＩＧＺＯ、ＺＴＯ、ＩＺＯ、ＩＴＯ、ＺｎＯ、ＡＺＴＯ、ＧＺＴＯ）は、非常に高いキャリア移動度を有するため、好ましく用いられている。   As an example of using such an oxide semiconductor in a semiconductor device, for example, Patent Document 1 discloses zinc oxide (ZnO), cadmium oxide (CdO); zinc oxide (ZnO), IIB element, IIA element, or VIB element. A compound doped with an impurity or a mixture of a 3d transition metal element, a rare earth element, or an impurity that makes high resistance without losing transparency of a transparent semiconductor is used. Among oxide semiconductors, oxides (IGZO, ZTO, IZO, ITO, ZnO, AZTO, GZTO) containing at least one element selected from the group consisting of In, Ga, Zn, and Sn are very high. Since it has carrier mobility, it is preferably used.

ところで、液晶表示装置などに代表される表示装置では、ゲート配線やソース−ドレイン配線などの配線材料として、電気抵抗が比較的小さく微細加工が容易な純ＡｌまたはＡｌ−ＮｄなどのＡｌ系合金が多く用いられている。しかし、表示装置の大型化および高画質化が進むにつれて、配線抵抗が大きいことに起因する信号遅延および電力損失といった問題が顕在化している。そのため、配線材料として、Ａｌよりも低抵抗である銅（Ｃｕ）が注目されている。Ａｌの電気抵抗率は２．５×１０^-6Ω・ｃｍであるのに対し、Ｃｕの電気抵抗率は１．６×１０^-6Ω・ｃｍと低い。 By the way, in a display device typified by a liquid crystal display device or the like, an Al-based alloy such as pure Al or Al—Nd, which has a relatively small electrical resistance and is easily finely processed, is used as a wiring material such as a gate wiring and a source-drain wiring. Many are used. However, problems such as signal delay and power loss due to a large wiring resistance are becoming apparent as the display device is increased in size and image quality. Therefore, copper (Cu) having a lower resistance than Al is attracting attention as a wiring material. The electrical resistivity of Al is 2.5 × 10 ⁻⁶ Ω · cm, whereas the electrical resistivity of Cu is as low as 1.6 × 10 ⁻⁶ Ω · cm.

しかし、Ｃｕは、ガラス基板やその上に成膜される絶縁膜（ゲート絶縁膜など）との密着性が低く、剥離するという問題がある。また、Ｃｕは、ガラス基板などとの密着性が低いために、配線形状に加工するためのウェットエッチングやドライエッチングが困難であ
るという問題がある。そこで、Ｃｕとガラス基板との密着性を向上させるための様々な技術が提案されている。 However, Cu has a problem in that it has low adhesion to a glass substrate and an insulating film (such as a gate insulating film) formed thereon and peels off. Moreover, since Cu has low adhesion to a glass substrate or the like, there is a problem that it is difficult to perform wet etching or dry etching for processing into a wiring shape. Therefore, various techniques for improving the adhesion between Cu and the glass substrate have been proposed.

例えば特許文献２〜４は、Ｃｕ配線とガラス基板との間に、モリブデン（Ｍｏ）やクロム（Ｃｒ）などの高融点金属層を介在させて密着性の向上を図る技術を開示している。しかし、これらの技術では、高融点金属層を成膜する工程が増加し、表示装置の製造コストが増大する。さらにＣｕと高融点金属（Ｍｏ等）という異種金属を積層させるため、ウェットエッチングの際に、Ｃｕと高融点金属との界面で腐食が生ずるおそれがある。またこれら異種金属ではエッチングレートに差が生じるため、配線断面を望ましい形状（例えばテーパー角が４５〜６０°程度である形状）に形成できないという問題が生じ得る。さらに高融点金属、例えばＣｒの電気抵抗率（１２．９×１０^-6Ω・ｃｍ）は、Ｃｕのものよりも高く、配線抵抗による信号遅延や電力損失が問題となる。 For example, Patent Documents 2 to 4 disclose techniques for improving adhesion by interposing a refractory metal layer such as molybdenum (Mo) or chromium (Cr) between a Cu wiring and a glass substrate. However, these techniques increase the number of steps for forming a refractory metal layer and increase the manufacturing cost of the display device. Further, since different metals such as Cu and a refractory metal (Mo or the like) are laminated, there is a possibility that corrosion occurs at the interface between Cu and the refractory metal during wet etching. In addition, since these different kinds of metals have different etching rates, there is a problem that the wiring cross section cannot be formed into a desired shape (for example, a shape having a taper angle of about 45 to 60 °). Furthermore, the electrical resistivity (12.9 × 10 ⁻⁶ Ω · cm) of a refractory metal such as Cr is higher than that of Cu, and signal delay and power loss due to wiring resistance are problematic.

一方、酸化物半導体層を備えたＴＦＴ基板の配線構造に着目すると、現在、ＴＦＴの構造として、図２に示す配線構造（以下、説明の便宜上、従来構造と呼ぶ場合がある。）が汎用されている。図２では、基板側から順に、ゲート電極、ゲート絶縁膜、半導体膜、ソース−ドレイン電極が形成されている。図２には、ゲート電極が下側にある「ボトムゲート型」の例を示しているが、ゲート電極が上側にある「トップゲート型」も包含される。また、酸化物半導体を用いる場合は、ゲート絶縁膜として、ＳｉＮ膜ではなくＳｉＯ₂やＳｉＯＮが多く用いられる。酸化物半導体は、還元雰囲気下ではその優れた特性が失われるため、酸化性雰囲気下で成膜可能なＳｉＯ₂（ＳｉＯＮ）の使用が推奨されるからである。 On the other hand, paying attention to the wiring structure of a TFT substrate provided with an oxide semiconductor layer, the wiring structure shown in FIG. 2 (hereinafter sometimes referred to as a conventional structure for convenience of description) is widely used as a TFT structure. ing. In FIG. 2, a gate electrode, a gate insulating film, a semiconductor film, and a source-drain electrode are formed in order from the substrate side. FIG. 2 shows an example of “bottom gate type” in which the gate electrode is on the lower side, but “top gate type” in which the gate electrode is on the upper side is also included. In the case of using an oxide semiconductor, SiO ₂ or SiON is often used as the gate insulating film instead of the SiN film. This is because an oxide semiconductor loses its excellent characteristics in a reducing atmosphere, and therefore it is recommended to use SiO ₂ (SiON) which can be formed in an oxidizing atmosphere.

しかし、ＩＧＺＯなどの酸化物半導体を用いた従来構造のＴＦＴ基板は、以下の問題を抱えている。第１に、ＩＧＺＯの上層に形成されたソース−ドレイン電極などの金属電極（Ｃｕ系配線材料）を、酸系のエッチング液などを用いてウェットエッチングして配線パターンを形成する際、ＩＧＺＯとＣｕ系配線材料とのエッチング選択比がない（換言すると、上層のＣｕ系配線材料のみ選択的にエッチングし、下層のＩＧＺＯまではエッチングしないというエッチング選択性が小さい）ため、エッチングにより下のＩＧＺＯまでダメージを受けてしまうという問題がある。この対策として、例えば、ＩＧＺＯのチャネル層上に保護層としてエッチストッパ層を設ける方法が提案されているが、工程が複雑となり、生産コストの上昇をもたらす。第２に、上記の従来構造では、約２５０℃以上の熱履歴を受けるとソースドレイン電極と酸化物半導体との間のコンタクト抵抗が上昇するという問題がある。これについては、Ｔｉなどの高融点金属を介在させるとコンタクト抵抗の上昇が抑えられるが、前述したように、コストや生産性の観点から、高融点金属（バリアメタル層）の省略が強く切望されている。また、Ｔｉは、プラズマを用いたドライエッチングによって成膜されるが、Ｃｕのようなドライエッチングが難しい配線材料には、適用が困難である。   However, a conventional TFT substrate using an oxide semiconductor such as IGZO has the following problems. First, when forming a wiring pattern by wet-etching a metal electrode (Cu-based wiring material) such as a source-drain electrode formed on the upper layer of IGZO using an acid-based etching solution or the like, IGZO and Cu There is no etching selectivity with the system wiring material (in other words, the etching selectivity is low that only the upper layer Cu system wiring material is selectively etched and the lower layer IGZO is not etched). There is a problem of receiving. As a countermeasure for this, for example, a method of providing an etch stopper layer as a protective layer on the channel layer of IGZO has been proposed, but the process becomes complicated and the production cost increases. Second, the conventional structure has a problem that contact resistance between the source / drain electrode and the oxide semiconductor increases when a thermal history of about 250 ° C. or higher is received. In this regard, when a refractory metal such as Ti is interposed, an increase in contact resistance can be suppressed. However, as described above, omission of a refractory metal (barrier metal layer) is strongly desired from the viewpoint of cost and productivity. ing. Ti is formed by dry etching using plasma, but is difficult to apply to wiring materials that are difficult to dry etch, such as Cu.

そこで最近、図２の従来構造とは酸化物半導体膜とソース−ドレイン電極の順番が逆転した、図１に示す配線構造（図２の従来構造と区別するため、説明の便宜上、本発明構造と呼ぶ場合がある。）が提案されている。これは、基板側から順に、ゲート電極、ゲート絶縁膜、ソース−ドレイン電極、酸化物半導体膜が形成された構造を有している。図１に示すように、酸化物半導体と画素電極を構成する透明導電膜（図中、ＩＴＯ）は、ソース−ドレインを構成する配線材料と略同一平面上にある。図１には、ゲート電極が下側にある「ボトムゲート型」の例を示しているが、前述した図２に示す従来構造と同様、ゲート電極が上側にある「トップゲート型」も包含される。   Therefore, recently, the wiring structure shown in FIG. 1 in which the order of the oxide semiconductor film and the source-drain electrode is reversed from the conventional structure of FIG. 2 (for the sake of convenience of explanation, the structure of the present invention is different from the conventional structure of FIG. 2). Have been proposed). This has a structure in which a gate electrode, a gate insulating film, a source-drain electrode, and an oxide semiconductor film are formed in this order from the substrate side. As shown in FIG. 1, an oxide semiconductor and a transparent conductive film (ITO in the figure) constituting the pixel electrode are on substantially the same plane as the wiring material constituting the source-drain. FIG. 1 shows an example of a “bottom gate type” in which the gate electrode is on the lower side, but a “top gate type” in which the gate electrode is on the upper side is included as in the conventional structure shown in FIG. The

図１に示す本発明構造を採用すれば、前述した図２の従来構造が抱える問題点を解消できると考えられる。しかしながら、本発明構造では、ＴｉやＭｏなどの高融点金属（バリアメタル層）を純Ｃｕなど直接酸化物半導体とのコンタクトができない材料に介在させると、実効チャネル長が決まらないという問題を抱えている。すなわち、ＴｉやＭｏなどの高融点金属を純Ｃｕの上・下に介在させる場合、純ＣｕとＩＧＺＯの間は電気的に接続できないので、ソース−ドレイン電極とＩＧＺＯとの間に流れる電流（例えば上側と下側）のいずれを実効チャネル長と定めれば良いか容易に決定し難いという問題を抱えている。   If the structure of the present invention shown in FIG. 1 is adopted, it is considered that the problems of the conventional structure of FIG. 2 described above can be solved. However, the structure of the present invention has a problem that the effective channel length cannot be determined when a refractory metal (barrier metal layer) such as Ti or Mo is interposed in a material such as pure Cu that cannot directly contact the oxide semiconductor. Yes. That is, when a refractory metal such as Ti or Mo is interposed above or below pure Cu, since current cannot be electrically connected between pure Cu and IGZO, a current flowing between the source-drain electrode and IGZO (for example, There is a problem that it is difficult to easily determine which one of the upper side and the lower side) should be determined as the effective channel length.

そこで、図１に示す配線構造に適用可能な新規なＣｕ合金膜であって、バリアメタル層を省略してＣｕ合金膜を、基板および／または基板の上に設けられたＳｉＯ₂やＳｉＯＮなどから構成される絶縁膜と電気的に直接接続しても、これらとの密着性に優れており、しかも、Ｃｕ系材料の特徴である低電気抵抗や、酸化物半導体層および／または画素電極を構成する透明導電膜との低コンタクト抵抗が維持されたＣｕ合金膜を備えた配線構造の提供が強く望まれている。 Therefore, a novel Cu alloy film applicable to the wiring structure shown in FIG. 1, wherein the barrier metal layer is omitted and the Cu alloy film is made of SiO ₂ or SiON provided on the substrate and / or the substrate. Even if it is directly connected to the insulating film to be configured, it has excellent adhesion to them, and it also constitutes a low electrical resistance characteristic of Cu-based materials, an oxide semiconductor layer and / or a pixel electrode. It is strongly desired to provide a wiring structure provided with a Cu alloy film in which a low contact resistance with a transparent conductive film is maintained.

特開２００２−７６３５６号公報JP 2002-76356 A 特開平７−６６４２３号公報JP-A-7-66423 特開平８−８４９８号公報JP-A-8-8498 特開平８−１３８４６１号公報JP-A-8-138461

本発明は上記事情に鑑みてなされたものであり、その目的は、基板側から順に、絶縁膜と、Ｃｕ合金膜と、薄膜トランジスタの酸化物半導体層と、を備えた配線構造であって、ＴｉやＭｏなどの高融点金属（バリアメタル層）を省略してＣｕ合金膜を、基板および／または絶縁膜と電気的に直接接続しても、これらとの密着性に優れており、しかもＣｕ系材料の特徴である低電気抵抗および低いコンタクト抵抗（酸化物半導体層および／または画素電極を構成する透明導電膜との接触電気抵抗）を実現できる新規な表示装置用Ｃｕ合金膜を有する配線構造、およびその製造方法、並びに当該配線構造を備えた表示装置を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a wiring structure including an insulating film, a Cu alloy film, and an oxide semiconductor layer of a thin film transistor in order from the substrate side. Even if the refractory metal (barrier metal layer) such as Mo and Mo is omitted and the Cu alloy film is electrically connected directly to the substrate and / or the insulating film, it has excellent adhesion to these, and Cu-based A wiring structure having a novel Cu alloy film for a display device capable of realizing low electrical resistance and low contact resistance (contact electrical resistance with an oxide semiconductor layer and / or a transparent conductive film constituting a pixel electrode), which are characteristic of the material, Another object of the present invention is to provide a display device provided with the wiring structure.

上記課題を解決し得た本発明の配線構造は、基板の上に、基板側から順に、絶縁膜と、Ｃｕ合金膜と、薄膜トランジスタの半導体層と、を備えた配線構造であって、前記半導体層は酸化物半導体からなり、前記Ｃｕ合金膜は、Ｍｎ、Ｎｉ、Ｚｎ、Ａｌ、Ｔｉ、Ｍｇ、Ｃａ、Ｗ、およびＮｂよりなる群から選択される少なくとも１種の元素を含有し、且つ、前記基板および／または前記絶縁膜、並びに前記半導体層と直接接続されているところに要旨を有するものである。   The wiring structure of the present invention that has solved the above problems is a wiring structure comprising an insulating film, a Cu alloy film, and a semiconductor layer of a thin film transistor on a substrate in this order from the substrate side. The layer is made of an oxide semiconductor, the Cu alloy film contains at least one element selected from the group consisting of Mn, Ni, Zn, Al, Ti, Mg, Ca, W, and Nb, and The present invention is characterized in that it is directly connected to the substrate and / or the insulating film and the semiconductor layer.

好ましい実施形態において、前記Ｃｕ合金膜は、前記半導体層と直接接続する同一平面で、画素電極を構成する透明導電膜と直接接続するものである。   In a preferred embodiment, the Cu alloy film is directly connected to the transparent conductive film constituting the pixel electrode on the same plane directly connected to the semiconductor layer.

好ましい実施形態において、前記Ｃｕ合金膜は、Ｍｎ、Ｎｉ、Ｚｎ、Ａｌ、Ｔｉ、Ｍｇ、Ｃａ、Ｗ、およびＮｂよりなる群から選択される少なくとも１種の元素を０．５〜１０原子％含むものである。   In a preferred embodiment, the Cu alloy film contains 0.5 to 10 atomic% of at least one element selected from the group consisting of Mn, Ni, Zn, Al, Ti, Mg, Ca, W, and Nb. It is a waste.

好ましい実施形態において、前記Ｃｕ合金膜は、少なくともＭｎを０．５原子％以上含み、且つ、Ｂ、Ａｇ、Ｃ、Ｗ、Ｃａ、およびＭｇよりなる群から選択される少なくとも１種の元素を０．３原子％以上含むものである。   In a preferred embodiment, the Cu alloy film contains at least 0.5 atomic% or more of Mn, and contains at least one element selected from the group consisting of B, Ag, C, W, Ca, and Mg. It contains 3 atomic% or more.

好ましい実施形態において、前記基板および／または前記絶縁膜と、前記Ｃｕ合金膜との界面に、Ｍｎの一部が析出および／または濃化している。   In a preferred embodiment, a part of Mn is precipitated and / or concentrated at the interface between the substrate and / or the insulating film and the Cu alloy film.

好ましい実施形態において、前記酸化物半導体は、Ｉｎ、Ｇａ、Ｚｎ、Ｔｉ、およびＳｎよりなる群から選択される少なくとも１種の元素を含む酸化物からなるものである。   In a preferred embodiment, the oxide semiconductor is made of an oxide containing at least one element selected from the group consisting of In, Ga, Zn, Ti, and Sn.

好ましい実施形態において、前記絶縁膜は、ＳｉＯ₂および／またはＳｉＯＮから構成されている。 In a preferred embodiment, the insulating film is made of SiO ₂ and / or SiON.

好ましい実施形態において、前記透明導電膜は、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎよりなる群から選択される少なくとも１種の元素を含む酸化物からなるものである。   In a preferred embodiment, the transparent conductive film is made of an oxide containing at least one element selected from the group consisting of In, Ga, Zn, and Sn.

本発明には、上記の配線構造を備えた表示装置も包含される。   The present invention includes a display device having the above wiring structure.

また、上記課題を解決し得た上記配線構造の製造方法は、Ｃｕ合金膜を成膜し、成膜後に２５０℃以上の温度で５分間以上加熱することにより、前記基板および／または絶縁膜と、前記Ｃｕ合金膜との界面に、Ｍｎの一部を析出および／または濃化させるところに要旨を有するものである。   In addition, in the method for manufacturing the wiring structure that can solve the above-described problem, a Cu alloy film is formed, and after the film formation, the substrate and / or the insulating film are heated by heating at a temperature of 250 ° C. or more for 5 minutes or more. The main point is that a part of Mn is precipitated and / or concentrated at the interface with the Cu alloy film.

本発明によれば、基板側から順に、ＳｉＯ₂やＳｉＯＮなどから主に構成されている絶縁膜と、Ｃｕ合金膜と、薄膜トランジスタの酸化物半導体層と、を備えた配線構造において、Ｃｕ合金膜を、基板および／または絶縁膜と直接接続しても、これらとの密着性に優れており；しかも、Ｃｕ系材料の特徴である低い電気抵抗と、酸化物半導体層および／または画素電極を構成する透明導電膜との低いコンタクト抵抗とを実現できる配線構造を提供することができた。本発明によれば、ＴｉやＭｏなどの高融点金属（バリアメタル層）を省略できるため、図２に示す従来の配線構造が抱える問題点（実効チャネル長が決まらないなど）を解消することができる。 According to the present invention, in a wiring structure including, in order from the substrate side, an insulating film mainly composed of SiO ₂ or SiON, a Cu alloy film, and an oxide semiconductor layer of a thin film transistor, a Cu alloy film Even if it is directly connected to the substrate and / or the insulating film, it has excellent adhesion to these; and further, it has a low electrical resistance characteristic of a Cu-based material, and constitutes an oxide semiconductor layer and / or a pixel electrode. It was possible to provide a wiring structure capable of realizing a low contact resistance with the transparent conductive film. According to the present invention, since a high melting point metal (barrier metal layer) such as Ti or Mo can be omitted, problems with the conventional wiring structure shown in FIG. 2 (for example, the effective channel length is not determined) can be solved. it can.

図１は、本発明の代表的な配線構造を示す概略断面説明図である。FIG. 1 is a schematic cross-sectional explanatory view showing a typical wiring structure of the present invention. 図２は、従来の配線構造を示す概略断面説明図である。FIG. 2 is a schematic cross-sectional explanatory view showing a conventional wiring structure. 図３は、実施例において、ＩＧＺＯ、ＺＴＯとのコンタクト抵抗率の測定に用いた電極パターンを示す図である。FIG. 3 is a diagram showing an electrode pattern used for measurement of contact resistivity with IGZO and ZTO in Examples. 図４は、実施例において、ＩＴＯ、またはＩＺＯとのコンタクト抵抗率の測定に用いた電極パターンを示す図である。FIG. 4 is a diagram showing an electrode pattern used in the measurement of contact resistivity with ITO or IZO in Examples. 図５は、Ｃｕ合金膜とガラス基板との界面近傍の断面ＴＥＭ画像である。FIG. 5 is a cross-sectional TEM image near the interface between the Cu alloy film and the glass substrate. 図６は、図５の一部拡大画像である。FIG. 6 is a partially enlarged image of FIG. 図７は、断面ＴＥＭ画像からＥＤＸライン分析した結果を示すグラフである。FIG. 7 is a graph showing the result of EDX line analysis from a cross-sectional TEM image.

本発明者らは、ＴＦＴの半導体層としてＩＧＺＯなどの酸化物半導体を用いた、図１に示す構造（基板側から順に、絶縁膜と、Ｃｕ合金膜と、薄膜トランジスタの酸化物半導体層と、を備えた配線構造）に適用可能であり、ＴｉやＭｏなどの高融点金属（バリアメタル層）を省略してＣｕ合金膜を、基板および／または絶縁膜と電気的に直接接続しても、これらとの密着性に優れており、しかも、膜自体の電気抵抗も低く、酸化物半導体層や画
素電極を構成する透明導電膜とのコンタクト抵抗も低く抑えられた新規な表示装置用Ｃｕ合金膜（以下、ダイレクトコンタクト用Ｃｕ合金膜と呼ぶ場合がある。）を備えた配線構造を提供するため、検討を重ねてきた。その結果、上記配線構造に用いられるＣｕ合金膜として、（ア）Ｍｎ、Ｎｉ、Ｚｎ、Ａｌ、Ｔｉ、Ｍｇ、Ｃａ、Ｗ、およびＮｂよりなる群から選択される少なくとも１種の元素（以下、密着性向上元素と呼び、「Ｘ１」で代表させる場合がある。）を含有するＣｕ−Ｘ１合金膜を用いるか、（イ）好ましくは、上記密着性向上元素としてＭｎを含み、更に、Ｂ、Ａｇ、Ｃ、Ｗ、Ｃａ、およびＭｇよりなる群から選択される少なくとも１種の元素（以下、「Ｘ２」で代表させる場合がある。）を含むＣｕ−Ｘ１−Ｘ２合金膜を用いれば所期の目的が達成されることを見出し、本発明を完成した。上記Ｃｕ合金膜は、基板および／または絶縁膜、並びに半導体層と、電気的に直接接続されている。なお、本発明においてＣｕを主成分とする合金とは、Ｃｕ合金中にＣｕが最も多く含まれていることを意味する。 The present inventors used an oxide semiconductor such as IGZO as a semiconductor layer of TFT, and has a structure shown in FIG. 1 (in order from the substrate side, an insulating film, a Cu alloy film, and an oxide semiconductor layer of a thin film transistor). Even if the Cu alloy film is electrically connected directly to the substrate and / or the insulating film by omitting the refractory metal (barrier metal layer) such as Ti or Mo. In addition, a novel Cu alloy film for a display device having a low electrical resistance of the film itself and a low contact resistance with the transparent conductive film constituting the oxide semiconductor layer and the pixel electrode ( Hereinafter, in order to provide a wiring structure provided with a Cu alloy film for direct contact. As a result, as the Cu alloy film used in the wiring structure, (a) at least one element selected from the group consisting of Mn, Ni, Zn, Al, Ti, Mg, Ca, W, and Nb (hereinafter, Cu-X1 alloy film containing (referred to as an adhesion improving element, which may be represented by “X1”).) (A) Preferably, Mn is contained as the adhesion improving element, and B, If a Cu-X1-X2 alloy film containing at least one element selected from the group consisting of Ag, C, W, Ca, and Mg (hereinafter, may be represented by "X2") is used, it is expected. As a result, the present invention was completed. The Cu alloy film is electrically directly connected to the substrate and / or the insulating film and the semiconductor layer. In the present invention, the alloy containing Cu as a main component means that the Cu alloy contains the most Cu.

上記のＣｕ合金膜は、好ましくは画素電極を構成する透明導電膜（代表的にはＩＴＯやＩＺＯなど）と直接接続されている（図１を参照）。また、上記密着性向上元素の好ましい含有量は、おおむね、０．５〜１０原子％であり、特にＭｎを含むものは、基板および／または絶縁膜との密着性に非常に優れている。これは、基板および／または絶縁膜との界面にＭｎの一部が析出および／または濃化したＣｕ−Ｍｎ反応層が形成されるためと推察される。このような密着性に優れたＣｕ合金膜は、Ｃｕ合金膜の成膜後に、約２５０℃以上の温度で５分間以上の加熱処理を行なうことによって作製することが好ましい。   The Cu alloy film is preferably directly connected to a transparent conductive film (typically ITO, IZO, etc.) constituting the pixel electrode (see FIG. 1). Further, the preferable content of the above-mentioned adhesion improving element is generally 0.5 to 10 atomic%, and particularly those containing Mn are very excellent in adhesion to the substrate and / or the insulating film. This is presumably because a Cu—Mn reaction layer in which a part of Mn is precipitated and / or concentrated is formed at the interface with the substrate and / or the insulating film. Such a Cu alloy film with excellent adhesion is preferably produced by performing a heat treatment at a temperature of about 250 ° C. or more for 5 minutes or more after the formation of the Cu alloy film.

以下、前述した図１を参照しながら、本発明の配線構造およびその製造方法の好ましい実施形態を説明するが、本発明はこれに限定されない。なお、図１では、ボトムゲート型の例を示しているが、これに限定されず、トップゲート型も含まれる。また、図１では、酸化物半導体層の代表例としてＩＧＺＯを用いているが、これに限定されず、液晶表示装置などの表示装置に用いられる酸化物半導体をすべて用いることができる。   Hereinafter, preferred embodiments of the wiring structure and the manufacturing method thereof according to the present invention will be described with reference to FIG. 1 described above, but the present invention is not limited thereto. Note that FIG. 1 shows an example of a bottom gate type, but the invention is not limited to this, and a top gate type is also included. In FIG. 1, IGZO is used as a typical example of the oxide semiconductor layer; however, the present invention is not limited thereto, and any oxide semiconductor used for a display device such as a liquid crystal display device can be used.

図１に示すＴＦＴ基板は、基板側から順に、ゲート電極（図ではＣｕ合金）、ゲート絶縁膜（図ではＳｉＯ₂）、ソース電極・ドレイン電極（図ではＣｕ合金、詳細は後述する。）、チャネル層（酸化物半導体層、図ではＩＧＺＯ）、保護層（図ではＳｉＯ₂）を順次積層した配線構造（ボトムゲート型）を有している。ここで、図１の保護層はＳｉＯＮであっても良く、同様に、ゲート絶縁膜はＳｉＯＮであっても良い。前述したように、酸化物半導体は、還元雰囲気下ではその優れた特性が失われるため、酸化性雰囲気下で成膜可能なＳｉＯ₂（ＳｉＯＮ）の使用が推奨されるからである。あるいは、保護層またはゲート絶縁膜のいずれか一方はＳｉＮであっても良い。 The TFT substrate shown in FIG. 1 has, in order from the substrate side, a gate electrode (Cu alloy in the figure), a gate insulating film (SiO _{2 in the} figure), a source electrode / drain electrode (Cu alloy in the figure, details will be described later), It has a wiring structure (bottom gate type) in which a channel layer (oxide semiconductor layer, IGZO in the figure) and a protective layer (SiO _{2 in the} figure) are sequentially laminated. Here, the protective layer of FIG. 1 may be SiON, and similarly, the gate insulating film may be SiON. As described above, an oxide semiconductor loses its excellent characteristics in a reducing atmosphere, and therefore it is recommended to use SiO ₂ (SiON) that can be formed in an oxidizing atmosphere. Alternatively, either the protective layer or the gate insulating film may be SiN.

（Ｃｕ−Ｘ１合金膜）
本発明の特徴部分は、上述した密着性向上元素Ｘ１、すなわち、Ｍｎ、Ｎｉ、Ｚｎ、Ａｌ、Ｔｉ、Ｍｇ、Ｃａ、Ｗ、およびＮｂよりなる群から選択される少なくとも１種の元素を含むＣｕ−Ｘ１合金を用いたところにある。これらの密着性向上元素Ｘ１は単独で含有しても良いし、２種以上を併用しても良い。これらの密着性向上元素Ｘ１は、Ｃｕ金属には固溶するがＣｕ酸化膜には固溶しない元素として選択されたものである。あるいは、上記の密着性向上元素Ｘ１は、ガラス基板などの基板や絶縁膜を構成する元素（例えば、ＳｉＯ₂）との間で化学的な結合を形成（具体的には、化学吸着や界面反応層などを形成）し易い元素であり得る。これらの元素が固溶しているＣｕ合金が成膜過程の熱処理等によって酸化されると、上記元素は拡散して粒界や界面に濃化し、この濃化層によって、基板および／または絶縁膜との密着性が向上すると考えられる。その結果、バリアメタルを介在させずにＣｕ合金膜を基板などと直接接続しても、充分な密着性を確保することができ、液晶ディスプレイの階調表示などの表示性能の劣化を防止できる。濃化層とは、上記密着性向上元素が高濃度で存在している層であり、具体的にはＣｕ合金膜のマトリックス中の１．１倍以上の濃度で上記密着性向上元素が存在している層である。 (Cu-X1 alloy film)
The characteristic part of the present invention is the above-described adhesion improving element X1, that is, Cu containing at least one element selected from the group consisting of Mn, Ni, Zn, Al, Ti, Mg, Ca, W, and Nb. -X1 alloy is used. These adhesion improving elements X1 may be contained alone or in combination of two or more. These adhesion improving elements X1 are selected as elements that dissolve in the Cu metal but do not dissolve in the Cu oxide film. Alternatively, the adhesion improving element X1 forms a chemical bond with a substrate such as a glass substrate or an element (for example, SiO ₂ ) constituting an insulating film (specifically, chemical adsorption or interfacial reaction). It may be an element that is easy to form a layer or the like. When a Cu alloy in which these elements are dissolved is oxidized by heat treatment or the like in the film formation process, the elements diffuse and concentrate at the grain boundaries and interfaces, and this concentrated layer allows the substrate and / or the insulating film to be concentrated. It is thought that the adhesiveness with is improved. As a result, even if the Cu alloy film is directly connected to a substrate or the like without interposing a barrier metal, sufficient adhesion can be secured, and deterioration of display performance such as gradation display of the liquid crystal display can be prevented. The concentrated layer is a layer in which the above-mentioned adhesion improving element is present at a high concentration, and specifically, the above-mentioned adhesion improving element is present at a concentration of 1.1 times or more in the matrix of the Cu alloy film. It is a layer.

図５、図６はＣｕ合金膜（４原子％Ｍｎ−Ｃｕ合金：膜厚５０ｎｍ）とガラス基板との界面近傍のＴＥＭ画像（倍率：１５万倍）であり（図６は図５の一部拡大画像（倍率：１５０万倍））、図７は該断面ＴＥＭ画像をＥＤＸライン分析した結果を示すグラフである。図７からもＭｎ濃化層がＣｕ合金膜とガラス基板との界面に形成されていることがわかる。   5 and 6 are TEM images (magnification: 150,000 times) in the vicinity of the interface between the Cu alloy film (4 atomic% Mn—Cu alloy: film thickness 50 nm) and the glass substrate (FIG. 6 is a part of FIG. 5). FIG. 7 is a graph showing the results of EDX line analysis of the cross-sectional TEM image. FIG. 7 also shows that the Mn concentrated layer is formed at the interface between the Cu alloy film and the glass substrate.

上記密着性向上元素Ｘ１として好ましいのは、Ｍｎ、Ｎｉ、Ｔｉ、Ａｌ、Ｍｇであり、より好ましくはＭｎ、Ｎｉであり、更に好ましくはＭｎである。   Mn, Ni, Ti, Al, and Mg are preferable as the adhesion improving element X1, more preferably Mn and Ni, and still more preferably Mn.

上記元素について、密着性が向上する推定メカニズムを説明すると、まず、Ｍｎは、上述した界面での濃化現象が非常に強く発現される元素であると推察される。すなわち、Ｍｎは、Ｃｕ合金成膜時または成膜後の熱処理（例えば、ＳｉＯ₂膜の絶縁膜を成膜する工程といった表示装置の製造過程における熱履歴を含む）によって膜の内側から外側（絶縁膜との界面など）に向って移動する。界面へのＭｎの移動は、熱処理による酸化によって生成するＭｎ酸化物が駆動力になって、更に一層促進される。その結果、絶縁膜との界面にＣｕ−Ｍｎの反応層（以下、「Ｍｎ反応層」と呼ぶ。）が部分的または全面的に密着性良く形成され、絶縁膜との密着性が著しく向上するものと考えられる。 When the presumed mechanism which improves adhesiveness is demonstrated about the said element, first, it will be guessed that Mn is an element in which the concentration phenomenon in the interface mentioned above is expressed very strongly. That is, Mn is formed from the inner side to the outer side (insulated by heat treatment in the manufacturing process of a display device such as a process of forming an insulating film of SiO ₂ film) during or after the Cu alloy film formation. Move toward the interface). The movement of Mn to the interface is further accelerated by the driving force of Mn oxide generated by oxidation by heat treatment. As a result, a Cu—Mn reaction layer (hereinafter referred to as “Mn reaction layer”) is formed partially or entirely with good adhesion at the interface with the insulating film, and the adhesion with the insulating film is remarkably improved. It is considered a thing.

このようなＭｎ反応層などの上記濃化層（析出物も含む）は、好ましくは、スパッタリング法（詳細は後述する。）によるＣｕ合金成膜後、約２５０℃以上で５分間以上の加熱処理を行なうことによって得られる。このような加熱処理により、絶縁膜との界面に合金元素が拡散して濃化し易くなるからである。その後、酸化物半導体膜を成膜すれば良い。   The concentrated layer (including precipitates) such as the Mn reaction layer is preferably heat-treated at a temperature of about 250 ° C. or more for 5 minutes or more after forming a Cu alloy film by a sputtering method (details will be described later). Is obtained by performing This is because such heat treatment makes it easy for the alloy elements to diffuse and concentrate at the interface with the insulating film. After that, an oxide semiconductor film may be formed.

なお、上記の加熱処理は、Ｍｎ反応層などの上記濃化層の形成を目的に行うものであってもよいし、Ｃｕ合金膜形成後の熱履歴（例えば、ＳｉＮ膜などの保護膜を成膜する工程）が、前記温度・時間を満たすものであってもよい。   The heat treatment may be performed for the purpose of forming the concentrated layer such as a Mn reaction layer, or a heat history after the Cu alloy film is formed (for example, a protective film such as a SiN film is formed). The film forming step) may satisfy the temperature and time.

一方、Ｔｉ、Ａｌ、Ｍｇはいずれも、ガラス基板の主成分であるＳｉＯ₂と反応を起こし、化合物を形成可能な元素であると推察される。具体的には、ＡｌおよびＭｇは、温度：２０〜３００℃、圧力：１ａｔｍの系において、ＳｉＯ₂と反応し、Ｓｉ−Ａｌ−Ｏ、Ｓｉ−Ｍｇ−Ｏの複合酸化物をそれぞれ形成すると考えられる。またＴｉは、温度：２０〜３００℃、圧力：１ａｔｍの系において、ＳｉＯ₂と反応し、ＴｉＳｉまたはＴｉＳｉ₂の酸化物を形成すると考えられる。 On the other hand, it is presumed that Ti, Al, and Mg are elements that can react with SiO ₂ which is the main component of the glass substrate to form a compound. Specifically, Al and Mg are considered to react with SiO _{2 in} a system of temperature: 20 to 300 ° C. and pressure: 1 atm to form Si—Al—O and Si—Mg—O composite oxides, respectively. It is done. Further, Ti is considered to react with SiO ₂ to form TiSi or TiSi ₂ oxide in a system of temperature: 20 to 300 ° C. and pressure: 1 atm.

上記Ｔｉなどの元素は、Ｃｕ中の拡散係数がＣｕの自己拡散係数よりも大きく、少量を含有させただけでも、成膜後の加熱によりガラス基板との界面に拡散濃化し、界面でＳｉＯ₂と反応を起こして化学的な結合を形成し、ガラス基板との密着性を飛躍的に向上させると考えられる。 The element such as Ti has a diffusion coefficient in Cu larger than the self-diffusion coefficient of Cu, and even if only a small amount is contained, it diffuses and concentrates at the interface with the glass substrate by heating after film formation, and SiO ₂ at the interface. It is considered that a chemical bond is formed by reacting with the glass substrate, and the adhesion to the glass substrate is drastically improved.

上記密着性向上元素Ｘ１の含有量（単独で含有する場合は単独の量であり、２種以上を含有する場合は合計量である。）は、好ましくは０．５原子％以上とする。上記元素の含有量が０．５原子％未満では、基板および／または絶縁膜との密着性が不十分で満足な特性が得られない。例えば上記元素の含有量が０．５原子％程度と少ない場合、条件によっては良好な密着性が得られる場合もあるが、再現性に欠ける。そこで、本発明では、再現性をも考慮して上記元素の含有量の好ましい下限を０．５原子％とした。これにより、測定条件等に因らず常に良好な密着性が得られる。基板などとの密着性向上を考慮すれば、上記密着性向上元素の含有量は多いほど良いが、上記元素の含有量が１０原子％を超えると、Ｃｕ合金膜（配線膜）自体の電気抵抗率が高くなるほか、さらに添加量が増えると配線のエッチング時に残渣が発生するため、微細加工が難しくなる。上記元素のより好ましい含有量は、１原子％以上３原子％以下であり、更に好ましくは、１原子％以上２原子％以下である。   The content of the adhesion improving element X1 (when contained alone is a single amount, and when containing two or more types is a total amount) is preferably 0.5 atomic% or more. When the content of the element is less than 0.5 atomic%, the adhesiveness with the substrate and / or the insulating film is insufficient and satisfactory characteristics cannot be obtained. For example, when the content of the above elements is as low as about 0.5 atomic%, good adhesion may be obtained depending on conditions, but reproducibility is lacking. Therefore, in the present invention, considering the reproducibility, the preferable lower limit of the content of the element is set to 0.5 atomic%. As a result, good adhesion can always be obtained regardless of the measurement conditions. Considering improvement in adhesion to a substrate or the like, the larger the content of the adhesion improving element, the better. However, if the content of the element exceeds 10 atomic%, the electrical resistance of the Cu alloy film (wiring film) itself In addition to an increase in the rate, when the additive amount is further increased, a residue is generated during the etching of the wiring, so that fine processing becomes difficult. A more preferable content of the above element is 1 atomic% or more and 3 atomic% or less, and further preferably 1 atomic% or more and 2 atomic% or less.

上記Ｃｕ合金膜における各合金元素の含有量は、例えばＩＣＰ発光分析（誘導結合プラズマ発光分析）法によって求めることができる。   The content of each alloy element in the Cu alloy film can be determined by, for example, an ICP emission analysis (inductively coupled plasma emission analysis) method.

上述したように、上記Ｃｕ−Ｘ１含有合金膜は、成膜後に熱処理を施すことによって、格段に優れた密着力が得られる。これは、成膜後の熱処理（熱エネルギー）により、合金
元素（Ｘ）のガラス基板界面への濃化、および界面での化学結合形成が促進されるためであると推察される。 As described above, the Cu—X1 containing alloy film can be provided with excellent adhesion by performing a heat treatment after the film formation. This is presumably because the heat treatment (thermal energy) after film formation promotes the concentration of alloy element (X) at the glass substrate interface and the formation of chemical bonds at the interface.

上記熱処理の条件は、温度が高いほど、また保持時間が長いほど、密着性向上に有効に作用する。しかし、熱処理温度はガラス基板の耐熱温度以下にする必要があり、また、保持時間が過度に長いと、表示装置（液晶ディスプレイ等）の生産性の低下を招く。よって、上記熱処理の条件は、おおむね、温度：２５０〜４５０℃、保持時間：３０〜１２０分間の範囲内とすることが好ましい。この熱処理は、Ｃｕ−Ｘ含有合金膜の電気抵抗率低減にも有効に作用するため、低電気抵抗を実現させる観点からも好ましい。   The heat treatment condition is more effective for improving the adhesion as the temperature is higher and the holding time is longer. However, the heat treatment temperature needs to be lower than the heat resistant temperature of the glass substrate, and if the holding time is excessively long, the productivity of the display device (liquid crystal display or the like) is lowered. Therefore, it is preferable that the conditions for the heat treatment are generally in the range of temperature: 250 to 450 ° C. and holding time: 30 to 120 minutes. This heat treatment is also effective from the viewpoint of realizing a low electrical resistance because it effectively acts to reduce the electrical resistivity of the Cu-X containing alloy film.

前記熱処理は、密着性の更なる向上を目的に行う熱処理であってもよいし、前記Ｃｕ−Ｘ１合金膜形成後の熱履歴が、上記温度・時間を満たすものであってもよい。   The heat treatment may be a heat treatment performed for the purpose of further improving adhesion, or a heat history after the formation of the Cu-X1 alloy film may satisfy the temperature and time.

本発明に用いられるＣｕ−Ｘ１合金膜は、上記元素を含み、残部：Ｃｕおよび不可避不純物である。   The Cu—X1 alloy film used in the present invention contains the above elements, and the balance is Cu and inevitable impurities.

（Ｃｕ−Ｘ１−Ｘ２合金膜）
本発明に用いられるＣｕ合金膜は、上記密着性向上元素Ｘ１のほかに、更に、Ｂ、Ａｇ、Ｃ、Ｗ、Ｃａ、およびＭｇよりなる群から選択される少なくとも１種の元素Ｘ２を含んでいてもよい。上記元素Ｘ２は、基板などとの密着性の更なる向上や、Ｃｕ合金膜自体の電気抵抗率低減化に寄与する元素である。ここでＷ、Ｃａ、Ｍｇは密着性向上元素Ｘ１として例示された元素であるが、元素Ｘ２にも含まれ得る元素である。元素Ｘ２としてＷ、Ｃａ、Ｍｇを含むときは、元素Ｘ１にはＷ、Ｃａ、Ｍｇは含まれない。上記元素Ｘ２のうち、好ましいのはＢ、Ａｇ、Ｍｇ、Ｃａであり、より好ましくはＢ、Ａｇである。なお、本発明に用いられるＣｕ−Ｘ１−Ｘ２合金膜は、上記元素を含み、残部：Ｃｕおよび不可避不純物である。 (Cu-X1-X2 alloy film)
The Cu alloy film used in the present invention further contains at least one element X2 selected from the group consisting of B, Ag, C, W, Ca, and Mg in addition to the adhesion improving element X1. May be. The element X2 is an element that contributes to further improvement in adhesion to a substrate or the like and reduction in electrical resistivity of the Cu alloy film itself. Here, W, Ca, and Mg are elements exemplified as the adhesion improving element X1, but are elements that can also be included in the element X2. When the element X2 includes W, Ca, and Mg, the element X1 does not include W, Ca, and Mg. Of the element X2, B, Ag, Mg, and Ca are preferable, and B and Ag are more preferable. In addition, the Cu-X1-X2 alloy film used for this invention contains the said element, and is remainder: Cu and an unavoidable impurity.

上記Ｘ２の作用は、特に、密着性向上元素Ｘ１としてＭｎを０．５原子％以上含む場合に顕著に発揮され、その場合における上記元素Ｘ２の含有量（単独量または合計量）は０．３原子％以上であることが好ましい。より好ましくは０．５原子％以上である。ただし、過剰に添加しても上記作用が飽和し、逆に電気抵抗率が増加する恐れがあるため、上記元素Ｘ２の含有量の上限は、５原子％とすることが好ましく、２原子％とすることがより好ましい。   The action of X2 is particularly prominent when Mn is contained in an amount of 0.5 atomic% or more as the adhesion improving element X1, and the content (single amount or total amount) of the element X2 in that case is 0.3. It is preferably at least atomic percent. More preferably, it is 0.5 atomic% or more. However, even if added in excess, the above action is saturated, and conversely, the electrical resistivity may increase. Therefore, the upper limit of the content of the element X2 is preferably 5 atomic%, and is preferably 2 atomic%. More preferably.

本発明に用いられる上記Ｃｕ合金膜は、スパッタリング法によって成膜することが好ましい。スパッタリング法とは、真空中にＡｒ等の不活性ガスを導入し、基板とスパッタリングターゲット（以後、ターゲットという場合がある）との間でプラズマ放電を形成し、該プラズマ放電によりイオン化したＡｒを上記ターゲットに衝突させて、該ターゲットの原子をたたき出し基板上に堆積させて薄膜を作製する方法である。スパッタリング法を用いれば、スパッタリングターゲットとほぼ同じ組成のＣｕ合金膜を成膜できる。すなわち、イオンプレーティング法や電子ビーム蒸着法、真空蒸着法で形成された薄膜よりも、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成でき、かつａｓ−ｄｅｐｏｓｉｔｅｄ状態で合金元素が均一に固溶した薄膜を形成できるため、高温耐酸化性を効果的に発現できる。スパッタリング法としては、例えばＤＣスパッタリング法、ＲＦスパッタリング法、マグネトロンスパッタリング法、反応性スパッタリング法等のいずれのスパッタリング法を採用してもよく、その形成条件は、適宜設定すればよい。   The Cu alloy film used in the present invention is preferably formed by a sputtering method. In the sputtering method, an inert gas such as Ar is introduced into a vacuum, a plasma discharge is formed between the substrate and a sputtering target (hereinafter sometimes referred to as a target), and Ar ionized by the plasma discharge is converted into the above-mentioned In this method, a thin film is produced by colliding with a target and knocking out atoms of the target and depositing them on a substrate. If the sputtering method is used, a Cu alloy film having almost the same composition as the sputtering target can be formed. That is, it is possible to easily form a thin film having excellent in-plane uniformity of components and film thickness compared to a thin film formed by ion plating, electron beam vapor deposition, or vacuum vapor deposition, and an alloy in an as-deposited state. Since a thin film in which elements are uniformly dissolved can be formed, high-temperature oxidation resistance can be effectively expressed. As the sputtering method, for example, any sputtering method such as a DC sputtering method, an RF sputtering method, a magnetron sputtering method, or a reactive sputtering method may be employed, and the formation conditions may be set as appropriate.

上記スパッタリング法で、例えば、上記Ｃｕ−Ｘ１合金膜を形成するには、上記ターゲットとして、上記の密着性向上元素Ｘ１を所定量含有するＣｕ合金からなるものであって、所望のＣｕ−Ｘ１合金膜と同一の組成のスパッタリングターゲットを用いれば、組成ズレすることなく、所望の成分・組成のＣｕ−Ｘ１合金膜を形成することができるのでよい。スパッタリングターゲットの組成は、異なる組成のＣｕ合金ターゲットを用いて調整しても良いし、あるいは、純Ｃｕターゲットに合金元素の金属をチップオンすることによって調整しても良い。   For example, in order to form the Cu-X1 alloy film by the sputtering method, the target is made of a Cu alloy containing a predetermined amount of the adhesion improving element X1, and a desired Cu-X1 alloy. If a sputtering target having the same composition as the film is used, a Cu—X1 alloy film having a desired component / composition can be formed without causing a composition shift. The composition of the sputtering target may be adjusted by using a Cu alloy target having a different composition, or may be adjusted by chip-oning an alloy element metal on a pure Cu target.

なおスパッタリング法では、成膜したＣｕ合金膜の組成とスパッタリングターゲットの組成との間でわずかにズレが生じることがある。しかしそのズレは概ね数原子％以内である。そこでスパッタリングターゲットの組成を最大でも±１０原子％の範囲内で制御すれば、所望の組成のＣｕ合金膜を成膜できる。   In the sputtering method, a slight deviation may occur between the composition of the formed Cu alloy film and the composition of the sputtering target. However, the deviation is within a few atomic percent. Therefore, if the composition of the sputtering target is controlled within a range of ± 10 atomic% at the maximum, a Cu alloy film having a desired composition can be formed.

ターゲットの形状は、スパッタリング装置の形状や構造に応じて任意の形状（角型プレート状、円形プレート状、ドーナツプレート状など）に加工したものが含まれる。   The shape of the target includes those processed into an arbitrary shape (such as a square plate shape, a circular plate shape, or a donut plate shape) according to the shape or structure of the sputtering apparatus.

上記ターゲットの製造方法としては、溶解鋳造法や粉末焼結法、スプレイフォーミング法で、Ｃｕ基合金からなるインゴットを製造して得る方法や、Ｃｕ基合金からなるプリフォーム（最終的な緻密体を得る前の中間体）を製造した後、該プリフォームを緻密化手段により緻密化して得られる方法が挙げられる。   As a method for producing the above target, a method for producing an ingot made of a Cu-based alloy by a melt casting method, a powder sintering method, or a spray forming method, or a preform made of a Cu-based alloy (the final dense body is formed). Examples thereof include a method obtained by producing an intermediate before being obtained) and then densifying the preform by a densification means.

本発明に用いられるＣｕ合金膜は、基板および／または絶縁膜との密着性に優れているため、これらと直接接触する配線膜および電極用の膜として好適に用いられる。本発明では、好ましくは、ソース電極および／またはドレイン電極が上記Ｃｕ合金膜で構成されており、その他の配線部（例えばゲート電極）の成分組成については特に限定されない。例えば、図１において、ゲート電極、走査線（図示せず）、信号線におけるドレイン配線部（図示せず）も、上記Ｃｕ合金膜で構成されていても良く、この場合、ＴＦＴ基板におけるＣｕ合金配線の全てを同一成分組成とすることができる。   Since the Cu alloy film used in the present invention is excellent in adhesion to the substrate and / or the insulating film, it is suitably used as a wiring film and an electrode film in direct contact with them. In the present invention, the source electrode and / or the drain electrode are preferably made of the Cu alloy film, and the component composition of other wiring portions (for example, the gate electrode) is not particularly limited. For example, in FIG. 1, the gate electrode, the scanning line (not shown), and the drain wiring portion (not shown) in the signal line may also be constituted by the Cu alloy film, and in this case, the Cu alloy in the TFT substrate. All of the wirings can have the same component composition.

以上、本発明を最も特徴付けるＣｕ合金膜について説明した。   The Cu alloy film that best characterizes the present invention has been described above.

本発明は、上記Ｃｕ合金膜に特徴があり、その他の構成要件は特に限定されない。   The present invention is characterized by the Cu alloy film, and other constituent elements are not particularly limited.

上記酸化物半導体層としては、液晶表示装置などに用いられる酸化物半導体であれば特に限定されず、例えば、Ｉｎ、Ｇａ、Ｚｎ、Ｔｉ、およびＳｎよりなる群から選択される少なくとも１種の元素を含む酸化物からなるものが用いられる。具体的には上記酸化物として、Ｉｎ酸化物、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｉｎ−Ｇａ酸化物、Ｚｎ−Ｓｎ酸化物、Ｚｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｚｎ酸化物、Ｔｉ酸化物等の透明酸化物やＺｎ−Ｓｎ酸化物にＡｌやＧａをドーピングしたＡＺＴＯ、ＧＺＴＯが挙げられる。   The oxide semiconductor layer is not particularly limited as long as it is an oxide semiconductor used for a liquid crystal display device or the like. For example, at least one element selected from the group consisting of In, Ga, Zn, Ti, and Sn A material made of an oxide containing is used. Specifically, as the above oxide, In oxide, In—Sn oxide, In—Zn oxide, In—Sn—Zn oxide, In—Ga oxide, Zn—Sn oxide, Zn—Ga oxide AZTO and GZTO in which transparent oxides such as In—Ga—Zn oxide, Zn oxide, and Ti oxide, and Zn—Sn oxide are doped with Al or Ga.

また、画素電極を構成する透明導電膜としては、液晶表示装置などに通常用いられる酸化物導電膜が挙げられ、例えば、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎよりなる群から選択される少なくとも１種の元素を含む酸化物からなる導電膜が挙げられる。代表的には、アモルファスＩＴＯやｐｏｌｙ−ＩＴＯ、ＩＺＯ、ＺｎＯなどが例示される。   In addition, examples of the transparent conductive film that forms the pixel electrode include an oxide conductive film that is usually used in a liquid crystal display device, for example, at least one selected from the group consisting of In, Ga, Zn, and Sn. A conductive film made of an oxide containing an element can be given. Typically, amorphous ITO, poly-ITO, IZO, ZnO and the like are exemplified.

また、ゲート絶縁膜などの絶縁膜や、酸化物半導体の上に形成される保護膜（以下、絶縁膜で代表させる場合がある。）は特に限定されず、通常用いられるもの、例えば、ＳｉＮ、ＳｉＯ₂、ＳｉＯＮなどが挙げられる。ただし、酸化物半導体の特性を有効に発揮させるという観点からすれば、酸性雰囲気下で成膜が可能なＳｉＯ₂やＳｉＯＮの使用が好ましい。詳細には、上記絶縁膜は、ＳｉＯ₂のみから構成されている必要は必ずしもなく、酸化物半導体の特性を有効に発揮させる程度の酸素を少なくとも含む絶縁性の膜であれば、本発明に用いることができる。例えば、ＳｉＯ₂の表面のみが窒化されたものや、Ｓｉの表面のみが酸化されたものなどを用いても良い。絶縁膜が酸素を含んでいる場合、当該絶縁膜の厚さは、おおむね、０．１７ｎｍ以上３ｎｍ以下であることが好ましい。また、酸素含絶縁膜中の酸素原子数（［Ｏ］）とＳｉ原子数（［Ｓｉ］）との比（［Ｏ］／［Ｓｉ］）の最大値は、おおむね、０．３以上２．０以下の範囲内であることが好ましい。 Further, an insulating film such as a gate insulating film or a protective film formed on the oxide semiconductor (hereinafter, may be represented by an insulating film) is not particularly limited, and is usually used, for example, SiN, Examples thereof include SiO ₂ and SiON. However, from the viewpoint of effectively exhibiting the characteristics of the oxide semiconductor, it is preferable to use SiO ₂ or SiON that can be formed in an acidic atmosphere. Specifically, the insulating film does not necessarily need to be composed of only SiO ₂ , and any insulating film containing at least oxygen that can effectively exhibit the characteristics of the oxide semiconductor is used in the present invention. be able to. For example, a material in which only the surface of SiO ₂ is nitrided or a material in which only the surface of Si is oxidized may be used. When the insulating film contains oxygen, the thickness of the insulating film is preferably approximately 0.17 nm to 3 nm. In addition, the maximum value of the ratio ([O] / [Si]) of the number of oxygen atoms ([O]) and the number of Si atoms ([Si]) in the oxygen-containing insulating film is generally 0.3 or more. It is preferably within the range of 0 or less.

基板は、液晶表示装置などに用いられるものであれば特に限定されない。代表的には、ガラス基板などに代表される透明基板が挙げられる。ガラス基板の材料は表示装置に用いられるものであれば特に限定されず、例えば、無アルカリガラス、高歪点ガラス、ソーダライムガラスなどが挙げられる。あるいは、フレキシブル樹脂フィルム、金属ホイルなどを用いることもできる。   The substrate is not particularly limited as long as it is used for a liquid crystal display device or the like. Typically, a transparent substrate represented by a glass substrate or the like can be given. The material of the glass substrate is not particularly limited as long as it is used for a display device, and examples thereof include alkali-free glass, high strain point glass, and soda lime glass. Or a flexible resin film, a metal foil, etc. can also be used.

上記配線構造を備えた表示装置を製造するにあたっては、本発明の規定を満たし、かつＣｕ合金膜の熱処理・熱履歴条件を上述した推奨される条件とすること以外は、特に限定されず、表示装置の一般的な工程を採用すればよい。   In manufacturing a display device having the above wiring structure, there is no particular limitation, except that the conditions of the present invention are satisfied and the heat treatment / thermal history conditions of the Cu alloy film are set to the recommended conditions described above. What is necessary is just to employ | adopt the general process of an apparatus.

以下、実施例を挙げて本発明をより具体的に説明するが、本発明は以下の実施例によって制限されず、上記・下記の趣旨に適合し得る範囲で適切に改変して実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。   EXAMPLES Hereinafter, the present invention will be described more specifically with reference to examples. However, the present invention is not limited by the following examples, and may be implemented with appropriate modifications within a range that can meet the above and the following purposes. All of these are possible within the scope of the present invention.

（実施例１）
本実施例では、以下の方法によって作製した試料を用い、基板上の絶縁膜（本実施例では、ゲート絶縁膜を模擬して、シリコン酸化膜またはシリコン酸窒化膜を作製）との密着性、酸化物半導体（ＩＧＺＯ、ＺＴＯ）とのコンタクト抵抗、および透明導電膜（ＩＴＯまたはＩＺＯ）とのコンタクト抵抗を測定した。 Example 1
In this embodiment, a sample manufactured by the following method is used, and adhesion to an insulating film on a substrate (in this embodiment, a silicon oxide film or a silicon oxynitride film is manufactured by simulating a gate insulating film) Contact resistance with an oxide semiconductor (IGZO, ZTO) and contact resistance with a transparent conductive film (ITO or IZO) were measured.

（試料の作製）
まず、ガラス基板（コーニング社製の Ｅａｇｌｅ２０００、サイズは直径５０．８ｍｍ×厚さ０．７ｍｍ）を用意し、プラズマＣＶＤによって、シリコン酸化膜またはシリコン酸窒化膜（いずれも、膜厚は３００ｎｍ）を成膜した。シリコン酸化膜の成膜には、シランガスとＮ₂Ｏを用い、一方、シリコン酸窒化膜の成膜には、シランガスとアンモニアガスを用いた。 (Sample preparation)
First, a glass substrate (Corning Eagle 2000, size is 50.8 mm diameter × 0.7 mm thickness) is prepared, and a silicon oxide film or a silicon oxynitride film (both film thickness is 300 nm) is formed by plasma CVD. A film was formed. Silane gas and N ₂ O were used to form the silicon oxide film, while silane gas and ammonia gas were used to form the silicon oxynitride film.

次に、上記の絶縁膜上に表１に示す種々のＣｕ合金膜（全膜厚３００ｎｍで一定）を、ＤＣマグネトロンスパッタリング法で成膜した。詳細には、スパッタリング装置として島津製作所製の商品名「ＨＳＭ−５５２」を使用し、ＤＣマグネトロンスパッタリング法［背圧：０．２７×１０^-３Ｐａ以下、雰囲気ガス：Ａｒ、Ａｒガス圧：２ｍＴｏｒｒ、Ａｒガス流量：３０ｓｃｃｍ、スパッタパワー：ＤＣ２６０Ｗ、極間距離：５０．４ｍｍ、基板温度：２５℃（室温）］によって、シリコン酸化膜またはシリコン酸窒化膜の上に種々のＣｕ合金膜を成膜し、配線膜の試料を得た。 Next, various Cu alloy films (constant at a total film thickness of 300 nm) shown in Table 1 were formed on the above insulating film by a DC magnetron sputtering method. Specifically, the product name “HSM-552” manufactured by Shimadzu Corporation is used as the sputtering apparatus, and the DC magnetron sputtering method [back pressure: 0.27 × 10 ⁻³ Pa or less, atmospheric gas: Ar, Ar gas pressure: 2 mTorr , Ar gas flow rate: 30 sccm, sputtering power: DC 260 W, distance between electrodes: 50.4 mm, substrate temperature: 25 ° C. (room temperature)], various Cu alloy films are formed on the silicon oxide film or silicon oxynitride film. A sample of the wiring film was obtained.

なお、純Ｃｕ膜の形成には、純Ｃｕをスパッタリングターゲットに用いた。また、種々の合金成分のＣｕ合金膜の形成には、真空溶解法で作成したスパッタリングターゲットを用いた。   In addition, pure Cu was used for the sputtering target for the formation of the pure Cu film. Moreover, the sputtering target produced by the vacuum melting method was used for formation of Cu alloy film of various alloy components.

上記のようにして成膜されたＣｕ合金膜の組成は、ＩＣＰ発光分光分析装置（島津製作所製のＩＣＰ発光分光分析装置「ＩＣＰ−８０００型」）を用い、定量分析して確認した。   The composition of the Cu alloy film formed as described above was confirmed by quantitative analysis using an ICP emission spectrometer (ICP emission spectrometer “ICP-8000 type” manufactured by Shimadzu Corporation).

比較のため、純Ｃｕのみからなる試料（表１のＮｏ．１）を用意した。   For comparison, a sample (No. 1 in Table 1) consisting only of pure Cu was prepared.

（絶縁膜との密着性試験）
上記のようにして得られた各試料に対し、表１に記載の種々の熱処理を施した。詳細には、上記熱処理は、ＣＶＤ装置内の真空中で３５０℃または２５０℃で５分間行った。 (Adhesion test with insulating film)
Each sample obtained as described above was subjected to various heat treatments described in Table 1. Specifically, the heat treatment was performed at 350 ° C. or 250 ° C. for 5 minutes in a vacuum in a CVD apparatus.

熱処理後の各試料の密着性を、ＪＩＳ規格のテープ剥離テストに基づき、テープによる剥離試験で評価した。詳細には、各試料の表面にカッターナイフで１ｍｍ間隔の碁盤目状の切り込み（５×５の升目の切り込み）を入れた。次いで、住友３Ｍ製黒色ポリエステルテープ（製品番号８４２２Ｂ）を上記表面上にしっかりと貼り付け、上記テープの引き剥がし角度が６０°になるように保持しつつ、上記テープを一挙に引き剥がして、上記テープにより剥離しなかった碁盤目の区画数をカウントし、全区画との比率（膜残存率）を求めた。測定は３回行い、３回の平均値を各試料の膜残存率とした。   The adhesion of each sample after the heat treatment was evaluated by a tape peel test based on a JIS standard tape peel test. Specifically, a grid-like cut (5 × 5 grid cut) with a 1 mm interval was made on the surface of each sample with a cutter knife. Next, a black polyester tape (product number 8422B) manufactured by Sumitomo 3M is firmly attached onto the surface, and the tape is peeled off at once while holding the tape at a peeling angle of 60 °. The number of sections of the grid that were not peeled off by the tape was counted, and the ratio (film residual ratio) with respect to all sections was determined. The measurement was performed three times, and the average value of the three times was used as the film remaining rate of each sample.

本実施例では、テープによる剥離率が０〜１０％未満のものを○、１０％以上のものを×と判定し、○を合格（シリコン酸化膜との密着性良好）とした。   In this example, the case where the peeling rate by the tape was 0 to less than 10% was judged as “good”, and the case where the peeling rate was 10% or more was judged as “poor”.

（絶縁膜とＣｕ合金膜との界面における濃化層の有無）
上記密着性試験を行う前に、各試料に濃化層が形成されているか確認した。詳細には、各試料をＴＥＭ画像と界面のＥＤＸライン分析により、濃化層が基板との界面にできていることを確認した。 (Presence or absence of a concentrated layer at the interface between the insulating film and the Cu alloy film)
Before performing the adhesion test, it was confirmed whether a concentrated layer was formed on each sample. Specifically, each sample was confirmed to have a concentrated layer at the interface with the substrate by TEM image and EDX line analysis of the interface.

本実施例では、濃化層が確認できたものを○、確認できなかったものを×と判定し、○を合格（濃化層が形成されている）とした。   In this example, a case where the thickened layer could be confirmed was judged as ◯, a case where the thickened layer could not be confirmed was judged as ×, and a pass was judged as acceptable (a thickened layer was formed).

（ＩＧＺＯとのコンタクト抵抗の測定）
上記のようにして得られた各試料に対し、フォトリソグラフィ、エッチングを順次施して図３に示す電極パターンを形成した後、表１に記載の種々の熱処理を施した。詳細には、上記熱処理は、ＣＶＤ装置内の真空中で３５０℃または２５０℃で５分間行った。 (Measurement of contact resistance with IGZO)
Each sample obtained as described above was sequentially subjected to photolithography and etching to form the electrode pattern shown in FIG. 3, and then subjected to various heat treatments described in Table 1. Specifically, the heat treatment was performed at 350 ° C. or 250 ° C. for 5 minutes in a vacuum in a CVD apparatus.

次に、ＩＧＺＯ膜（酸化物半導体）をスパッタリング法にて下記の条件で成膜し、フォトリソグラフィとパターンニングを行って８０μｍ角のコンタクト部分が１００個直列につながったコンタクトチェーンパターン（図３を参照）を形成した。図３において、Ｃｕ合金およびＩＧＺＯの線幅は８０μｍである。なお、本実施例では表に示すように２種類のＩＧＺＯ膜を用いており、具体的にはＩＧＺＯ膜用のスパッタリングターゲットとしては原子比で、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１のターゲット、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１のターゲットを用いた。
（酸化物半導体の成膜条件）
・雰囲気ガス＝アルゴン
・圧力＝５ｍＴｏｒｒ
・基板温度＝２５℃（室温）
・膜厚＝１００ｎｍ Next, an IGZO film (oxide semiconductor) is formed by sputtering under the following conditions, photolithography and patterning are performed, and a contact chain pattern in which 100 80 μm square contact portions are connected in series (see FIG. 3). Reference) was formed. In FIG. 3, the line width of Cu alloy and IGZO is 80 μm. In this example, as shown in the table, two types of IGZO films are used. Specifically, the sputtering target for the IGZO film is an atomic ratio of In: Ga: Zn = 1: 1: 1. , In: Ga: Zn = 2: 2: 1 target was used.
(Oxide semiconductor deposition conditions)
・ Atmosphere gas = Argon ・ Pressure = 5 mTorr
-Substrate temperature = 25 ° C (room temperature)
・ Film thickness = 100 nm

上記コンタクトチェーンパターンの両端に配置されたパッドにプローブ針を接触させ、ＨＰ４１５６Ａ半導体パラメータアナライザを用いて電圧−０．１Ｖ〜＋０．１Ｖを印加し、２端子測定にてＩ−Ｖ特性を測定することによってコンタクトチェーン抵抗を求めた。更に、保護層成膜時の熱処理を模擬して、ＣＶＤ装置を用い、真空雰囲気中で２５０℃、または３５０℃で３０分間の加熱処理を行い（表１を参照）、熱処理後のコンタクトチェーン抵抗を測定した。   Probe needles are brought into contact with pads arranged at both ends of the contact chain pattern, and a voltage of −0.1 V to +0.1 V is applied using an HP4156A semiconductor parameter analyzer, and IV characteristics are measured by two-terminal measurement. Thus, the contact chain resistance was obtained. Furthermore, the heat treatment at the time of forming the protective layer was simulated, and a heat treatment was performed at 250 ° C. or 350 ° C. for 30 minutes in a vacuum atmosphere using a CVD apparatus (see Table 1). Was measured.

そして、コンタクト１個あたりのコンタクト抵抗値を算出し、単位面積あたりに換算してＩＧＺＯとのコンタクト抵抗率を求めた。下記基準で、ＩＧＺＯとのコンタクト抵抗の良否を判定した。本実施例では、○または△を合格とした。
（判定基準）
○・・・コンタクト抵抗率が１０^-2Ωｃｍ²未満
△・・・コンタクト抵抗率が１０^-2Ωｃｍ²以上１０⁰Ωｃｍ²以下
×・・・コンタクト抵抗率が１０⁰Ωｃｍ²超 Then, a contact resistance value per contact was calculated, and converted into a unit area to obtain a contact resistivity with IGZO. The quality of contact resistance with IGZO was determined based on the following criteria. In this example, ○ or Δ was accepted.
(Criteria)
○ · · · the contact resistivity of 10 ^-2 [Omega] cm less than ² △ · · · contact resistivity of 10 ^-2 [Omega] cm ² or more 10 ⁰ [Omega] cm ² or less × · · · the contact resistivity of 10 ⁰ [Omega] cm ² than

（ＺＴＯとのコンタクト抵抗の測定）
上記のようにして得られた各試料に対し、フォトリソグラフィ、エッチングを順次施して図３に示す電極パターンを形成した後、表１に記載の種々の熱処理を施した。詳細には、上記熱処理は、ＣＶＤ装置内の真空中で３５０℃または２５０℃で５分間行った。 (Measurement of contact resistance with ZTO)
Each sample obtained as described above was sequentially subjected to photolithography and etching to form the electrode pattern shown in FIG. 3, and then subjected to various heat treatments described in Table 1. Specifically, the heat treatment was performed at 350 ° C. or 250 ° C. for 5 minutes in a vacuum in a CVD apparatus.

次に、ＺＴＯ膜（酸化物半導体）をスパッタリング法にて下記の条件で成膜し、フォトリソグラフィとパターンニングを行って８０μｍ角のコンタクト部分が１００個直列につながったコンタクトチェーンパターン（図３を参照）を形成した。図３において、Ｃｕ合金およびＺＴＯの線幅は８０μｍである。ＺＴＯのスパッタリングターゲットに用いた組成はＺｎ：Ｓｎ＝２：１のものを用いた。
（酸化物半導体の成膜条件）
・雰囲気ガス＝アルゴン
・圧力＝５ｍＴｏｒｒ
・基板温度＝２５℃（室温）
・膜厚＝１００ｎｍ Next, a ZTO film (oxide semiconductor) is formed by sputtering under the following conditions, photolithography and patterning are performed, and a contact chain pattern in which 100 80 μm square contact portions are connected in series (see FIG. 3). Reference) was formed. In FIG. 3, the line width of Cu alloy and ZTO is 80 μm. The composition used for the sputtering target of ZTO was Zn: Sn = 2: 1.
(Oxide semiconductor deposition conditions)
・ Atmosphere gas = Argon ・ Pressure = 5 mTorr
-Substrate temperature = 25 ° C (room temperature)
・ Film thickness = 100 nm

上記コンタクトチェーンパターンの両端に配置されたパッドにプローブ針を接触させ、ＨＰ４１５６Ａ半導体パラメータアナライザを用いて電圧−０．１Ｖ〜＋０．１Ｖを印加し、２端子測定にてＩ−Ｖ特性を測定することによってコンタクトチェーン抵抗を求めた。更に、保護層成膜時の熱処理を模擬して、ＣＶＤ装置を用い、真空雰囲気中で２５０℃、または３５０℃で３０分間の加熱処理を行い（表１を参照）、熱処理後のコンタクトチェーン抵抗を測定した。   Probe needles are brought into contact with pads arranged at both ends of the contact chain pattern, and a voltage of −0.1 V to +0.1 V is applied using an HP4156A semiconductor parameter analyzer, and IV characteristics are measured by two-terminal measurement. Thus, the contact chain resistance was obtained. Furthermore, the heat treatment at the time of forming the protective layer was simulated, and a heat treatment was performed at 250 ° C. or 350 ° C. for 30 minutes in a vacuum atmosphere using a CVD apparatus (see Table 1). Was measured.

そして、コンタクト１個あたりのコンタクト抵抗値を算出し、単位面積あたりに換算してＩＧＺＯとのコンタクト抵抗率を求めた。下記基準で、ＺＴＯとのコンタクト抵抗の良否を判定した。本実施例では、○または△を合格とした。
（判定基準）
○・・・コンタクト抵抗率が１０^-2Ωｃｍ²未満
△・・・コンタクト抵抗率が１０^-2Ωｃｍ²以上１０⁰Ωｃｍ²以下
×・・・コンタクト抵抗率が１０⁰Ωｃｍ²超 Then, a contact resistance value per contact was calculated, and converted into a unit area to obtain a contact resistivity with IGZO. The quality of contact resistance with ZTO was determined based on the following criteria. In this example, ○ or Δ was accepted.
(Criteria)
○ · · · the contact resistivity of 10 ^-2 [Omega] cm less than ² △ · · · contact resistivity of 10 ^-2 [Omega] cm ² or more 10 ⁰ [Omega] cm ² or less × · · · the contact resistivity of 10 ⁰ [Omega] cm ² than

（ＩＴＯとのコンタクト抵抗）
上記のようにして成膜したＣｕ合金膜に対し、フォトリソグラフィ、エッチングを順次施して図４に示す電極パターンを形成した。次いで、ＣＶＤ装置にて膜厚：３００ｎｍの窒化シリコン（ＳｉＮｘ）膜を形成した。このときの成膜温度は、表１に示すように２５０℃または３５０℃で行った。また、成膜時間はいずれも、１５分である。このときの熱履歴により、合金元素を析出物として析出させた。続いて、フォトリソグラフィとＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）装置でのエッチングを行って、窒化シリコン膜にコンタクトホールを形成した。 (Contact resistance with ITO)
The Cu alloy film formed as described above was sequentially subjected to photolithography and etching to form the electrode pattern shown in FIG. Next, a silicon nitride (SiNx) film having a film thickness of 300 nm was formed by a CVD apparatus. The film formation temperature at this time was 250 ° C. or 350 ° C. as shown in Table 1. The film formation time is 15 minutes. Based on the thermal history at this time, alloy elements were deposited as precipitates. Subsequently, photolithography and etching using a RIE (Reactive Ion Etching) apparatus were performed to form contact holes in the silicon nitride film.

次いで、ＩＴＯ膜（透明導電膜）をスパッタリング法にて下記の条件で成膜し、フォトリソグラフィとパターンニングを行って１０μｍ角のコンタクト部分が５０個直列につながったコンタクトチェーンパターン（図４を参照）を形成した。図４において、Ｃｕ合金およびＩＴＯの線幅は８０μｍである。
（ＩＴＯ膜の成膜条件）
・雰囲気ガス＝アルゴン
・圧力＝０．８ｍＴｏｒｒ
・基板温度＝２５℃（室温）
・膜厚＝２００ｎｍ Next, an ITO film (transparent conductive film) is formed by sputtering under the following conditions, photolithography and patterning are performed, and a contact chain pattern in which 50 10 μm square contact portions are connected in series (see FIG. 4). ) Was formed. In FIG. 4, the line width of Cu alloy and ITO is 80 μm.
(ITO film formation conditions)
・ Atmosphere gas = Argon ・ Pressure = 0.8 mTorr
-Substrate temperature = 25 ° C (room temperature)
・ Film thickness = 200 nm

上記コンタクトチェーンの全抵抗（コンタクト抵抗、接続抵抗）を、ＨＥＷＬＥＴＴ ＰＡＣＫＡＲＤ ４１５６Ａ及びＡｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ ４１５６ＣのＰｒｅｃｉｓｉｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐａｒａｍｅｔｅｒ Ａｎａｌｙｚｅｒを用いて、該コンタクトチェーンパターンの両端のパッド部にプローブを接触させ、２端子測定にてＩ−Ｖ特性を測定することによって求めた。そして、コンタクト１個に換算したコンタクト抵抗値を求め、下記基準で、ＩＴＯとのダイレクト接触抵抗（ＩＴＯとのコンタクト抵抗）の良否を判定した。本実施例では、○または△を合格とした。
（判定基準）
○・・・コンタクト抵抗率が１０^-2Ωｃｍ²未満
△・・・コンタクト抵抗率が１０^-2Ωｃｍ²以上１０⁰Ωｃｍ²以下
×・・・コンタクト抵抗率が１０⁰Ωｃｍ²超 The total resistance of the contact chain (contact resistance, connection resistance) is measured by using a Precision Semiconductor Parameter Analyzer of HEWLETT PACKARD 4156A and Agilent Technologies 4156C to contact the probe to the pad portions at both ends of the contact chain pattern. It was obtained by measuring the IV characteristics. And the contact resistance value converted into one contact was calculated | required, and the quality of the direct contact resistance (ITO contact resistance with ITO) was determined by the following reference | standard. In this example, ○ or Δ was accepted.
(Criteria)
○ · · · the contact resistivity of 10 ^-2 [Omega] cm less than ² △ · · · contact resistivity of 10 ^-2 [Omega] cm ² or more 10 ⁰ [Omega] cm ² or less × · · · the contact resistivity of 10 ⁰ [Omega] cm ² than

（ＩＺＯとのコンタクト抵抗）
上記ＩＴＯと同様にして、成膜したＣｕ合金膜に対し、フォトグラフィ、エッチングを順次施して図４に示す電極パターンを形成すると共に、窒化シリコン（ＳｉＮｘ）膜を形成し、このときの熱履歴により、合金元素を析出物として析出させた。続いて、窒化シリコン膜にコンタクトホールを形成し、ＩＺＯ（透明導電膜）をスパッタリング法にて下記の条件で成膜し、フォトリソグラフィとパターンニングを行って１０μｍ角のコンタクト部分が５０個直列につながったコンタクトチェーンパターン（図４を参照）を形成した。図４において、Ｃｕ合金およびＩＺＯの線幅は８０μｍである。
（ＩＺＯ膜の成膜条件）
・雰囲気ガス＝アルゴン
・圧力＝０．８ｍＴｏｒｒ
・基板温度＝２５℃（室温）
・膜厚＝２００ｎｍ (Contact resistance with IZO)
In the same manner as ITO, the Cu alloy film thus formed is sequentially subjected to photography and etching to form the electrode pattern shown in FIG. 4, and a silicon nitride (SiNx) film is formed. Thus, the alloy element was deposited as a precipitate. Subsequently, contact holes are formed in the silicon nitride film, IZO (transparent conductive film) is formed by sputtering under the following conditions, photolithography and patterning are performed, and 50 10 μm square contact portions are connected in series. A connected contact chain pattern (see FIG. 4) was formed. In FIG. 4, the line width of Cu alloy and IZO is 80 μm.
(IZO film formation conditions)
・ Atmosphere gas = Argon ・ Pressure = 0.8 mTorr
-Substrate temperature = 25 ° C (room temperature)
・ Film thickness = 200 nm

上記コンタクトチェーンの全抵抗（コンタクト抵抗、接続抵抗）を、上記ＩＴＯ膜と同様にして求めた。そして、コンタクト１個に換算したコンタクト抵抗値を求め、下記基準で、ＩＺＯとのダイレクト接触抵抗（ＩＺＯとのコンタクト抵抗）の良否を判定した。本実施例では、○または△を合格とした。
（判定基準）
○・・・コンタクト抵抗率が１０^-2Ωｃｍ²未満
△・・・コンタクト抵抗率が１０^-2Ωｃｍ²以上１０⁰Ωｃｍ²以下
×・・・コンタクト抵抗率が１０⁰Ωｃｍ²超 The total resistance (contact resistance, connection resistance) of the contact chain was determined in the same manner as the ITO film. Then, the contact resistance value converted into one contact was obtained, and the quality of the direct contact resistance with IZO (contact resistance with IZO) was determined based on the following criteria. In this example, ○ or Δ was accepted.
(Criteria)
○ · · · the contact resistivity of 10 ^-2 [Omega] cm less than ² △ · · · contact resistivity of 10 ^-2 [Omega] cm ² or more 10 ⁰ [Omega] cm ² or less × · · · the contact resistivity of 10 ⁰ [Omega] cm ² than

これらの結果を表１にまとめて示す。   These results are summarized in Table 1.

表１より、以下のように考察することができる。   From Table 1, it can be considered as follows.

まず、絶縁膜との密着性について、本発明で規定するＣｕ−Ｘ１合金膜（Ｎｏ．５〜１８）またはＣｕ−Ｘ１−Ｘ２合金膜（Ｎｏ．１９〜２４）を用いた試料（本発明例）はいずれも、２５０℃以上の加熱処理が施されたものであるが、純Ｃｕ膜（Ｎｏ．１）に比べて絶縁膜との密着性が向上した。詳細には、Ｃｕ合金膜の成膜後、２５０℃以上の熱処理を施すことによって合金元素が絶縁膜近傍に拡散したため、絶縁膜との密着性が向上したものと推察される。このような絶縁膜との高い密着性は、ＳｉＯ₂およびＳｉＯＮのいずれを用いたときにも確認された。 First, a sample using the Cu—X1 alloy film (No. 5 to 18) or Cu—X1 to X2 alloy film (No. 19 to 24) defined in the present invention for adhesion to the insulating film (Example of the present invention). ) Were heat-treated at 250 ° C. or higher, but the adhesion to the insulating film was improved as compared with the pure Cu film (No. 1). Specifically, it is presumed that the adhesion with the insulating film was improved because the alloy element diffused in the vicinity of the insulating film by performing a heat treatment at 250 ° C. or higher after forming the Cu alloy film. Such high adhesion to the insulating film was confirmed when either SiO ₂ or SiON was used.

このうち合金元素としてＭｎを用いた例は、絶縁膜との界面にＣｕ−Ｍｎ反応層の形成が確認され（図示せず）、この反応層が密着性向上に深く関与していると推察される。   Among these, in the case of using Mn as an alloy element, the formation of a Cu—Mn reaction layer was confirmed at the interface with the insulating film (not shown), and it is speculated that this reaction layer is deeply involved in improving adhesion. The

更に表１に示すように、上記の本発明例はいずれも、ＩＧＺＯ、ＺＴＯ、ＩＴＯ、およびＩＺＯとのコンタクト抵抗が、純Ｃｕと同様に低く抑えられていた。また、表には示していないが、上記本発明例の電気抵抗率（Ｃｕ合金膜自体の配線抵抗）は、おおむね、２．５〜３．５μΩ・ｃｍ程度であった。   Further, as shown in Table 1, in all of the above examples of the present invention, the contact resistance with IGZO, ZTO, ITO, and IZO was suppressed as low as that of pure Cu. Further, although not shown in the table, the electrical resistivity (wiring resistance of the Cu alloy film itself) of the present invention example was about 2.5 to 3.5 μΩ · cm.

これに対し、Ｍｎ量が少ないＮｏ．２（熱処理なし）および３（熱処理あり）は、純Ｃｕ膜（Ｎｏ．１）と同様、絶縁膜との密着性が低下した。また、Ｎｏ．４は、熱処理を施していないため、密着性が低下した。   On the other hand, No. with a small Mn content In the case of 2 (without heat treatment) and 3 (with heat treatment), the adhesion with the insulating film was lowered as in the case of the pure Cu film (No. 1). No. Since No. 4 was not heat-treated, the adhesiveness decreased.

以上の結果より、本発明で規定するＣｕ合金膜を用いれば、Ｃｕ本来の低い電気抵抗率と、酸化物半導体や画素電極を構成する導電性酸化膜との低いコンタクト抵抗を維持しつつ、従来のように高融点金属のバリアメタル層を介在させなくても、絶縁膜との密着性に優れた配線構造を提供することができた。   From the above results, using the Cu alloy film defined in the present invention, while maintaining the low electrical resistivity of Cu and the low contact resistance between the oxide semiconductor and the conductive oxide film constituting the pixel electrode, Thus, it was possible to provide a wiring structure having excellent adhesion to an insulating film without interposing a refractory metal barrier metal layer.

Claims (10)

基板の上に、基板側から順に、絶縁膜と、Ｃｕ合金膜と、薄膜トランジスタの半導体層と、を備えた配線構造であって、
前記半導体層は酸化物半導体からなり、
前記Ｃｕ合金膜は、Ｍｎ、Ｎｉ、Ｚｎ、Ａｌ、Ｔｉ、Ｍｇ、Ｃａ、Ｗ、およびＮｂよりなる群から選択される少なくとも１種の元素を含有し、且つ、前記基板および／または前記絶縁膜、並びに前記半導体層と直接接続されていることを特徴とする配線構造。 A wiring structure including an insulating film, a Cu alloy film, and a semiconductor layer of a thin film transistor in order from the substrate side on the substrate,
The semiconductor layer is made of an oxide semiconductor,
The Cu alloy film contains at least one element selected from the group consisting of Mn, Ni, Zn, Al, Ti, Mg, Ca, W, and Nb, and the substrate and / or the insulating film The wiring structure is directly connected to the semiconductor layer. 前記Ｃｕ合金膜は、前記半導体層と直接接続する同一平面で、画素電極を構成する透明導電膜と直接接続するものである請求項１に記載の配線構造。   The wiring structure according to claim 1, wherein the Cu alloy film is directly connected to a transparent conductive film constituting a pixel electrode on the same plane directly connected to the semiconductor layer. 前記Ｃｕ合金膜は、Ｍｎ、Ｎｉ、Ｚｎ、Ａｌ、Ｔｉ、Ｍｇ、Ｃａ、Ｗ、およびＮｂよりなる群から選択される少なくとも１種の元素を０．５〜１０原子％含むものである請求項１または２に記載の配線構造。   The Cu alloy film contains 0.5 to 10 atomic% of at least one element selected from the group consisting of Mn, Ni, Zn, Al, Ti, Mg, Ca, W, and Nb. 2. The wiring structure according to 2. 前記Ｃｕ合金膜は、少なくともＭｎを０．５原子％以上含み、且つ、Ｂ、Ａｇ、Ｃ、Ｗ、Ｃａ、およびＭｇよりなる群から選択される少なくとも１種の元素を０．３原子％以上含むものである請求項１〜３のいずれかに記載の配線構造。   The Cu alloy film contains at least 0.5 atomic% of Mn, and at least one element selected from the group consisting of B, Ag, C, W, Ca, and Mg is 0.3 atomic% or more. The wiring structure according to claim 1, wherein the wiring structure is included. 前記基板および／または前記絶縁膜と、前記Ｃｕ合金膜との界面に、Ｍｎの一部が析出および／または濃化している請求項１〜４のいずれかに記載の配線構造。   The wiring structure according to claim 1, wherein a part of Mn is precipitated and / or concentrated at an interface between the substrate and / or the insulating film and the Cu alloy film. 前記酸化物半導体は、Ｉｎ、Ｇａ、Ｚｎ、Ｔｉ、およびＳｎよりなる群から選択される少なくとも１種の元素を含む酸化物からなるものである請求項１〜５のいずれかに記載の配線構造。   The wiring structure according to claim 1, wherein the oxide semiconductor is made of an oxide containing at least one element selected from the group consisting of In, Ga, Zn, Ti, and Sn. . 前記絶縁膜は、ＳｉＯ₂および／またはＳｉＯＮから構成されている請求項１〜６のい
ずれかに記載の配線構造。 The wiring structure according to claim 1, wherein the insulating film is made of SiO ₂ and / or SiON. 前記透明導電膜は、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎよりなる群から選択される少なくとも１種の元素を含む酸化物からなるものである請求項２〜７のいずれかに記載の配線構造。   The wiring structure according to claim 2, wherein the transparent conductive film is made of an oxide containing at least one element selected from the group consisting of In, Ga, Zn, and Sn. 請求項１〜８のいずれかに記載の配線構造を備えた表示装置。   A display device comprising the wiring structure according to claim 1. 請求項５〜８のいずれかに記載の配線構造の製造方法であって、
前記Ｃｕ合金膜を成膜し、成膜後に２５０℃以上の温度で５分間以上加熱することにより、前記基板および／または前記絶縁膜と、前記Ｃｕ合金膜との界面に、Ｍｎの一部を析出および／または濃化させることを特徴とする配線構造の製造方法。 A method for manufacturing a wiring structure according to any one of claims 5 to 8,
The Cu alloy film is formed and heated at a temperature of 250 ° C. or higher for 5 minutes or more after the film formation, whereby a part of Mn is formed at the interface between the substrate and / or the insulating film and the Cu alloy film. A method of manufacturing a wiring structure, characterized by depositing and / or concentrating.