JP2012098884A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2012098884A5 JP2012098884A5 JP2010245479A JP2010245479A JP2012098884A5 JP 2012098884 A5 JP2012098884 A5 JP 2012098884A5 JP 2010245479 A JP2010245479 A JP 2010245479A JP 2010245479 A JP2010245479 A JP 2010245479A JP 2012098884 A5 JP2012098884 A5 JP 2012098884A5
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- control unit
- read
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
上記の課題を解決するため、本発明のデータ処理装置は、パイプライン接続され、画像データを処理するデータ処理装置であって、データを記憶する複数のバッファ部と、前記複数のバッファ部を排他的に制御して、入力されたデータを、前記複数のバッファ部のいずれか1つのバッファ部に書き込むデータ書き込み制御部と、前記複数のバッファ部を排他的に制御して、出力するデータを、前記複数のバッファ部のいずれか1つのバッファ部から読み出すデータ読み出し制御部と、を備え、前記データ書き込み制御部は、前記入力されたデータの書き込みが完了したときに、データの書き込みが完了したことを表すデータ書き込み完了信号を出力し、前記データ読み出し制御部は、前記出力するデータの読み出しが完了したときに、データの読み出しが完了したことを表すデータ読み出し完了信号を出力する、ことを特徴とする。
また、本発明の画像処理装置は、パイプライン接続され、画像データを処理するデータ処理装置であって、データを記憶する複数のバッファ部と、前記複数のバッファ部を排他的に制御して、入力されたデータを、前記複数のバッファ部のいずれか1つのバッファ部に書き込むデータ書き込み制御部と、前記複数のバッファ部を排他的に制御して、出力するデータを、前記複数のバッファ部のいずれか1つのバッファ部から読み出すデータ読み出し制御部と、を有し、前記データ書き込み制御部によって前記入力されたデータの書き込みが完了したときに、データの書き込みが完了したことを表すデータ書き込み完了信号と、前記データ読み出し制御部によって前記出力するデータの読み出しが完了したときに、データの読み出しが完了したことを表すデータ読み出し完了信号と、をそれぞれ出力するデータ処理装置、を備え、前記データ書き込み完了信号が出力された後に、前記データ書き込み制御部による画像データの書き込みに係る設定を行い、前記データ読み出し完了信号が出力された後に、前記データ読み出し制御部による画像データの読み出しに係る設定を行う、ことを特徴とする。
Claims (5)
- パイプライン接続され、画像データを処理するデータ処理装置であって、
データを記憶する複数のバッファ部と、
前記複数のバッファ部を排他的に制御して、入力されたデータを、前記複数のバッファ部のいずれか1つのバッファ部に書き込むデータ書き込み制御部と、
前記複数のバッファ部を排他的に制御して、出力するデータを、前記複数のバッファ部のいずれか1つのバッファ部から読み出すデータ読み出し制御部と、
を備え、
前記データ書き込み制御部は、
前記入力されたデータの書き込みが完了したときに、データの書き込みが完了したことを表すデータ書き込み完了信号を出力し、
前記データ読み出し制御部は、
前記出力するデータの読み出しが完了したときに、データの読み出しが完了したことを表すデータ読み出し完了信号を出力する、
ことを特徴とするデータ処理装置。 - 前記データ書き込み制御部は、
該データ書き込み制御部が、前記複数のバッファ部にデータを書き込んだ回数と、予め設定されたデータの書き込み回数とに基づいて、データの書き込みが完了したことを判定し、
前記データ読み出し制御部は、
該データ読み出し制御部が、前記複数のバッファ部からデータを読み出した回数と、予め設定されたデータの読み出し回数とに基づいて、データの読み出しが完了したことを判定する、
ことを特徴とする請求項1に記載のデータ処理装置。 - 前記複数のバッファ部の情報を保持するバッファ情報通知部、
をさらに備え、
前記バッファ情報通知部に保持するバッファ部の情報は、
前記複数のバッファ部のそれぞれが、データの書き込みが可能であるか、またはデータの読み出しが可能であるかを表すバッファ情報と、
前記複数のバッファ部の内、どのバッファ部にデータを書き込むかを表すデータ書き込み情報と、
前記複数のバッファ部の内、どのバッファ部からデータを読み出すかを表すデータ読み出し情報と、
を含み、
前記データ書き込み制御部は、
前記バッファ情報通知部に保持された前記データ書き込み情報に基づいて、データを書き込むバッファ部を決定し、該決定したバッファ部に対応する前記バッファ情報に基づいて入力されたデータの書き込みを行い、
前記データ読み出し制御部は、
前記バッファ情報通知部に保持された前記データ読み出し情報に基づいて、データを読み出すバッファ部を決定し、該決定したバッファ部に対応する前記バッファ情報に基づいて出力するデータの読み出しを行う、
ことを特徴とする請求項2に記載のデータ処理装置。 - 前記データ書き込み制御部は、
前記決定したバッファ部へのデータの書き込みが完了したときに、該決定したバッファ部に対応する前記バッファ情報と、前記データ書き込み情報とを変更し、
前記データ読み出し制御部は、
前記決定したバッファ部からデータの読み出しが完了したときに、該決定したバッファ部に対応する前記バッファ情報と、前記データ読み出し情報とを変更する、
ことを特徴とする請求項3に記載のデータ処理装置。 - パイプライン接続され、画像データを処理するデータ処理装置であって、データを記憶する複数のバッファ部と、前記複数のバッファ部を排他的に制御して、入力されたデータを、前記複数のバッファ部のいずれか1つのバッファ部に書き込むデータ書き込み制御部と、前記複数のバッファ部を排他的に制御して、出力するデータを、前記複数のバッファ部のいずれか1つのバッファ部から読み出すデータ読み出し制御部と、を有し、前記データ書き込み制御部によって前記入力されたデータの書き込みが完了したときに、データの書き込みが完了したことを表すデータ書き込み完了信号と、前記データ読み出し制御部によって前記出力するデータの読み出しが完了したときに、データの読み出しが完了したことを表すデータ読み出し完了信号と、をそれぞれ出力するデータ処理装置、
を備え、
前記データ書き込み完了信号が出力された後に、前記データ書き込み制御部による画像データの書き込みに係る設定を行い、
前記データ読み出し完了信号が出力された後に、前記データ読み出し制御部による画像データの読み出しに係る設定を行う、
ことを特徴とする画像処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010245479A JP5675278B2 (ja) | 2010-11-01 | 2010-11-01 | データ処理装置および画像処理装置 |
US13/285,499 US9003132B2 (en) | 2010-11-01 | 2011-10-31 | Data processing apparatus and image processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010245479A JP5675278B2 (ja) | 2010-11-01 | 2010-11-01 | データ処理装置および画像処理装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012098884A JP2012098884A (ja) | 2012-05-24 |
JP2012098884A5 true JP2012098884A5 (ja) | 2013-11-28 |
JP5675278B2 JP5675278B2 (ja) | 2015-02-25 |
Family
ID=45997960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010245479A Active JP5675278B2 (ja) | 2010-11-01 | 2010-11-01 | データ処理装置および画像処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9003132B2 (ja) |
JP (1) | JP5675278B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6099418B2 (ja) * | 2013-02-01 | 2017-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置及びそのデータ処理方法 |
JP6969295B2 (ja) | 2017-10-31 | 2021-11-24 | 富士フイルムビジネスイノベーション株式会社 | 情報処理装置及び画像処理システム |
JP6779263B2 (ja) * | 2018-09-12 | 2020-11-04 | キヤノン株式会社 | データ処理装置及び方法及びプログラム |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58225432A (ja) * | 1982-06-24 | 1983-12-27 | Toshiba Corp | 要求バツフア装置 |
JP3122222B2 (ja) * | 1992-05-08 | 2001-01-09 | 株式会社東芝 | メモリカード装置 |
KR0121800B1 (ko) * | 1992-05-08 | 1997-11-22 | 사또오 후미오 | 메모리 카드장치 |
US5388074A (en) | 1992-12-17 | 1995-02-07 | Vlsi Technology, Inc. | FIFO memory using single output register |
JPH06275098A (ja) * | 1993-03-24 | 1994-09-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2873229B2 (ja) * | 1997-06-16 | 1999-03-24 | 松下電器産業株式会社 | バッファメモリ制御装置 |
US6112268A (en) * | 1997-06-16 | 2000-08-29 | Matsushita Electric Industrial Co., Ltd. | System for indicating status of a buffer based on a write address of the buffer and generating an abort signal before buffer overflows |
JP3917734B2 (ja) | 1997-11-07 | 2007-05-23 | 富士通株式会社 | 半導体記憶装置 |
US6330630B1 (en) | 1999-03-12 | 2001-12-11 | Intel Corporation | Computer system having improved data transfer across a bus bridge |
JP4179701B2 (ja) * | 1999-04-28 | 2008-11-12 | オリンパス株式会社 | 画像処理装置 |
JP3988340B2 (ja) | 1999-11-29 | 2007-10-10 | セイコーエプソン株式会社 | 画像処理装置およびそれを備えた複写装置 |
US6732223B1 (en) * | 2000-04-03 | 2004-05-04 | Micron Technology, Inc. | Method and apparatus for address FIFO for high-bandwidth command/address busses in digital storage system |
JP2001312373A (ja) | 2000-04-21 | 2001-11-09 | Internatl Business Mach Corp <Ibm> | データの書き込み方法およびディスクドライブ装置 |
JP2002099504A (ja) * | 2000-09-26 | 2002-04-05 | Ricoh Co Ltd | データ転送装置、及び、データ転送方法 |
JP4084922B2 (ja) | 2000-12-22 | 2008-04-30 | 株式会社ルネサステクノロジ | 不揮発性記憶装置の書込み方法 |
EP1439696A4 (en) * | 2001-10-23 | 2005-07-06 | Seiko Epson Corp | IMAGE OUTPUT CONTROL USING IMAGE PROCESSING CONTROL DATA |
JP4024649B2 (ja) * | 2001-11-14 | 2007-12-19 | オリンパス株式会社 | 画像処理装置及び画像処理方法 |
JP4164371B2 (ja) | 2003-01-16 | 2008-10-15 | キヤノン株式会社 | データ処理装置、データ処理方法、プログラム及び記憶媒体 |
KR100449807B1 (ko) * | 2002-12-20 | 2004-09-22 | 한국전자통신연구원 | 호스트 버스 인터페이스를 갖는 데이터 전송 프로토콜제어 시스템 |
JP2004206487A (ja) * | 2002-12-26 | 2004-07-22 | Kyocera Mita Corp | Fifoメモリ回路 |
US7324209B2 (en) | 2003-07-07 | 2008-01-29 | Zetetic Institute | Apparatus and method for ellipsometric measurements with high spatial resolution |
JP4286192B2 (ja) * | 2003-08-25 | 2009-06-24 | オリンパス株式会社 | 画像処理装置及び画像処理方法 |
US7895390B1 (en) * | 2004-05-25 | 2011-02-22 | Qlogic, Corporation | Ensuring buffer availability |
JP4810090B2 (ja) | 2004-12-20 | 2011-11-09 | キヤノン株式会社 | データ処理装置 |
US7444491B1 (en) * | 2005-12-06 | 2008-10-28 | Nvidia Corporation | Automatic resource sharing between FIFOs |
US7334061B2 (en) * | 2005-12-20 | 2008-02-19 | Fujitsu Limited | Burst-capable interface buses for device-to-device communications |
JP5449791B2 (ja) * | 2009-02-02 | 2014-03-19 | オリンパス株式会社 | データ処理装置および画像処理装置 |
US8732357B2 (en) | 2010-10-28 | 2014-05-20 | International Business Machines Corporation | Apparatus and method for dynamically enabling and disabling write XFR—RDY |
-
2010
- 2010-11-01 JP JP2010245479A patent/JP5675278B2/ja active Active
-
2011
- 2011-10-31 US US13/285,499 patent/US9003132B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012098883A5 (ja) | ||
JP2013525924A5 (ja) | ||
JP2009199189A5 (ja) | ||
EP3358456A4 (en) | Control method, storage device and system for data read/write command in nvme over fabric architecture | |
JP2010113702A5 (ja) | ||
WO2013016397A3 (en) | Post-write read in non-volatile memories using comparison of data as written in binary and multi-state formats | |
ATE535866T1 (de) | Copyback-optimierung für ein speichersystem | |
JP2013502647A5 (ja) | ||
TW200641903A (en) | Solid state disk controller apparatus | |
JP2011508296A5 (ja) | ||
JP2009207922A5 (ja) | ||
JP2017167250A5 (ja) | 表示制御及びタッチ検出装置 | |
JP2016093980A5 (ja) | 近距離無線通信部を備える画像形成装置、その制御方法、及びプログラム | |
TWI456393B (zh) | 資料讀取方法、記憶體控制器與記憶體儲存裝置 | |
GB2600310B (en) | Data placement in write cache architecture supporting read heat data separation | |
JP2012084063A5 (ja) | ||
JP2015136073A5 (ja) | ||
JP2012098884A5 (ja) | ||
JP2012033165A5 (ja) | ||
JP2011128993A5 (ja) | 制御装置、及びその制御方法 | |
JP2007079894A5 (ja) | ||
JP2012223911A5 (ja) | ||
JP2008070561A5 (ja) | ||
JP2010176528A5 (ja) | 情報処理装置、情報処理装置の制御方法、プログラム及び記憶媒体 | |
JP2014016791A5 (ja) |