JP4024649B2 - 画像処理装置及び画像処理方法 - Google Patents
画像処理装置及び画像処理方法 Download PDFInfo
- Publication number
- JP4024649B2 JP4024649B2 JP2002325493A JP2002325493A JP4024649B2 JP 4024649 B2 JP4024649 B2 JP 4024649B2 JP 2002325493 A JP2002325493 A JP 2002325493A JP 2002325493 A JP2002325493 A JP 2002325493A JP 4024649 B2 JP4024649 B2 JP 4024649B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- data
- processing
- size
- image processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/59—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial sub-sampling or interpolation, e.g. alteration of picture size or resolution
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、デジタルカメラ等に用いられる画像処理装置及び画像処理方法に関する。
【０００２】
【従来の技術】
近年、デジタルカメラなどの撮像装置に使用されている撮像素子の画素数は飛躍的に増大し、取り扱われる画像データ量も非常に大きなものとなってきている。このため、画像データを取り扱う際の処理時間が問題となってきており、処理時間の短縮化を図ることのできる高速な画像処理装置が必要とされている。
【０００３】
このような画像データ処理の高速化が図れる技術として、画像処理にパイプライン処理を用いたものが知られている（例えば、特許文献１参照）。
【０００４】
図１３は従来の画像処理装置の構成を示すブロック図である。
【０００５】
この画像処理装置においては、バス１に接続されたＣＰＵ２の制御により、ＣＣＤ撮像素子３０からの撮像信号をプリプロセス回路部３で処理した信号は、バス１を介してイメージプロセス処理部５に入力される。イメージプロセス処理部５は初段イメージプロセス回路部５ー１からｎ段目のイメージプロセス回路部５ーｎまで直列に接続したパイプライン方式で画像処理を行ない、その結果をＪＰＥＧ処理部６に送り出す。ＪＰＥＧ処理部６ではＪＰＥＧ方式による圧縮処理を行った後、その圧縮された画像形成に係るデータをバス１を経由してフレームメモリ４に記憶し、あるいはインターフェース３１を介してメモリカード等の記録媒体３２に記録するように構成されている。
【０００６】
このように構成することによって、バス１を介したデータ転送は、フレームメモリ４から初段のイメージプロセス回路部５ー１への転送と、ＪＰＥＧ処理部６からフレームメモリ４への転送のみで処理することができ、フレームメモリ４と各イメージプロセス回路との間でデータの転送を繰り返していた従来方式と比較してデータ転送量はかなり低減されることになる。
【０００７】
【特許文献１】
特開２０００−３１２３２７号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、本画像処理装置を用いて画像データ処理の高速化を図り、処理時間を更に短縮しようとする要請は未だ強いものがある。そして、この課題の解決を図る際には、考慮すべき条件が存在する。
【０００９】
標準の圧縮方式であるＪＰＥＧ方式ではＭＣＵ（Minimum Coded Unit）と呼ばれるブロック単位で圧縮などの処理が行われており、このＭＣＵの大きさとしては通常８×１６のブロック、１６×１６のブロック、あるいは８×８のブロックが用いられている。
【００１０】
このため、イメージプロセス処理部５から画像データをＪＰＥＧ処理部６に渡す際には、その画像データを所定サイズのＭＣＵブロックに分割してＪＰＥＧ処理部６に受け渡す必要がある。この条件に加えて、ＪＰＥＧ処理部６で圧縮されたデータを元の画像データとして復元できるようにするためには、イメージプロセス処理部５は分割された画像データを所定の順序でＪＰＥＧ処理部６に受け渡さなければならない。
【００１１】
更に、例えばメモリカードなどに記録された画像を読み出してＪＰＥＧ処理部６において伸張処理する場合においても、画像データ処理の高速化を図り、処理時間の短縮が図れることが求められている。
【００１２】
従って、本画像処理装置において圧縮または伸張を伴う画像データの処理時間の短縮を図ろうとする場合には、前述の制約を充足し圧縮処理または伸張処理を行うＪＰＥＧ処理部６の動作が保障できるような形態での方策でなければならず、望ましくはＪＰＥＧ処理部６の動作に変更が生じないような形態での方策が求められる。
【００１３】
本発明は、かかる事情に鑑みてなされたものであって、圧縮または伸張を伴う画像データの処理時間を短縮することができ、ＪＰＥＧ処理部６の構成に変更を伴わない画像処理装置及び画像処理方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記課題を達成するための本発明の第１の局面に係る画像処理装置は、供給された画像データを処理するための直列に接続された画像処理手段と、この画像処理手段により得られた画像形成に係るデータを圧縮処理する画像圧縮手段と、画像圧縮手段による圧縮処理時に基本単位のデータサイズとする基本データサイズに対し、基本データサイズの垂直方向のデータサイズを整数（２以上の自然数）倍したものに周辺データのサイズを付加して垂直方向のデータサイズとする画像データを、水平方向に連続的に順次前記画像処理手段へ供給するデータ供給手段と、データ供給手段から供給されるサイズの画像データに対応した処理を行い得るように画像処理手段及び画像圧縮手段の処理動作を設定する設定手段と、設定手段の設定に応じてデータ供給手段により供給された画像データを画像処理手段で処理し、この処理によって得られた画像形成に係るデータを記憶する記憶手段と、記憶手段に記憶された画像形成に係るデータを基本データサイズ毎に読み出して順次画像圧縮手段に送出する送出手段とを備えている。
【００１５】
また本発明の他の局面に係る画像処理装置は、上記記載の画像処理装置において、データ供給手段は、基本データサイズの垂直方向に周辺データのサイズを付加して垂直方向のデータサイズとする画像データと、基本データサイズの垂直方向のデータサイズを整数（２以上の自然数）倍したものに周辺データのサイズを付加して垂直方向のデータサイズとする画像データとの何れかからなる画像データを択一的に選択して供給する選択手段を備え、設定手段は、選択手段で選択されたデータサイズの画像データに対応した処理を行い得るように、画像処理手段及び画像圧縮手段の処理動作を設定する。
【００１６】
また本発明の他の局面に係る画像処理装置は、上記記載の画像処理装置において、選択手段は、画像データのサイズ条件、画像処理時間条件のうち少なくとも１を含む処理条件に基づいて画像データを択一的に選択する。
【００１７】
また本発明の他の局面に係る画像処理装置は、上記記載の画像処理装置において、基本データサイズは、８×１６または１６×１６画素のブロックで構成されたＭＣＵのサイズからなる。
【００１８】
また本発明の他の局面に係る画像処理装置は、上記記載の画像処理装置において、付加する周辺データのデータサイズは、画像圧縮処理手段に入力するデータサイズが基本データサイズとなるように、その前段階の処理である画像処理手段で必要とするデータサイズを有する。
【００１９】
また本発明の他の局面に係る画像処理装置は、上記記載の画像処理装置において、画像処理手段は、フィルタ処理または補間処理を含む複数の画像処理からなる。
【００２０】
また本発明の他の局面に係る画像処理装置は、圧縮処理された画像データを伸張する画像伸張手段と、この伸張された画像データを処理するために直列に接続された画像処理手段と、画像伸張手段により伸張されたデータサイズである基本データサイズの画像データを受取り、この画像データを画像処理手段に供給する前に複数記憶する記憶手段と、記憶された複数の基本データサイズの画像データから、基本データサイズの垂直方向のサイズを整数（２以上の自然数）倍したサイズを垂直方向のデータサイズとする画像データを読み出して画像処理手段に供給するデータ供給手段と、データ供給手段から供給されるデータサイズに対応した処理を行い得るように、画像処理手段の処理動作を設定する設定手段とを備えている。
【００２１】
また本発明の他の局面に係る画像処理装置は、上記記載の画像処理装置において、データ供給手段は、画像伸張手段による伸張後の基本データサイズの垂直方向に更に周辺データを付加したサイズを垂直方向のデータサイズとする画像データと、伸張後の基本データサイズの垂直方向のデータサイズを整数（２以上の自然数）倍したものに更に周辺データを付加したサイズを垂直方向のデータサイズとした画像データとの何れかからなる画像データを択一的に選択して供給する選択手段を備え、設定手段は、選択手段で選択されたデータサイズの画像データに対応した処理を行い得るように、画像処理手段及び画像圧縮手段の処理動作を設定する。
【００２２】
また本発明の他の局面に係る画像処理装置は、上記記載の画像処理装置において、選択手段は、画像データのサイズ条件、画像処理時間条件のうち少なくとも１を含む処理条件に基づいて画像データを択一的に選択する。
【００２３】
また本発明の他の局面に係る画像処理装置は、上記記載の画像処理装置において、伸張後の基本データサイズは、８×１６または１６×１６画素のブロックで構成されたＭＣＵのサイズからなる。
【００２４】
また本発明の他の局面に係る画像処理方法は、供給された画像データを直列に接続された画像処理手段によって処理する画像処理ステップと、この画像処理手段により得られた画像形成に係るデータを画像圧縮手段によって圧縮処理する画像圧縮処理ステップと、画像圧縮処理ステップによる圧縮処理時に基本単位のデータサイズとする基本データサイズに対し、基本データサイズの垂直方向のデータサイズを整数（２以上の自然数）倍したものに更に周辺データを付加して垂直方向のデータサイズとする画像データを、データ供給手段が水平方向に連続的に順次前記画像処理手段へ供給するデータ供給ステップと、データ供給ステップにより供給されるサイズの画像データに対応した処理を行い得るように画像処理手段及び画像圧縮手段の処理動作を、設定手段によって設定する設定ステップと、設定ステップによる処理動作の設定に応じてデータ供給手段により供給された画像データを画像処理手段で処理し、この処理によって得られた画像形成に係るデータを記憶手段によって記憶する記憶ステップと、記憶ステップで記憶された画像形成に係るデータを基本データサイズ毎に読み出して、送出手段によって順次画像圧縮手段に送出する送出ステップとを備えている。
【００２５】
また本発明の他の局面に係る画像処理方法は、圧縮処理された画像データを画像伸張手段によって伸張する画像伸張ステップと、この伸張された画像データを直列に接続された画像処理手段によって画像処理する画像処理ステップと、画像伸張ステップにより伸張された基本データサイズの画像データを受取り、この画像データを画像処理手段に供給する前に記憶手段により複数記憶する記憶ステップと、記憶された複数の基本データサイズの画像データから、基本データサイズの垂直方向のサイズを整数（２以上の自然数）倍したサイズを垂直方向のデータサイズとする画像データを読み出してデータ供給手段によって画像処理手段に供給するデータ供給ステップと、データ供給ステップにより供給されるデータサイズに対応した処理を行い得るように、画像処理手段の処理動作を、設定手段によって設定する設定ステップとを備えている。
【００２６】
【発明の実施の形態】
発明者は、前述の課題を達成するためにイメージプロセス処理部５における処理時間の遅延要因について調査を重ねるとともに粘り強く検討を続け、ＪＰＥＧ処理部６に影響を及ぼさない対応策である本発明に想到したものである。
【００２７】
先ず、イメージプロセス処理部５における処理時間を遅延させる一要因について説明する。
【００２８】
図１は、イメージプロセス処理部５において処理されるデータの容量を示す図である。
【００２９】
データ量１１はフレームメモリ４から読み出した画像データの容量を示している。この画像データは後述する理由によりＪＰＥＧ処理部６に入力するデータ量１４よりも大きなデータ容量である。そして、イメージプロセス処理部５の初段イメージプロセス回路部５ー１から最終段イメージプロセス回路部５ーｎ迄、順次データ処理される間に画像データの容量はデータ量１２、・・・、１３と減少する。
【００３０】
このようにデータ容量が減少するのはイメージ処理を行うために余分なデータが必要とされるためである。例えば、イメージプロセス処理部５において空間フィルタ処理をする場合には、処理すべきデータの周囲の何点かのデータを用いて計算する必要があり、その余分なデータはフィルタ処理後は不要なものとして除去されるからである。
【００３１】
図２は、イメージプロセス処理部５における画像データの入出力状態を説明する図である。
【００３２】
前述のように、イメージプロセス処理部５の入力データは、ＪＰＥＧ処理部６に渡すＭＣＵブロックで構成されるデータ部分１５である８×８ｎの容量に、データ処理にのみ必要とされる余分なデータ部分１６であるα×８ｎ容量が付加されている。そして、このデータに続いてイメージプロセス処理部５に入力されるデータも同様に、ＪＰＥＧ処理部６に渡すＭＣＵブロックで構成されるデータ部分１７に余分なデータ部分１８が付加されたものである。
【００３３】
従って、イメージプロセス処理部５に入力されるデータは常に重複した余分なデータを伴っており、フレームメモリ４から画像データが読み出される回数が多くなればそれだけ多くの余分なデータ転送が発生していることになる。
【００３４】
尚、上記図２において、画像に対応する画像データは、ＭＣＵ１、ＭＣＵ２、・・・、ＭＣＵｎの並び方向を水平方向とし、これと垂直な並び方向を垂直方向と呼ぶこととする。
【００３５】
図３は、従来方式による画像データ２０の転送順序を示す図である。
【００３６】
図３の（１）は、画像データ２０をＭＣＵブロックに分割した状態を示しており、垂直方向に（Ｙ＋α）ピクセルの大きさを単位として、図中に示した矢印の順序、即ち、▲１▼→▲２▼→▲３▼→▲４▼→・・・の順序で読み出される。ここで、Ｙは１つのＭＣＵブロックの垂直方向のピクセルサイズを表している。
【００３７】
図３の（２）は、イメージプロセス処理部５を流れる画像データのブロックの順序を示している。ＪＰＥＧ処理部６はこの順序、即ち、▲１▼→▲２▼→・・・の順序で入力されるブロックを順次受入れて圧縮処理した後に、フレームメモリ４に転送する。
【００３８】
以上のような現状の処理構成に対して、さらに高速な処理を実現する方法として、発明者は余分なデータ部分に着目した。
【００３９】
ここで、垂直方向のオーバラップ量Ｌを式（１）で定義する。
【００４０】
Ｌ ＝ α／（Ｙ＋α） ・・・（１）
既述したように、αはデータ処理にのみ必要とされる垂直方向の余分なデータサイズを表わし、Ｙは１つのＭＣＵブロックの垂直方向のピクセルサイズを表わしている。
【００４１】
この式（１）は、データを処理すべき時間の内、余分なデータを処理するために費やされる時間の割合を表している指標である。
【００４２】
従って、このオーバラップ量Ｌを小さくすることができれば、無駄なデータ処理時間を減少して、必要なデータのみの処理時間に近づかせることができるため処理の高速化を実現することができる。
【００４３】
ここで、このオーバラップ量Ｌに用いられるαは、イメージプロセス処理部５において用いられる処理方法が決まれば固定的に決まってしまう値である。例えば、フイルタタップ数が６のＬＰＦ（ローパスフィルタ）処理が施される場合はαには５が加算されることになり、フイルタタップ数が４のＬＰＦ（ローパスフィルタ）処理が施される場合はαには３が加算されることになる。このため、フイルタタップ数の小さいイメージプロセス回路を使用することで相対的にオーバラップ量Ｌを小さくすることは可能であるが、それでは本来必要とされる精度での処理機能が充足されない場合も考えられる。
【００４４】
そこで、垂直方向のピクセル数であるＹを、現状のように１つのＭＣＵブロックのサイズでなく複数のＭＣＵサイズ即ち、ＭＣＵサイズの整数倍に設定してＹを大きくすることで相対的にオーバラップ量Ｌを小さくする方式を採用する。
【００４５】
図４は、本発明の方式による画像データ２０の転送順序を示す図である。
【００４６】
図４の（１）は、画像データ２０を複数のＭＣＵブロックにまとめて分割した状態を示しており、従来の分割方法と比べて、垂直方向には複数のＭＣＵのピクセル数に対応したサイズにＹを設定した点が異なっている。そして、このデータは垂直方向に（Ｙ＋α）ピクセルの大きさを単位として、図中に示した矢印の順序、即ち、▲１▼→▲２▼・・・の順序で読み出される。
【００４７】
図４の（２）は、イメージプロセス処理部５に入力される画像データのブロックの順序、即ち、▲１▼→▲２▼・・・の順序を示している。図４の（３）は、イメージプロセス処理部５から出力される画像データのＭＣＵブロックの順序を示している。ＪＰＥＧ処理部６はこの順序、即ち、▲１▼→▲２▼・・・の順序で入力されるＭＣＵブロックを圧縮処理して、フレームメモリ４に転送する。
【００４８】
このように、複数ブロックを転送する方式とすれば、オーバラップ量Ｌを小さくすることができ、処理の高速化が実現できる。しかしながら、この方式を採用するためには、次の２つの点を検討しなければならない。
【００４９】
第1の点は、イメージプロセス処理部５に転送されるデータの容量が従来よりも増加することである。この点に関しては、従来のイメージプロセス処理部５の構成では、本程度のデータ容量の増加に対応できるだけの十分な容量の内部バッファが備わっているため、本方式を採用したとしてもハードウエアを大幅に改造することなく小修正で処理することができる。
【００５０】
第２の点は、転送されるＭＣＵブロックの順序が変更になることである。転送順序が変更されることによって画像を組立てる順序が入れ替わることになるため、例えば従来のままの順序に従って組み立てた画像をモニタに表示すると丁度ジグゾーパズルの破片が適当な状態に納まっていないような画像が表示されてしまうことになる。
【００５１】
本発明は以上の検討と考察に基づいて創出されたものであり、前記課題を達成するため次のように構成されている。
【００５２】
図５は本発明の第１の実施形態に係る画像処理装置の構成を示すブロック図である。 本図において、図１３と同一の構成部分には同一の符号を付してその詳細な説明は省略する。
【００５３】
本実施の形態では図１３に示した構成に対して、イメージプロセス処理部５からＪＰＥＧ処理部６に受け渡す画像データの順序を並び替える並び替え処理部７とその並び替え処理のための作業領域である並び替えバッファ８とを更に設け、液晶モニタなどの画像表示部９を明示して記載した点が異なっている。そして、この並び替えバッファ７には、画像データを相互に切り換えて書き込みあるいは読み出すための第1バッファメモリ８ａと第２バッファメモリ８ｂとが備えられている。
【００５４】
この構成の画像処理装置において高速にイメージプロセス処理を行う方法について説明する。
【００５５】
図６、図７は、画像処理装置の画像圧縮の概略の手順を示すフロー図である。
【００５６】
画像を圧縮処理しようとする際には、ＣＰＵ２は処理条件（圧縮後のサイズ、画像処理時間など）に基づいて、前述の複数ＭＣＵブロックを転送する方式（以下、「高速処理モード」という）または、単一のＭＣＵブロックを順次転送する方式（以下、「通常処理モード」という）のいずれの方式で処理を行うかを判断する（Ｓ１）。
【００５７】
高速処理モードで処理する場合（Ｓ２）は、ＣＰＵ２はイメージプロセス処理部５と並び替え処理部７に対して高速処理を行う旨の指示と、その高速処理モードを実行する場合に必要となる各パラメータ値を設定する（Ｓ３）。このパラメータとしては、例えば、転送する複数ＭＣＵブロックの数、送信するピクセル数、イメージプロセス回路のフィルタタップ数などがある。
【００５８】
そして、ＣＰＵ２はフレームメモリ４から複数ＭＣＵブロックを単位とする画像データを読み出し、イメージデータ処理にのみ必要とされる余分なデータと共にイメージプロセス処理部５に転送する（Ｓ４）。
【００５９】
尚、この画像データ供給動作はＣＰＵ２とイメージプロセス処理部５の前段に設けられた図示しないＤＭＡ（Dynamic Memory Access）とが協働した動作を行うことによって実現するものであっても良い。
【００６０】
各段のイメージプロセス回路部５ー１、・・・、５−ｎでは転送された複数ＭＣＵブロックの画像データを予めＣＰＵ２から指示されたパラメータ値に従って処理する（Ｓ５）。
【００６１】
並び替え処理部７は、最終段のイメージプロセス回路部５ーｎがイメージ処理した画像データ中の複数ＭＣＵブロックを、並び替えバッファ８の各メモリ８ａ、８ｂに切り換えて書き込む（Ｓ６）。そして、並び替え処理部７はこの書き込んだバッファメモリ８ａ（８ｂ）と異なるバッファメモリ８ｂ（８ａ）に書き込まれているデータを書込み方向と直交する方向から読み出す（Ｓ７）。
【００６２】
図８は、バッファメモリ８ａ、８ｂの読出しと書き込みの動作を説明する図である。
【００６３】
いま、第1バッファメモリ８ａにデータを書き込むときは、最終段のイメージプロセス回路部５ーｎからは、列単位で１、２、・・・、ｎのデータが送られてくる。そこで並び替え処理部７は、図に示すように列毎に第1バッファメモリ８ａにデータを書き込む。即ち、▲１▼→▲２▼→▲３▼→▲４▼→・・・の順序でデータを書き込む。
【００６４】
続いて、並び替え処理部７は、第２バッファメモリ８ｂからデータを読み出す。このときは、先ほどの書込み方法と異なり、行を単位として考える。そこで並び替え処理部７は、図８に示すように行毎に１、２、・・・、ｍの順番に第２バッファメモリ８ｂからデータを読み出す。即ち、▲１▼→▲２▼→▲３▼→▲４▼→・・・の順序でデータを読み出す。
【００６５】
そして、第1バッファメモリ８ａと第２バッファメモリ８ｂの読出しと書込みの働きを順次切り替えて使用するように構成することで、読出し動作と書込み動作が競合することの無いように構成している。
【００６６】
このようにして、並び替え処理部７は方向を替えてデータを読み出した後、そのデータを１ＭＣＵブロック単位に分割して順次ＪＰＥＧ処理部６に送り出す（Ｓ８）。
【００６７】
通常処理モードで処理する場合（Ｓ２）は、ＣＰＵ２はイメージプロセス処理部５に対して通常処理を行う旨の指示と、その通常処理モードを実行する場合に必要となる各パラメータ値を設定する（Ｓ１０）。 そして、ＣＰＵ２はフレームメモリ４から単一のＭＣＵブロックを含んだ画像データを読み出し、イメージデータ処理のみに必要とされる余分なデータと共にイメージプロセス処理部５に転送する（Ｓ１１）。
【００６８】
各段のイメージプロセス回路部５ー１、・・・、５−ｎでは転送された画像データを予め指示された通常処理モードのパラメータ値に従って処理し、並び替え処理部７は最終段のイメージプロセス回路部５ーｎがイメージ処理した画像データをそのまま順序を変更せずにＪＰＥＧ処理部６に送り出すとともに、画像表示部９に送り出して表示させる（Ｓ１２）。
【００６９】
この順序を変更しないように並び替える処理に関しては、例えば通常処理モードの場合には回路を切り換えて最終段のイメージプロセス回路部５ーｎとＪＰＥＧ信号処理部６が直接信号接続されるように構成しても良い。
【００７０】
こうして、ＪＰＥＧ処理部６は１ＭＣＵブロック単位でデータを受取ってそのデータの圧縮処理を行い（Ｓ１３）、その圧縮データをフレームメモリ４に転送する（Ｓ１４）。
【００７１】
本実施例のように、ＪＰＥＧ処理部６の前において並び替えバッファ８を設け、通常の処理と同じ順序で１ＭＣＵブロック単位にデータをＪＰＥＧ処理部６と画像表示部９に供給するように構成することで、高速処理モードにおいても圧縮動作と表示動作をともに機能させることができる。
【００７２】
図９は、本発明の第２の実施の形態に係る画像処理装置の構成を示すブロック図である。この実施の形態では、イメージプロセス処理部５を構成するイメージプロセス回路部５−１〜５−ｎを、具体的な処理を明示した機能ブロックで表現したものである。
【００７３】
この画像処理装置においては、バス１に接続されたＣＰＵ２の制御により、ＣＣＤ撮像素子３０からの撮像信号をプリプロセス回路部３で処理した信号は、バス１を介してイメージプロセス処理部５に入力される。尚、この信号は、第１の実施の形態で述べたように、複数のＭＣＵのピクセル数に対応したサイズで転送するものであっても良い。
【００７４】
ここでＣＣＤ撮像素子３０からは、例えばベイヤー配列に基づいた３原色（Ｒ、Ｇ、Ｂ）の信号が順次イメージプロセス処理部５に転送される。イメージプロセス処理部５では、３板化処理部５ａが、この３つの色信号を１つの画素位置に対応させて揃え、３板化する。
【００７５】
次に、フィルタ処理部５ｂは、３板化されたデータにローパスフィルタ処理を施し、次段の補間処理部５ｃが画像サイズを変更するリサイズ処理を実行する。ここで、フィルタ処理部５ｂがローパスフィルタ処理を行うのは、リサイズ処理において画像データに生ずる高周波成分による干渉を防止するためである。
【００７６】
そして、このようにして画像処理されたデータは、第１の実施の形態と同様に並び替え処理部７、並び替えバッファ８を経由して、所定の順序に並び替えられた後、ＪＰＥＧ処理部６に送られる。ＪＰＥＧ処理部６ではＪＰＥＧ方式による圧縮処理を行った後、その圧縮された画像形成に係るデータをバス１を経由してフレームメモリ４に記憶し、あるいはインターフェース３１を介してメモリカード等の記録媒体３２に記録するように構成されている。
【００７７】
尚、フィルタ処理部５ｂは、ベイヤー配列によるＲＧＢデータだけでなく、補色系の配列による色データを処理するように構成しても良い。また、本実施の形態では、ＪＰＥＧ方式を用いて画像を圧縮しているが、ＪＰＥＧ以外の圧縮形式を用いて圧縮するように構成しても良い。
【００７８】
尚、イメージプロセス処理部５の具体的構成は、本実施の形態に示す基本的な構成に限定されるものではなく、この構成に種々の処理機能を付加して構成しても良い。
【００７９】
次に、記録媒体３２から圧縮されたデータを読出し、元の画像データに伸張して画像表示部に再生表示する場合の動作について説明する。
【００８０】
図１０は、本画像処理装置の伸張動作を説明する図である。
【００８１】
本図における画像処理装置の構成は図５と同一の構成であり、データの流れる方向が異なるだけであるが、イメージプロセス処理部５を構成する各段のイメージプロセス回路部５ー１、・・・、５−ｎについてはその処理順序が伸張処理用に組替えられているものとする。従って、図５と同一の部分には同一の符号を付してその詳細な説明は省略する。
【００８２】
図１１、図１２は、画像処理装置の画像伸張の概略の手順を示すフロー図である。
【００８３】
画像を伸張処理しようとする際には、ＣＰＵ２は処理条件（伸張後のサイズ、画像処理時間など）に基づいて、前述の複数ＭＣＵブロックを転送する方式（以下、「高速処理モード」という）または、単一のＭＣＵブロックを順次転送する方式（以下、「通常処理モード」という）のいずれの方式で処理を行うかを判断する（Ｔ１）。
【００８４】
高速処理モードで処理する場合（Ｔ２）は、ＣＰＵ２はイメージプロセス処理部５と並び替え処理部７に対して高速処理を行う旨の指示と、その高速処理モードを実行する場合に必要となる各パラメータ値を設定する（Ｔ３）。このパラメータとしては、例えば、転送する複数ＭＣＵブロックの数、送信するピクセル数、イメージプロセス回路のフィルタタップ数などがある。
【００８５】
そして、ＣＰＵ２はメモリカードから符号化された画像データを１ＭＣＵブロック単位に読み出し、ＪＰＥＧ処理部６に転送する（Ｔ４）。ＪＰＥＧ処理部６はデータを伸張して１ＭＣＵブロック単位に並び替え処理部７に送り出す（Ｔ５）。
【００８６】
並び替え処理部７は、ＭＣＵブロック毎のデータを並び替えバッファ８のメモリ８ａ、８ｂに所定の容量になるまで蓄積して書き込む（Ｔ６）。そして、並び替え処理部７はこの書き込んだバッファメモリ８ａ（８ｂ）と異なるバッファメモリ８ｂ（８ａ）に書き込まれているデータを書込み方向と直交する方向から複数ＭＣＵブロック単位で読み出す（Ｔ７）。
【００８７】
ここで、バッファメモリ８ａ、８ｂの読出しと書き込みの動作は図８で説明した動作と同じであるため、その詳細な説明は省略する。
【００８８】
このようにして、並び替え処理部７は方向を替えてデータを読み出した後、その複数ＭＣＵブロック単位のデータを順次イメージプロセス処理部５に送り出す（Ｔ８）。
【００８９】
通常処理モードで処理する場合（Ｔ２）は、ＣＰＵ２はイメージプロセス処理部５と並び替え処理部７に対して通常処理を行う旨の指示と、その通常処理モードを実行する場合に必要となる各パラメータ値を設定する（Ｔ１０）。 そして、ＣＰＵ２はメモリカードから読み出した符号化された画像データを１ＭＣＵブロック毎にＪＰＥＧ処理部６に転送する（Ｔ１１）。
【００９０】
ＪＰＥＧ処理部６は画像データを伸張し、並び替え処理部７はこの伸張されたデータを直接イメージプロセス処理部５に送り出す（Ｔ１２）。尚、この直接送り出す動作については、例えば通常処理モードの場合には回路を切り換えてＪＰＥＧ信号処理部６とイメージプロセス処理部５とが直接信号接続されるように構成しても良い。
【００９１】
伸張されたデータを受取った、各段のイメージプロセス回路部５ー１、・・・、５−ｎでは送り出されたＭＣＵブロックの画像データを予めＣＰＵ２から指示されたパラメータ値に従ってデジタルプロセス処理し、画像表示部９に表示させる（Ｔ１３）。
【００９２】
このようにして、イメージプロセス処理部５の前において並び替えバッファ８を設け、ＪＰＥＧ処理部６から受取ったデータをまとめてイメージプロセス処理部５に供給するように構成することで、高速処理モードにおいても伸張動作と表示動作をともに機能させることができる。
【００９３】
尚、この伸張処理を行うための図１０に示す装置の構成は前述のように図５の構成と同じであり、信号の処理順序を変えただけのものである。また、前述の圧縮処理に用いられる画像処理であって、本伸張処理において不必要となる画像処理部はバイパス等により使用しないように構成すれば良い。従って、本発明の構成によれば画像の圧縮・伸張処理を共に高速化することができる。
【００９４】
このようにして、通常１つのＭＣＵ単位に処理されているイメージプロセス処理を、複数のＭＣＵをまとめて処理するように構成することにより、高速なパイプライン方式によるイメージ処理を更に高速化することができる。
【００９５】
そして、ＪＰＥＧ処理部６の前に並び替えバッファ８を設け、通常の処理と同じ順序で１ＭＣＵブロック単位にデータをＪＰＥＧ処理部６と画像表示部９に供給するように構成することで、高速処理モードにおいても圧縮動作と表示動作をともに機能させることができる。
【００９６】
また、イメージプロセス処理部５の前に並び替えバッファ８を設け、ＪＰＥＧ処理部６から受取ったデータをまとめてイメージプロセス処理部５に供給するように信号の処理順序のみを変更することで、高速処理モードにおいても伸張動作と表示動作をともに機能させることができる。
【００９７】
尚、本実施例では本発明は撮像装置に適用して記載しているが、この例に限定されるものではなく空間フィルタリング処理などのように余分なデータを用いて処理を行う機能を備えた画像処理装置に広く適用することが可能である。また、圧縮処理の例としてＪＰＥＧ処理方式について記載したが、この例に限定されるものではなく反復アプローチ方式を採用している圧縮方式に広く適用することが可能である。
【００９８】
【発明の効果】
以上説明したように本発明によれば、ＪＰＥＧ処理部の構成に変更を伴わずに圧縮または伸張を伴う画像データの処理時間を短縮することができる。
【図面の簡単な説明】
【図１】イメージプロセス処理部において処理されるデータの容量を示す図。
【図２】メージプロセス処理部における画像データの入出力状態を説明する図。
【図３】従来方式による画像データの転送順序を示す図。
【図４】本発明の方式による画像データの転送順序を示す図。
【図５】本発明の第１の実施形態に係る画像処理装置の構成を示すブロック図。
【図６】像処理装置の画像圧縮の概略の手順を示すフロー図。
【図７】像処理装置の画像圧縮の概略の手順を示すフロー図。
【図８】バッファメモリの読出しと書き込みの動作を説明する図。
【図９】本発明の第２の実施形態に係る画像処理装置の構成を示すブロック図。
【図１０】画像処理装置の伸張動作を説明する図。
【図１１】画像処理装置の画像伸張の概略の手順を示すフロー図。
【図１２】画像処理装置の画像伸張の概略の手順を示すフロー図。
【図１３】従来の画像処理装置の構成を示すブロック図。
【符号の説明】
１…バス
２…ＣＰＵ
４…フレームメモリ
５…イメージプロセス処理部
５ａ…３板化処理部
５ｂ…フィルタ処理部
５ｃ…補間処理部
６…ＪＰＥＧ処理部
７…並び替え処理部
８…並び替えバッファ
８ａ…第1バッファメモリ
８ｂ…第2バッファメモリ
９…画像表示部
１４…ＪＰＥＧ処理部に入力するデータ量
１５…ＭＣＵブロックで構成されるデータ部分
１６…データ処理にのみ必要とされるデータ部分
２０…画像データ
３０…ＣＣＤ撮像素子
３１…インターフェース
３２…記録媒体
【発明の属する技術分野】
この発明は、デジタルカメラ等に用いられる画像処理装置及び画像処理方法に関する。
【０００２】
【従来の技術】
近年、デジタルカメラなどの撮像装置に使用されている撮像素子の画素数は飛躍的に増大し、取り扱われる画像データ量も非常に大きなものとなってきている。このため、画像データを取り扱う際の処理時間が問題となってきており、処理時間の短縮化を図ることのできる高速な画像処理装置が必要とされている。
【０００３】
このような画像データ処理の高速化が図れる技術として、画像処理にパイプライン処理を用いたものが知られている（例えば、特許文献１参照）。
【０００４】
図１３は従来の画像処理装置の構成を示すブロック図である。
【０００５】
この画像処理装置においては、バス１に接続されたＣＰＵ２の制御により、ＣＣＤ撮像素子３０からの撮像信号をプリプロセス回路部３で処理した信号は、バス１を介してイメージプロセス処理部５に入力される。イメージプロセス処理部５は初段イメージプロセス回路部５ー１からｎ段目のイメージプロセス回路部５ーｎまで直列に接続したパイプライン方式で画像処理を行ない、その結果をＪＰＥＧ処理部６に送り出す。ＪＰＥＧ処理部６ではＪＰＥＧ方式による圧縮処理を行った後、その圧縮された画像形成に係るデータをバス１を経由してフレームメモリ４に記憶し、あるいはインターフェース３１を介してメモリカード等の記録媒体３２に記録するように構成されている。
【０００６】
このように構成することによって、バス１を介したデータ転送は、フレームメモリ４から初段のイメージプロセス回路部５ー１への転送と、ＪＰＥＧ処理部６からフレームメモリ４への転送のみで処理することができ、フレームメモリ４と各イメージプロセス回路との間でデータの転送を繰り返していた従来方式と比較してデータ転送量はかなり低減されることになる。
【０００７】
【特許文献１】
特開２０００−３１２３２７号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、本画像処理装置を用いて画像データ処理の高速化を図り、処理時間を更に短縮しようとする要請は未だ強いものがある。そして、この課題の解決を図る際には、考慮すべき条件が存在する。
【０００９】
標準の圧縮方式であるＪＰＥＧ方式ではＭＣＵ（Minimum Coded Unit）と呼ばれるブロック単位で圧縮などの処理が行われており、このＭＣＵの大きさとしては通常８×１６のブロック、１６×１６のブロック、あるいは８×８のブロックが用いられている。
【００１０】
このため、イメージプロセス処理部５から画像データをＪＰＥＧ処理部６に渡す際には、その画像データを所定サイズのＭＣＵブロックに分割してＪＰＥＧ処理部６に受け渡す必要がある。この条件に加えて、ＪＰＥＧ処理部６で圧縮されたデータを元の画像データとして復元できるようにするためには、イメージプロセス処理部５は分割された画像データを所定の順序でＪＰＥＧ処理部６に受け渡さなければならない。
【００１１】
更に、例えばメモリカードなどに記録された画像を読み出してＪＰＥＧ処理部６において伸張処理する場合においても、画像データ処理の高速化を図り、処理時間の短縮が図れることが求められている。
【００１２】
従って、本画像処理装置において圧縮または伸張を伴う画像データの処理時間の短縮を図ろうとする場合には、前述の制約を充足し圧縮処理または伸張処理を行うＪＰＥＧ処理部６の動作が保障できるような形態での方策でなければならず、望ましくはＪＰＥＧ処理部６の動作に変更が生じないような形態での方策が求められる。
【００１３】
本発明は、かかる事情に鑑みてなされたものであって、圧縮または伸張を伴う画像データの処理時間を短縮することができ、ＪＰＥＧ処理部６の構成に変更を伴わない画像処理装置及び画像処理方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記課題を達成するための本発明の第１の局面に係る画像処理装置は、供給された画像データを処理するための直列に接続された画像処理手段と、この画像処理手段により得られた画像形成に係るデータを圧縮処理する画像圧縮手段と、画像圧縮手段による圧縮処理時に基本単位のデータサイズとする基本データサイズに対し、基本データサイズの垂直方向のデータサイズを整数（２以上の自然数）倍したものに周辺データのサイズを付加して垂直方向のデータサイズとする画像データを、水平方向に連続的に順次前記画像処理手段へ供給するデータ供給手段と、データ供給手段から供給されるサイズの画像データに対応した処理を行い得るように画像処理手段及び画像圧縮手段の処理動作を設定する設定手段と、設定手段の設定に応じてデータ供給手段により供給された画像データを画像処理手段で処理し、この処理によって得られた画像形成に係るデータを記憶する記憶手段と、記憶手段に記憶された画像形成に係るデータを基本データサイズ毎に読み出して順次画像圧縮手段に送出する送出手段とを備えている。
【００１５】
また本発明の他の局面に係る画像処理装置は、上記記載の画像処理装置において、データ供給手段は、基本データサイズの垂直方向に周辺データのサイズを付加して垂直方向のデータサイズとする画像データと、基本データサイズの垂直方向のデータサイズを整数（２以上の自然数）倍したものに周辺データのサイズを付加して垂直方向のデータサイズとする画像データとの何れかからなる画像データを択一的に選択して供給する選択手段を備え、設定手段は、選択手段で選択されたデータサイズの画像データに対応した処理を行い得るように、画像処理手段及び画像圧縮手段の処理動作を設定する。
【００１６】
また本発明の他の局面に係る画像処理装置は、上記記載の画像処理装置において、選択手段は、画像データのサイズ条件、画像処理時間条件のうち少なくとも１を含む処理条件に基づいて画像データを択一的に選択する。
【００１７】
また本発明の他の局面に係る画像処理装置は、上記記載の画像処理装置において、基本データサイズは、８×１６または１６×１６画素のブロックで構成されたＭＣＵのサイズからなる。
【００１８】
また本発明の他の局面に係る画像処理装置は、上記記載の画像処理装置において、付加する周辺データのデータサイズは、画像圧縮処理手段に入力するデータサイズが基本データサイズとなるように、その前段階の処理である画像処理手段で必要とするデータサイズを有する。
【００１９】
また本発明の他の局面に係る画像処理装置は、上記記載の画像処理装置において、画像処理手段は、フィルタ処理または補間処理を含む複数の画像処理からなる。
【００２０】
また本発明の他の局面に係る画像処理装置は、圧縮処理された画像データを伸張する画像伸張手段と、この伸張された画像データを処理するために直列に接続された画像処理手段と、画像伸張手段により伸張されたデータサイズである基本データサイズの画像データを受取り、この画像データを画像処理手段に供給する前に複数記憶する記憶手段と、記憶された複数の基本データサイズの画像データから、基本データサイズの垂直方向のサイズを整数（２以上の自然数）倍したサイズを垂直方向のデータサイズとする画像データを読み出して画像処理手段に供給するデータ供給手段と、データ供給手段から供給されるデータサイズに対応した処理を行い得るように、画像処理手段の処理動作を設定する設定手段とを備えている。
【００２１】
また本発明の他の局面に係る画像処理装置は、上記記載の画像処理装置において、データ供給手段は、画像伸張手段による伸張後の基本データサイズの垂直方向に更に周辺データを付加したサイズを垂直方向のデータサイズとする画像データと、伸張後の基本データサイズの垂直方向のデータサイズを整数（２以上の自然数）倍したものに更に周辺データを付加したサイズを垂直方向のデータサイズとした画像データとの何れかからなる画像データを択一的に選択して供給する選択手段を備え、設定手段は、選択手段で選択されたデータサイズの画像データに対応した処理を行い得るように、画像処理手段及び画像圧縮手段の処理動作を設定する。
【００２２】
また本発明の他の局面に係る画像処理装置は、上記記載の画像処理装置において、選択手段は、画像データのサイズ条件、画像処理時間条件のうち少なくとも１を含む処理条件に基づいて画像データを択一的に選択する。
【００２３】
また本発明の他の局面に係る画像処理装置は、上記記載の画像処理装置において、伸張後の基本データサイズは、８×１６または１６×１６画素のブロックで構成されたＭＣＵのサイズからなる。
【００２４】
また本発明の他の局面に係る画像処理方法は、供給された画像データを直列に接続された画像処理手段によって処理する画像処理ステップと、この画像処理手段により得られた画像形成に係るデータを画像圧縮手段によって圧縮処理する画像圧縮処理ステップと、画像圧縮処理ステップによる圧縮処理時に基本単位のデータサイズとする基本データサイズに対し、基本データサイズの垂直方向のデータサイズを整数（２以上の自然数）倍したものに更に周辺データを付加して垂直方向のデータサイズとする画像データを、データ供給手段が水平方向に連続的に順次前記画像処理手段へ供給するデータ供給ステップと、データ供給ステップにより供給されるサイズの画像データに対応した処理を行い得るように画像処理手段及び画像圧縮手段の処理動作を、設定手段によって設定する設定ステップと、設定ステップによる処理動作の設定に応じてデータ供給手段により供給された画像データを画像処理手段で処理し、この処理によって得られた画像形成に係るデータを記憶手段によって記憶する記憶ステップと、記憶ステップで記憶された画像形成に係るデータを基本データサイズ毎に読み出して、送出手段によって順次画像圧縮手段に送出する送出ステップとを備えている。
【００２５】
また本発明の他の局面に係る画像処理方法は、圧縮処理された画像データを画像伸張手段によって伸張する画像伸張ステップと、この伸張された画像データを直列に接続された画像処理手段によって画像処理する画像処理ステップと、画像伸張ステップにより伸張された基本データサイズの画像データを受取り、この画像データを画像処理手段に供給する前に記憶手段により複数記憶する記憶ステップと、記憶された複数の基本データサイズの画像データから、基本データサイズの垂直方向のサイズを整数（２以上の自然数）倍したサイズを垂直方向のデータサイズとする画像データを読み出してデータ供給手段によって画像処理手段に供給するデータ供給ステップと、データ供給ステップにより供給されるデータサイズに対応した処理を行い得るように、画像処理手段の処理動作を、設定手段によって設定する設定ステップとを備えている。
【００２６】
【発明の実施の形態】
発明者は、前述の課題を達成するためにイメージプロセス処理部５における処理時間の遅延要因について調査を重ねるとともに粘り強く検討を続け、ＪＰＥＧ処理部６に影響を及ぼさない対応策である本発明に想到したものである。
【００２７】
先ず、イメージプロセス処理部５における処理時間を遅延させる一要因について説明する。
【００２８】
図１は、イメージプロセス処理部５において処理されるデータの容量を示す図である。
【００２９】
データ量１１はフレームメモリ４から読み出した画像データの容量を示している。この画像データは後述する理由によりＪＰＥＧ処理部６に入力するデータ量１４よりも大きなデータ容量である。そして、イメージプロセス処理部５の初段イメージプロセス回路部５ー１から最終段イメージプロセス回路部５ーｎ迄、順次データ処理される間に画像データの容量はデータ量１２、・・・、１３と減少する。
【００３０】
このようにデータ容量が減少するのはイメージ処理を行うために余分なデータが必要とされるためである。例えば、イメージプロセス処理部５において空間フィルタ処理をする場合には、処理すべきデータの周囲の何点かのデータを用いて計算する必要があり、その余分なデータはフィルタ処理後は不要なものとして除去されるからである。
【００３１】
図２は、イメージプロセス処理部５における画像データの入出力状態を説明する図である。
【００３２】
前述のように、イメージプロセス処理部５の入力データは、ＪＰＥＧ処理部６に渡すＭＣＵブロックで構成されるデータ部分１５である８×８ｎの容量に、データ処理にのみ必要とされる余分なデータ部分１６であるα×８ｎ容量が付加されている。そして、このデータに続いてイメージプロセス処理部５に入力されるデータも同様に、ＪＰＥＧ処理部６に渡すＭＣＵブロックで構成されるデータ部分１７に余分なデータ部分１８が付加されたものである。
【００３３】
従って、イメージプロセス処理部５に入力されるデータは常に重複した余分なデータを伴っており、フレームメモリ４から画像データが読み出される回数が多くなればそれだけ多くの余分なデータ転送が発生していることになる。
【００３４】
尚、上記図２において、画像に対応する画像データは、ＭＣＵ１、ＭＣＵ２、・・・、ＭＣＵｎの並び方向を水平方向とし、これと垂直な並び方向を垂直方向と呼ぶこととする。
【００３５】
図３は、従来方式による画像データ２０の転送順序を示す図である。
【００３６】
図３の（１）は、画像データ２０をＭＣＵブロックに分割した状態を示しており、垂直方向に（Ｙ＋α）ピクセルの大きさを単位として、図中に示した矢印の順序、即ち、▲１▼→▲２▼→▲３▼→▲４▼→・・・の順序で読み出される。ここで、Ｙは１つのＭＣＵブロックの垂直方向のピクセルサイズを表している。
【００３７】
図３の（２）は、イメージプロセス処理部５を流れる画像データのブロックの順序を示している。ＪＰＥＧ処理部６はこの順序、即ち、▲１▼→▲２▼→・・・の順序で入力されるブロックを順次受入れて圧縮処理した後に、フレームメモリ４に転送する。
【００３８】
以上のような現状の処理構成に対して、さらに高速な処理を実現する方法として、発明者は余分なデータ部分に着目した。
【００３９】
ここで、垂直方向のオーバラップ量Ｌを式（１）で定義する。
【００４０】
Ｌ ＝ α／（Ｙ＋α） ・・・（１）
既述したように、αはデータ処理にのみ必要とされる垂直方向の余分なデータサイズを表わし、Ｙは１つのＭＣＵブロックの垂直方向のピクセルサイズを表わしている。
【００４１】
この式（１）は、データを処理すべき時間の内、余分なデータを処理するために費やされる時間の割合を表している指標である。
【００４２】
従って、このオーバラップ量Ｌを小さくすることができれば、無駄なデータ処理時間を減少して、必要なデータのみの処理時間に近づかせることができるため処理の高速化を実現することができる。
【００４３】
ここで、このオーバラップ量Ｌに用いられるαは、イメージプロセス処理部５において用いられる処理方法が決まれば固定的に決まってしまう値である。例えば、フイルタタップ数が６のＬＰＦ（ローパスフィルタ）処理が施される場合はαには５が加算されることになり、フイルタタップ数が４のＬＰＦ（ローパスフィルタ）処理が施される場合はαには３が加算されることになる。このため、フイルタタップ数の小さいイメージプロセス回路を使用することで相対的にオーバラップ量Ｌを小さくすることは可能であるが、それでは本来必要とされる精度での処理機能が充足されない場合も考えられる。
【００４４】
そこで、垂直方向のピクセル数であるＹを、現状のように１つのＭＣＵブロックのサイズでなく複数のＭＣＵサイズ即ち、ＭＣＵサイズの整数倍に設定してＹを大きくすることで相対的にオーバラップ量Ｌを小さくする方式を採用する。
【００４５】
図４は、本発明の方式による画像データ２０の転送順序を示す図である。
【００４６】
図４の（１）は、画像データ２０を複数のＭＣＵブロックにまとめて分割した状態を示しており、従来の分割方法と比べて、垂直方向には複数のＭＣＵのピクセル数に対応したサイズにＹを設定した点が異なっている。そして、このデータは垂直方向に（Ｙ＋α）ピクセルの大きさを単位として、図中に示した矢印の順序、即ち、▲１▼→▲２▼・・・の順序で読み出される。
【００４７】
図４の（２）は、イメージプロセス処理部５に入力される画像データのブロックの順序、即ち、▲１▼→▲２▼・・・の順序を示している。図４の（３）は、イメージプロセス処理部５から出力される画像データのＭＣＵブロックの順序を示している。ＪＰＥＧ処理部６はこの順序、即ち、▲１▼→▲２▼・・・の順序で入力されるＭＣＵブロックを圧縮処理して、フレームメモリ４に転送する。
【００４８】
このように、複数ブロックを転送する方式とすれば、オーバラップ量Ｌを小さくすることができ、処理の高速化が実現できる。しかしながら、この方式を採用するためには、次の２つの点を検討しなければならない。
【００４９】
第1の点は、イメージプロセス処理部５に転送されるデータの容量が従来よりも増加することである。この点に関しては、従来のイメージプロセス処理部５の構成では、本程度のデータ容量の増加に対応できるだけの十分な容量の内部バッファが備わっているため、本方式を採用したとしてもハードウエアを大幅に改造することなく小修正で処理することができる。
【００５０】
第２の点は、転送されるＭＣＵブロックの順序が変更になることである。転送順序が変更されることによって画像を組立てる順序が入れ替わることになるため、例えば従来のままの順序に従って組み立てた画像をモニタに表示すると丁度ジグゾーパズルの破片が適当な状態に納まっていないような画像が表示されてしまうことになる。
【００５１】
本発明は以上の検討と考察に基づいて創出されたものであり、前記課題を達成するため次のように構成されている。
【００５２】
図５は本発明の第１の実施形態に係る画像処理装置の構成を示すブロック図である。 本図において、図１３と同一の構成部分には同一の符号を付してその詳細な説明は省略する。
【００５３】
本実施の形態では図１３に示した構成に対して、イメージプロセス処理部５からＪＰＥＧ処理部６に受け渡す画像データの順序を並び替える並び替え処理部７とその並び替え処理のための作業領域である並び替えバッファ８とを更に設け、液晶モニタなどの画像表示部９を明示して記載した点が異なっている。そして、この並び替えバッファ７には、画像データを相互に切り換えて書き込みあるいは読み出すための第1バッファメモリ８ａと第２バッファメモリ８ｂとが備えられている。
【００５４】
この構成の画像処理装置において高速にイメージプロセス処理を行う方法について説明する。
【００５５】
図６、図７は、画像処理装置の画像圧縮の概略の手順を示すフロー図である。
【００５６】
画像を圧縮処理しようとする際には、ＣＰＵ２は処理条件（圧縮後のサイズ、画像処理時間など）に基づいて、前述の複数ＭＣＵブロックを転送する方式（以下、「高速処理モード」という）または、単一のＭＣＵブロックを順次転送する方式（以下、「通常処理モード」という）のいずれの方式で処理を行うかを判断する（Ｓ１）。
【００５７】
高速処理モードで処理する場合（Ｓ２）は、ＣＰＵ２はイメージプロセス処理部５と並び替え処理部７に対して高速処理を行う旨の指示と、その高速処理モードを実行する場合に必要となる各パラメータ値を設定する（Ｓ３）。このパラメータとしては、例えば、転送する複数ＭＣＵブロックの数、送信するピクセル数、イメージプロセス回路のフィルタタップ数などがある。
【００５８】
そして、ＣＰＵ２はフレームメモリ４から複数ＭＣＵブロックを単位とする画像データを読み出し、イメージデータ処理にのみ必要とされる余分なデータと共にイメージプロセス処理部５に転送する（Ｓ４）。
【００５９】
尚、この画像データ供給動作はＣＰＵ２とイメージプロセス処理部５の前段に設けられた図示しないＤＭＡ（Dynamic Memory Access）とが協働した動作を行うことによって実現するものであっても良い。
【００６０】
各段のイメージプロセス回路部５ー１、・・・、５−ｎでは転送された複数ＭＣＵブロックの画像データを予めＣＰＵ２から指示されたパラメータ値に従って処理する（Ｓ５）。
【００６１】
並び替え処理部７は、最終段のイメージプロセス回路部５ーｎがイメージ処理した画像データ中の複数ＭＣＵブロックを、並び替えバッファ８の各メモリ８ａ、８ｂに切り換えて書き込む（Ｓ６）。そして、並び替え処理部７はこの書き込んだバッファメモリ８ａ（８ｂ）と異なるバッファメモリ８ｂ（８ａ）に書き込まれているデータを書込み方向と直交する方向から読み出す（Ｓ７）。
【００６２】
図８は、バッファメモリ８ａ、８ｂの読出しと書き込みの動作を説明する図である。
【００６３】
いま、第1バッファメモリ８ａにデータを書き込むときは、最終段のイメージプロセス回路部５ーｎからは、列単位で１、２、・・・、ｎのデータが送られてくる。そこで並び替え処理部７は、図に示すように列毎に第1バッファメモリ８ａにデータを書き込む。即ち、▲１▼→▲２▼→▲３▼→▲４▼→・・・の順序でデータを書き込む。
【００６４】
続いて、並び替え処理部７は、第２バッファメモリ８ｂからデータを読み出す。このときは、先ほどの書込み方法と異なり、行を単位として考える。そこで並び替え処理部７は、図８に示すように行毎に１、２、・・・、ｍの順番に第２バッファメモリ８ｂからデータを読み出す。即ち、▲１▼→▲２▼→▲３▼→▲４▼→・・・の順序でデータを読み出す。
【００６５】
そして、第1バッファメモリ８ａと第２バッファメモリ８ｂの読出しと書込みの働きを順次切り替えて使用するように構成することで、読出し動作と書込み動作が競合することの無いように構成している。
【００６６】
このようにして、並び替え処理部７は方向を替えてデータを読み出した後、そのデータを１ＭＣＵブロック単位に分割して順次ＪＰＥＧ処理部６に送り出す（Ｓ８）。
【００６７】
通常処理モードで処理する場合（Ｓ２）は、ＣＰＵ２はイメージプロセス処理部５に対して通常処理を行う旨の指示と、その通常処理モードを実行する場合に必要となる各パラメータ値を設定する（Ｓ１０）。 そして、ＣＰＵ２はフレームメモリ４から単一のＭＣＵブロックを含んだ画像データを読み出し、イメージデータ処理のみに必要とされる余分なデータと共にイメージプロセス処理部５に転送する（Ｓ１１）。
【００６８】
各段のイメージプロセス回路部５ー１、・・・、５−ｎでは転送された画像データを予め指示された通常処理モードのパラメータ値に従って処理し、並び替え処理部７は最終段のイメージプロセス回路部５ーｎがイメージ処理した画像データをそのまま順序を変更せずにＪＰＥＧ処理部６に送り出すとともに、画像表示部９に送り出して表示させる（Ｓ１２）。
【００６９】
この順序を変更しないように並び替える処理に関しては、例えば通常処理モードの場合には回路を切り換えて最終段のイメージプロセス回路部５ーｎとＪＰＥＧ信号処理部６が直接信号接続されるように構成しても良い。
【００７０】
こうして、ＪＰＥＧ処理部６は１ＭＣＵブロック単位でデータを受取ってそのデータの圧縮処理を行い（Ｓ１３）、その圧縮データをフレームメモリ４に転送する（Ｓ１４）。
【００７１】
本実施例のように、ＪＰＥＧ処理部６の前において並び替えバッファ８を設け、通常の処理と同じ順序で１ＭＣＵブロック単位にデータをＪＰＥＧ処理部６と画像表示部９に供給するように構成することで、高速処理モードにおいても圧縮動作と表示動作をともに機能させることができる。
【００７２】
図９は、本発明の第２の実施の形態に係る画像処理装置の構成を示すブロック図である。この実施の形態では、イメージプロセス処理部５を構成するイメージプロセス回路部５−１〜５−ｎを、具体的な処理を明示した機能ブロックで表現したものである。
【００７３】
この画像処理装置においては、バス１に接続されたＣＰＵ２の制御により、ＣＣＤ撮像素子３０からの撮像信号をプリプロセス回路部３で処理した信号は、バス１を介してイメージプロセス処理部５に入力される。尚、この信号は、第１の実施の形態で述べたように、複数のＭＣＵのピクセル数に対応したサイズで転送するものであっても良い。
【００７４】
ここでＣＣＤ撮像素子３０からは、例えばベイヤー配列に基づいた３原色（Ｒ、Ｇ、Ｂ）の信号が順次イメージプロセス処理部５に転送される。イメージプロセス処理部５では、３板化処理部５ａが、この３つの色信号を１つの画素位置に対応させて揃え、３板化する。
【００７５】
次に、フィルタ処理部５ｂは、３板化されたデータにローパスフィルタ処理を施し、次段の補間処理部５ｃが画像サイズを変更するリサイズ処理を実行する。ここで、フィルタ処理部５ｂがローパスフィルタ処理を行うのは、リサイズ処理において画像データに生ずる高周波成分による干渉を防止するためである。
【００７６】
そして、このようにして画像処理されたデータは、第１の実施の形態と同様に並び替え処理部７、並び替えバッファ８を経由して、所定の順序に並び替えられた後、ＪＰＥＧ処理部６に送られる。ＪＰＥＧ処理部６ではＪＰＥＧ方式による圧縮処理を行った後、その圧縮された画像形成に係るデータをバス１を経由してフレームメモリ４に記憶し、あるいはインターフェース３１を介してメモリカード等の記録媒体３２に記録するように構成されている。
【００７７】
尚、フィルタ処理部５ｂは、ベイヤー配列によるＲＧＢデータだけでなく、補色系の配列による色データを処理するように構成しても良い。また、本実施の形態では、ＪＰＥＧ方式を用いて画像を圧縮しているが、ＪＰＥＧ以外の圧縮形式を用いて圧縮するように構成しても良い。
【００７８】
尚、イメージプロセス処理部５の具体的構成は、本実施の形態に示す基本的な構成に限定されるものではなく、この構成に種々の処理機能を付加して構成しても良い。
【００７９】
次に、記録媒体３２から圧縮されたデータを読出し、元の画像データに伸張して画像表示部に再生表示する場合の動作について説明する。
【００８０】
図１０は、本画像処理装置の伸張動作を説明する図である。
【００８１】
本図における画像処理装置の構成は図５と同一の構成であり、データの流れる方向が異なるだけであるが、イメージプロセス処理部５を構成する各段のイメージプロセス回路部５ー１、・・・、５−ｎについてはその処理順序が伸張処理用に組替えられているものとする。従って、図５と同一の部分には同一の符号を付してその詳細な説明は省略する。
【００８２】
図１１、図１２は、画像処理装置の画像伸張の概略の手順を示すフロー図である。
【００８３】
画像を伸張処理しようとする際には、ＣＰＵ２は処理条件（伸張後のサイズ、画像処理時間など）に基づいて、前述の複数ＭＣＵブロックを転送する方式（以下、「高速処理モード」という）または、単一のＭＣＵブロックを順次転送する方式（以下、「通常処理モード」という）のいずれの方式で処理を行うかを判断する（Ｔ１）。
【００８４】
高速処理モードで処理する場合（Ｔ２）は、ＣＰＵ２はイメージプロセス処理部５と並び替え処理部７に対して高速処理を行う旨の指示と、その高速処理モードを実行する場合に必要となる各パラメータ値を設定する（Ｔ３）。このパラメータとしては、例えば、転送する複数ＭＣＵブロックの数、送信するピクセル数、イメージプロセス回路のフィルタタップ数などがある。
【００８５】
そして、ＣＰＵ２はメモリカードから符号化された画像データを１ＭＣＵブロック単位に読み出し、ＪＰＥＧ処理部６に転送する（Ｔ４）。ＪＰＥＧ処理部６はデータを伸張して１ＭＣＵブロック単位に並び替え処理部７に送り出す（Ｔ５）。
【００８６】
並び替え処理部７は、ＭＣＵブロック毎のデータを並び替えバッファ８のメモリ８ａ、８ｂに所定の容量になるまで蓄積して書き込む（Ｔ６）。そして、並び替え処理部７はこの書き込んだバッファメモリ８ａ（８ｂ）と異なるバッファメモリ８ｂ（８ａ）に書き込まれているデータを書込み方向と直交する方向から複数ＭＣＵブロック単位で読み出す（Ｔ７）。
【００８７】
ここで、バッファメモリ８ａ、８ｂの読出しと書き込みの動作は図８で説明した動作と同じであるため、その詳細な説明は省略する。
【００８８】
このようにして、並び替え処理部７は方向を替えてデータを読み出した後、その複数ＭＣＵブロック単位のデータを順次イメージプロセス処理部５に送り出す（Ｔ８）。
【００８９】
通常処理モードで処理する場合（Ｔ２）は、ＣＰＵ２はイメージプロセス処理部５と並び替え処理部７に対して通常処理を行う旨の指示と、その通常処理モードを実行する場合に必要となる各パラメータ値を設定する（Ｔ１０）。 そして、ＣＰＵ２はメモリカードから読み出した符号化された画像データを１ＭＣＵブロック毎にＪＰＥＧ処理部６に転送する（Ｔ１１）。
【００９０】
ＪＰＥＧ処理部６は画像データを伸張し、並び替え処理部７はこの伸張されたデータを直接イメージプロセス処理部５に送り出す（Ｔ１２）。尚、この直接送り出す動作については、例えば通常処理モードの場合には回路を切り換えてＪＰＥＧ信号処理部６とイメージプロセス処理部５とが直接信号接続されるように構成しても良い。
【００９１】
伸張されたデータを受取った、各段のイメージプロセス回路部５ー１、・・・、５−ｎでは送り出されたＭＣＵブロックの画像データを予めＣＰＵ２から指示されたパラメータ値に従ってデジタルプロセス処理し、画像表示部９に表示させる（Ｔ１３）。
【００９２】
このようにして、イメージプロセス処理部５の前において並び替えバッファ８を設け、ＪＰＥＧ処理部６から受取ったデータをまとめてイメージプロセス処理部５に供給するように構成することで、高速処理モードにおいても伸張動作と表示動作をともに機能させることができる。
【００９３】
尚、この伸張処理を行うための図１０に示す装置の構成は前述のように図５の構成と同じであり、信号の処理順序を変えただけのものである。また、前述の圧縮処理に用いられる画像処理であって、本伸張処理において不必要となる画像処理部はバイパス等により使用しないように構成すれば良い。従って、本発明の構成によれば画像の圧縮・伸張処理を共に高速化することができる。
【００９４】
このようにして、通常１つのＭＣＵ単位に処理されているイメージプロセス処理を、複数のＭＣＵをまとめて処理するように構成することにより、高速なパイプライン方式によるイメージ処理を更に高速化することができる。
【００９５】
そして、ＪＰＥＧ処理部６の前に並び替えバッファ８を設け、通常の処理と同じ順序で１ＭＣＵブロック単位にデータをＪＰＥＧ処理部６と画像表示部９に供給するように構成することで、高速処理モードにおいても圧縮動作と表示動作をともに機能させることができる。
【００９６】
また、イメージプロセス処理部５の前に並び替えバッファ８を設け、ＪＰＥＧ処理部６から受取ったデータをまとめてイメージプロセス処理部５に供給するように信号の処理順序のみを変更することで、高速処理モードにおいても伸張動作と表示動作をともに機能させることができる。
【００９７】
尚、本実施例では本発明は撮像装置に適用して記載しているが、この例に限定されるものではなく空間フィルタリング処理などのように余分なデータを用いて処理を行う機能を備えた画像処理装置に広く適用することが可能である。また、圧縮処理の例としてＪＰＥＧ処理方式について記載したが、この例に限定されるものではなく反復アプローチ方式を採用している圧縮方式に広く適用することが可能である。
【００９８】
【発明の効果】
以上説明したように本発明によれば、ＪＰＥＧ処理部の構成に変更を伴わずに圧縮または伸張を伴う画像データの処理時間を短縮することができる。
【図面の簡単な説明】
【図１】イメージプロセス処理部において処理されるデータの容量を示す図。
【図２】メージプロセス処理部における画像データの入出力状態を説明する図。
【図３】従来方式による画像データの転送順序を示す図。
【図４】本発明の方式による画像データの転送順序を示す図。
【図５】本発明の第１の実施形態に係る画像処理装置の構成を示すブロック図。
【図６】像処理装置の画像圧縮の概略の手順を示すフロー図。
【図７】像処理装置の画像圧縮の概略の手順を示すフロー図。
【図８】バッファメモリの読出しと書き込みの動作を説明する図。
【図９】本発明の第２の実施形態に係る画像処理装置の構成を示すブロック図。
【図１０】画像処理装置の伸張動作を説明する図。
【図１１】画像処理装置の画像伸張の概略の手順を示すフロー図。
【図１２】画像処理装置の画像伸張の概略の手順を示すフロー図。
【図１３】従来の画像処理装置の構成を示すブロック図。
【符号の説明】
１…バス
２…ＣＰＵ
４…フレームメモリ
５…イメージプロセス処理部
５ａ…３板化処理部
５ｂ…フィルタ処理部
５ｃ…補間処理部
６…ＪＰＥＧ処理部
７…並び替え処理部
８…並び替えバッファ
８ａ…第1バッファメモリ
８ｂ…第2バッファメモリ
９…画像表示部
１４…ＪＰＥＧ処理部に入力するデータ量
１５…ＭＣＵブロックで構成されるデータ部分
１６…データ処理にのみ必要とされるデータ部分
２０…画像データ
３０…ＣＣＤ撮像素子
３１…インターフェース
３２…記録媒体
Claims (12)
- 供給された画像データを処理するための直列に接続された画像処理手段と、
この画像処理手段により得られた画像形成に係るデータを圧縮処理する画像圧縮手段と、
前記画像圧縮手段による圧縮処理時に基本単位のデータサイズとする基本データサイズに対し、該基本データサイズの垂直方向のデータサイズを整数（２以上の自然数）倍したものに周辺データのサイズを付加して垂直方向のデータサイズとする画像データを、水平方向に連続的に順次前記画像処理手段へ供給するデータ供給手段と、
前記データ供給手段から供給されるサイズの画像データに対応した処理を行い得るように前記画像処理手段及び前記画像圧縮手段の処理動作を設定する設定手段と、
前記設定手段の設定に応じて前記データ供給手段により供給された画像データを前記画像処理手段で処理し、この処理によって得られた画像形成に係るデータを記憶する記憶手段と、
前記記憶手段に記憶された画像形成に係るデータを前記基本データサイズ毎に読み出して順次前記画像圧縮手段に送出する送出手段と
を備えたことを特徴とする画像処理装置。 - 前記データ供給手段は、前記基本データサイズの垂直方向に周辺データのサイズを付加して垂直方向のデータサイズとする画像データと、前記基本データサイズの垂直方向のデータサイズを整数（２以上の自然数）倍したものに周辺データのサイズを付加して垂直方向のデータサイズとする画像データとの何れかからなる画像データを択一的に選択して供給する選択手段を備え、
前記設定手段は、前記選択手段で選択されたデータサイズの画像データに対応した処理を行い得るように、前記画像処理手段及び前記画像圧縮手段の処理動作を設定するようになされたことを特徴とする請求項１に記載の画像処理装置。 - 前記選択手段は、画像データのサイズ条件、画像処理時間条件のうち少なくとも１を含む処理条件に基づいて前記画像データを択一的に選択することを特徴とする請求項２に記載の画像処理装置。
- 前記基本データサイズは、８×１６または１６×１６画素のブロックで構成されたＭＣＵのサイズからなることを特徴とする請求項１に記載の画像処理装置。
- 前記付加する周辺データのデータサイズは、前記画像圧縮処理手段に入力するデータサイズが前記基本データサイズとなるように、その前段階の処理である前記画像処理手段で必要とするデータサイズを有することを特徴とする請求項１に記載の画像処理装置。
- 前記画像処理手段は、フィルタ処理または補間処理を含む複数の画像処理からなることを特徴とする請求項１に記載の画像処理装置。
- 圧縮処理された画像データを伸張する画像伸張手段と、
この伸張された画像データを処理するために直列に接続された画像処理手段と、
前記画像伸張手段により伸張されたデータサイズである基本データサイズの画像データを受取り、この画像データを前記画像処理手段に供給する前に複数記憶する記憶手段と、
前記記憶された複数の基本データサイズの画像データから、前記基本データサイズの垂直方向のサイズを整数（２以上の自然数）倍したサイズを垂直方向のデータサイズとする画像データを読み出して前記画像処理手段に供給するデータ供給手段と、
前記データ供給手段から供給されるデータサイズに対応した処理を行い得るように、前記画像処理手段の処理動作を設定する設定手段と
を備えたことを特徴とする画像処理装置。 - 前記データ供給手段は、前記画像伸張手段による伸張後の基本データサイズの垂直方向に更に周辺データを付加したサイズを垂直方向のデータサイズとする画像データと、該伸張後の基本データサイズの垂直方向のデータサイズを整数（２以上の自然数）倍したものに更に周辺データを付加したサイズを垂直方向のデータサイズとした画像データとの何れかからなる画像データを択一的に選択して供給する選択手段を備え、
前記設定手段は、前記選択手段で選択されたデータサイズの画像データに対応した処理を行い得るように、前記画像処理手段及び前記画像圧縮手段の処理動作を設定するようになされたことを特徴とする請求項７に記載の画像処理装置。 - 前記選択手段は、画像データのサイズ条件、画像処理時間条件のうち少なくとも１を含む処理条件に基づいて前記画像データを択一的に選択することを特徴とする請求項８に記載の画像処理装置。
- 前記伸張後の基本データサイズは、８×１６または１６×１６画素のブロックで構成されたＭＣＵのサイズからなることを特徴とする請求項７に記載の画像処理装置。
- 供給された画像データを直列に接続された画像処理手段によって処理する画像処理ステップと、
この画像処理手段により得られた画像形成に係るデータを画像圧縮手段によって圧縮処理する画像圧縮処理ステップと、
前記画像圧縮処理ステップによる圧縮処理時に基本単位のデータサイズとする基本データサイズに対し、該基本データサイズの垂直方向のデータサイズを整数（２以上の自然数）倍したものに更に周辺データを付加して垂直方向のデータサイズとする画像データを、データ供給手段が水平方向に連続的に順次前記画像処理手段へ供給するデータ供給ステップと、
前記データ供給ステップにより供給されるサイズの画像データに対応した処理を行い得るように前記画像処理手段及び前記画像圧縮手段の処理動作を、設定手段によって設定する設定ステップと、
前記設定ステップによる処理動作の設定に応じて前記データ供給手段により供給された画像データを前記画像処理手段で処理し、この処理によって得られた画像形成に係るデータを記憶手段によって記憶する記憶ステップと、
前記記憶ステップで記憶された画像形成に係るデータを前記基本データサイズ毎に読み出して、送出手段によって順次前記画像圧縮手段に送出する送出ステップと
を備えたことを特徴とする画像処理方法。 - 圧縮処理された画像データを画像伸張手段によって伸張する画像伸張ステップと、
この伸張された画像データを直列に接続された画像処理手段によって画像処理する画像処理ステップと、
前記画像伸張ステップにより伸張された基本データサイズの画像データを受取り、この画像データを前記画像処理手段に供給する前に記憶手段により複数記憶する記憶ステップと、
前記記憶された複数の基本データサイズの画像データから、前記基本データサイズの垂直方向のサイズを整数（２以上の自然数）倍したサイズを垂直方向のデータサイズとする画像データを読み出してデータ供給手段によって前記画像処理手段に供給するデータ供給ステップと、
前記データ供給ステップにより供給されるデータサイズに対応した処理を行い得るように、前記画像処理手段の処理動作を、設定手段によって設定する設定ステップと
を備えたことを特徴とする画像処理方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002325493A JP4024649B2 (ja) | 2001-11-14 | 2002-11-08 | 画像処理装置及び画像処理方法 |
| US10/292,914 US7039242B2 (en) | 2001-11-14 | 2002-11-12 | Image processing device and image processing method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-349209 | 2001-11-14 | ||
| JP2001349209 | 2001-11-14 | ||
| JP2002325493A JP4024649B2 (ja) | 2001-11-14 | 2002-11-08 | 画像処理装置及び画像処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003219185A JP2003219185A (ja) | 2003-07-31 |
| JP4024649B2 true JP4024649B2 (ja) | 2007-12-19 |
Family
ID=26624519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002325493A Expired - Fee Related JP4024649B2 (ja) | 2001-11-14 | 2002-11-08 | 画像処理装置及び画像処理方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7039242B2 (ja) |
| JP (1) | JP4024649B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7636498B2 (en) * | 2003-06-02 | 2009-12-22 | Olympus Corporation | Image processing apparatus |
| US7457470B2 (en) * | 2004-08-10 | 2008-11-25 | Olympus Corporation | Image processing apparatus |
| JP4819517B2 (ja) * | 2005-02-16 | 2011-11-24 | オリンパス株式会社 | 画像処理方法及び画像処理装置 |
| JP4713970B2 (ja) * | 2005-07-26 | 2011-06-29 | オリンパスイメージング株式会社 | 画像処理装置 |
| US7683809B2 (en) * | 2008-04-11 | 2010-03-23 | Aceurity, Inc. | Advanced lossless bit coding |
| JP5231330B2 (ja) * | 2009-05-26 | 2013-07-10 | オリンパス株式会社 | 画像処理装置 |
| US8369632B2 (en) | 2009-04-08 | 2013-02-05 | Olympus Corporation | Image processing apparatus and imaging apparatus |
| JP5784299B2 (ja) | 2010-11-01 | 2015-09-24 | オリンパス株式会社 | データ処理装置および画像処理装置 |
| JP5675278B2 (ja) * | 2010-11-01 | 2015-02-25 | オリンパス株式会社 | データ処理装置および画像処理装置 |
| GB2516288B (en) * | 2013-07-18 | 2015-04-08 | Imagination Tech Ltd | Image processing system |
| US11244431B2 (en) * | 2019-10-18 | 2022-02-08 | Apical Limited | Image processing |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6078615A (en) * | 1993-03-31 | 2000-06-20 | Canon Kabushiki Kaisha | Encoding/decoding apparatus which performs an inverse orthogonal transformation on decoded data |
| EP0817494A3 (en) * | 1996-06-28 | 1998-07-22 | Oki Electric Industry Co., Ltd. | Image coding method and apparatus |
| JP4086341B2 (ja) * | 1997-06-06 | 2008-05-14 | キヤノン株式会社 | 画像処理装置およびその方法 |
| JP3748489B2 (ja) * | 1998-03-11 | 2006-02-22 | キヤノン株式会社 | 画像処理装置、画像処理方法及びコンピュータ読み取り可能な記憶媒体 |
| US6229926B1 (en) * | 1998-07-24 | 2001-05-08 | Picsurf, Inc. | Memory saving wavelet-like image transform system and method for digital camera and other memory conservative applications |
| US6307966B1 (en) * | 1998-11-24 | 2001-10-23 | Xerox Corporation | 180° rotation of digital images with concurrent compression |
| JP3464767B2 (ja) * | 1998-12-29 | 2003-11-10 | ソニー株式会社 | ウェーブレット復号装置及び方法 |
| JP4179701B2 (ja) | 1999-04-28 | 2008-11-12 | オリンパス株式会社 | 画像処理装置 |
-
2002
- 2002-11-08 JP JP2002325493A patent/JP4024649B2/ja not_active Expired - Fee Related
- 2002-11-12 US US10/292,914 patent/US7039242B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20030123741A1 (en) | 2003-07-03 |
| US7039242B2 (en) | 2006-05-02 |
| JP2003219185A (ja) | 2003-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4179701B2 (ja) | 画像処理装置 | |
| US7230643B2 (en) | Digital camera with electronic zooming function | |
| JP3748489B2 (ja) | 画像処理装置、画像処理方法及びコンピュータ読み取り可能な記憶媒体 | |
| JP4024649B2 (ja) | 画像処理装置及び画像処理方法 | |
| JP4280319B2 (ja) | 画像処理装置、画像処理方法及びコンピュータ読み取り可能な記憶媒体 | |
| US7391932B2 (en) | Apparatus and method for selecting image to be displayed | |
| JP4179777B2 (ja) | 画像処理装置 | |
| JP2772412B2 (ja) | 画素マトリックスフィルタおよび画素マトリックスを処理する方法 | |
| JP5738639B2 (ja) | データ処理装置およびデータ処理方法 | |
| JPH10108133A (ja) | 撮像装置及びその制御方法 | |
| JP2006067513A (ja) | 画像拡大縮小変換装置およびデジタル映像システム | |
| JP2006141001A (ja) | 電力消耗が減少した画像処理装置及び方法 | |
| JP3123225B2 (ja) | データ並べ換え装置 | |
| JP4823453B2 (ja) | 画像処理装置 | |
| JP4439746B2 (ja) | 情報処理装置 | |
| JP4122753B2 (ja) | 画像処理装置 | |
| JP2002237951A (ja) | 映像信号処理回路 | |
| JPH04211575A (ja) | 直交変換演算装置 | |
| JP2004248024A (ja) | 画像処理装置 | |
| JP2004254247A (ja) | 画像処理装置 | |
| JPS62245380A (ja) | 画像処理装置 | |
| JPH04328965A (ja) | 情報処理装置 | |
| JPH02252389A (ja) | カラー画像処理装置 | |
| JPH02170282A (ja) | 画像処理方法および画像処理装置 | |
| JP2004112610A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071003 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4024649 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |