JP2012098794A - 記憶装置及び画像形成装置 - Google Patents
記憶装置及び画像形成装置 Download PDFInfo
- Publication number
- JP2012098794A JP2012098794A JP2010243868A JP2010243868A JP2012098794A JP 2012098794 A JP2012098794 A JP 2012098794A JP 2010243868 A JP2010243868 A JP 2010243868A JP 2010243868 A JP2010243868 A JP 2010243868A JP 2012098794 A JP2012098794 A JP 2012098794A
- Authority
- JP
- Japan
- Prior art keywords
- storage area
- storage
- invalid
- flag
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Record Information Processing For Printing (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Facsimiles In General (AREA)
Abstract
【課題】記憶領域のシフト方向を管理する。
【解決手段】記憶装置は、有効記憶領域に記憶されている分割データを無効記憶領域に書き直すとともに、書き直し先の無効記憶領域に対応する第2の記憶領域に有効フラグを設定し、書き直し元の有効記憶領域に対応する第2の記憶領域に無効フラグを設定することで複数の第1の記憶領域における無効記憶領域の位置をシフトしながらデータのリード回数が第1の記憶部のリード限界回数に達するまでに全ての分割データの書き直しを完了し、識別フラグに基づいて無効記憶領域のシフト方向を判定する記憶制御手段とを具備する。
【選択図】図3
【解決手段】記憶装置は、有効記憶領域に記憶されている分割データを無効記憶領域に書き直すとともに、書き直し先の無効記憶領域に対応する第2の記憶領域に有効フラグを設定し、書き直し元の有効記憶領域に対応する第2の記憶領域に無効フラグを設定することで複数の第1の記憶領域における無効記憶領域の位置をシフトしながらデータのリード回数が第1の記憶部のリード限界回数に達するまでに全ての分割データの書き直しを完了し、識別フラグに基づいて無効記憶領域のシフト方向を判定する記憶制御手段とを具備する。
【選択図】図3
Description
本発明は、記憶装置及び画像形成装置に関する。
近年、省電力化の要請が厳しくなり、画像形成装置も省電力化のために待機時に必要最低限の機能にのみ通電する省電力モードが搭載されている。この画像形成装置では、省電力モードから通常モードに移行する際に、制御部がフラッシュメモリなどの記憶部からプログラムを読み出す(リード)ので、当該記憶部に対するリード回数が増加してしまう。フラッシュメモリなどの不揮発記憶部は、一定回数のリードが行われると記憶状態が劣化するという特性あり、一定回数のリード毎に書き直し(ライト)が行われる必要がある(例えば、リード回数1000回に1回)。したがって、画像形成装置では、省電力モードの搭載によって記憶部に対するリード回数が増加し、それに伴って当該記憶部に対するライト回数も増加している。これにより、書き直し中の電源断などの障害による書き直し失敗が発生する可能性が高まり、書き直し失敗による起動不能などの問題が生じる危険性が増加している。
例えば、下記特許文献1には、制御情報(プログラム)を2重化し、一方の制御情報の更新中に電源断などの何らかの障害が発生しても、他方の制御情報が正常に保持される情報処理装置が提案されている。しかし、当該技術は、プログラム更新時に障害が発生した場合の復帰を保障はできるが、ライト回数の増加が原因の書き直し失敗の危険性の増加を抑えることはできない。そのため、データの分割データが記憶された有効記憶領域と、無効データが記憶された無効記憶領域とを記憶部に設け、有効記憶領域に記憶されている分割データを無効記憶領域に書き直し、有効記憶領域と無効記憶領域とを切り替える無効記憶領域のシフトを繰り返すことで、記憶部のリード限界回数に達するまでに分割データを書き直す技術が提案されている。
しかしながら、上記従来技術では、有効記憶領域に記憶されている分割データを無効記憶領域に書き直し、無効記憶領域をシフトさせる方法が提案されているが、無効記憶領域のシフト方向を管理する方法が具体的に提案されていない。そのため、書き直しが行われた分割データが、他の分割データの書き直しが行われる前に再び書き直しが行われるという問題が発生するので、記憶部のリード限界回数に達するまでに全ての分割データを書き直すことを具体的に実現することができない。
本発明は、上述した事情に鑑みてなされたものであり、無効記憶領域のシフト方向を管理することを目的とする。
上記目的を達成するために、本発明では、記憶装置に係る第1の解決手段として、複数の第1の記憶領域を有し、データが分割された分割データを前記第1の記憶領域それぞれに記憶する第1の記憶部と、前記第1の記憶領域それぞれに対応した複数の第2の記憶領域を有し、前記第1の記憶領域が前記分割データを記憶している有効記憶領域であることを示す有効フラグまたは前記分割データを記憶していない無効記憶領域であることを示す無効フラグを識別フラグとして前記第2の記憶領域それぞれに記憶する第2の記憶部と、前記有効記憶領域に記憶されている前記分割データを前記無効記憶領域に書き直すとともに、書き直し先の前記無効記憶領域に対応する前記第2の記憶領域に有効フラグを設定し、書き直し元の前記有効記憶領域に対応する前記第2の記憶領域に無効フラグを設定することで前記複数の第1の記憶領域における前記無効記憶領域の位置をシフトしながら前記データのリード回数が前記第1の記憶部のリード限界回数に達するまでに全ての前記分割データの書き直しを完了し、前記識別フラグに基づいて前記無効記憶領域のシフト方向を判定する記憶制御手段とを具備するという手段を採用する。
本発明では、記憶装置に係る第2の解決手段として、上記第1の解決手段において、前記記憶制御手段は、前記リード限界回数を前記分割データの数で割った値の回数分前記データをリードする毎に前記分割データを1つずつ書き直すという手段を採用する。
本発明では、記憶装置に係る第3の解決手段として、上記第1または第2の解決手段において、前記第1の記憶部は、NAND型フラッシュメモリであるという手段を採用する。
本発明では、記憶装置に係る第4の解決手段として、上記第1〜第3のいずれか1つの解決手段において、前記第2の記憶部は、NOR型フラッシュメモリであるという手段を採用する。
本発明では、記憶装置に係る第5の解決手段として、上記第4の解決手段において、前記記憶制御手段は、前記NOR型フラッシュメモリに記憶されている前記識別フラグをイレース無しで更新し、イレース無しによる更新が限界になった場合に、イレースを用いて識別フラグを初期化するという手段を採用する。
また、本発明では、画像形成装置に係る第1の解決手段として、上記第1〜第5のいずれか1つの解決手段を採用する記憶装置を具備し、当該記憶装置に記憶されるデータに基づいて動作するという手段を採用する。
本発明によれば、識別フラグに基づいて前記無効記憶領域のシフト方向を判定することで無効記憶領域のシフト方向を管理する。これにより、本発明は、記憶部のリード限界回数に達するまでに全ての分割データを書き直すことを具体的に実現することができる。
以下、図面を参照して、本発明の実施形態について説明する。
本実施形態に係る複合機(画像形成装置)Aは、コピー機能、プリント機能、スキャン機能及びファクシミリ送信/受信機能を併せ持つ。複合機Aは、図1に示すように、操作表示部1、画像読取部2、画像データ記憶部3、画像処理部4、用紙搬送/画像形成部5、通信部6、記憶部7及び主制御部(記憶制御手段)8を備える。
本実施形態に係る複合機(画像形成装置)Aは、コピー機能、プリント機能、スキャン機能及びファクシミリ送信/受信機能を併せ持つ。複合機Aは、図1に示すように、操作表示部1、画像読取部2、画像データ記憶部3、画像処理部4、用紙搬送/画像形成部5、通信部6、記憶部7及び主制御部(記憶制御手段)8を備える。
操作表示部1は、操作キー11及びタッチパネル12を備えており、ユーザと複合機Aとを関係付けるマンマシンインタフェースとして機能する。操作表示部1は、押下された操作キー11またはタッチパネル12に表示された操作ボタンの操作指示を主制御部8に出力するとともに、主制御部8の制御信号に基づいてタッチパネルに種々の画面を表示する。
画像読取部2は、主制御部8から入力される制御信号に基づいてADF(Auto Document Feeder:自動原稿送り装置)により自動給紙される原稿またはプラテンガラス上に載置された原稿の画像(原稿画像)をラインセンサで読み取って原稿画像データに変換し、この原稿画像データを画像データ記憶部3に出力する。
画像データ記憶部3は、半導体メモリまたはハードディスク装置などであり、主制御部8から入力される制御信号に基づいて原稿画像データ、プリント画像データ及びファクシミリ画像データ(通信部6が外部から受信)を記憶し、これら画像データを読み出して画像処理部4に出力する。
画像処理部4は、主制御部8から入力される制御信号に基づいて、画像データ記憶部3から入力される画像データに対して各種画像処理(例えば、拡大縮小コピーに対応した画像処理)を施すとともに、画像データを画像形成形式の画像データに変換、すなわち光の三原色に対応したRGB画像データ(カラー画像データ)をY(イエロー)、M(マゼンダ)、C(シアン)及びK(ブラック)を基準色とするYMCK画像データに変換して用紙搬送/画像形成部5に出力する。
用紙搬送/画像形成部5は、プリントエンジン(感光ドラム、帯電器、現像装置及び定着装置など)、給紙ローラ及び排紙ローラなどを備える。用紙搬送/画像形成部5は、主制御部8の制御信号に基づいて給紙カセット(図示略)から記録用紙を給紙ローラで搬送し、画像処理部4から入力された画像データに基づく画像を記録用紙に転写するとともに定着させ、当該記録用紙を排紙ローラにより排紙トレイ(図示略)に排出する。
通信部6は、主制御部8の制御信号に基づいて電話回線を介して外部の複合機あるいはファクシミリ装置、またローカルエリアネットワークを介してクライアントコンピュータなどと通信を行うものである。すなわち、この通信部6は、イーサネット(登録商標)などのLAN規格に準拠した通信機能と、G3などのファクシミリ規格に準拠した通信機能とを兼ね備えたものである。
記憶部7は、NAND型フラッシュメモリ71(第1の記憶部)及びNOR型フラッシュメモリ72(第2の記憶部)から構成された不揮発メモリであり、主制御部8によって実行される制御プログラムを記憶する。すなわち、記憶部7は、複合機Aの電源オフ時でも制御プログラムを保持することができる。
NAND型フラッシュメモリ71は、図2に示すように、複数(n個)の第1の記憶領域1〜nを有し、制御プログラム(データ)が分割された分割プログラム1〜n−1(分割データ)を第1の記憶領域1〜nそれぞれに記憶する。上記分割プログラム1〜n−1は、主制御部8によってNAND型フラッシュメモリ71から読み出され、実行される。
NOR型フラッシュメモリ72は、図2に示すように、NAND型フラッシュメモリ71の第1の記憶領域1〜nそれぞれに対応した複数(n個)の第2の記憶領域1〜nを有し、第1の記憶領域が分割プログラム1〜n−1いずれかを記憶している有効記憶領域であることを示す有効フラグ(1…110)または無効データを記憶する(分割プログラム1〜n−1を記憶していない)無効記憶領域であることを示す無効フラグ(1…100)を識別フラグとして第2の記憶領域1〜nそれぞれに記憶する。第2の記憶領域1〜nに設定されている値の「0」が偶数個である場合が無効フラグであり、「0」が奇数個である場合が有効フラグである。
第1の記憶領域1〜nの有効記憶領域及び無効記憶領域は、両方ともデータの読み書き可能であるが、主制御部8は、無効記憶領域を読み飛ばす。また、図2に示すように、初期状態としてNOR型フラッシュメモリ72の第2の記憶領域nには無効フラグが設定され、第2の記憶領域1〜n−1には有効フラグが設定されている。つまり、NAND型フラッシュメモリ71は、初期状態として第1の記憶領域nが無効記憶領域であり、第1の記憶領域1〜n−1が有効記憶領域である。
主制御部8は、CPU(Central Processing Unit)、ROM(Read Only Memory)、RAM(Random Access Memory)並びに上記操作表示部1、画像読取部2、画像データ記憶部3、画像処理部4、用紙搬送/画像形成部5、通信部6及び記憶部7と信号の入出力を行うインタフェース回路などから構成されており、上記RAMに記憶された制御プログラム及び上記操作表示部1から入力される操作指示に基づいて、複合機Aの全体動作を制御する。すなわち、主制御部8は、記憶部7に記憶されている制御プログラム(分割プログラム1〜n−1)をRAMに読み出し、当該RAMに記憶された制御プログラムに基づいて制御を実行する。
上記主制御部8は、所定時間操作表示部1に操作指示が入力されない、かつ通信部6を介して外部からプリント指示などが入力されない場合に、再起動に必要な必要最低限の構成のみに電力を供給するように制御、つまり、画像読取部2、画像データ記憶部3、画像処理部4、用紙搬送/画像形成部5及び記憶部7に電力の供給を停止する省電力モードに移行する。
主制御部8は、省電力モードに移行後に、操作表示部1に操作指示が入力された、また通信部6を介して外部からプリント指示などが入力された場合に、省電力モードから通常モードに移行し、通常モードに移行する際の再起動の過程で、画像読取部2、画像データ記憶部3、画像処理部4及び用紙搬送/画像形成部5に電力を供給し、記憶部7を起動させて制御プログラム(分割プログラム1〜n−1)をRAMに読み出す。
次に、上記のように構成された本実施形態に係る複合機Aの動作について図3を参照して詳しく説明する。
まず、複合機Aにより原稿をコピーしようとするユーザは、複合機Aを起動する。つまり、ユーザは、複合機Aを電源オフ状態から電源オン状態にする、または複合機Aを省電力モードから通常モードに移行させる。
まず、複合機Aにより原稿をコピーしようとするユーザは、複合機Aを起動する。つまり、ユーザは、複合機Aを電源オフ状態から電源オン状態にする、または複合機Aを省電力モードから通常モードに移行させる。
主制御部8は、制御プログラムを記憶部7からRAMに読み出すなどのシステム起動が完了(ステップS1)すると、当該システム起動が初期起動であるか否か判定する(ステップS2)。なお、初期起動とは、はじめてのシステム起動である。
主制御部8は、ステップS2において『YES』と判定した場合には、すなわちシステム起動が初期起動である場合には、NOR型フラッシュメモリ72の識別フラグを初期化し(ステップS3)、ジョブ待ち状態に移行する。
主制御部8は、ステップS2において『YES』と判定した場合には、すなわちシステム起動が初期起動である場合には、NOR型フラッシュメモリ72の識別フラグを初期化し(ステップS3)、ジョブ待ち状態に移行する。
図4(a)に示すNOR型フラッシュメモリ72の第2の記憶領域1〜nの識別フラグは、初期化されたものを示している。図4(a)に示すように、NOR型フラッシュメモリ72では、初期状態として第2の記憶領域nに無効フラグ(「0」が偶数個)が設定され、第2の記憶領域n以外の第2の記憶領域1〜n−1に有効フラグ(「0」が奇数個)が設定される。すなわち、NAND型フラッシュメモリ71において、第1の記憶領域nは無効記憶領域であり、第1の記憶領域n以外の第1の記憶領域1〜n−1は有効記憶領域である。図4(a)に示すように、第1の記憶領域1〜n−1それぞれには分割プログラム1〜n−1が記憶され、第1の記憶領域nには無効データが記憶されている。
図3に戻り、主制御部8は、ステップS2において『NO』と判定した場合には、すなわちシステム起動が初期起動でない場合には、起動回数が書き直し基準回数Wnで割り切れるか否か判定する(ステップS4)。上記書き直し基準回数Wnとは、NAND型フラッシュメモリ71のリード限界回数(NAND型フラッシュメモリ71の記憶状態を保持できるリード回数の限界値)を分割プログラム1〜n−1の数(n−1個)で割った値である。主制御部8は、ステップS4において、起動回数、すなわち主制御部8が記憶部7から制御プログラムをリードした回数が、基準回数Wnで割り切れる回数であるか判定する。
主制御部8は、ステップS4において『NO』と判定した場合には、すなわち起動回数が書き直し基準回数Wnで割り切れない場合には、ジョブ待ち状態に移行する。主制御部8は、ステップS4において『YES』と判定した場合には、すなわち起動回数が書き直し基準回数Wnで割り切れる場合には、NAND型フラッシュメモリ71の無効記憶領域を検索する(ステップS5)。つまり、主制御部8は、ステップS5において、NOR型フラッシュメモリ72に記憶された無効フラグを検索することで、無効記憶領域を見つける。例えば、図4(a)であれば、主制御部8は、「0」が2個である第2の記憶領域nの値(1…100)を無効フラグと認識し、第2の記憶領域nに対応する第1の記憶領域nを無効記憶領域と認識する。
図3に戻り、主制御部8は、ステップS5の後に、無効フラグが初期状態であるか否か判定する(ステップS6)。つまり、主制御部8は、ステップS6において、終端の第2の記憶領域nに無効フラグが設定され、かつ無効フラグの「0」が2個であるか否か判定する。
主制御部8は、ステップS6において『YES』と判定した場合には、すなわち無効フラグが初期状態である場合には、無効記憶領域の1つ前の領域の有効記憶領域に記憶されている分割プログラムを無効記憶領域に書き直すとともに、書き直し先の無効記憶領域に対応する第2の記憶領域の無効フラグの1個の「1」を「0」に更新することで当該第2の記憶領域に有効フラグを設定し、書き直し元の有効記憶領域に無効データを書き込むことで無効記憶領域を1つ前の領域にシフトするとともに書き直し元の有効記憶領域に対応する第2の記憶領域の有効フラグの1個の「1」を「0」に更新することで当該第2の記憶領域に無効フラグを設定する(ステップS7)。
例えば、主制御部8は、ステップS7において、図4(b)に示すように、無効記憶領域(第1の記憶領域n)の1つ前の領域の有効記憶領域(第1の記憶領域n−1)に記憶されている分割プログラムn−1を無効記憶領域に書き直し、第2の記憶領域nに設定されている無効フラグの下3桁目の「1」を「0」に更新する。そして、主制御部8は、図4(c)に示すように、書き直し元の有効記憶領域(第1の記憶領域n−1)に無効データを書き込むことで無効記憶領域を1つ前の領域にシフトし、書き直し元の有効記憶領域に対応する第2の記憶領域n−1の有効フラグの下2桁目の「1」を「0」に更新する。
図3に戻り、主制御部8は、ステップS6において『NO』と判定した場合には、すなわち無効フラグが初期状態でない場合には、先頭の第1の記憶領域1または終端の第1の記憶領域nが無効記憶領域であるか否か判定する(ステップS8)。
主制御部8は、ステップS8において『NO』と判定した場合には、すなわち先頭の第1の記憶領域1及び終端の第1の記憶領域nが無効記憶領域でない場合には、無効記憶領域の前後の領域の有効記憶領域に対応する有効フラグの「0」の数を比較する(ステップS9)。
主制御部8は、ステップS8において『NO』と判定した場合には、すなわち先頭の第1の記憶領域1及び終端の第1の記憶領域nが無効記憶領域でない場合には、無効記憶領域の前後の領域の有効記憶領域に対応する有効フラグの「0」の数を比較する(ステップS9)。
例えば、主制御部8は、ステップS9において、図5(a)に示すように、無効記憶領域(第1の記憶領域n−1)の前の領域の有効記憶領域(第1の記憶領域n−2)に対応する第2の記憶領域n−2の有効フラグ「1…1110」と、後ろの領域の有効記憶領域(第1の記憶領域n)に対応する第2の記憶領域nの有効フラグ「1…1000」との「0」の数を比較する
図3に戻り、主制御部8は、ステップS9の後に、前の領域の有効フラグの「0」の数が後ろの領域の有効フラグの「0」の数よりも少ないか否か判定し(ステップS10)、ステップS10において『YES』と判定した場合には、すなわち前の領域の有効フラグの「0」の数が後ろの領域の有効フラグの「0」の数よりも少ない場合には、無効記憶領域の1つ前の領域の有効記憶領域に記憶されている分割プログラムを無効記憶領域に書き直すとともに、書き直し先の無効記憶領域に対応する第2の記憶領域の無効フラグの1個の「1」を「0」に更新することで当該第2の記憶領域に有効フラグを設定し、書き直し元の有効記憶領域に無効データを書き込むことで無効記憶領域を1つ前の領域にシフトするとともに書き直し元の有効記憶領域に対応する第2の記憶領域の有効フラグの1個の「1」を「0」に更新することで当該第2の記憶領域に無効フラグを設定する(ステップS11)。
例えば、主制御部8は、ステップS11において、図5(b)に示すように、無効記憶領域(第1の記憶領域n−1)の1つ前の領域の有効記憶領域(第1の記憶領域n−2)に記憶されている分割プログラムn−2を無効記憶領域に書き直し、第2の記憶領域n−1に設定されている無効フラグの下3桁目の「1」を「0」に更新する。そして、主制御部8は、図5(c)に示すように、書き直し元の有効記憶領域(第1の記憶領域n−2)に無効データを書き込むことで無効記憶領域を1つ前の領域にシフトし、書き直し元の有効記憶領域に対応する第2の記憶領域n−2の有効フラグの下2桁目の「1」を「0」に更新する。
図3に戻り、主制御部8は、ステップS10において『NO』と判定した場合には、すなわち前の領域の有効フラグの「0」の数が後ろの領域の有効フラグの「0」の数よりも多い場合には、無効記憶領域の1つ後ろの領域の有効記憶領域に記憶されている分割プログラムを無効記憶領域に書き直すとともに、書き直し先の無効記憶領域に対応する第2の記憶領域の無効フラグの1個の「1」を「0」に更新することで当該第2の記憶領域に有効フラグを設定し、書き直し元の有効記憶領域に無効データを書き込むことで無効記憶領域を1つ後ろの領域にシフトするとともに書き直し元の有効記憶領域に対応する第2の記憶領域の有効フラグの1個の「1」を「0」に更新することで当該第2の記憶領域に無効フラグを設定する(ステップS12)。
つまり、主制御部8は、ステップS12において、ステップS10とは逆に、無効記憶領域の1つ後ろの領域の有効記領域に記憶されている分割プログラムを無効記憶領域に書き直し、この1つ後ろの領域の有効記憶領域を無効記憶領域にすることで無効記憶領域を後ろの領域にシフトさせる。
主制御部8は、ステップS8において『YES』と判定した場合には、すなわち、例えば、図6(a)に示すように先頭の第1の記憶領域1が無効記憶領域である場合には、無効記憶領域の1つ後ろの領域の有効記憶領域に記憶されている分割プログラムを無効記憶領域に書き直すとともに、書き直し先の無効記憶領域に対応する第2の記憶領域の無効フラグの3個の「1」を「0」に更新することで当該第2の記憶領域に有効フラグを設定し、書き直し元の有効記憶領域に無効データを書き込むことで無効記憶領域を1つ後ろの領域にシフトするとともに書き直し元の有効記憶領域に対応する第2の記憶領域の有効フラグの1個の「1」を「0」に更新することで当該第2の記憶領域に無効フラグを設定する(ステップS13)。
例えば、主制御部8は、ステップS13において、図6(b)に示すように、無効記憶領域(第1の記憶領域1)の1つ後ろの領域の有効記憶領域(第1の記憶領域2)に記憶されている分割プログラム1を無効記憶領域に書き直し、第2の記憶領域1に設定されている無効フラグの下3桁目から下5桁目の3桁分の「1」を「0」に更新する。そして、主制御部8は、図6(c)に示すように、書き直し元の有効記憶領域(第1の記憶領域2)に無効データを書き込むことで無効記憶領域を1つ後ろの領域にシフトし、書き直し元の有効記憶領域に対応する第2の記憶領域2の有効フラグの下4桁目の「1」を「0」に更新する。
また、主制御部8は、ステップS8において終端の第1の記憶領域nが無効記憶領域である場合には、先端の第1の記憶領域1が無効記憶領域である場合とは逆に、無効記憶領域の1つ前の領域の有効記憶領域に記憶されている分割プログラムを無効記憶領域に書き直すとともに、書き直し先の無効記憶領域に対応する第2の記憶領域の無効フラグの3個の「1」を「0」に更新することで当該第2の記憶領域に有効フラグを設定し、書き直し元の有効記憶領域に無効データを書き込むことで無効記憶領域を1つ前の領域にシフトするとともに書き直し元の有効記憶領域に対応する第2の記憶領域の有効フラグの1個の「1」を「0」に更新することで当該第2の記憶領域に無効フラグを設定する。
主制御部8は、上記ステップS1〜13の動作を繰り返し実行し、起動回数が書き直し基準回数Wnで割り切れる毎、つまりNAND型フラッシュメモリ71のリード限界回数を分割プログラム1〜n−1の数で割った値の回数分制御プログラムをリードする毎に分割プログラム1〜n−1を1つずつ書き直すことで、制御プログラムのリード回数(起動回数)がNAND型フラッシュメモリ71のリード限界回数に達するまでに全ての分割プログラム1〜n−1の書き直しを完了することができる。
また、主制御部8は、上記ステップS7,11,12,13において、NOR型フラッシュメモリ72に記憶されている値「1」を「0」に更新することにより識別フラグを設定するので、イレース無しで識別フラグを更新できる。また、主制御部8は、「1」を「0」に更新する処理を続けた結果、上記処理に必要な「1」の数が足らなくなった場合に、その時点においてNOR型フラッシュメモリ72に記憶されている識別フラグを他のメモリ(RAMなど)に記憶させ、他のメモリに記憶されている識別フラグに基づいてNOR型フラッシュメモリ72の識別フラグを初期化する。
この際の初期化では、必ずしも図4(a)に示される識別フラグに戻すとは限らず、これまで実行された分割プログラム1〜n−1の書き直しの続きから実行できる識別フラグに設定する。そして、主制御部8は、初期化後、再び、NOR型フラッシュメモリ72に記憶されている値「1」を「0」に更新することにより識別フラグを設定しながら、分割プログラム1〜n−1の書き直しを実行する。
以上のように、本実施形態に係る複合機Aにおいて、主制御部8は、識別フラグの「0」の数に基づいて無効記憶領域のシフト方向を判定、つまり無効記憶領域を前の領域または後ろの領域にシフトさせるか判定することで、無効記憶領域のシフト方向を管理する。これにより、複合機Aは、記憶部のリード限界回数に達するまでに全ての分割データを書き直すことを具体的に実現することができる。
また、本実施形態では、起動回数が書き直し基準回数Wnで割り切れる毎に分割プログラム1〜n−1を1つずつ書き直すことにより分割プログラム1〜n−1の書き直しが時間的に分散されるので、書き直し中に電源断などの障害が発生することで書き直し失敗が起きる危険性を抑えることができる。
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されることなく、例えば以下のような変形が考えられる。
(1)上記実施形態に係る複合機Aには、第1の記憶部としてNAND型フラッシュメモリ71が搭載され、第2の記憶部としてNOR型フラッシュメモリ72が搭載されているが、本発明はこれに限定されない。
(1)上記実施形態に係る複合機Aには、第1の記憶部としてNAND型フラッシュメモリ71が搭載され、第2の記憶部としてNOR型フラッシュメモリ72が搭載されているが、本発明はこれに限定されない。
例えば、NOR型フラッシュメモリ72を第1の記憶部にして、NAND型フラッシュメモリ71を第2の記憶部にするようにしてもよい。また、NAND型フラッシュメモリ71及びNOR型フラッシュメモリ72以外の記憶部を第1の記憶部及び第2の記憶部として用いるようにしてもよい。
(2)上記実施形態に係る複合機Aでは、起動回数が書き直し基準回数Wnで割り切れる毎、に有効記憶領域の分割プログラムを無効記憶領域の書き直したが、本発明はこれに限定されない。
例えば、主制御部8は、起動回数が書き直し基準回数Wnで割り切れる毎ではなく、所定の回数毎に有効記憶領域の分割プログラムを無効記憶領域の書き直し、制御プログラムのリード回数がリード限界回数に達するまでに全ての分割プログラム1〜n−1の書き直しを完了するようにしてもよい。つまり、本発明は、制御プログラムのリード回数がリード限界回数に達するまでに全ての前記分割データの書き直しが完了していればよい。
例えば、主制御部8は、起動回数が書き直し基準回数Wnで割り切れる毎ではなく、所定の回数毎に有効記憶領域の分割プログラムを無効記憶領域の書き直し、制御プログラムのリード回数がリード限界回数に達するまでに全ての分割プログラム1〜n−1の書き直しを完了するようにしてもよい。つまり、本発明は、制御プログラムのリード回数がリード限界回数に達するまでに全ての前記分割データの書き直しが完了していればよい。
(3)上記実施形態は、画像形成装置である複合機に本発明に係る記憶装置を搭載したものであるが、本発明はこれに限定されない。
例えば、コンピュータ及び携帯電話機などプログラム(データ)によって動作するあらゆる電子機器に本発明に係る記憶装置を搭載することができる。
例えば、コンピュータ及び携帯電話機などプログラム(データ)によって動作するあらゆる電子機器に本発明に係る記憶装置を搭載することができる。
(4)上記実施形態は、図4に示すように、初期化時の無効記憶領域が、終端の第1の記憶領域nに位置しているが、本発明はこれに限定されない。
初期化時の無効記憶領域は、先端の第1の記憶領域1に位置していてもよい。
初期化時の無効記憶領域は、先端の第1の記憶領域1に位置していてもよい。
(5)上記実施形態は、主制御部8は、書き直し元の有効記憶領域に無効データを書き込むとともに、書き直し元の有効記憶領域に対応する第2の記憶領域に無効フラグを設定することで、書き直し元の有効記憶領域を無効記憶領域にしたが、本発明はこれに限定されない。
主制御部8は、無効フラグの有り無しを基準に無効記憶領域であるか否か判断するので、無効記憶領域に無効データを書き込まず、分割プログラムをそのままにしてもよい。無効データを書き込むためには、書き直し元の有効記憶領域に記憶されている分割プログラムを消去する必要がある。NAND型フラッシュメモリ71の寿命における消去回数は予め決まっているので、無効データを書き込まないことによりNAND型フラッシュメモリ71の寿命を延ばすことができる。
主制御部8は、無効フラグの有り無しを基準に無効記憶領域であるか否か判断するので、無効記憶領域に無効データを書き込まず、分割プログラムをそのままにしてもよい。無効データを書き込むためには、書き直し元の有効記憶領域に記憶されている分割プログラムを消去する必要がある。NAND型フラッシュメモリ71の寿命における消去回数は予め決まっているので、無効データを書き込まないことによりNAND型フラッシュメモリ71の寿命を延ばすことができる。
A…複合機、1…操作表示部、2…画像読取部、3…画像データ記憶部、4…画像処理部、5…用紙搬送/画像形成部、6…通信部、7…記憶部、8…主制御部(記憶制御手段)、11…操作キー、12…タッチパネル、71…NAND型フラッシュメモリ、72…NOR型フラッシュメモリ
Claims (6)
- 複数の第1の記憶領域を有し、データが分割された分割データを前記第1の記憶領域それぞれに記憶する第1の記憶部と、
前記第1の記憶領域それぞれに対応した複数の第2の記憶領域を有し、前記第1の記憶領域が前記分割データを記憶している有効記憶領域であることを示す有効フラグまたは前記分割データを記憶していない無効記憶領域であることを示す無効フラグを識別フラグとして前記第2の記憶領域それぞれに記憶する第2の記憶部と、
前記有効記憶領域に記憶されている前記分割データを前記無効記憶領域に書き直すとともに、書き直し先の前記無効記憶領域に対応する前記第2の記憶領域に有効フラグを設定し、書き直し元の前記有効記憶領域に対応する前記第2の記憶領域に無効フラグを設定することで前記複数の第1の記憶領域における前記無効記憶領域の位置をシフトしながら前記データのリード回数が前記第1の記憶部のリード限界回数に達するまでに全ての前記分割データの書き直しを完了し、前記識別フラグに基づいて前記無効記憶領域のシフト方向を判定する記憶制御手段とを具備することを特徴とする記憶装置。 - 前記記憶制御手段は、前記リード限界回数を前記分割データの数で割った値の回数分前記データをリードする毎に前記分割データを1つずつ書き直すことを特徴とする請求項1に記載の記憶装置。
- 前記第1の記憶部は、NAND型フラッシュメモリであることを特徴とする請求項1または2に記載の記憶装置。
- 前記第2の記憶部は、NOR型フラッシュメモリであることを特徴とする請求項1〜3のいずれか1項に記載の記憶装置。
- 前記記憶制御手段は、前記NOR型フラッシュメモリに記憶されている前記識別フラグをイレース無しで更新し、イレース無しによる更新が限界になった場合に、イレースを用いて識別フラグを初期化することを特徴とする請求項4に記載の記憶装置。
- 請求項1〜5のいずれか1項に記載の記憶装置を具備し、当該記憶装置に記憶されるデータに基づいて動作することを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010243868A JP2012098794A (ja) | 2010-10-29 | 2010-10-29 | 記憶装置及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010243868A JP2012098794A (ja) | 2010-10-29 | 2010-10-29 | 記憶装置及び画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012098794A true JP2012098794A (ja) | 2012-05-24 |
Family
ID=46390656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010243868A Pending JP2012098794A (ja) | 2010-10-29 | 2010-10-29 | 記憶装置及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012098794A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016024779A (ja) * | 2014-07-24 | 2016-02-08 | 株式会社東芝 | 情報処理装置、データアクセス方法およびプログラム |
JP7255086B2 (ja) | 2017-04-28 | 2023-04-11 | 富士電機株式会社 | 充放電配分制御装置、充放電配分制御システム、および充放電配分制御方法 |
-
2010
- 2010-10-29 JP JP2010243868A patent/JP2012098794A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016024779A (ja) * | 2014-07-24 | 2016-02-08 | 株式会社東芝 | 情報処理装置、データアクセス方法およびプログラム |
JP7255086B2 (ja) | 2017-04-28 | 2023-04-11 | 富士電機株式会社 | 充放電配分制御装置、充放電配分制御システム、および充放電配分制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4462186B2 (ja) | データバックアップ装置、データバックアップシステム及びデータバックアップ処理プログラム | |
US9185257B2 (en) | Information processing apparatus and method for job setting within or outside range of use authority of users | |
US10715688B2 (en) | Display device capable of notifying display object by voice, image processing apparatus, notifying method, process executing method | |
JP6079659B2 (ja) | 表示システム、画像形成装置、プログラム、表示状態制御方法 | |
JP2012098794A (ja) | 記憶装置及び画像形成装置 | |
JP6641952B2 (ja) | 印刷システム | |
JP2018138332A (ja) | 表示装置、および画像形成装置 | |
JP5268830B2 (ja) | ファームウェア更新プログラム及び画像形成装置 | |
JP6079299B2 (ja) | プリントシステム、プログラム、起動装置 | |
US20160188273A1 (en) | Display/input device, image forming apparatus, and method for controlling a display/input device | |
US20200012455A1 (en) | Memory system and electronic apparatus | |
JP2003140841A (ja) | プログラム書き換え方法及び画像処理システム | |
JP6390680B2 (ja) | サーバ、更新管理プログラムおよび画像処理システム | |
JP6459543B2 (ja) | 画像形成装置及びジョブ処理制御方法並びにジョブ処理制御プログラム | |
JP2008022130A (ja) | 画像形成装置並びにその起動方法及びメニュー表示方法 | |
JP6832765B2 (ja) | 画像読取装置、画像形成装置、制御プログラムおよび制御方法 | |
JP2011194846A (ja) | 画像形成装置 | |
JP2019144960A (ja) | 更新管理サーバおよびプログラム | |
JP2022087022A (ja) | 情報処理装置、情報処理プログラム及び画像形成装置 | |
JP6587077B2 (ja) | 画像処理プログラム、サーバ、更新管理プログラム | |
JP5205348B2 (ja) | ファームウェア更新プログラム及び画像形成装置 | |
JP2012133651A (ja) | 半導体記憶装置の制御プログラム、半導体記憶媒体制御装置、半導体記憶媒体の制御方法及び画像形成装置 | |
JP2018078364A (ja) | 画像処理装置 | |
JP6579079B2 (ja) | 画像処理装置及びプレビュー表示方法 | |
JP2021168072A (ja) | 情報処理装置及び情報処理装置の制御方法 |