JP2012098317A - 画像表示装置および画像表示装置の駆動方法 - Google Patents

画像表示装置および画像表示装置の駆動方法 Download PDF

Info

Publication number
JP2012098317A
JP2012098317A JP2010243204A JP2010243204A JP2012098317A JP 2012098317 A JP2012098317 A JP 2012098317A JP 2010243204 A JP2010243204 A JP 2010243204A JP 2010243204 A JP2010243204 A JP 2010243204A JP 2012098317 A JP2012098317 A JP 2012098317A
Authority
JP
Japan
Prior art keywords
light emission
light emitting
potential
emitting element
driving transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010243204A
Other languages
English (en)
Inventor
Norihiro Nakamura
則裕 中村
Kenta Kajiyama
憲太 梶山
Hajime Akimoto
秋元　　肇
Koji Ikeda
宏治 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Japan Display Inc
Original Assignee
Canon Inc
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc, Hitachi Displays Ltd filed Critical Canon Inc
Priority to JP2010243204A priority Critical patent/JP2012098317A/ja
Priority to US13/281,585 priority patent/US20120105501A1/en
Publication of JP2012098317A publication Critical patent/JP2012098317A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】画像表示装置のコントラストを向上させる。
【解決手段】画像表示装置は、発光期間に電流量に応じて発光する発光素子と、前記発光期間の前に一端に供給される表示電位に応じた電位差を記憶する記憶容量と、前記記憶容量が記憶した電位差に応じてドレイン電極の電流量を調節する駆動トランジスタと、前記駆動トランジスタのドレイン電極に対して前記発光素子と直列的に接続され、前記発光期間にオンされる点灯制御スイッチと、前記点灯制御スイッチがオンされる場合に生じる電流経路であって前記駆動トランジスタから前記発光素子への電流経路の内にある点と放電電位を供給する配線とを前記発光期間の前に接続する放電スイッチと、を含む。
【選択図】図４Ａ

Description

本発明は発光素子を用いた画像表示装置、およびその画像表示装置の駆動方法に関する。
近年有機ＥＬ表示装置など、発光素子を用いた画像表示装置の開発が盛んに行われている。発光素子を階調に応じた輝度で発光させる画素回路、およびその画素回路を駆動する方式の一つが特許文献１に開示されている。図１０は従来の画素回路の一例を示す図である。この画素回路は、発光素子ＩＬと、駆動トランジスタＴＲＤと、記憶容量ＣＰと、選択スイッチＳＷＳと、発光信号制御スイッチＳＷＦと、点灯制御スイッチＳＷＩと、リセットスイッチＳＷＲと、を含む。そして、画素回路の列に対応してデータ線ＤＡＴと電源線ＰＷＲが設けられ、画素回路の行に対応して発光制御信号線ＲＥＦが設けられている。駆動トランジスタＴＲＤはｐチャネル型のトランジスタである。
駆動トランジスタＴＲＤのソース電極は電源線ＰＷＲに接続され、ドレイン電極は点灯制御スイッチＳＷＩを介して発光素子ＩＬの一端に接続されている。記憶容量ＣＰの一端は駆動トランジスタＴＲＤのゲート電極と接続されており、記憶容量ＣＰの他端は選択スイッチＳＷＳを介してデータ線ＤＡＴと接続され、また記憶容量ＣＰの他端は発光信号制御スイッチＳＷＦを介して発光制御信号線ＲＥＦと接続されている。選択スイッチＳＷＳと、発光信号制御スイッチＳＷＦと、点灯制御スイッチＳＷＩと、リセットスイッチＳＷＲとは薄膜トランジスタである。これらの薄膜トランジスタのゲート電極はそれぞれ制御信号を送る配線に接続されている。ここで、駆動トランジスタＴＲＤのゲート電極のあるノードをノードＮＡと呼ぶ。
図１０に示す有機ＥＬ表示装置での画素回路の駆動方法を以下で説明する。データ信号を書込む期間にはデータ線ＤＡＴからのデータ信号が記憶容量ＣＰの他端に供給される。その際にリセットスイッチＳＷＲをオンすることで、駆動トランジスタＴＲＤのゲート−ソース間の電位差をその駆動トランジスタＴＲＤの閾値電圧とする。そしてリセットスイッチＳＷＲをオフすると、記憶容量ＣＰはデータ信号の電位と電源線の電位との電位差から駆動トランジスタＴＲＤの閾値電圧を除いた電位差を記憶する。そのデータ信号を書き込む期間の後には発光素子を発光させる期間がある。その発光素子を発光させる期間には、選択スイッチＳＷＳをオフして発光信号制御スイッチＳＷＦをオンし、さらに点灯制御スイッチＳＷＩをオンする。すると、発光制御信号線ＲＥＦから記憶容量ＣＰの他端に発光制御信号が供給されて駆動トランジスタＴＲＤのゲート−ソース間の電位差は閾値電圧に加えてデータ信号の電位と発光制御信号の電位との電位差に応じた電位差が足された電位差となる。閾値電圧が時間的に変化しなければ、駆動トランジスタＴＲＤの閾値電圧の値に関わらず、発光素子ＩＬはデータ信号の電位と発光制御信号の電位との電位差により定まる輝度で発光する。
特許文献１には上述の従来の有機ＥＬ表示装置が開示されている。
特開２００７−１４８２２２号公報
画像表示装置においては、各画素回路に含まれる駆動トランジスタのドレイン電極から発光素子への電流経路上に寄生容量が発生する。その寄生容量は、例えば発光素子の両端の間や、点灯制御スイッチのソースまたはドレイン電極とゲート電極との間、また点灯制御スイッチと発光素子の間の配線と他の配線の間などに発生する。寄生容量はあるフレームの発光期間などに供給される電位を記憶し、次のフレームの発光期間が開始した際に発光素子に向けて電流を流す。すると、駆動トランジスタが電流を流さない場合でも、発光素子が微発光する。これにより発光素子の最低輝度がこの微発光の輝度以上となるため、コントラストが悪化する。
本発明は上記課題を鑑みてなされたものであって、その目的は、寄生容量による微発光を抑え、コントラストを向上させた画像表示装置および画像表示装置の駆動方法を提供することにある。
本出願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下
の通りである。
（１）発光期間に電流量に応じた輝度で発光する発光素子と、表示電位を供給するデータ線と、前記発光期間の前に一端に前記表示電位が供給され、当該表示電位に応じた電位差を記憶する記憶容量と、前記記憶容量が記憶した電位差により生じるゲート電極とソース電極間の電位差に応じてドレイン電極の電流量を調節する駆動トランジスタと、前記駆動トランジスタのドレイン電極に対して前記発光素子と直列的に接続され、前記発光期間にオンされる点灯制御スイッチと、前記点灯制御スイッチがオンされる場合に生じる電流経路であって前記駆動トランジスタから前記発光素子への電流経路の内にある点と放電電位を供給する配線とを前記発光期間の前に接続する放電スイッチと、を含むことを特徴とする画像表示装置。
（２）（１）において、前記放電スイッチは、前記発光素子の前記駆動トランジスタ側の一端と前記放電電位を供給する配線とを前記発光期間の前に電気的に接続する、ことを特徴とする画像表示装置。
（３）（２）において、前記発光素子の前記一端は、前記点灯制御スイッチを介して前記駆動トランジスタのドレイン電極に接続され、前記点灯制御スイッチは、前記放電スイッチが前記発光素子の前記駆動トランジスタ側の一端と前記放電電位を供給する配線とを電気的に接続した後、前記発光期間の開始までオフされる、ことを特徴とする画像表示装置。
（４）（１）から（３）のいずれかにおいて、前記放電スイッチが前記電流経路内の点と前記放電電位を供給する配線とを接続する際に前記記憶容量の他端と前記駆動トランジスタのドレイン電極とを接続するリセットスイッチをさらに含む、ことを特徴とする画像表示装置。
（５）（１）から（４）のいずれかにおいて、発光制御信号線と、選択スイッチと、発光信号制御スイッチと、をさらに含み、前記記憶容量の前記一端は、前記選択スイッチを介して前記データ線と接続され、前記発光信号制御スイッチを介して前記発光制御信号線と接続され、前記記憶容量の前記他端は、前記駆動トランジスタのゲート電極に接続される、ことを特徴とする画像表示装置。
（６）（１）において、前記放電スイッチは、前記電流経路の内にある点と前記データ線とを前記発光期間の前に接続し、前記データ線は、前記電流経路の内にある点と接続される際に前記放電電位を供給する、ことを特徴とする画像表示装置。
（７）（５）において、前記放電スイッチは、前記電流経路の内にある点と前記発光制御信号線とを前記発光期間の前に接続し、前記発光制御信号線は、前記電流経路の内にある点と接続される際に前記放電電位を供給する、ことを特徴とする画像表示装置。
（８）発光素子と、電位差を記憶する記憶容量と、ソース電極とドレイン電極とゲート電極とを含む駆動トランジスタと、を含む画像表示装置の駆動方法であって、前記駆動トランジスタのドレイン電極から前記発光素子への電流経路を確保し、前記記憶容量が記憶する電位差に応じて前記駆動トランジスタが調節する電流量に応じて前記発光素子を発光させる発光ステップと、前記発光ステップの前に前記電流経路内にある点に放電用の電位を供給する放電ステップと、前記発光ステップの前に前記記憶容量の一端に表示電位を供給し、前記表示電位に応じた電位差を前記記憶容量に記憶させる記憶ステップと、を含むことを特徴とする画像表示装置の駆動方法。
（９）データ線と、発光制御信号線と、発光期間に電流量に応じて発光する発光素子と、駆動トランジスタと、前記駆動トランジスタのゲート電極に一端が接続された記憶容量と、前記記憶容量の他端と前記データ線との間に設けられた選択スイッチと、前記記憶容量の前記他端と前記発光制御信号線との間に設けられた発光信号制御スイッチと、駆動トランジスタのゲート電極とドレイン電極との間に設けられたリセットスイッチと、前記発光素子の一端と前記駆動トランジスタのドレイン電極との間に設けられた点灯制御スイッチと、前記発光素子の前記一端と前記データ線との間に設けられ、前記発光期間の前にオンされる放電スイッチと、を含むことを特徴とする画像表示装置。
（１０）データ線と、発光制御信号線と、発光期間に電流量に応じて発光する発光素子と、駆動トランジスタと、前記駆動トランジスタのゲート電極に一端が接続された記憶容量と、前記記憶容量の他端と前記データ線との間に設けられた選択スイッチと、前記記憶容量の前記他端と前記発光制御信号線との間に設けられた発光信号制御スイッチと、駆動トランジスタのゲート電極とドレイン電極との間に設けられたリセットスイッチと、前記発光素子の一端と前記駆動トランジスタのドレイン電極との間に設けられた点灯制御スイッチと、前記点灯制御スイッチの前記駆動トランジスタ側の一端と前記データ線との間に設けられ、前記発光期間の前にオンされる放電スイッチと、を含むことを特徴とする画像表示装置。
（１１）データ線と、発光制御信号線と、発光期間に電流量に応じて発光する発光素子と、駆動トランジスタと、前記駆動トランジスタのゲート電極に一端が接続された記憶容量と、前記記憶容量の他端と前記データ線との間に設けられた選択スイッチと、前記記憶容量の前記他端と前記発光制御信号線との間に設けられた発光信号制御スイッチと、駆動トランジスタのゲート電極とドレイン電極との間に設けられたリセットスイッチと、前記発光素子の一端と前記駆動トランジスタのドレイン電極との間に設けられた点灯制御スイッチと、前記点灯制御スイッチの前記駆動トランジスタ側の一端と前記発光制御信号線との間に設けられ、前記発光期間の前にオンされる放電スイッチと、を含むことを特徴とする画像表示装置。
本発明によれば画像表示装置において寄生容量による微発光を抑え、コントラストを向上させることができる。
第１の実施形態に係る有機ＥＬ表示装置の回路構成の一例を示す図である。 第１の実施形態に係る各画素回路の構成の一例を示す回路図である。 第１の実施形態に係る画素回路に関するリセット制御線、点灯制御線、放電制御線、発光制御信号線、およびデータ線等の電位の時間変化の一例を示す波形図である。 プリチャージ期間における画素回路内のスイッチの状態を示す図である。 データ記憶期間における画素回路内のスイッチの状態を示す図である。 発光期間における画素回路内のスイッチの状態を示す図である。 第１の実施形態に係る各画素回路の構成の他の一例を示す回路図である。 発光素子にかかる電圧と、輝度との関係を示す図である。 第２の実施形態に係る各画素回路の構成の一例を示す回路図である。 第２の実施形態に係る画素回路に関するリセット制御線、点灯制御線、放電制御線、および発光制御信号線等の電位の時間変化の一例を示す波形図である。 プリチャージ期間における画素回路内のスイッチの状態を示す図である。 データ記憶期間における画素回路内のスイッチの状態を示す図である。 発光期間における画素回路内のスイッチの状態を示す図である。 従来の有機ＥＬ表示装置の画素回路の一例を示す図である。
以下では、本発明の実施形態について図面に基づいて説明する。出現する構成要素のうち同一機能を有するものには同じ符号を付し、その説明を省略する。なお以下では、発光素子を用いた画像表示装置の一種である有機ＥＬ表示装置に本発明を適用した場合について説明する。
［第１の実施形態］
有機ＥＬ表示装置は、物理的には、アレイ基板と、フレキシブルプリント基板と、ドライバ集積回路とを含んでいる。アレイ基板上には、画像を表示する表示領域ＤＡが配置される。図１は、第１の実施形態に係る有機ＥＬ表示装置の回路構成の一例を示す図である。図１に示す回路は、主にアレイ基板とドライバ集積回路とに設けられている。有機ＥＬ表示装置のアレイ基板上には表示領域ＤＡがあり、表示領域ＤＡにはマトリクス状に画素が配置されている。画素となる領域のそれぞれには３つの画素回路ＰＣＲ，ＰＣＧ，ＰＣＢが図中横方向に並んで配置されている。画素回路ＰＣＲは赤を表示し、画素回路ＰＣＧは緑を表示し、画素回路ＰＣＢは青を表示する。以下では画素回路ＰＣＲ，ＰＣＢ，ＰＣＧに対し、その発光する色を区別しないときは画素回路ＰＣと呼ぶ。なお表示領域ＤＡにはＭ列×Ｎ行の画素ＰＸが配置されている。ｎ行目ｍ列目の画素ＰＸを構成する赤の画素回路ＰＣＲをＰＣＲ（ｍ，ｎ）、緑の画素回路ＰＣＧをＰＣＧ（ｍ，ｎ）、青の画素回路ＰＣＢをＰＣＢ（ｍ，ｎ）と記す。表示領域内には（３×Ｍ）列×Ｎ行の画素回路ＰＣが並んでおり、本実施形態では同じ列に並んでいる画素回路ＰＣは同じ色を表示する。
表示領域ＤＡ内では、画素回路ＰＣの各列に対応してデータ線ＤＡＴＲ，ＤＡＴＧ，ＤＡＴＢ（以下これらのデータ線を区別しない時はデータ線ＤＡＴと呼ぶ）と電源電位Ｖｏｌｅｄを供給する電源線ＰＷＲとが図中上下方向に延び、画素回路ＰＣの各行に対応してリセット制御線ＲＥＳと、点灯制御線ＩＬＭと、放電制御線ＤＩＳと、発光制御信号線ＲＥＦとが図中左右方向に延びている。またアレイ基板上の領域であって表示領域ＤＡの図中下側の領域には、データ線ＤＡＴＲ，ＤＡＴＧ，ＤＡＴＢに対応して設けられたＲＧＢ切替スイッチＤＳＲ，ＤＳＧ，ＤＳＢと、統合データ線ＤＡＴＩと、データ線駆動回路ＸＤＶとが設けられ、表示領域ＤＡの図中上側の領域には放電電位供給スイッチＰＳＲ，ＰＳＧ，ＰＳＢおよび放電電位供給線ＰＲＶが設けられ、表示領域ＤＡの図中右側の領域には垂直走査回路ＹＤＶが設けられている。なお、データ線駆動回路ＸＤＶと垂直走査回路ＹＤＶとの一部はドライバ集積回路にも設けられている。
同じデータ線ＤＡＴに接続される画素回路ＰＣは同じ色を表示する。以下では、ｍ列目の画素の列を構成する画素回路ＰＣＲの列に対応するデータ線ＤＡＴＲをＤＡＴＲ（ｍ）と、画素回路ＰＣＧの列に対応するデータ線ＤＡＴＧをＤＡＴＧ（ｍ）と、画素回路ＰＣＢの列に対応するデータ線ＤＡＴＢをＤＡＴＢ（ｍ）と記す。あるデータ線ＤＡＴは、対応する列内の複数の画素回路ＰＣに対してデータ信号を供給する。また、リセット制御線ＲＥＳと、点灯制御線ＩＬＭと、放電制御線ＤＩＳと、発光制御信号線ＲＥＦとの数はそれぞれ画素回路ＰＣの行数と同じ数（Ｎ本）である。ｎ行目の画素回路ＰＣの行に対応するリセット制御線ＲＥＳをＲＥＳ（ｎ）、点灯制御線ＩＬＭをＩＬＭ（ｎ）、放電制御線ＤＩＳをＤＩＳ（ｎ）、発光制御信号線ＲＥＦをＲＥＦ（ｎ）と記す。リセット制御線ＲＥＳ、点灯制御線ＩＬＭ、放電制御線ＤＩＳおよび発光制御信号線ＲＥＦの一端は垂直走査回路ＹＤＶに接続されている。
ＲＧＢ切替スイッチＤＳＲ，ＤＳＧ，ＤＳＢはｎチャネル型の薄膜トランジスタであって、画素の列に対応してそれぞれＭ個設けられている。ＲＧＢ切替スイッチＤＳＲのゲート電極にはＲＧＢ切替制御線ＣＬＡ１が接続され、ＲＧＢ切替スイッチＤＳＧのゲート電極にはＲＧＢ切替制御線ＣＬＢ１が接続され、ＲＧＢ切替スイッチＤＳＢのゲート電極にはＲＧＢ切替制御線ＣＬＣ１が接続される。
画素のｍ列目に対応するデータ線ＤＡＴのうち画素回路ＰＣＲに対応するデータ線ＤＡＴＲ（ｍ）の下端には、ＲＧＢ切替スイッチＤＳＲの一端が接続されている。ＲＧＢ切替スイッチＤＳＲの他端は、画素の列に対応してＭ本設けられた統合データ線ＤＡＴＩのうちｍ列目の画素に対応する統合データ線ＤＡＴＩの一端と接続されている。同様に、データ線ＤＡＴＧ（ｍ）の下端はＲＧＢ切替スイッチＤＳＧを介して対応する統合データ線ＤＡＴＩの一端と接続されており、データ線ＤＡＴＢ（ｍ）の下端はＲＧＢ切替スイッチＤＳＢを介して対応する統合データ線ＤＡＴＩの一端と接続されている。統合データ線ＤＡＴＩの他端は、データ線駆動回路ＸＤＶに接続される。
なお、ＲＧＢ切替スイッチＤＳＲ，ＤＳＧ，ＤＳＢのドレイン電極は統合データ線ＤＡＴＩに接続され、ソース電極は対応するデータ線ＤＡＴに接続されている。なお、薄膜トランジスタのソース電極とドレイン電極とは、構造上極性が定まっているわけではない。その薄膜トランジスタを流れる電流の向きと薄膜トランジスタがｎチャネル型かｐチャネル型かとによって定まるものである。よって薄膜トランジスタにおいてはソース電極の接続先とドレイン電極の接続先とが反対になっていてもよい。
放電電位供給スイッチＰＳＲ，ＰＳＧ，ＰＳＢはｎチャネル型の薄膜トランジスタであって、画素の列に対応してそれぞれＭ個設けられている。放電電位供給スイッチＰＳＲ，ＰＳＧ，ＰＳＢのゲート電極にはそれぞれ放電電位供給制御線ＣＬＡ２，ＣＬＢ２，ＣＬＣ２が接続される。
画素のｍ列目に対応するデータ線ＤＡＴのうち画素回路ＰＣＲに対応するデータ線ＤＡＴＲ（ｍ）の上端には、放電電位供給スイッチＰＳＲの一端が接続されている。放電電位供給スイッチＰＳＲの他端は、放電電位供給線ＰＲＶと接続されている。同様に、データ線ＤＡＴＧ（ｍ）の上端は放電電位供給スイッチＰＳＧを介して放電電位供給線ＰＲＶと接続され、データ線ＤＡＴＢ（ｍ）の上端は放電電位供給スイッチＰＳＢを介して放電電位供給線ＰＲＶと接続される。放電電位供給線ＰＲＶは、データ線駆動回路ＸＤＶにも接続され、画素回路ＰＣ内の電荷を放電するための放電電位を供給する。
図２は、第１の実施形態に係る各画素回路ＰＣの構成の一例を示す回路図である。各画素回路ＰＣは、発光素子ＩＬと、駆動トランジスタＴＲＤと、記憶容量ＣＰと、補助容量ＣＣと、点灯制御スイッチＳＷＩと、リセットスイッチＳＷＲと、選択スイッチＳＷＳと、発光信号制御スイッチＳＷＦと、放電スイッチＳＷＤと、を含む。発光素子ＩＬは有機ＥＬ素子であり、通常はダイオード特性を有するため、ＯＬＥＤ（Organic light-emitting diode）とも呼ばれる。発光素子ＩＬの一端には図示しない基準電位供給配線によって基準電位が供給される。駆動トランジスタＴＲＤはｐチャネル型の薄膜トランジスタであり、ゲート電極に印加される電位とソース電極に印加される電位との電位差に応じて電源線ＰＷＲから発光素子ＩＬに向けての電流（特に電流量）を制御する。駆動トランジスタＴＲＤのソース電極は電源線ＰＷＲに接続されており、駆動トランジスタＴＲＤのドレイン電極は点灯制御スイッチＳＷＩを介して発光素子ＩＬの他端に接続されている。記憶容量ＣＰの一端は駆動トランジスタＴＲＤのゲート電極に接続される。記憶容量ＣＰの他端は選択スイッチＳＷＳの一端に接続され、選択スイッチＳＷＳの他端はデータ線ＤＡＴと接続される。また記憶容量ＣＰの他端は発光信号制御スイッチＳＷＦの一端とも接続され、発光信号制御スイッチＳＷＦの他端は発光制御信号線ＲＥＦと接続されている。なお、画素回路ＰＣＲに含まれる発光素子ＩＬは赤を発光し、画素回路ＰＣＧに含まれる発光素子ＩＬは緑を発光し、画素回路ＰＣＢに含まれる発光素子ＩＬは青を発光する。
補助容量ＣＣの一端は記憶容量ＣＰの他端に接続され、補助容量ＣＣの他端は駆動トランジスタＴＲＤのソース電極に接続されている。補助容量ＣＣは、記憶容量ＣＰの他端の電位を安定させるために設けられたものであるが、なくてもよい。駆動トランジスタＴＲＤのゲート電極とドレイン電極とはリセットスイッチＳＷＲを介して接続されている。放電スイッチＳＷＤは、発光素子ＩＬの点灯制御スイッチＳＷＩ側の一端とデータ線ＤＡＴとの間に設けられている。リセットスイッチＳＷＲはダブルゲート型かつｐチャネル型の薄膜トランジスタであり、選択スイッチＳＷＳはｐチャネル型の薄膜トランジスタであり、発光信号制御スイッチＳＷＦはｎチャネル型の薄膜トランジスタである。リセットスイッチＳＷＲ、選択スイッチＳＷＳおよび発光信号制御スイッチＳＷＦのゲート電極は、リセット制御線ＲＥＳに接続されている。点灯制御スイッチＳＷＩはｎチャネル型の薄膜トランジスタであり、そのゲート電極は点灯制御線ＩＬＭに接続される。放電スイッチＳＷＤはｎチャネル型の薄膜トランジスタであり、そのゲート電極は放電制御線ＤＩＳに接続される。
なお、基準電位は、電源線ＰＷＲから供給される電源電位Ｖｏｌｅｄやデータ線ＤＡＴ、点灯制御スイッチＳＷＩなどのスイッチに用いる薄膜トランジスタのゲート電極に供給される電位等との関係で基準となる電位である。基準電位は必ずしも接地された電極から供給されなくてもよい。
次に本実施形態に係る有機ＥＬ表示装置の駆動方法について説明する。図３は、第１の実施形態に係る画素回路ＰＣに関するリセット制御線ＲＥＳ、点灯制御線ＩＬＭ、放電制御線ＤＩＳ、発光制御信号線ＲＥＦ、およびデータ線ＤＡＴＲ，ＤＡＴＧ，ＤＡＴＢ等の電位の時間変化の一例を示す波形図である。本図ではある行の画素回路ＰＣに対する信号のみを示している。
ある画素回路に対する発光のための操作は、プリチャージ操作、データ記憶操作、発光操作の順で行われる。プリチャージ操作は駆動トランジスタＴＲＤのゲート電位を低くするための操作であり、この操作を行う期間をプリチャージ期間Ｔｐｒと呼ぶ。データ記憶操作は駆動トランジスタＴＲＤにその閾値電圧を発生させるとともに記憶容量ＣＰに表示すべき階調および閾値電圧に応じた電位差を記憶させる操作であり、この操作を行う期間をデータ記憶期間Ｔｗｒと呼ぶ。発光操作は発光素子ＩＬを発光させる操作であり。この操作を行う期間を発光期間Ｔｉｌと呼ぶ。ここでは、プリチャージ期間Ｔｐｒとデータ記憶期間Ｔｗｒとは連続しており、その両方を合わせた期間の長さが１水平期間（１Ｈ）である。画素回路ＰＣはマトリクス状に配置されており、垂直走査回路ＹＤＶは１水平期間ごとに次の行を順次走査する。本図の例では、ｎ行目の画素回路ＰＣがプリチャージ期間Ｔｐｒまたはデータ記憶期間Ｔｗｒのときは、ｎ行目以外の画素回路ＰＣは発光期間Ｔｉｌとなる。次の水平期間１Ｈには、ｎ＋１行目の画素回路ＰＣがプリチャージ期間Ｔｐｒまたはデータ記憶期間Ｔｗｒとなり、ｎ＋１行目以外の画素回路ＰＣは発光期間Ｔｉｌとなる。なお垂直走査回路ＹＤＶは、表示領域ＤＡ内の最後の行まで走査された後は、垂直帰線期間を経て次のフレームを表示させるため１番目の行から順次走査する。
図４Ａから図４Ｃは、各期間における、図３に示す画素回路ＰＣ内の点灯制御スイッチＳＷＩ、リセットスイッチＳＷＲ、選択スイッチＳＷＳ、発光信号制御スイッチＳＷＦおよび放電スイッチＳＷＤの状態を示す図である。以下では図３と図４Ａから図４Ｃを用いて駆動方法について説明する。
プリチャージ期間Ｔｐｒの前は、前フレームに表示する階調で発光素子ＩＬが発光している。垂直走査回路ＹＤＶはプリチャージ期間Ｔｐｒには、リセット制御線ＲＥＳにローレベルの電位を供給し、点灯制御線ＩＬＭおよび放電制御線ＤＩＳにはハイレベルの電位を供給する。発光制御信号線ＲＥＦには発光制御信号の電位Ｖｒｅｆを与える。すると、選択スイッチＳＷＳ、リセットスイッチＳＷＲ、点灯制御スイッチＳＷＩ、および放電スイッチＳＷＤはオンされており、発光信号制御スイッチＳＷＦはオフされている。図４Ａは画素回路ＰＣ内のこれらのスイッチの状態を示す図である。これにより、記憶容量ＣＰの駆動トランジスタＴＲＤのゲート電極側の一端はリセットスイッチＳＷＲ、点灯制御スイッチＳＷＩおよび放電スイッチＳＷＤを介してデータ線ＤＡＴに接続され、記憶容量ＣＰの他端は選択スイッチＳＷＳを介してデータ線ＤＡＴに接続される。ここで、データ線ＤＡＴには発光素子ＩＬが発光する電位より低い電位Ｖｄｉｎが供給されており、発光素子ＩＬ、点灯制御スイッチＳＷＩおよび駆動トランジスタＴＲＤと発光素子ＩＬの間の配線などに生じる寄生容量に溜まった電荷が放電される。また記憶容量ＣＰの他端にも同じ電位Ｖｄｉｎが供給されており、記憶容量ＣＰに溜まった電荷も放電（プリチャージ）され、また駆動トランジスタＴＲＤのゲート電極の電位Ｖｄｉｎも駆動トランジスタがオンするのに充分に低い電位となる。リセットスイッチＳＷＲ、点灯制御スイッチＳＷＩおよび放電スイッチＳＷＤは、記憶容量ＣＰをプリチャージするプリチャージスイッチとして機能している。なお、プリチャージ期間Ｔｐｒには電源線ＰＷＲから駆動トランジスタＴＲＤのドレイン電極を介して電流が流れるが、その電流は放電スイッチＳＷＤにより発光素子ＩＬではなくデータ線ＤＡＴに流れる。図２に示す画素回路ＰＣではプリチャージ期間Ｔｐｒにデータ線ＤＡＴと発光素子ＩＬの一端との間を電気的に接続し、かつリセットスイッチＳＷＲや点灯制御スイッチＳＷＩもオンすることで、記憶容量ＣＰと寄生容量の電荷を放電するルートが重なり、結果としてスイッチの数を増やなくても記憶容量ＣＰと寄生容量との放電を実現している。
なお、記憶容量ＣＰの電荷をデータ線ＤＡＴなどの放電用の配線に放電するルートと、寄生容量の電荷を放電するルートを分けても寄生容量に溜まった電荷は放電される。例えば記憶容量ＣＰの駆動トランジスタＴＲＤ側の一端と放電用の配線との間にスイッチを設け、プリチャージ期間Ｔｐｒにそのスイッチと放電スイッチＳＷＤとをオンしてもよい。
プリチャージ期間Ｔｐｒが終わりデータ記憶期間Ｔｗｒになると、垂直走査回路ＹＤＶは点灯制御線ＩＬＭにローレベルの電位を供給し、点灯制御スイッチＳＷＩがオフになる。図４Ｂはデータ記憶期間Ｔｗｒにおける画素回路ＰＣ内のこれらのスイッチの状態を示す図である。データ記憶期間Ｔｗｒが始まるとリセットスイッチＳＷＲがオンされていることにより、電源線ＰＷＲから駆動トランジスタＴＲＤのドレイン電極とゲート電極とを介して記憶容量ＣＰの一端への電流経路が確保され、その電流経路に電流が流れる。電流が流れると記憶容量ＣＰに電荷が溜まり、駆動トランジスタＴＲＤのゲート電極の電位は上昇していく。十分な時間が経過すると駆動トランジスタＴＲＤのゲート電極とソース電極との間の電圧がその駆動トランジスタＴＲＤの閾値電圧となり、電流は流れなくなる。その時点でデータ線ＤＡＴはその画素回路ＰＣが表示すべき階調を示す表示電位Ｖｄａｔａを記憶容量ＣＰの他端に供給し、記憶容量ＣＰはそれらにより生じる電位差を記憶する。駆動トランジスタＴＲＤの閾値電圧をＶｔｈとし、データ記憶期間Ｔｗｒが充分に長いとすると、データ記憶期間Ｔｗｒの終わりに記憶容量ＣＰの両端にかかる電位差は、Ｖｏｌｅｄ−｜Ｖｔｈ｜−Ｖｄａｔａとなる。なお、発光素子ＩＬの駆動トランジスタＴＲＤ側の一端と点灯制御スイッチＳＷＩとの間のノード（以下ノードＩと記す）には電流が供給されないため、このノードＩの電位は保たれる。
ここで、データ記憶期間Ｔｗｒにはデータ線駆動回路ＸＤＶはデータ線ＤＡＴＲ，ＤＡＴＧ，ＤＡＴＢのそれぞれに順次、表示電位Ｖｄａｔａに対応するデータ信号を供給する。データ記憶期間Ｔｗｒのはじめに、ＲＧＢ切替制御線ＣＬＡ１がハイレベルになりＲＧＢ切替スイッチＤＳＲがオンされ、統合データ線ＤＡＴＩとデータ線ＤＡＴＲとが接続される。データ線駆動回路ＸＤＶは統合データ線ＤＡＴＩを介してデータ線ＤＡＴＲにデータ信号を書き込む。次はＲＧＢ切替制御線ＣＬＡ１に代わりＲＧＢ切替制御線ＣＬＢ１がハイレベルになり、データ線駆動回路ＸＤＶは統合データ線ＤＡＴＩを介してデータ線ＤＡＴＧにデータ信号を書き込む。同様にＲＧＢ切替制御線ＣＬＢ１に代わりＲＧＢ切替制御線ＣＬＣ１がハイレベルになり、データ線駆動回路ＸＤＶは統合データ線ＤＡＴＩを介してデータ線ＤＡＴＢにデータ信号を書き込む。データ線書込み後はＲＧＢ切替スイッチＤＳＢはオフされる。ＲＧＢ切替スイッチＤＳＲ，ＤＳＧ，ＤＳＢがオフされても、データ線ＤＡＴＲ，ＤＡＴＧ，ＤＡＴＢは供給されたデータ信号の電位を保持する。なぜならデータ線ＤＡＴＲ，ＤＡＴＧ，ＤＡＴＢとリセット制御線ＲＥＳなどの左右に延びる配線との間には寄生容量が発生しており、それらが電位を保持するためである。これにより、データ記憶期間Ｔｗｒの間ずっとデータ信号を供給しなくても、少なくともデータ記憶期間Ｔｗｒの終わりには記憶容量ＣＰの他端には表示電位Ｖｄａｔａが供給される。データ記憶期間Ｔｗｒの終わりにリセット制御線ＲＥＳの電位がハイレベルとなりリセットスイッチＳＷＲと選択スイッチＳＷＳとがオフされると、記憶容量ＣＰは上述の電位差を記憶する。また発光信号制御スイッチＳＷＦがオンになり、記憶容量ＣＰのデータ線ＤＡＴ側の一端に発光制御信号の電位Ｖｒｅｆが供給される。
次の発光期間Ｔｉｌにおいては、点灯制御線ＩＬＭの電位がハイレベルとなり点灯制御スイッチＳＷＩがオンになり、放電制御線ＤＩＳの電位がローレベルになり放電スイッチＳＷＤがオフとなる。図４Ｃはこのタイミングのスイッチの状態を示す図である。駆動トランジスタＴＲＤが流す電流はデータ信号の電位と発光制御信号の電位Ｖｒｅｆとの電位差に応じて変化する。具体的には、駆動トランジスタＴＲＤのゲート電極に印加される電位は、Ｖｏｌｅｄ−│Ｖｔｈ│−（Ｖｄａｔａ−Ｖｒｅｆ）である。
駆動トランジスタＴＲＤが流す電流量はゲートーソース間の電位差から閾値電圧を引いた値により定まるため、駆動トランジスタＴＲＤの製造時の閾値電圧のばらつきに関係なく電流量を制御できる。それにより、データ信号の電位に応じた輝度で発光素子ＩＬが発光する。
ここで発光期間Ｔｉｌに点灯制御スイッチＳＷＩがオンされる直前には、少なくとも発光素子ＩＬの両端に生じる寄生容量やノードＩと他の配線との間に生じる寄生容量には電荷が溜まっていないため、点灯制御スイッチＳＷＩがオンされる際に何らかの理由でこの寄生容量に関わるノードの電位が変化しても、これらの寄生容量からの電荷は発光素子ＩＬに流れない。発光期間Ｔｉｌの前であって、本フレームの前のフレームの発光期間Ｔｉｌの後に放電スイッチＳＷＤが前記駆動トランジスタから前記発光素子への電流経路内のノードに生じる寄生容量の電荷を放電したからである。よって、記憶容量ＣＰに書込むデータ信号が最も暗い階調を示し、駆動トランジスタＴＲＤが発光素子ＩＬに向けて電流を流さない場合でも発光素子ＩＬの微発光は抑えられ、表示のコントラストを向上できる。
ここで画素回路ＰＣの構成は図２に示す例と異なっていても構わない。図５は第１の実施形態に係る各画素回路ＰＣの構成の他の一例を示す回路図である。図２に示す画素回路ＰＣとの違いは主に２つある。１つは放電スイッチＳＷＤの一端が、点灯制御スイッチＳＷＩの駆動トランジスタＴＲＤ側の一端とデータ線ＤＡＴとの間に接続される点であり、もう１つは、補助容量ＣＣが駆動トランジスタＴＲＤのゲート電極とソース電極との間に設けられている点である。リセット制御線ＲＥＳ、発光制御信号線ＲＥＦ、放電制御線ＤＩＳおよび点灯制御線ＩＬＭには図３に示すようなタイミングで電位が供給される。プリチャージ期間Ｔｐｒには点灯制御スイッチＳＷＩと放電スイッチＳＷＤがオンになっており、発光期間に生じる電流経路の内の点、つまり駆動トランジスタＴＲＤから発光素子ＩＬの間に生じる寄生容量の電荷は放電される。
放電スイッチＳＷＤの一端をデータ線ＤＡＴに接続する代わりに発光制御信号線ＲＥＦに接続し、放電スイッチＳＷＤが点灯制御スイッチＳＷＩの駆動トランジスタＴＲＤ側の一端と発光制御信号線ＲＥＦとの間に設けられていてもよい。
図６は、発光素子ＩＬにかかる電圧ＶＥＬと、輝度Ｌとの関係を示す図である。グラフの実線は赤の発光素子ＩＬの場合を、破線は緑の発光素子ＩＬの場合を、一点鎖線は青の発光素子ＩＬの場合を示す。発光開始電圧Ｖｉｓは、各発光素子ＩＬが測定可能な下限の輝度で発光する（例えば０．０１ｃｄ／ｍ２）電圧と定義する。これらの線が示す特性を見ればわかるように、発光素子ＩＬはある発光開始電圧Ｖｉｓを超えると発光を始め、その輝度は電圧が大きくなるにつれ大きくなっていく。なお、発光開始電圧Ｖｉｓは発光素子ＩＬの色により異なり、赤の発光素子ＩＬで２．３Ｖ、緑の発光素子ＩＬで２．２Ｖ、青の発光素子ＩＬで２．６Ｖほどである。発光素子ＩＬの一端に基準電位が供給されているとすると、発光開始電圧Ｖｉｓより小さい電位（例えば２．０Ｖ以下）を発光制御信号線ＲＥＦに印加すれば、図２や図５に示す画素回路と同じように微発光を抑えることができる。なお、垂直走査回路ＹＤＶは、放電スイッチＳＷＤがオンされる期間に発光開始電圧Ｖｉｓより低い電位を供給し、発光期間Ｔｉｌに発光に適した電位を供給してもよい。
［第２の実施形態］
第２の実施形態は、第１の実施形態の第２の画素回路と比べると放電スイッチＳＷＤの一端をデータ線ＤＡＴに接続する代わりに発光制御信号線ＲＥＦに接続している点が異なる。また放電スイッチＳＷＤが点灯制御スイッチＳＷＩの駆動トランジスタＴＲＤ側の一端と発光制御信号線ＲＥＦとの間に設けられている。以下では第２の実施形態について、第１の実施形態との相違を中心に述べる。図７は第２の実施形態に係る各画素回路ＰＣの構成の一例を示す回路図である。図７に示す画素回路ＰＣでは補助容量ＣＣを省略した。
次に第２の実施形態に係る有機ＥＬ表示装置の駆動方法について説明する。図８は第２の実施形態に係る画素回路ＰＣに関するリセット制御線ＲＥＳ、点灯制御線ＩＬＭ、放電制御線ＤＩＳ、および発光制御信号線ＲＥＦ等の電位の時間変化の一例を示す波形図である。第１の実施形態と同じように、画素回路ＰＣは行ごとに走査され、ある行ではプリチャージ期間Ｔｐｒ、データ記憶期間Ｔｗｒ、発光期間Ｔｉｌの順に期間が移っていく。図９Ａから図９Ｃは、各期間における、図７に示す画素回路ＰＣ内の点灯制御スイッチＳＷＩ、リセットスイッチＳＷＲ、選択スイッチＳＷＳ、発光信号制御スイッチＳＷＦおよび放電スイッチＳＷＤの状態を示す図である。
垂直走査回路ＹＤＶはプリチャージ期間Ｔｐｒには、リセット制御線ＲＥＳおよび点灯制御線ＩＬＭにローレベルの電位を供給し、放電制御線ＤＩＳにハイレベルの電位を供給する。すると、選択スイッチＳＷＳ、リセットスイッチＳＷＲ、および放電スイッチＳＷＤはオンされており、点灯制御スイッチＳＷＩおよび発光信号制御スイッチＳＷＦはオフされている。図９Ａは画素回路ＰＣ内のこれらのスイッチの状態を示す図である。記憶容量ＣＰの一端は選択スイッチＳＷＳを介してデータ線ＤＡＴに接続され、記憶容量ＣＰの他端はリセットスイッチＳＷＲおよび放電スイッチＳＷＤを介して発光制御信号線ＲＥＦに接続される。垂直走査回路ＹＤＶは発光制御信号線ＲＥＦに発光開始電圧Ｖｉｓより低い放電用の放電電位Ｖｄｉｓを供給しており、点灯制御スイッチＳＷＩに生じる寄生容量や駆動トランジスタＴＲＤと点灯制御スイッチＳＷＩとの間の配線に生じる寄生容量に溜まった電荷が放電される。ここで、放電用の放電電位Ｖｄｉｓは駆動トランジスタＴＲＤのソース−ドレイン間で電流を流すのに小さい電位でもある。すると、記憶容量ＣＰもプリチャージされ、次のデータ記憶期間Ｔｗｒで駆動トランジスタＴＲＤに電流を流し、その閾値電圧を発生させることができるようになる。
次のデータ記憶期間Ｔｗｒになると、垂直走査回路ＹＤＶは放電制御線ＤＩＳにローレベルの電位を供給し、放電スイッチＳＷＤがオフになる。また、垂直走査回路ＹＤＶは発光制御信号線ＲＥＦに発光制御信号の電位Ｖｒｅｆを供給する。図９Ｂは、データ記憶期間Ｔｗｒにおける画素回路ＰＣ内のスイッチの状態を示す図である。データ記憶期間Ｔｗｒが始まると電源線ＰＷＲから駆動トランジスタＴＲＤのドレイン電極を介してゲート電極に電流が流れる。十分な時間が経過するとその電流が流れなくなり、駆動トランジスタＴＲＤのゲート電極とソース電極との間の電圧がその駆動トランジスタＴＲＤの閾値電圧となる点は、第１の実施形態と同様である。第１の実施形態と同様の方法でデータ線ＤＡＴが記憶容量ＣＰの一端にその画素回路ＰＣが表示すべき階調を示す表示電位Ｖｄａｔａを供給すれば、記憶容量ＣＰはデータ記憶期間Ｔｗｒが終わりリセットスイッチＳＷＲがオフになる時点でそれらにより生じる電位差を記憶する。
なお、データ線駆動回路ＸＤＶは、データ記憶期間Ｔｗｒの代わりにプリチャージ期間Ｔｐｒに、ＲＧＢ切替スイッチＤＳＲ，ＤＳＧ，ＤＳＢを介してデータ線ＤＡＴＲ，ＤＡＴＧ，ＤＡＴＢに順にデータ信号を供給してもよい。
次の発光期間Ｔｉｌには垂直走査回路ＹＤＶはリセット制御線ＲＥＳと点灯制御線ＩＬＭにハイレベルの電位を供給する。選択スイッチＳＷＳおよびリセットスイッチＳＷＲはオフになり、発光信号制御スイッチＳＷＦおよび点灯制御スイッチＳＷＩはオンになる。すると、発光素子ＩＬを流れる電流は駆動トランジスタＴＲＤにより制御され、発光素子ＩＬはデータ信号に応じた輝度で発光する。ここで、点灯制御スイッチＳＷＩの駆動トランジスタＴＲＤ側に生じる寄生容量において、電荷がプリチャージ期間Ｔｐｒに放電されているため、駆動トランジスタＴＲＤが電流を流さない場合の発光素子ＩＬの微発光は抑えられる。
これまで本発明の様々な実施形態について説明してきたが、本発明が適用できる範囲はこれらの実施形態に限定されるものではない。本発明の技術的思想に応じて種々の形態に適用することができる。
ＤＡ 表示領域、ＤＡＴ，ＤＡＴＲ，ＤＡＴＧ，ＤＡＴＢ データ線、ＤＡＴＩ 統合データ線、ＤＳＲ，ＤＳＧ，ＤＳＢ ＲＧＢ切替スイッチ、ＩＬＭ 点灯制御線、ＤＩＳ 放電制御線、ＲＥＦ 発光制御信号線、ＲＥＳ リセット制御線、ＰＣ，ＰＣＲ，ＰＣＧ，ＰＣＢ 画素回路、ＰＲＶ 放電電位供給線、ＰＳＲ，ＰＳＧ，ＰＳＢ 放電電位供給スイッチ、ＰＷＲ 電源線、ＰＸ 画素、ＸＤＶ データ線駆動回路、ＹＤＶ 垂直走査回路、ＣＬＡ１，ＣＬＢ１，ＣＬＣ１ ＲＧＢ切替制御線、ＣＬＡ２，ＣＬＢ２，ＣＬＣ２ 放電電位供給制御線、ＣＣ 補助容量、ＣＰ 記憶容量、ＩＬ 発光素子、ＳＷＦ 発光信号制御スイッチ、ＳＷＩ 点灯制御スイッチ、ＳＷＤ 放電スイッチ、ＳＷＲ リセットスイッチ、ＳＷＳ 選択スイッチ、ＴＲＤ 駆動トランジスタ、ＶＥＬ 発光素子にかかる電圧、Ｖｉｓ 発光開始電圧、Ｌ 輝度、Ｖｄａｔａ 表示電位、Ｖｄｉｓ 放電電位、Ｖｒｅｆ 発光制御信号の電位、Ｔｐｒ プリチャージ期間、Ｔｗｒ データ記憶期間、Ｔｉｌ 発光期間。

Claims (11)

  1. 発光期間に電流量に応じた輝度で発光する発光素子と、
    表示電位を供給するデータ線と、
    前記発光期間の前に一端に前記表示電位が供給され、当該表示電位に応じた電位差を記憶する記憶容量と、
    前記記憶容量が記憶した電位差により生じるゲート電極とソース電極間の電位差に応じてドレイン電極の電流量を調節する駆動トランジスタと、
    前記駆動トランジスタのドレイン電極に対して前記発光素子と直列的に接続され、前記発光期間にオンされる点灯制御スイッチと、
    前記点灯制御スイッチがオンされる場合に生じる電流経路であって前記駆動トランジスタから前記発光素子への電流経路の内にある点と放電電位を供給する配線とを前記発光期間の前に接続する放電スイッチと、
    を含むことを特徴とする画像表示装置。
  2. 前記放電スイッチは、前記発光素子の前記駆動トランジスタ側の一端と前記放電電位を供給する配線とを前記発光期間の前に電気的に接続する、
    ことを特徴とする請求項１に記載の画像表示装置。
  3. 前記発光素子の前記一端は、前記点灯制御スイッチを介して前記駆動トランジスタのドレイン電極に接続され、
    前記点灯制御スイッチは、前記放電スイッチが前記発光素子の前記駆動トランジスタ側の一端と前記放電電位を供給する配線とを電気的に接続した後、前記発光期間の開始までオフされる、
    ことを特徴とする請求項２に記載の画像表示装置。
  4. 前記放電スイッチが前記電流経路内の点と前記放電電位を供給する配線とを接続する際に前記記憶容量の他端と前記駆動トランジスタのドレイン電極とを接続するリセットスイッチをさらに含む、
    ことを特徴とする請求項１から３のいずれかに記載の画像表示装置。
  5. 発光制御信号線と、
    選択スイッチと、
    発光信号制御スイッチと、をさらに含み、
    前記記憶容量の前記一端は、前記選択スイッチを介して前記データ線と接続され、前記発光信号制御スイッチを介して前記発光制御信号線と接続され、
    前記記憶容量の前記他端は、前記駆動トランジスタのゲート電極に接続される、
    ことを特徴とする請求項１から４のいずれかに記載の画像表示装置。
  6. 前記放電スイッチは、前記電流経路の内にある点と前記データ線とを前記発光期間の前に接続し、
    前記データ線は、前記電流経路の内にある点と接続される際に前記放電電位を供給する、
    ことを特徴とする請求項１に記載の画像表示装置。
  7. 前記放電スイッチは、前記電流経路の内にある点と前記発光制御信号線とを前記発光期間の前に接続し、
    前記発光制御信号線は、前記電流経路の内にある点と接続される際に前記放電電位を供給する、
    ことを特徴とする請求項５に記載の画像表示装置。
  8. 発光素子と、電位差を記憶する記憶容量と、ソース電極とドレイン電極とゲート電極とを含む駆動トランジスタと、を含む画像表示装置の駆動方法であって、
    前記駆動トランジスタのドレイン電極から前記発光素子への電流経路を確保し、前記記憶容量が記憶する電位差に応じて前記駆動トランジスタが調節する電流量に応じて前記発光素子を発光させる発光ステップと、
    前記発光ステップの前に前記電流経路内にある点に放電用の電位を供給する放電ステップと、
    前記発光ステップの前に前記記憶容量の一端に表示電位を供給し、前記表示電位に応じた電位差を前記記憶容量に記憶させる記憶ステップと、
    を含むことを特徴とする画像表示装置の駆動方法。
  9. データ線と、
    発光制御信号線と、
    発光期間に電流量に応じて発光する発光素子と、
    駆動トランジスタと、
    前記駆動トランジスタのゲート電極に一端が接続された記憶容量と、
    前記記憶容量の他端と前記データ線との間に設けられた選択スイッチと、
    前記記憶容量の前記他端と前記発光制御信号線との間に設けられた発光信号制御スイッチと、
    駆動トランジスタのゲート電極とドレイン電極との間に設けられたリセットスイッチと、
    前記発光素子の一端と前記駆動トランジスタのドレイン電極との間に設けられた点灯制御スイッチと、
    前記発光素子の前記一端と前記データ線との間に設けられ、前記発光期間の前にオンされる放電スイッチと、
    を含むことを特徴とする画像表示装置。
  10. データ線と、
    発光制御信号線と、
    発光期間に電流量に応じて発光する発光素子と、
    駆動トランジスタと、
    前記駆動トランジスタのゲート電極に一端が接続された記憶容量と、
    前記記憶容量の他端と前記データ線との間に設けられた選択スイッチと、
    前記記憶容量の前記他端と前記発光制御信号線との間に設けられた発光信号制御スイッチと、
    駆動トランジスタのゲート電極とドレイン電極との間に設けられたリセットスイッチと、
    前記発光素子の一端と前記駆動トランジスタのドレイン電極との間に設けられた点灯制御スイッチと、
    前記点灯制御スイッチの前記駆動トランジスタ側の一端と前記データ線との間に設けられ、前記発光期間の前にオンされる放電スイッチと、
    を含むことを特徴とする画像表示装置。
  11. データ線と、
    発光制御信号線と、
    発光期間に電流量に応じて発光する発光素子と、
    駆動トランジスタと、
    前記駆動トランジスタのゲート電極に一端が接続された記憶容量と、
    前記記憶容量の他端と前記データ線との間に設けられた選択スイッチと、
    前記記憶容量の前記他端と前記発光制御信号線との間に設けられた発光信号制御スイッチと、
    駆動トランジスタのゲート電極とドレイン電極との間に設けられたリセットスイッチと、
    前記発光素子の一端と前記駆動トランジスタのドレイン電極との間に設けられた点灯制御スイッチと、
    前記点灯制御スイッチの前記駆動トランジスタ側の一端と前記発光制御信号線との間に設けられ、前記発光期間の前にオンされる放電スイッチと、
    を含むことを特徴とする画像表示装置。
JP2010243204A 2010-10-29 2010-10-29 画像表示装置および画像表示装置の駆動方法 Pending JP2012098317A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010243204A JP2012098317A (ja) 2010-10-29 2010-10-29 画像表示装置および画像表示装置の駆動方法
US13/281,585 US20120105501A1 (en) 2010-10-29 2011-10-26 Image display device and method for driving image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010243204A JP2012098317A (ja) 2010-10-29 2010-10-29 画像表示装置および画像表示装置の駆動方法

Publications (1)

Publication Number Publication Date
JP2012098317A true JP2012098317A (ja) 2012-05-24

Family

ID=45996218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010243204A Pending JP2012098317A (ja) 2010-10-29 2010-10-29 画像表示装置および画像表示装置の駆動方法

Country Status (2)

Country Link
US (1) US20120105501A1 (ja)
JP (1) JP2012098317A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012133207A (ja) * 2010-12-22 2012-07-12 Japan Display East Co Ltd 画像表示装置およびその駆動方法
CN106409198A (zh) * 2016-11-24 2017-02-15 京东方科技集团股份有限公司 一种检测驱动电路的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5879944B2 (ja) * 2011-11-16 2016-03-08 セイコーエプソン株式会社 電気光学装置、および電子機器
JP6128738B2 (ja) * 2012-02-28 2017-05-17 キヤノン株式会社 画素回路及びその駆動方法
JP6108856B2 (ja) * 2012-03-09 2017-04-05 キヤノン株式会社 表示装置及びそれを用いた電子機器及び表示装置の駆動方法
CN103336397B (zh) * 2013-07-01 2015-09-09 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置
CN105096825B (zh) * 2015-08-13 2018-01-26 深圳市华星光电技术有限公司 显示装置
US10157572B2 (en) * 2016-11-01 2018-12-18 Innolux Corporation Pixel driver circuitry for a display device
CN109427290A (zh) * 2017-08-23 2019-03-05 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN111063301B (zh) * 2020-01-09 2024-04-12 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3899886B2 (ja) * 2001-10-10 2007-03-28 株式会社日立製作所 画像表示装置
KR20060054603A (ko) * 2004-11-15 2006-05-23 삼성전자주식회사 표시 장치 및 그 구동 방법
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
KR101469027B1 (ko) * 2008-05-13 2014-12-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR100926634B1 (ko) * 2008-05-26 2009-11-11 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
JP5360684B2 (ja) * 2009-04-01 2013-12-04 セイコーエプソン株式会社 発光装置、電子機器および画素回路の駆動方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012133207A (ja) * 2010-12-22 2012-07-12 Japan Display East Co Ltd 画像表示装置およびその駆動方法
CN106409198A (zh) * 2016-11-24 2017-02-15 京东方科技集团股份有限公司 一种检测驱动电路的方法
CN106409198B (zh) * 2016-11-24 2017-11-10 京东方科技集团股份有限公司 一种检测驱动电路的方法
US10553154B2 (en) 2016-11-24 2020-02-04 Boe Technology Group Co., Ltd. Method and apparatus for detecting driving circuit

Also Published As

Publication number Publication date
US20120105501A1 (en) 2012-05-03

Similar Documents

Publication Publication Date Title
JP2012098317A (ja) 画像表示装置および画像表示装置の駆動方法
US9286832B2 (en) Organic light-emitting display
US6924602B2 (en) Organic EL pixel circuit
US9767767B2 (en) Pixel, display device including the pixel, and method of driving the display device
US20110221791A1 (en) Image display device
US9111893B2 (en) Display device
US8766964B2 (en) Image display device
US9183782B2 (en) Image display device
US20140347405A1 (en) Pixel circuit and method for driving the same
US9013520B2 (en) Display device and control method therefor
US9711087B2 (en) Pixel with multiple capacitors and organic light emitting display
JP2016057359A (ja) 表示装置、及びその駆動方法
US8674912B2 (en) Image display device
US20110310137A1 (en) Image Display Device
JP2006284916A (ja) 表示装置、アレイ基板、及び表示装置の駆動方法
KR100659622B1 (ko) 표시 장치
JP2007114285A (ja) 表示装置及びその駆動方法
JP2012220646A (ja) 発光装置、発光装置用駆動回路及び発光装置の駆動方法
JP2006276707A (ja) 表示装置及びその駆動方法
JP2009115839A (ja) アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法
JP2006284945A (ja) 表示装置及びその駆動方法
JP2012027277A (ja) 表示装置及びその駆動方法
JP2009115840A (ja) アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法
KR20230031704A (ko) 디스플레이 장치
KR20230005695A (ko) 디스플레이 장치