JP2012094630A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2012094630A
JP2012094630A JP2010239642A JP2010239642A JP2012094630A JP 2012094630 A JP2012094630 A JP 2012094630A JP 2010239642 A JP2010239642 A JP 2010239642A JP 2010239642 A JP2010239642 A JP 2010239642A JP 2012094630 A JP2012094630 A JP 2012094630A
Authority
JP
Japan
Prior art keywords
ito
layer
pillar
semiconductor layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010239642A
Other languages
English (en)
Inventor
Eiji Muramoto
衛司 村本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010239642A priority Critical patent/JP2012094630A/ja
Priority to US13/281,305 priority patent/US20120098014A1/en
Publication of JP2012094630A publication Critical patent/JP2012094630A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】光取り出し効率を高めた半導体発光素子を提供する。
【解決手段】半導体発光素子10では、半導体層11は第1の面と第1の面に対向する第2の面を有し、活性層を含む多層構造である。第1電極15が、半導体層11の第1の面に形成されている。複数のITOピラー16が、半導体層11の第2の面に、第2の面の一部が露出するように分散して形成されている。反射電極17が、ITOピラー16と隣接するITOピラー16との間を埋め込み、ITOピラー16を覆うように半導体層11の第2の面に形成されている。接合金属層18が、反射電極17上に形成されている。支持基板19が、接合金属層18を介して半導体層11に接合されている。ITOピラー16と隣接するITOピラー16との間に、半導体層11の第2の面が露出し、その露出した面に反射電極17が形成されている。
【選択図】 図1

Description

本発明の実施形態は、半導体発光素子に関する。
半導体発光素子の発光効率は内部量子効率と光取り出し効率により決定される。半導体発光素子の輝度を向上させるためには、半導体発光素子の光取り出し効率の改善が重要である。
従来、窒化物半導体発光素子では、P型窒化ガリウム(GaN)層に反射電極を形成し、発光層から放射された光を直接または反射電極で反射させてN型GaN層側から光を取り出すように構成されているものがある。
特開2006−324672号公報 特開2009−218483号公報
本発明は、光取り出し効率を高めた半導体発光素子を提供する。
一つの実施形態によれば、半導体発光素子では、半導体層は第1の面と前記第1の面に対向する第2の面を有し、活性層を含む多層構造である。第1電極が、前記半導体層の前記第1の面に形成されている。複数のITOピラーが、前記半導体層の前記第2の面に、前記第2の面の一部が露出するように分散して形成されている。反射電極が、前記ITOピラーと隣接する前記ITOピラーとの間を埋め込み、前記ITOピラーを覆うように前記半導体層の前記第2の面に形成されている。接合金属層が、前記反射電極上に形成されている。支持基板が、前記接合金属層を介して前記半導体層に接合されている。前記ITOピラーと隣接する前記ITOピラーとの間に、前記半導体層の前記第2の面が露出し、その露出した面に前記反射電極が形成されている。
実施例1に係る半導体発光素子を示す断面図。 実施例1に係る半導体発光素子の上部を除去し、露出した要部を示す平面図。 実施例1に係る半導体発光素子の製造工程の要部を順に示す断面図。 実施例1に係る半導体発光素子の製造工程の要部を順に示す断面図。 実施例1に係るITO膜のエッチング特性を示す断面図。 実施例1に係る別の半導体発光素子を示す断面図。 実施例1に係る別の半導体発光素子を示す断面図。 実施例2に係る半導体発光素子の製造工程の要部を順に示す断面図。
以下、本発明の実施例について図面を参照しながら説明する。
本実施例に係る半導体発光素子について図1および図2を用いて説明する。図1は本実施例の半導体発光素子を示す断面図、図2は半導体発光素子から半導体層を除去し、露出したITOピラーを示す平面図である。
図1に示すように、本実施例の半導体発光素子10では、半導体層11は、P型GaN層12と、活性層13と、N型GaN層14を含む多層構造の半導体層である。
活性層13は、例えば厚さ2μm程度のN型GaNクラッド層と、厚さが5nmのGaN障壁層と厚さが2.5nmのInGaN井戸層とが交互に積層され、最上層がInGaN井戸層である多重量子井戸(MQW:Multiple Quantum Well)層と、厚さ100nm程度のP型GaNクラッド層で構成されている。
P型GaN層12は、P型GaNクラッド層上に、例えば厚さ10nmと薄く形成され、コンタクト層として設けられている。N型GaN層14は、例えば厚さが約3μmと厚く形成され、活性層13およびP型GaN層12を形成するときの下地単結晶層として設けられている。
InGaN井戸層(InGa1−xN層、0<x<1)のIn組成比xは、半導体層11から取り出された光のピーク波長が、例えば約450nmになるように0.1程度に設定されている。
半導体層11の側面は、N型GaN層14側からP型GaN層12側に向かって末広がり状に傾斜している。半導体層11の側面に入射する光の取り出し効率を高めるためである。
第1電極(N電極)15は、例えばチタン(Ti)/白金(Pt)/金(Au)の積層膜で、半導体層11のN型GaN層14の表面(第1の面)に形成されている。
複数のITO(Indium Tin Oxide)ピラー16は、半導体層11のP型GaN層12表面(第2の面)に、P型GaN層12の表面の一部が露出するように分散して形成されている。P型GaN層12表面の各突起がITOピラー16であり、図1に示すようなITOピラー16が、P型GaN層12表面に複数形成されている。
図2は、複数のITOピラー16が、P型GaN層12の表面の一部が露出するように分散して形成されている状態を示す平面図である。
ITOピラー16は、結晶質ITOで、例えば高さが約100nm、幅が約100nm乃至500nmであり、密度は約10個乃至50個/μm程度に形成されている。ITOピラー16は、活性層13から出射する光21のうち、反射電極17に向かう光22を散乱させる散乱体として機能するように設けられている。
反射電極17は、ITOピラー16と隣接するITOピラー16との間を埋め込み、ITOピラー16を覆うように、半導体層11のP型GaN層12の表面に形成されている。反射電極17は、ITOピラー16で散乱されなかった光を半導体層11側へ反射させるとともに、P型GaN層12とオーミックコンタクトを取るために設けられている。
反射電極17は、光の反射率が高く、且つP型GaN層12と良好なオーミックコンタクトが取れる銀(Ag)または銀合金が適している。Ag電極の上部にはキャップ層として、ニッケル(Ni)やPt、ロジウム(Rh)層を設けるとよい。銀合金としては、銀インジウム合金(AgIn)、銀パラジウム銅合金(APC:AgPdCu)などが適している。Ag系の反射電極は、窒素と酸素を含んだ雰囲気で熱処理すると、オーミックコンタクト特性、密着性が良好になる。熱処理温度は300℃以上、500℃以下程度がよい。
接合金属層18は、第1接合金属層18aと第2接合金属層18bで構成されている。第1接合金属層18aは、例えばTi/Pt/Auの積層膜で、反射電極17を覆うように半導体層11のP型GaN層12表面に形成されている。第2接合金属層18bは、例えばハンダ材で、金錫合金(AuSn)である。
後述するように、P型GaN層12表面に形成された第1接合金属層18aと支持基板19上に形成された第2接合金属層18bは熱圧着され、半導体層11と支持基板19を接合し一体化する。
支持基板19は、導電率、熱伝導率の高い半導体基板または金属板で、例えばシリコン(Si)、ゲルマニウム(Ge)、銅タングステン合金(CuW)、銅モリブデン合金(CuMo)などが適している。なお、当然ながら、指示基板19は、活性層13から出射する光21に対して透明である必要はない。
第2電極20は、指示基板19がSi、Geの場合にオーミックコンタクトを取るために形成され、例えばTiやアルミニウム(Al)である。指示基板19がCuW、CuMoの場合は、指示基板自体がオーミック電極になるので、第2電極20は不要である。
上述した半導体発光素子10は、活性層13から出射する光21のうち、反射電極17に向かう光22をITOピラー16で全方向に散乱させることにより、N型GaN層14の上面および側面への入射角度がGaNと空気の臨界角度θ(約24°)以下の光の割合を増加させ、光取り出し効率を高めるように構成されている。
光散乱体となるITOピラー16が存在しない場合、活性層13から出射する光21のうち、反射電極17に向かう光22は反射電極17で正反射される。反射電極17で正反射された光のうち臨界角度θより大きい入射角度でもってN型GaN層14の上面に入射する光23は、N型GaN層14内で全反射を繰り返しやがて吸収されて消滅する。その結果、半導体層11から取り出すことができない。
一方、光散乱体となるITOピラー16が存在する場合、光22は確率的に破線で示す0°乃至180°の光散乱方向24のいずれの方向にも散乱され得る。その結果、臨界角度θより小さい入射角度でもってN型GaN層14の上面に入射する光25が増加するので、光取り出し効率を向上せることが可能である。
光散乱において、波長と散乱粒子の大きさに係るバラメータとしてサイズパラメータαがあり、α=π・D/λで表わされる。ここで、Dは散乱粒子の径、λは光の波長である。光の散乱はサイズパラメータαに応じて、αが1より十分に小さい(α≪1)のときはレーリー散乱、αが略1(α≒1)のときはミー散乱、αが1より十分に大きい(α≫1)のときは幾何光学近似で表現される。
半導体層11から取り出される光のピーク波長が約450nmの場合、活性層13から出射する光21の半導体層11内における波長は、GaNの屈折率を2.4とすると、約188nmになる。
ITOピラー16は孤立して分散しており、そのサイズが約100nm乃至500nmなので、αは0.5乃至2.6程度と見積もれる。従って、ITOピラー16による散乱は、波長依存性の無いミー散乱で近似することができる。
更に、ITOは光透過率が高く(約90%以上)、GaNとのオーミックコンタクト性も良好である。従って、ITOピラー16による素子特性への影響(光吸収による光損失増大、コンタクト抵抗による動作電圧の上昇など)はほとんど見られない。
次に、半導体発光素子10の製造方法について説明する。図3および図4は半導体発光素子10の製造工程の要部を順に示す断面図である。
始めに、MOCVD(Metal Organic Chemical Vapor Deposition)法により、エピタキシャル成長用の基板、例えばC面サファイア基板にN型GaN層14、活性層13およびP型GaN層12を順にエピタキシャル成長させて半導体層11を形成する。
具体的には、C面サファイア基板に前処理として、例えば有機洗浄、酸洗浄を施した後、MOCVD装置の反応室内に収納する。次に、例えば窒素(N)ガスと水素(H)ガスの常圧混合ガス雰囲気中で、高周波加熱により、基板の温度を、例えば1100℃まで昇温する。これにより、基板の表面が気相エッチングされ、表面に形成されている自然酸化膜が除去される。
次に、NガスとHガスの混合ガスをキャリアガスとし、プロセスガスとして、例えばアンモニア(NH)ガスと、トリメチルガリウム(TMG:Tri-Methyl Gallium)を供給し、N型ドーパントとして、例えばシラン(SiH)ガスを供給し、厚さ3μmのN型GaN層14を形成する。
次に、同様にして厚さ2μmのN型GaNクラッド層を形成した後、NHガスは供給し続けながらTMGおよびSiHガスの供給を停止し、基板の温度を1100℃より低い温度、例えば800℃まで降温し、800℃で保持する。
次に、Nガスをキャリアガスとし、プロセスガスとして、例えばNHガスおよび、TMGを供給し、厚さ5nmのGaN障壁層を形成し、この中にトリメチルインジウム(TMI:Tri-Methyl Indium)を供給することにより、厚さ2.5nm、In組成比が0.1のInGaN井戸層を形成する。
次に、TMIの供給を断続することにより、GaN障壁層とInGaN井戸層の形成を、例えば7回繰返す。これにより、MQW層が得られる。
次に、TMG、NHガスは供給し続けながらTMIの供給を停止し、アンドープで厚さ5nmのGaNキャップ層を形成する。
次に、NHガスは供給し続けながらTMG、TMAの供給を停止し、Nガス雰囲気中で、基板の温度を800℃より高い温度、例えば1030℃まで昇温し、1030℃で保持する。
次に、NガスとHガスの混合ガスをキャリアガスとし、プロセスガスとしてNHガス、TMG、P型ドーパントとしてビスシクロペンタジエニルマグネシウム(CpMg)を供給し、Mg濃度が1E20cm−3、厚さが100nm程度のP型GaNクラッド層を形成する。
次に、CpMgの供給を増やして、Mg濃度が1E21cm−3、厚さ10nm程度のP型GaNコンタクト層12を形成する。
次に、NHガスは供給し続けながらTMGの供給を停止し、キャリアガスのみ引き続き供給し、基板を自然降温する。NHガスの供給は、基板の温度が500℃に達するまで継続する。これにより、サファイア基板上に半導体層11が形成され、P型GaN層12が表面になる。
次に、図3(a)に示すように、例えばスパッタリング法によりP型GaN層12上に厚さ約100nmのITO膜30を形成する。一般に、スパッタリング等でITO膜を形成すると、成膜時の基板温度、プラズマ密度、酸素分圧等に依存して、アモルファスITOと結晶質ITOが混在したITO膜が得られることが知られている。
例えば、基板温度で言えば、ITOの結晶化温度は150℃乃至200℃付近にある。基板温度が結晶化温度付近にあると、アモルファスITOと結晶質ITOが混在したITO膜が得られる。
ITO膜30に、アモルファスITO(第2のITO)30bに囲まれるように結晶質ITO(第1のITO)30aが分散してピラー状に存在混在していることは、断面TEM(Transmission Electron Microscope)観察および電子線回折パターン等から確かめられている。
結晶質ITO30aのエッチング速度は、アモルファスITO30bのエッチング速度より遅くなる。結晶質ITO30aのエッチング速度は、例えば50乃至100nm/min程度である。アモルファスITO30bのエッチング速度は、例えば100乃至500nm/min程度である。従って、結晶質ITO30aとアモルファスITO30bの選択比は、2乃至5程度と見込まれる。
本実施例では、結晶質ITO30aとアモルファスITO30bのエッチング速度の差を利用して、エッチング速度の速いアモルファスITO30bを選択的に除去し、エッチング速度の遅い結晶質ITO30aを残置することにより、ITOピラー16を形成している。
次に、図3(b)に示すように、IOT膜30を電極形状にパターニングするために、IOT膜30の中央部にレジスト膜31を形成する。
次に、図3(c)に示すように、レジスト膜31をマスクとしてIOT膜30を、例えば塩酸と硝酸の混酸によりエッチングする。エッチングは、結晶質ITO30aおよびアモルファスITO30bが除去されるまでおこなう。
なお、結晶質ITO30aは、残渣として残留し易いため、超音波を印加してエッチングするか、またはエッチング後に超音波洗浄を施して物理的に除去することが望ましい。
次に、図4(a)に示すように、レジスト膜31を除去し、電極形状にパターニングされたITO膜30を露出させる。
次に、図4(b)に示すように、電極形状にパターニングされたITO膜30を、塩酸と硝酸の混酸によりエッチングする。エッチングは、選択比を利用してアモルファスITO30bが除去され、結晶質ITO30aが残置されるところまでおこなう。これにより、ITOピラー16が得られる。
次に、ITOピラー16とP型GaN層12のオーミックコンタクトをとるために、熱処理を施す。熱処理は、例えば窒素中、もしくは窒素と酸素の混合雰囲気中で、温度400乃至750℃程度、時間1乃至20分程度が適当である。
次に、図4(c)に示すように、ITOピラー16の間を埋め込み、ITOピラー16を覆うようにP型GaN層12上にAg膜を蒸着し、蒸着したAg膜をフォトリソグラフィー法によりパターニングして、反射電極17を形成する。Ag膜の厚さは、例えばITOピラー16の高さが100nm程度の場合、200nm以上が適当である。Ag電極は、P型GaNとオーミックコンタクトをとるために、窒素と酸素の混合雰囲気中で温度300乃至500℃程度で1乃至10分程度の熱処理を施すとよい。また、Ag膜はAgNi、AgPt、AgRhといったように、多層構造にしてもよい。
次に、反射電極17の上面および側面を覆うようにP型GaN層12上にTi/Pt/Auを蒸着し、第1接合金属層18aを形成する。これとは別に、支持基板19としてシリコン基板を用意し、支持基板19にAuSnを蒸着し、第2接合金属層18bを形成する。
次に、第1接合金属層18aと第2接合金属層18bを重ね合わせて、加熱・加圧することにより、第1接合金属層18aと第2接合金属層18bを接合する。これにより、サファイア基板上の半導体層11と支持基板19が接合金属層18を介して接合され一体化する。
次に、レーザリフトオフ等の方法でサフアイア基板を除去する。レーザーにはKrFレーザーや、YAGレーザーが使用される。次に、N型GaN層14に第1電極15を形成し、支持基板19に第2電極20を形成する。
次に、個々のチップに分離するためのレジスト膜を形成した後、RIE(Reactive Ion Etching)法によりN型GaN層14側から接合金属層18が露出するまでレジスト膜を後退させつつ半導体層11をエッチングする。これにより、半導体層11はN型GaN層14側からP型GaN層12に向かって末広がり状に傾斜した側面を有する。
次に、接合金属層18および支持基板19をブレードでダイシングすることにより、図1に示す窒化物半導体発光素子10が得られる。
図5はITO膜30のエッチング特性を示す図で、図5(a)乃至図5(c)はエッチング時間によるITO膜30の変化を示す断面SEM(Scanning Electron Microscope)像である。
図5(a)に示すように、初期のエッチング時間t1では、モルファスITO30bが優先的にエッチングされるので、結晶質ITO30aの頭部が突き出している様子が見て取れる。
図5(b)に示すように、適度なエッチング時間t2では、アモルファスITO30bが略除去され、結晶質ITO30aが残置されている様子が見て取れる。また、レジスト膜31とITO膜30の間にエッチャントが浸み込んでいき、端からITO膜30がサイドエッチングされていく様子が見て取れる。
図5(c)に示すように、過剰なエッチング時間t3では、結晶質ITO30aもエッチングされ、残渣としてP型GaN層12上に付着している様子が見て取れる。
以上説明したように、本実施例の半導体発光素子10では、ITOピラー16がP型GaN層12上にP型GaN層12の一部が露出するように分散して形成されている。反射電極17がITOピラー16の間を埋め込み、ITOピラー16を覆うように形成されている。
その結果、活性層13から出射する光21のうち、反射電極17に向かう光22がITOピラー16で確率的に全方向に散乱されるので、N型GaN層14の上面および側面への入射角度がGaNと空気の臨界角度θ(約24°)以下となる光の割合を増加させることができる。従って、光取り出し効率を高めた半導体発光素子10が得られる。
なお、ITOピラー16で散乱されなかった光は、従来同様反射電極17で正反射されるので、N型GaN層14の上面および側面への入射角度が臨界角度θ以下となる光は、半導体層11から取り出すことができる。
更に、本実施例は、N型GaN層14に形成された光取り出し構造と組み合わせて実施することができる。図6はN型GaN層14に光取り出し構造が形成され半導体発光素を示す断面図である。
図6に示すように、半導体発光素子50では、N型GaN層14の上面に凹凸部51が形成されている。N型GaN層14の上面および側面には、凹凸部51にコンフォーマルに透明な保護膜52、例えばシリコン酸化膜が形成されている。
凹凸部51は、サファイア基板を、例えば溶融水酸化カリウム(molten KOH)による異方性エッチングにより形成する。または、所望のパターンを有するレジスト膜をマスクとしてRIE法により形成してもよい。保護膜52は、例えば低温でスパッタリング法により形成する。
凹凸部51では、入射した光が凹凸部51の微小な傾斜面に臨界角度θ以下の入射角度で入射する確率が高まるとともに、凹凸部51で乱反射された光が臨界角度θ以下の入射角度で再度凹凸部51の微小な傾斜面に入射する確率が高まる。保護膜52は、GaNからの光取り出し角度を増加させる屈折率緩和層として形成されている。従って、ITOピラー16と凹凸部51の相乗効果が期待できる。
ここでは、半導体発光素子10が上下導通型である場合について説明したが、フリップチップ型とすることも可能である。図7はフリップチップ型の半導体発光素子を示す断面図である。
図7に示すように、半導体発光素子60では、発光層11は透明基板61、例えばサファイア基板上に形成されている。P型GaN層12の上には、反射電極17の上面および側面を覆うように第2電極62が形成されている。
更に、一辺側がP型GaN層12からN型GaN層14の一部まで掘り込まれており、露出したN型GaN層14の上には、第1電極63が形成されている。N型GaN層14は、N型GaNコンタクト層を兼ねている。
本発明の実施例2に係る半導体発光素子について、図8を用いて説明する。図8は本実施例の半導体発光素子の製造工程の要部を順に示す断面図である。本実施例において、上記実施例1と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施例が実施例1と異なる点は、P型GaN層上に結晶質ITOピラーを直接形成することにある。
一般に、基板温度がITOの結晶化温度以上の場合、基板に付着したITOは成膜の初期段階では基板上をマイグレーションし、凝集して粒状の結晶質ITOを形成する。本実施例では、この粒状の結晶質ITOを散乱体として利用するものである。本明細書では、この粒状のITOもITOピラーと称している。
即ち、図8(a)に示すように、P型GaN層12上にITOピラー71を、例えば基板を200℃乃至400℃に加熱して蒸着法により粒状に形成する。得られたITOピラー71は、粒径が10乃至50nmであった。ITOピラー71の粒径が大きくなり過ぎると、隣接するITOピラー71同士が合体して平面状になり、光散乱機能が失われる。従って、ITOピラー71の粒径は、約100nm以下が適当である。
次に、図8(b)に示すように、ITOピラー71上に電極形状にパターニングされたレジスト膜72を形成した後、レジスト膜72をマスクとしてITOピラー71を酸と硝酸の混酸によりエッチングする。
次に、図8(c)に示すように、レジスト膜72を除去した後、ITOピラー71とP型GaN層12のオーミックコンタクトをとるために、熱処理を施す。
次に、図8(d)に示すようにITOピラー71の間を埋め込んで、ITOピラー71を覆う反射電極73を形成する。以後、実施例1で説明したプロセスに従い、半導体発光素子を形成する。
本実施例では、ITOピラー71のサイズパラメータαは0.2乃至0.8程度と見積もれる。従って、ITOピラー71による散乱は、ITOピラー16と同じく略ミー散乱で近似することができる。
以上説明したように、本実施例では、P型GaN層12上に直接ITOピラー71を形成しているので、アモルファスITOと結晶質ITOを分離するためのエッチング工程が不要であり、製造工程が簡略化されるという利点を有している。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10、50、60 半導体発光素子
11 半導体層
12 P型GaN層
13 活性層
14 N型GaN層
15、63 第1電極
16、71 ITOピラー
17、73 反射電極
18 接合金属層
18a 第1接合金属層
18b 第2接合金属層
19 支持基板
20、62 第2電極
21、22、23、25 光
24 光散乱範囲
30 ITO膜
30a 結晶質ITO(第1のITO)
30b アモルファスITO(第2のITO)
31、72 レジスト膜
51 凹凸部
52 保護膜
61 透明基板

Claims (5)

  1. 第1の面と前記第1の面に対向する第2の面を有し、活性層を含む多層構造の半導体層と、
    前記半導体層の前記第1の面に形成された第1電極と、
    前記半導体層の前記第2の面に、前記第2の面の一部が露出するように分散して形成された複数のITOピラーと、
    前記ITOピラーと隣接する前記ITOピラーとの間を埋め込み、前記ITOピラーを覆うように前記半導体層の前記第2の面に形成された反射電極と、
    前記反射電極上に形成された接合金属層と、
    前記接合金属層を介して前記半導体層に接合された支持基板と、
    を具備し、
    前記ITOピラーと隣接する前記ITOピラーとの間に、前記半導体層の前記第2の面が露出し、その露出した面に前記反射電極が形成されていることを特徴とする半導体発光素子。
  2. 第1の面と前記第1の面に対向する第2の面を有し、活性層を含む多層構造の半導体層と、
    前記半導体層の前記第2の面に、前記第2の面の一部が露出するように分散して形成された複数のITOピラーと、
    前記ITOピラーと隣接する前記ITOピラーとの間を埋め込み、前記ITOピラーを覆うように前記半導体層の前記第2の面に形成された金属層と、
    を具備し、
    前記ITOピラーと隣接する前記ITOピラーとの間に、前記半導体層の前記第2の面が露出し、その露出した面に前記金属層が形成されていることを特徴とする半導体発光素子。
  3. 前記ITOピラーは、前記半導体層の前記第2の面に、第1エッチング速度を有し、分散した第1のITOと、前記第1エッチング速度より大きい第2エッチング速度を有し、前記第1のITOを囲む第2のITOを備えたITO膜を形成し、エッチングにより、前記第2のITOを除去し、前記第1のITOを残置することにより形成されたものであることを特徴とする請求項1または請求項2に記載の半導体発光素子。
  4. 前記ITOピラーは、前記半導体層の前記第2の面に分散して島状に形成されたものであることを特徴とする請求項1または請求項2に記載の半導体発光素子。
  5. 前記半導体層の前記第2の面は、P型窒化ガリウムであることを特徴とする請求項1または請求項2に記載の半導体発光素子。
JP2010239642A 2010-10-26 2010-10-26 半導体発光素子 Pending JP2012094630A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010239642A JP2012094630A (ja) 2010-10-26 2010-10-26 半導体発光素子
US13/281,305 US20120098014A1 (en) 2010-10-26 2011-10-25 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010239642A JP2012094630A (ja) 2010-10-26 2010-10-26 半導体発光素子

Publications (1)

Publication Number Publication Date
JP2012094630A true JP2012094630A (ja) 2012-05-17

Family

ID=45972244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010239642A Pending JP2012094630A (ja) 2010-10-26 2010-10-26 半導体発光素子

Country Status (2)

Country Link
US (1) US20120098014A1 (ja)
JP (1) JP2012094630A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI474507B (zh) * 2011-10-18 2015-02-21 Lextar Electronics Corp 固態發光元件之製作方法
JP5792694B2 (ja) * 2012-08-14 2015-10-14 株式会社東芝 半導体発光素子
US11969964B2 (en) * 2013-05-22 2024-04-30 Ningbo Solartron Technology Co., Ltd. Method for manufacturing silver-plated reflecting film
WO2020153308A1 (ja) * 2019-01-22 2020-07-30 Dowaエレクトロニクス株式会社 深紫外発光素子用の反射電極の製造方法、深紫外発光素子の製造方法および深紫外発光素子

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084001A (ja) * 2000-06-21 2002-03-22 Showa Denko Kk Iii族窒化物半導体発光ダイオード、発光ダイオードランプ、光源、iii族窒化物半導体発光ダイオード用電極およびその製造方法
JP2004241296A (ja) * 2003-02-07 2004-08-26 Sumitomo Metal Mining Co Ltd 透明導電性薄膜とその製造方法、それを用いた表示パネル用透明導電性基材及びエレクトロルミネッセンス素子
JP2005129907A (ja) * 2003-10-27 2005-05-19 Samsung Electro Mech Co Ltd 電極構造体およびそれを具備する半導体発光素子
JP2006120927A (ja) * 2004-10-22 2006-05-11 Sharp Corp 発光ダイオード及びその製造方法
JP2006128227A (ja) * 2004-10-26 2006-05-18 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
JP2007311420A (ja) * 2006-05-16 2007-11-29 Sharp Corp 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2008130799A (ja) * 2006-11-21 2008-06-05 Sharp Corp 半導体発光素子および半導体発光素子の製造方法
JP2008262202A (ja) * 2007-04-12 2008-10-30 Boe Hydis Technology Co Ltd 液晶表示装置の製造方法
JP2009123754A (ja) * 2007-11-12 2009-06-04 Hitachi Cable Ltd 発光装置及び発光装置の製造方法
JP2010010591A (ja) * 2008-06-30 2010-01-14 Toshiba Corp 半導体発光装置
JP2010027643A (ja) * 2008-07-15 2010-02-04 Sharp Corp 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2010171382A (ja) * 2008-12-26 2010-08-05 Sharp Corp 窒化物半導体発光素子
WO2010087062A1 (ja) * 2009-01-28 2010-08-05 住友電気工業株式会社 半導体発光素子および半導体発光素子の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI394290B (zh) * 2006-12-18 2013-04-21 Delta Electronics Inc 電激發光裝置及其製造方法
KR101064082B1 (ko) * 2009-01-21 2011-09-08 엘지이노텍 주식회사 발광 소자

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084001A (ja) * 2000-06-21 2002-03-22 Showa Denko Kk Iii族窒化物半導体発光ダイオード、発光ダイオードランプ、光源、iii族窒化物半導体発光ダイオード用電極およびその製造方法
JP2004241296A (ja) * 2003-02-07 2004-08-26 Sumitomo Metal Mining Co Ltd 透明導電性薄膜とその製造方法、それを用いた表示パネル用透明導電性基材及びエレクトロルミネッセンス素子
JP2005129907A (ja) * 2003-10-27 2005-05-19 Samsung Electro Mech Co Ltd 電極構造体およびそれを具備する半導体発光素子
JP2006120927A (ja) * 2004-10-22 2006-05-11 Sharp Corp 発光ダイオード及びその製造方法
JP2006128227A (ja) * 2004-10-26 2006-05-18 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
JP2007311420A (ja) * 2006-05-16 2007-11-29 Sharp Corp 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2008130799A (ja) * 2006-11-21 2008-06-05 Sharp Corp 半導体発光素子および半導体発光素子の製造方法
JP2008262202A (ja) * 2007-04-12 2008-10-30 Boe Hydis Technology Co Ltd 液晶表示装置の製造方法
JP2009123754A (ja) * 2007-11-12 2009-06-04 Hitachi Cable Ltd 発光装置及び発光装置の製造方法
JP2010010591A (ja) * 2008-06-30 2010-01-14 Toshiba Corp 半導体発光装置
JP2010027643A (ja) * 2008-07-15 2010-02-04 Sharp Corp 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2010171382A (ja) * 2008-12-26 2010-08-05 Sharp Corp 窒化物半導体発光素子
WO2010087062A1 (ja) * 2009-01-28 2010-08-05 住友電気工業株式会社 半導体発光素子および半導体発光素子の製造方法

Also Published As

Publication number Publication date
US20120098014A1 (en) 2012-04-26

Similar Documents

Publication Publication Date Title
JP5030398B2 (ja) 窒化ガリウム系化合物半導体発光素子
TWI455345B (zh) 具有垂直結構之發光二極體及其製造方法
KR100631981B1 (ko) 수직구조 3족 질화물 발광 소자 및 그 제조 방법
JP5343860B2 (ja) GaN系LED素子用電極およびGaN系LED素子ならびにそれらの製造方法。
US7759690B2 (en) Gallium nitride-based compound semiconductor light-emitting device
JP5281545B2 (ja) 半導体発光素子の製造方法
JP5881689B2 (ja) 発光素子チップ及びその製造方法
CN105009308B (zh) 用于创建多孔反射接触件的方法和装置
JP2007227939A (ja) 発光素子及びその製造方法
JP2008244425A (ja) GaN系LED素子および発光装置
US9202998B2 (en) Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
JP5990405B2 (ja) 発光素子及びその製造方法
US8288788B2 (en) Optical semiconductor device having uneven semiconductor layer with non-uniform carrier density
CN104956499A (zh) 半导体光学装置和半导体光学装置的制造方法
JP2012094630A (ja) 半導体発光素子
JP2013239471A (ja) 発光ダイオード素子の製造方法
US20130015480A1 (en) Semiconductor light emmiting device
JP5281536B2 (ja) 半導体発光装置の製造方法
JP5945409B2 (ja) 半導体素子とその製造方法
JP5440640B2 (ja) 窒化物半導体発光素子
KR20090111889A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
Choi et al. Sapphire substrate-transferred nitride-based light-emitting diode fabricated by sapphire wet etching technique
KR100726966B1 (ko) 동종기판의 표면 형상을 이용한 질화갈륨계 반도체발광소자 및 그 제조방법
KR20060134490A (ko) 플립 칩 질화물반도체 발광 다이오드 및 그의 제조 방법
JPWO2013124924A1 (ja) 窒化物半導体発光チップ、窒化物半導体発光装置及び窒化物半導体チップの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111128

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20111128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120827

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120924