JP2012089817A - 半導体記憶装置およびその製造方法 - Google Patents
半導体記憶装置およびその製造方法 Download PDFInfo
- Publication number
- JP2012089817A JP2012089817A JP2011073248A JP2011073248A JP2012089817A JP 2012089817 A JP2012089817 A JP 2012089817A JP 2011073248 A JP2011073248 A JP 2011073248A JP 2011073248 A JP2011073248 A JP 2011073248A JP 2012089817 A JP2012089817 A JP 2012089817A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- charge storage
- storage layer
- element isolation
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000002955 isolation Methods 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000003860 storage Methods 0.000 claims abstract description 29
- 239000001301 oxygen Substances 0.000 claims abstract description 17
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000012545 processing Methods 0.000 claims abstract description 6
- 239000004020 conductor Substances 0.000 claims abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 32
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 32
- 239000010410 layer Substances 0.000 claims description 25
- 239000002344 surface layer Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000005108 dry cleaning Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000005121 nitriding Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 229910052814 silicon oxide Inorganic materials 0.000 description 24
- 230000008569 process Effects 0.000 description 10
- 239000000126 substance Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 229940070337 ammonium silicofluoride Drugs 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 4
- -1 oxygen radicals Chemical class 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- MFHHXXRRFHXQJZ-UHFFFAOYSA-N NONON Chemical compound NONON MFHHXXRRFHXQJZ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- UAJUXJSXCLUTNU-UHFFFAOYSA-N pranlukast Chemical compound C=1C=C(OCCCCC=2C=CC=CC=2)C=CC=1C(=O)NC(C=1)=CC=C(C(C=2)=O)C=1OC=2C=1N=NNN=1 UAJUXJSXCLUTNU-UHFFFAOYSA-N 0.000 description 1
- 229960004583 pranlukast Drugs 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】書き込み特性の向上を図る。
【解決手段】半導体記憶装置の製造方法は、基板１０上に、トンネル絶縁膜１１を形成し、前記トンネル絶縁膜上に、導電体で構成される電荷蓄積層１２を形成し、前記電荷蓄積層、前記トンネル絶縁膜、および前記基板を加工して、前記基板内に、前記電荷蓄積層および前記トンネル絶縁膜を分離する素子分離溝２２を形成し、前記素子分離溝内に、上面が前記電荷蓄積層の下面より高く上面より低くなるように素子分離絶縁膜１３を埋め込み、前記電荷蓄積層の表面に形成された自然酸化膜３０を除去し、前記素子分離絶縁膜および前記電荷蓄積層の表面に、絶縁膜１４を形成し、前記自然酸化膜の除去から前記絶縁膜の形成までが、その内部の酸素濃度がコントロールされた製造装置内で行われる。
【選択図】 図１
【解決手段】半導体記憶装置の製造方法は、基板１０上に、トンネル絶縁膜１１を形成し、前記トンネル絶縁膜上に、導電体で構成される電荷蓄積層１２を形成し、前記電荷蓄積層、前記トンネル絶縁膜、および前記基板を加工して、前記基板内に、前記電荷蓄積層および前記トンネル絶縁膜を分離する素子分離溝２２を形成し、前記素子分離溝内に、上面が前記電荷蓄積層の下面より高く上面より低くなるように素子分離絶縁膜１３を埋め込み、前記電荷蓄積層の表面に形成された自然酸化膜３０を除去し、前記素子分離絶縁膜および前記電荷蓄積層の表面に、絶縁膜１４を形成し、前記自然酸化膜の除去から前記絶縁膜の形成までが、その内部の酸素濃度がコントロールされた製造装置内で行われる。
【選択図】 図１
Description
本発明の実施形態は、半導体記憶装置およびその製造方法に関する。
不揮発性半導体記憶装置として、浮遊ゲート電極型でかつ浮遊ゲート電極の側壁を容量として用いる３次元型のメモリセル構造が提案されている。浮遊ゲート電極型のメモリセルは、浮遊ゲート電極上に、電極間絶縁膜（ＩＰＤ：Inter Poly Dielectric）および制御ゲート電極を有している。
このようなメモリセルの製造工程では、ＳＴＩ（Shallow Trench Isolation）構造を加工して、薬液による後処理が行われることで、浮遊ゲート電極の上部が露出される。このとき、浮遊ゲート電極が大気に晒されるため、浮遊ゲート電極の表面に酸素が付着し、酸化膜が形成される。
このように形成された酸化膜は、耐圧性が弱く、絶縁性が低い。また、浮遊ゲート電極と電極間絶縁膜との界面に位置するため、素子の書き込み特性を決める要素になり得る。すなわち、この酸化膜上に電極間絶縁膜が形成されることで、書き込み特性が劣化する。より具体的には、書き込み時の高電界印加時に、電極間絶縁膜のリーク電流が増大し、書き込み速度が低下するといった問題が生じる。
書き込み特性の向上を図る半導体記憶装置およびその製造方法を提供する。
本実施形態による半導体記憶装置の製造方法は、基板上に、トンネル絶縁膜を形成し、前記トンネル絶縁膜上に、導電体で構成される電荷蓄積層を形成し、前記電荷蓄積層、前記トンネル絶縁膜、および前記基板を加工して、前記基板内に、前記電荷蓄積層および前記トンネル絶縁膜を分離する素子分離溝を形成し、前記素子分離溝内に、上面が前記電荷蓄積層の下面より高く上面より低くなるように素子分離絶縁膜を埋め込み、前記電荷蓄積層の表面に形成された自然酸化膜を除去し、前記素子分離絶縁膜および前記電荷蓄積層の表面に、絶縁膜を形成し、前記自然酸化膜の除去から前記絶縁膜の形成までが、その内部の酸素濃度がコントロールされた製造装置内で行われる。
本実施形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。
＜第１の実施形態＞
図１乃至図６を用いて、第１の実施形態に係る半導体記憶装置について説明する。第１の実施形態は、浮遊ゲート電極の表面に形成される酸化膜を除去した後、大気に晒さずに電極間絶縁膜を形成する例である。
図１乃至図６を用いて、第１の実施形態に係る半導体記憶装置について説明する。第１の実施形態は、浮遊ゲート電極の表面に形成される酸化膜を除去した後、大気に晒さずに電極間絶縁膜を形成する例である。
［構造］
以下に、図１を用いて、第１の実施形態に係る半導体記憶装置の構造について説明する。
以下に、図１を用いて、第１の実施形態に係る半導体記憶装置の構造について説明する。
図１は、第１の実施形態に係る半導体記憶装置のチャネル幅方向における断面図を示している。
図１に示すように、第１の実施形態に係る半導体記憶装置は、基板１０上において、メモリセルＭＣが形成された素子領域（ＡＡ：Active Area）と、素子領域を区画するＳＴＩ構造からなる素子分離領域とで構成されている。
基板１０は、例えばシリコン基板である。基板１０は、素子領域と素子分離領域とで段差を有している。より具体的には、基板１０は、素子領域ＡＡにおいて上段面を有し、素子分離領域において下段面を有している。すなわち、基板１０は、素子分離領域において溝を有している。
素子領域におけるメモリセルＭＣは、基板１０上に形成されたトンネル絶縁膜１１、浮遊ゲート電極１２、素子分離絶縁膜１３、電極間絶縁膜２０、および制御ゲート電極１９で構成されている。
より具体的には、素子領域において、基板１０上に、例えばシリコン酸化膜で構成されたトンネル絶縁膜１１が形成されている。トンネル絶縁膜１１の電気容量は、例えばＣｔｎｌである。このトンネル絶縁膜１１上に、例えばポリシリコンで構成された浮遊ゲート電極１２が形成されている。この浮遊ゲート電極１２は、電荷蓄積層として機能する。
一方、素子分離領域において、基板１０内の後述する素子分離溝２２内に、素子分離絶縁膜１３が形成されている。素子分離絶縁膜１３は、隣接する浮遊ゲート電極１２を分離し、その上面は素子領域における基板１０の表面よりも高い。また、素子分離絶縁膜１３の上面は、浮遊ゲート電極１２の下面より高く、上面よりも低い位置にある。言い換えると、浮遊ゲート電極１２の下部側の側面（下側面）は素子分離絶縁膜１３に覆われ、上部側の側面（上側面）は露出している。
浮遊ゲート電極１２の上面、上側面、および素子分離絶縁膜１３の上面を覆うように、電極間絶縁膜２０が形成されている。電極間絶縁膜２０の電気容量は、例えばＣｉｐｄである。この電極間絶縁膜２０は、例えばＮＯＮＯＮの積層構造を有している。すなわち、浮遊ゲート電極１２の上面、上側面、および素子分離絶縁膜１３の上面に、シリコン窒化膜１４、シリコン酸化膜１５、シリコン窒化膜１６、シリコン酸化膜１７、およびシリコン窒化膜１７が順に形成されている。
この電極間絶縁膜２０上に、ワード線となる制御ゲート電極１９が形成されている。
このように素子領域に形成されたメモリセルＭＣのカップリング比は、Ｃｉｐｄ／（Ｃｔｎｌ＋Ｃｉｐｄ）で表わされる。メモリセルＭＣにおいて、基板１０の表面と制御ゲート電極１９との間に高電圧を印加すると、カップリング比に応じてトンネル絶縁膜１１に強い電界が印加される。これにより、トンネル絶縁膜１１を介して基板１０と浮遊ゲート電極１２との間にトンネル電流が流れて浮遊ゲート電極１２の蓄積電荷量が変化する。このようにして、各メモリセルＭＣへのデータの書き込み動作および消去動作が行われる。なお、図示は省略するが、複数のメモリセルＭＣが、チャネル幅方向（ワード線方向）およびチャネル長方向（ビット線方向）のそれぞれの方向に沿ってマトリクス状に配置されている。
［製造方法］
以下に、図２乃至図５を用いて、第１の実施形態に係る半導体記憶装置の製造方法について説明する。
以下に、図２乃至図５を用いて、第１の実施形態に係る半導体記憶装置の製造方法について説明する。
図２乃至図５は、第１の実施形態に係る半導体記憶装置の製造工程のチャネル幅方向における断面図を示している。
まず、図２に示すように、基板１０上に、例えばシリコン酸化膜で構成されたトンネル絶縁膜１１が形成される。トンネル絶縁膜１１の形成方法としては、例えば、ＣＶＤ（Chemical Vapor Deposition）法、ＡＬＤ（Atomic Layer Deposition）法、または熱酸化法が用いられる。このトンネル絶縁膜１１上に、例えばポリシリコンで構成された浮遊ゲート電極（電荷蓄積層）１２が形成される。浮遊ゲート電極１２の形成方法としては、例えば、ＣＶＤ法、またはＡＬＤ（Atomic Layer Deposition）法が用いられる。その後、浮遊ゲート電極１２上に、マスク材２１が形成される。
次に、マスク材２１上に、図示せぬレジストパターンが形成される。このレジストパターンに基づいて、マスク材２１、浮遊ゲート電極１２、およびトンネル絶縁膜１１が順に加工され、基板１０の表面が露出される。これらの加工方法としては、例えばＲＩＥ（Reactive Ion Etching）法が用いられる。また、浮遊ゲート電極１２のチャネル幅方向の幅は、例えば１０〜４０ｎｍ程度に加工される。その後、露出した基板１０の表面がエッチングされ、さらに掘り下げられ、素子分離溝２２が形成される。
次に、図３に示すように、素子分離溝２２内に、素子分離絶縁膜１３が埋め込まれる。より具体的には、まず、例えばシリコン酸化膜で構成された素子分離絶縁膜１３が素子分離溝２２の内部を充填しつつ、マスク材２１の表面を覆う高さに達するまで全面的に形成される。素子分離絶縁膜１３の形成方法としては、例えばＣＶＤ法が用いられる。次に、ＣＭＰ（Chemical Mechanical Polish）法により素子分離絶縁膜１３が研磨され、マスク材２１が露出される。これにより、素子分離絶縁膜１３が素子分離溝２２内に埋め込まれるとともに、マスク材２１の表面および素子分離絶縁膜１３の表面が平坦化される。
次に、所定の化学薬液等を用いて露出されたマスク材２１が選択的に除去され、浮遊ゲート電極１２の表面が露出される。次に、例えば希フッ酸溶液を用いて素子分離溝２２内に埋め込まれた素子分離絶縁膜１３がエッチングされて掘り下げられる。これにより、浮遊ゲート電極１２の側面が露出される。このとき、素子分離絶縁膜１３の上面が、浮遊ゲート電極１２の上面より低く、下面より高くなるように、エッチングされる。すなわち、浮遊ゲート電極１２の上面および上側面が露出され、下側面は素子分離絶縁膜１３に覆われている。
このとき、素子分離絶縁膜１３の加工の後処理として、または後述する電極間絶縁膜２０の前処理として、薬液が用いられる。すなわち、基板１０を装置間で移動させる必要があり、露出された浮遊ゲート電極１２の表面が大気に晒される。これにより、浮遊ゲート電極１２の表面に、酸素が付着し、自然酸化膜３０が形成される。このように形成された自然酸化膜３０は、耐圧性が弱く、絶縁性が低いため、この自然酸化膜３０上に電極間絶縁膜２０が形成されると、メモリセルＭＣの書き込み特性が劣化する。
これに対し、本実施形態では、電極間絶縁膜２０の形成前に自然酸化膜３０が除去され、その後、大気に晒さずに電極間絶縁膜２０が形成される。以下に、これらの工程について詳説する。
まず、図４に示すように、ドライクリーニング技術により浮遊ゲート電極１２の表面に形成された自然酸化膜３０が除去される。このドライクリーニング技術は、浮遊ゲート電極（ポリシリコン）１２と自然酸化膜（シリコン酸化膜）３０とで選択比をとることが可能な方法である。より具体的には、例えば、三フッ化窒素とアンモニアとを反応させてフッ化アンモニウムを形成し、炉内に導入する。このフッ化アンモニウムは、シリコン自然酸化膜３０と反応して固体の珪フッ化アンモニウムを形成する。その後、例えば１００℃以上の熱処理により珪フッ化アンモニウムを気化させる。これにより、自然酸化膜３０が剥離され、浮遊ゲート電極１２が露出される。なお、フッ化アンモニウムの形成方法は、上記反応に限らず、三フッ化窒素と水素とを反応させて形成させてもよい。
次に、図５に示すように、浮遊ゲート電極１２および素子分離絶縁膜１３の表面に、電極間絶縁膜２０の一部となるシリコン窒化膜１４が形成される。より具体的には、例えば、窒素ガスを含む雰囲気内でマイクロ波を発生させることにより窒素ラジカルが生成される。この窒素ラジカルを用いて、浮遊ゲート電極１２および素子分離絶縁膜１３の表層が窒化される。このとき、例えば、マイクロ波強度は１００〜３０００Ｗ、処理圧力は５〜３０Ｐａ、基板温度は３５０〜９００℃とする。また、シリコン窒化膜１４の膜厚は、例えば１〜５ｎｍ程度である。
このとき、自然酸化膜３０の除去工程であるドライクリーニングと、シリコン窒化膜１４の形成工程である窒化処理との間に薬液処理等を行う必要がない。すなわち、これらの工程は同一の炉内で連続して行うことができ、いずれの工程においても浮遊ゲート電極１２は大気に晒されることがない。このように形成されたシリコン窒化膜１４を含む電極間絶縁膜２０は、メモリセルＭＣの書き込み特性を向上させることができる。この電極間絶縁膜２０の特性の詳細については、後述する。
次に、図１に示すように、シリコン窒化膜１４上に、シリコン酸化膜１５、シリコン窒化膜１６、およびシリコン酸化膜１７（ＯＮＯ）が順に形成される。これらの形成方法としてはそれぞれ、例えばＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法が用いられる。また、シリコン酸化膜１５、シリコン窒化膜１６、およびシリコン酸化膜１７の膜厚はそれぞれ、例えば１〜５ｎｍ程度である。その後、シリコン酸化膜１７上に、シリコン窒化膜１８が形成される。このシリコン窒化膜１８の膜厚は、１〜５ｎｍ程度である。これにより、ＮＯＮＯＮの５層の絶縁膜からなる電極間絶縁膜２０が形成される。さらに、電極間絶縁膜２０上に、ワード線となる制御ゲート電極１９が形成される。
以下に、本実施形態に係る電極間絶縁膜２０の特性について説明する。上述したように、本実施形態に係る電極間絶縁膜２０のシリコン窒化膜１４は、大気に晒されることなく、同一の炉内で連続的に形成された絶縁膜である。図６は、本実施形態に係る電極間絶縁膜２０の絶縁特性を示している。
図６に示すように、電圧傾度（Ｖ／ｃｍ）と電流密度（Ａ／ｃｍ２）との関係から、連続的に処理されて（大気に晒されず）形成されたシリコン窒化膜１４を含む電極間絶縁膜２０（実線）は、非連続的に処理されて（大気に晒されて）形成されたシリコン窒化膜を含む電極間絶縁膜（破線）よりも絶縁性が高いことがわかる。
これは、シリコン窒化膜１４が、浮遊ゲート電極１２との界面において付着した酸素の量が極めて少なく、誘電率の高い絶縁膜であるためである。すなわち、高誘電率なシリコン窒化膜１４が形成されたため、高電界印加時の電子に対するバリア性が高くなり、電子が絶縁膜を透過する確率が減少したと考えられる。このように、浮遊ゲート電極１２と電極間絶縁膜２０との界面は素子の書き込み特性を決める要素となっており、この界面の絶縁性を高くすることで書き込み時に高電圧を印加しても電極間絶縁膜２０のリーク電流を低減することができる。
なお、電極間絶縁膜２０の積層構造として、ＮＯＮＯＮに限らない。電極間絶縁膜２０の他の積層構造として、ＯＮＯ、ＮＯＮＯ、ＯＮＯＮ、ＮＯＮ、ＮＯ、ＯＮ等が挙げられる。すなわち、電極間絶縁膜２０の最も内側の層（浮遊ゲート電極１２との界面に位置する層）は、シリコン窒化膜１４に限らず、シリコン酸化膜でもよい。この際、シリコン窒化膜１４の場合と同様に、自然酸化膜３０が除去された後、大気に晒すことなく改めてシリコン酸化膜が形成される。このように形成されるシリコン酸化膜は、大気に晒すことで自然に形成される自然酸化膜３０よりも、耐圧性および絶縁性が優れている。
［効果］
上記第１の実施形態によれば、半導体記憶装置の製造工程において、浮遊ゲート電極１２の表面に自然に形成された自然酸化膜３０を除去する工程から、電極間絶縁膜２０の一部であるシリコン窒化膜１４を形成する工程まで、浮遊ゲート電極１２の表面を大気に晒すことなく連続的に行われる。これにより、電極間絶縁膜２０の電子の注入側（浮遊ゲート電極１２との界面側）に酸素量が少なく誘電率の高いシリコン窒化膜１４を形成することができる。したがって、書き込みの際の高電界印加時のリーク電流を低減することができる。その結果、書き込み時において浮遊ゲート電極１２に注入する電子量を増加させることが可能になり、メモリセルＭＣの書き込み閾値をさらに上げることができる。
上記第１の実施形態によれば、半導体記憶装置の製造工程において、浮遊ゲート電極１２の表面に自然に形成された自然酸化膜３０を除去する工程から、電極間絶縁膜２０の一部であるシリコン窒化膜１４を形成する工程まで、浮遊ゲート電極１２の表面を大気に晒すことなく連続的に行われる。これにより、電極間絶縁膜２０の電子の注入側（浮遊ゲート電極１２との界面側）に酸素量が少なく誘電率の高いシリコン窒化膜１４を形成することができる。したがって、書き込みの際の高電界印加時のリーク電流を低減することができる。その結果、書き込み時において浮遊ゲート電極１２に注入する電子量を増加させることが可能になり、メモリセルＭＣの書き込み閾値をさらに上げることができる。
なお、本実施形態において、自然酸化膜３０を除去する工程から、電極間絶縁膜２０の一部であるシリコン窒化膜１４を形成する工程までを、浮遊ゲート電極１２の表面を大気に晒さないために、同一の炉（バッチ炉）内で行った。しかし、浮遊ゲート電極１２の表面を大気に晒さない製造装置としてはこれに限らない。すなわち、これらの工程間において、浮遊ゲート電極１２の表面に自然酸化膜３０が形成されない程度に酸素濃度をコントロールできる製造装置であればよい。
例えば、上記製造装置としてクラスターツールが挙げられる。このクラスターツールは、エッチングチャンバーおよび成膜チャンバー等の複数のチャンバーとチャンバー間の搬送部分とを有している。各チャンバーは、例えば枚葉炉である。クラスターツールは、これらチャンバー内およびチャンバー間の搬送部分を含めた装置内全体の酸素濃度を自然酸化膜３０が形成されない程度に十分に小さくコントロールすることができる。すなわち、同一のクラスターツール内であれば同一のチャンバーだけでなく複数のチャンバーを用いて上記工程を行っても、耐圧性および絶縁性の優れた電極間絶縁膜２０を形成することができる。
＜第２の実施形態＞
図７乃至図１０を用いて、第２の実施形態に係る半導体記憶装置について説明する。第２の実施形態は、浮遊ゲート電極の表面に自然に形成される酸化膜を除去する前に、浮遊ゲート電極の表層を酸化してスリミングし、その後、大気に晒さずに電極間絶縁膜を形成する例である。なお、第２の実施形態において、上記第１の実施形態と同様の点については説明を省略し、異なる点について説明する。
図７乃至図１０を用いて、第２の実施形態に係る半導体記憶装置について説明する。第２の実施形態は、浮遊ゲート電極の表面に自然に形成される酸化膜を除去する前に、浮遊ゲート電極の表層を酸化してスリミングし、その後、大気に晒さずに電極間絶縁膜を形成する例である。なお、第２の実施形態において、上記第１の実施形態と同様の点については説明を省略し、異なる点について説明する。
［構造］
以下に、図７を用いて、第２の実施形態に係る半導体記憶装置の構造について説明する。
以下に、図７を用いて、第２の実施形態に係る半導体記憶装置の構造について説明する。
図７は、第２の実施形態に係る半導体記憶装置のチャネル幅方向における断面図を示している。
図７に示すように、第２の実施形態に係る半導体記憶装置において、第１の実施形態と異なる点は、浮遊ゲート電極１２の上部側がスリミングされている点である。
より具体的には、素子領域において、基板１０上にトンネル絶縁膜１１が形成され、このトンネル絶縁膜１１上に、下部側の第１部分１２ａ、上部側の第２部分１２ｂ、およびこれらを接続する接続部分１２ｃを有する浮遊ゲート電極１２が形成されている。
浮遊ゲート電極１２における第１部分１２ａは、トンネル絶縁膜１１上に形成され、チャネル幅方向において第１幅を有している。また、第１部分１２ａの上面は、素子分離絶縁膜１３の上面と同等のレベルである。
浮遊ゲート電極１２における第２部分１２ｂは、第１部分１２ａの上方に形成され、チャネル幅方向において第１幅より小さい第２幅を有している。また、第２部分１２ｂは、素子分離絶縁膜１３の上面から突出して形成され、チャネル幅方向において第１部分のほぼ中央部に位置している。すなわち、第２部分１２ｂは、後述する製造工程の途中において、第１幅から第２幅にスリミングされることで形成される。
浮遊ゲート電極１２における接続部分１２ｃは、第１部分１２ａと第２部分１２ｂとの間に位置し、これらを接続している。また、接続部分１２ｃは、第１部分１２ａ側（下部側）から第２部分１２ｂ側（上部側）に向かって、チャネル幅方向において第１幅から第２幅に連続的に、かつ曲線的に変化している。より具体的には、接続部分１２ｃは表面が曲面形状であり、そのレベル（高さ）に応じた曲面に対する接線と基板１０の表面とがチャネル幅方向において成す角度が曲面の下部側から上部側に向かって単純増加する。また、この角度は、０〜９０度の範囲で変化する。例えば、接続部分１２ｃの最も下部側における曲面の接線と基板１０の表面との角度は０度であり、接続部分１２ｃの最も上部側における曲面の接線と基板１０の表面との角度は９０度である。
浮遊ゲート電極１２の上面、上側面、および素子分離絶縁膜１３の上面を覆うように、電極間絶縁膜２０が形成されている。このとき、接続部分１２ｃ上に形成される電極間絶縁膜２０は、接続部分１２ｃと同様に表面が曲面形状である。この電極間絶縁膜２０上に、ワード線となる制御ゲート電極１９が形成されている。
［製造方法］
以下に、図８乃至図１０を用いて、第２の実施形態に係る半導体記憶装置の製造方法について説明する。第２の実施形態に係る半導体記憶装置の製造方法は、浮遊ゲート電極の表面を酸化してスリミングすることにより、微細化を図る例である。
以下に、図８乃至図１０を用いて、第２の実施形態に係る半導体記憶装置の製造方法について説明する。第２の実施形態に係る半導体記憶装置の製造方法は、浮遊ゲート電極の表面を酸化してスリミングすることにより、微細化を図る例である。
図８乃至図１０は、第２の実施形態に係る半導体記憶装置の製造工程のチャネル幅方向における断面図を示している。
まず、第１の実施形態における図３に示す工程まで行われる。より具体的には、素子分離溝２２内に埋め込まれた素子分離絶縁膜１３がエッチングされて掘り下げられる。これにより、浮遊ゲート電極１２の側面が露出される。このとき、上述したように、大気に晒されることにより、浮遊ゲート電極１２の表面に、酸素が付着し、自然酸化膜３０が形成される。また、浮遊ゲート電極１２のチャネル幅方向の幅は、例えば１０〜４０ｎｍ程度である。
次に、図８に示すように、浮遊ゲート電極１２の表面に、シリコン酸化膜８０が形成される。より具体的には、例えば、酸素ガスを含む雰囲気内でマイクロ波を発生させることにより酸素ラジカルと酸素イオンが生成される。この酸素ラジカルと酸素イオンを用いて、浮遊ゲート電極１２の表層が酸化される。このとき、例えば、マイクロ波強度は５００〜５０００Ｗ、処理圧力は２０〜８００Ｐａ、基板温度は室温〜８００℃とする。また、イオンを基板方向に引き込むために、例えば０．１〜３００ｍＷ／ｃｍのバイアスを印加してもよい。
これにより、浮遊ゲート電極１２の表層が酸化され、浮遊ゲート電極１２の上部側のチャネル幅方向の幅が例えば５〜２０ｎｍ程度に小さくなり（スリミングされ）、その表面に例えば１〜２０ｎｍ程度のシリコン酸化膜８０が形成される。すなわち、浮遊ゲート電極１２において、第１部分１２ａ、第１部分１２ａより幅の小さい第２部分１２ｂ、およびこれらを接続する接続部分１２ｃが形成される。また、このとき、等方的に酸化されるため、接続部分１２ｃが形成される領域は曲面形状に酸化される。
なお、シリコン酸化膜８０の成膜レートを向上させるために、水素ガスと酸素ガスとを反応させて発生した酸化剤により、浮遊ゲート電極１２の表層を酸化する方法もある。この場合、酸素と水素の混合ガス流量の０．０１〜３０％を水素ガス比として、処理することが可能である。また、酸化方法として、これらの方法に限らない。例えば、酸化剤として、酸素、オゾン、水、または活性酸素を用いた方法でもよい。
次に、図９に示すように、ドライクリーニング技術により浮遊ゲート電極１２（第２部分１２ｂ、接続部分１２ｃ）の表面に形成されたシリコン酸化膜８０が除去される。このとき、同時に、自然酸化膜３０も除去される。より具体的には、例えば、三フッ化窒素とアンモニアとを反応させてフッ化アンモニウムを形成し、炉内に導入する。このフッ化アンモニウムは、自然酸化膜３０と反応して固体の珪フッ化アンモニウムを形成する。その後、例えば１００℃以上の熱処理により珪フッ化アンモニウムを気化させる。
これにより、スリミングされた浮遊ゲート電極１２（第２部分１２ｂ、接続部分１２ｃ）が露出される。このとき、第２部分１２ｂはチャネル幅方向において幅Ａ（例えば５〜２０ｎｍ程度）を有し、その高さは２０〜２００ｎｍ程度である。この幅Ａは、セルの倒壊が起こらないセル幅である。
次に、図１０に示すように、浮遊ゲート電極１２（第２部分１２ｂ、接続部分１２ｃ）および素子分離絶縁膜１３の表面に、電極間絶縁膜２０となるシリコン窒化膜１４が形成される。より具体的には、例えば、窒素ガスを含む雰囲気内でマイクロ波を発生させることにより窒素ラジカルが生成される。この窒素ラジカルを用いて、浮遊ゲート電極１２および素子分離絶縁膜１３の表層が窒化される。
このとき、浮遊ゲート電極１２（第２部分１２ｂ、接続部分１２ｃ）および素子分離絶縁膜１３の表層が窒化されることで、第２部分１２ｂのチャネル幅方向の幅がさらに小さくなり、その表面に例えば１〜５ｎｍ程度のシリコン窒化膜１４が形成される。
すなわち、第２部分１２ｂは、チャネル幅方向において幅Ａよりも小さい幅Ｂ（例えば３〜１０ｎｍ程度）を有することになるが、同時にその表面に電極間絶縁膜２０の一部となるシリコン窒化膜１４が形成される。このため、第２部分１２ｂと、その両側面に形成されたシリコン窒化膜１４とで幅Ａよりも大きい幅Ｃ（例えば５〜２０ｎｍ程度）を維持することができる。幅Ｂは、セルの倒壊が起こり得るセル幅であるが、幅Ｃはセルの倒壊が起こらないセル幅である。
次に、図７に示すように、シリコン窒化膜１４上に、シリコン酸化膜１５、シリコン窒化膜１６、およびシリコン酸化膜１７（ＯＮＯ）が順に形成され、その後、シリコン酸化膜１７上に、シリコン窒化膜１８が形成される。さらに、電極間絶縁膜２０上に、ワード線となる制御ゲート電極１９が形成される。
［効果］
上記第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
上記第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
さらに、第２の実施形態では、浮遊ゲート電極１２の表面に形成される自然酸化膜３０を除去する前に、浮遊ゲート電極１２の表層を酸化してシリコン酸化膜８０を形成する。その後、シリコン酸化膜８０を除去するとともに自然酸化膜３０を除去することで、浮遊ゲート電極１２をスリミングする。これにより、メモリセルＭＣの微細化を図ることができる。
ところで、書き込みの特性上、電極間絶縁膜２０を薄膜化させることに限りがある。このため、メモリセルＭＣの微細化を達成するためには、浮遊ゲート電極１２の寸法（チャネル幅方向の幅）を小さくする必要がある。しかしながら、浮遊ゲート電極１２をある寸法以下にしてしまうと、浮遊ゲート電極１２の加工後の薬液による後処理や、電極間絶縁膜２０の形成前の薬液による前処理等を行うことで、浮遊ゲート電極１２が製造工程の途中で倒れてしまう。
これに対し、本実施形態では、浮遊ゲート電極１２を倒壊が起こり得る幅Ｂに形成する際、同時に表面にシリコン窒化膜１４を形成する。これにより、製造工程の途中においてトータルの幅として倒壊が起こらない幅Ｃ（または幅Ａ）以上の寸法を維持する。すなわち、微細化を図りつつ、製造工程の途中においてセルが倒壊することを防ぐことができる。
また、シリコン酸化膜８０の除去工程であるドライクリーニングと、シリコン窒化膜１４の形成工程である窒化処理との間に薬液処理等を行う必要がない。このため、よりセルの倒壊を防ぐことができる。
さらに、本実施形態では、浮遊ゲート電極１２における接続部分１２ｃの表面は、曲面形状である。これにより、浮遊ゲート電極１２および制御ゲート電極１９が角部を有することで生じる電界集中を抑制することができる。その結果、書き込みの際の高電界印加時のリーク電流を低減することができる。
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
１０…基板、１１…トンネル絶縁膜、１２…浮遊ゲート電極、１２ａ…第１部分、１２ｂ…第２部分、１２ｃ…接続部分、１３…素子分離膜、１４…シリコン窒化膜、１９…制御ゲート電極、２０…電極間絶縁膜、２２…素子分離溝、３０…自然酸化膜、８０…シリコン酸化膜。
Claims (6)
- 基板上に、トンネル絶縁膜を形成し、
前記トンネル絶縁膜上に、導電体で構成される電荷蓄積層を形成し、
前記電荷蓄積層、前記トンネル絶縁膜、および前記基板を加工して、前記基板内に、前記電荷蓄積層および前記トンネル絶縁膜を分離する素子分離溝を形成し、
前記素子分離溝内に、上面が前記電荷蓄積層の下面より高く上面より低くなるように素子分離絶縁膜を埋め込み、
前記電荷蓄積層の表面に形成された自然酸化膜を除去し、
前記素子分離絶縁膜および前記電荷蓄積層の表面に、絶縁膜を形成し、
前記自然酸化膜の除去から前記絶縁膜の形成までが、その内部の酸素濃度がコントロールされた製造装置内で行われることを特徴とする半導体記憶装置の製造方法。 - 前記自然酸化膜の除去はドライクリーニング法により行われ、
前記絶縁膜の形成は前記素子分離絶縁膜および前記電荷蓄積層の表層を窒化することにより行われることを特徴とする請求項１に記載の半導体記憶装置の製造方法。 - 前記電荷蓄積層はポリシリコンであり、前記絶縁膜はシリコン窒化膜であることを特徴とする請求項２に記載の半導体記憶装置の製造方法。
- 前記絶縁膜の形成前に、前記電荷蓄積層の表層を酸化することにより、前記電荷蓄積層の表面に酸化膜を形成し、
前記酸化膜も除去することにより、チャネル幅方向において前記電荷蓄積層における前記素子分離絶縁膜の上面よりも上部側を下部側の第１幅よりも小さい第２幅にする
ことを特徴とする請求項１乃至３に記載の半導体記憶装置の製造方法。 - 基板と、
前記基板内に形成された複数の素子分離溝内に埋め込まれ、上面が前記基板の表面よりも高い複数の素子分離絶縁膜と、
前記素子分離絶縁膜間に位置する前記基板上に形成されたメモリセルと、
を具備し、
前記メモリセルは、
前記基板上に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成され、導電体で構成される電荷蓄積層と、
前記電荷蓄積層上に形成された電極間絶縁膜と、
前記電極間絶縁膜上に形成された制御ゲート電極と、
を有し、
前記電荷蓄積層は、
前記トンネル絶縁膜上に形成され、上面が前記素子分離絶縁膜の上面と同等のレベルであり、チャネル幅方向において第１幅を有する第１部分と、
前記第１部分の上方に形成され、前記チャネル幅方向において前記第１幅より小さい第２幅を有する第２部分と、
前記第１部分と前記第２部分とを接続する接続部分と、
を有し、
前記接続部分は、前記第１部分側から前記第２部分側に向かって、前記チャネル幅方向において前記第１幅から前記第２幅に連続的に変化していることを特徴とする半導体記憶装置。 - 前記接続部分は、前記第１部分側から前記第２部分側に向かって、前記チャネル幅方向において前記第１幅から前記第２幅に曲線的に変化していることを特徴とする請求項５に記載の半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011073248A JP2012089817A (ja) | 2010-09-21 | 2011-03-29 | 半導体記憶装置およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010211379 | 2010-09-21 | ||
| JP2010211379 | 2010-09-21 | ||
| JP2011073248A JP2012089817A (ja) | 2010-09-21 | 2011-03-29 | 半導体記憶装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012089817A true JP2012089817A (ja) | 2012-05-10 |
Family
ID=45816964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011073248A Withdrawn JP2012089817A (ja) | 2010-09-21 | 2011-03-29 | 半導体記憶装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8383481B2 (ja) |
| JP (1) | JP2012089817A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014082494A (ja) * | 2012-10-17 | 2014-05-08 | Psk Inc | 基板処理方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8994089B2 (en) * | 2011-11-11 | 2015-03-31 | Applied Materials, Inc. | Interlayer polysilicon dielectric cap and method of forming thereof |
| TWI565035B (zh) * | 2014-04-11 | 2017-01-01 | 旺宏電子股份有限公司 | 記憶單元及其製造方法 |
| JP6779165B2 (ja) * | 2017-03-29 | 2020-11-04 | 東京エレクトロン株式会社 | 金属汚染防止方法及び成膜装置 |
| CN114068345A (zh) * | 2020-08-05 | 2022-02-18 | 长鑫存储技术有限公司 | 半导体结构的处理方法及形成方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004247444A (ja) | 2003-02-13 | 2004-09-02 | Sony Corp | 薄膜パターンの形成方法 |
| US7154779B2 (en) * | 2004-01-21 | 2006-12-26 | Sandisk Corporation | Non-volatile memory cell using high-k material inter-gate programming |
| JP4761747B2 (ja) * | 2004-09-22 | 2011-08-31 | 株式会社東芝 | 半導体装置 |
| JP2007258510A (ja) * | 2006-03-24 | 2007-10-04 | Toshiba Corp | 半導体装置の製造方法 |
| US7737031B2 (en) * | 2007-08-02 | 2010-06-15 | Intel Corporation | Insitu formation of inverse floating gate poly structures |
| KR100953034B1 (ko) * | 2008-02-21 | 2010-04-14 | 주식회사 하이닉스반도체 | 반도체 소자 및 이의 제조 방법 |
| JP2009289974A (ja) | 2008-05-29 | 2009-12-10 | Toshiba Corp | 半導体装置の製造方法 |
| JP2010103389A (ja) | 2008-10-27 | 2010-05-06 | Toshiba Corp | 半導体記憶装置の製造方法 |
| US20100213534A1 (en) | 2009-02-20 | 2010-08-26 | Katsuyuki Sekine | Nonvolatile semiconductor memory device and manufacturing method for the same |
| KR101652879B1 (ko) * | 2010-05-25 | 2016-09-02 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 이의 제조방법 |
-
2011
- 2011-03-29 JP JP2011073248A patent/JP2012089817A/ja not_active Withdrawn
- 2011-05-10 US US13/104,815 patent/US8383481B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014082494A (ja) * | 2012-10-17 | 2014-05-08 | Psk Inc | 基板処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8383481B2 (en) | 2013-02-26 |
| US20120068246A1 (en) | 2012-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9450108B2 (en) | Nonvolatile semiconductor memory device provided with charge storage layer in memory cell | |
| JP5361328B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR100906526B1 (ko) | 불휘발성 반도체 기억 장치 | |
| JP5068442B2 (ja) | 半導体装置の製造方法 | |
| JP5238332B2 (ja) | 半導体装置の製造方法 | |
| KR101042584B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2004281662A (ja) | 半導体記憶装置及びその製造方法 | |
| US8319273B2 (en) | Self-aligned charge storage region formation for semiconductor device | |
| EP3087605B1 (en) | Memory structure with self-aligned floating and control gates and associated methods | |
| JP4855958B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US20090311856A1 (en) | Flash memory device having recessed floating gate and method for fabricating the same | |
| KR101294495B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP5613105B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR20120026313A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR101139556B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI441283B (zh) | 抑制傳送程式干擾之具位元線溝渠的ｏｒｏ與ｏｒｐｒｏ | |
| JP2012089817A (ja) | 半導体記憶装置およびその製造方法 | |
| KR20090036850A (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| CN105977259A (zh) | 分栅式快闪存储器的版图、掩膜版及制造方法 | |
| JP5620426B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR100880341B1 (ko) | 플래시 메모리 소자의 소자 분리막 형성 방법 | |
| JP2010027967A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2010045239A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2009239156A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| CN105870066B (zh) | 非挥发性存储器的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131205 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131212 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131219 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131226 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140109 |
|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140603 |