JP2019062062A - 配線基板、電子装置、及び、配線基板の製造方法 - Google Patents

配線基板、電子装置、及び、配線基板の製造方法 Download PDF

Info

Publication number
JP2019062062A
JP2019062062A JP2017185001A JP2017185001A JP2019062062A JP 2019062062 A JP2019062062 A JP 2019062062A JP 2017185001 A JP2017185001 A JP 2017185001A JP 2017185001 A JP2017185001 A JP 2017185001A JP 2019062062 A JP2019062062 A JP 2019062062A
Authority
JP
Japan
Prior art keywords
metal
layer
wiring
seed layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017185001A
Other languages
English (en)
Inventor
将 森田
Masashi Morita
将 森田
中田 義弘
Yoshihiro Nakada
義弘 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017185001A priority Critical patent/JP2019062062A/ja
Publication of JP2019062062A publication Critical patent/JP2019062062A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】信頼性の高い配線基板、電子装置、及び、配線基板の製造方法を提供する。【解決手段】配線基板は、絶縁材料製又は半導体材料製の基板と、前記基板に重ねて配設される密着層と、前記密着層に重ねて配置され、シード層として形成可能な第1金属製の第1シード層と、前記第1シード層に重ねて配置され、配線用金属と、前記配線用金属よりも大きなイオン化傾向を有する第2金属との合金製の第2シード層と、前記第2シード層に重ねて配置される、前記配線用金属製の配線層とを含み、前記第1金属は、前記第2金属よりもイオン化傾向が小さい金属である。【選択図】図1

Description

本発明は、配線基板、電子装置、及び、配線基板の製造方法に関する。
従来より、基板上に形成された反応性イオンエッチング可能な材料からなる給電膜と、給電膜上に形成された電解めっき層と、給電膜と電解めっき層との間に形成された給電膜と電解めっき層の密着性を高める密着層と、を有してなる金属配線がある。前記給電膜はMo、W、Ptのうち1種または2種以上の単体、またはこれらの合金を主成分とすることを特徴とする。密着層としてニッケル薄膜が用いられ、電解めっき層として銅めっき層が用いられ、銅めっき層が金属配線の配線の部分として用いられる(例えば、特許文献1参照)。
特開2001−028477号公報
ところで、ニッケル薄膜(密着層)の上に銅めっき層を形成する際に、ニッケル薄膜(密着層)の表面に生じる酸化膜を完全に除去できない場合には、酸化膜が残存する部位にボイドが生じる場合がある。
このようなボイドは、ニッケル薄膜(密着層)と銅めっき層との間に生じるため、金属配線の電気抵抗が上昇し、電気信号を正常に伝送できなくなり、信頼性が低下するおそれがある。
そこで、信頼性の高い配線基板、電子装置、及び、配線基板の製造方法を提供することを目的とする。
本発明の実施の形態の配線基板は、絶縁材料製又は半導体材料製の基板と、前記基板に重ねて配設される密着層と、前記密着層に重ねて配置され、シード層として形成可能な第1金属製の第1シード層と、前記第1シード層に重ねて配置され、配線用金属と、前記配線用金属よりも大きなイオン化傾向を有する第2金属との合金製の第2シード層と、前記第2シード層に重ねて配置される、前記配線用金属製の配線層とを含み、前記第1金属は、前記第2金属よりもイオン化傾向が小さい金属である。
信頼性の高い配線基板、電子装置、及び、配線基板の製造方法を提供することができる。
実施の形態の配線基板100の断面図を示す図である。 配線基板100の製造工程における断面構造を示す図である。 配線基板100の製造工程における断面構造を示す図である。 配線基板100の製造工程における断面構造を示す図である。 配線基板100の製造工程における断面構造を示す図である。 配線基板100の製造工程における断面構造を示す図である。 配線基板100の製造工程における断面構造を示す図である。 配線基板100の製造工程における断面構造を示す図である。 配線基板100の製造工程における断面構造を示す図である。 配線基板100の製造工程における断面構造を示す図である。 配線基板100の製造工程における断面構造を示す図である。 配線基板100の製造工程における断面構造を示す図である。 配線基板100を含む電子装置200を示す図である。 実施の形態の変形例の配線基板100Mの断面構造を示す図である。 配線基板100の製造工程における断面構造を示す図である。
以下、本発明の配線基板、電子装置、及び、配線基板の製造方法を適用した実施の形態について説明する。
<実施の形態>
図1は、実施の形態の配線基板100の断面図を示す図である。以下では、直交座標系の一例であるXYZ座標系を用いて説明する。配線基板100は、XY平面視では矩形状であり、図1には、配線基板100をXZ平面に沿って切断した断面構造を示す。なお、以下ではXZ断面構造を用いて説明するが、YZ断面構造も同様の構造であってよい。
配線基板100は、基板110、密着層120、シード層130、合金層140、配線層150、及び樹脂層160を含む。このような配線基板100の配線層150は、Semi Additive Process(SAP法)によって作製される。SAP法を用いると、線幅が数nm以下の配線層150を作製することが可能である。
基板110は、一例として、絶縁材料製の基板である。基板110は、FR−4(Flame Retardant type 4)規格の配線基板、又は、インターポーザであってもよい。また、基板110は、Si(シリコン)等の半導体材料製の基板であってもよく、この場合には、基板110の内部に回路が設けられていてもよい。基板110のZ軸正方向側の表面111の上には、密着層120、シード層130、合金層140、配線層150、及び樹脂層160が設けられる。
密着層120は、基板110の表面111に設けられ、基板110とシード層130を密着させる層である。密着層120としては、例えば、Ti(チタン)又はCr(クロム)等の金属層を用いることができる。ここでは、一例として、密着層120がTi層である形態について説明する。密着層120は、スパッタ法等で基板110の表面111にTi層を形成することによって作製され、厚さは、一例として、100nm以下である。
シード層130は、密着層120の上に設けられ、配線層150を電解めっき処理で作製する際に用いられる2つのシード層のうちの1つのシード層である。シード層130は、第1シード層の一例である。
シード層130は、次の4つの条件を満たす金属製の層であればよい。シード層130を構築する金属は、例えば、Ni(ニッケル)、Al(アルミニウム)、Nb(ニオブ)、W(タングステン)、Ni−P(ニッケル−リン)層、又はNi−B(ニッケル−ボロン)等のCu(銅)以外の金属又は合金であって(1つ目の条件)、シード層として用いることが可能な金属であること(2つ目の条件)が必要である。
また、シード層130を構築する金属は、ウェットエッチング処理又はドライエッチング処理によってCuとは選択的に除去が可能な金属であって(3つ目の条件)、後述する拡散金属層の金属よりもイオン化傾向が小さい金属であること(4つ目の条件)が必要である。
シード層130は、例えば、スパッタ法、無電解めっき処理、又は電解めっき処理によって形成され、厚さは、一例として、200nm以下である。ここでは、一例として、シード層130がNb層である形態について説明する。シード層130の金属は、第1金属の一例である。
合金層140は、シード層130の上に設けられ、配線層150を電解めっき処理で作製する際に用いられる2つのシード層のうちの1つのシード層である。合金層140は、第2シード層の一例である。
合金層140は、配線基板100の製造工程のうちの加熱工程で、後述する拡散金属層の金属と、配線層150のCuとが拡散して合金化することによって作製される。拡散金属層は、加熱工程が行われる前には、合金層140が存在する位置にある。この詳細は図2乃至図12を用いて後述する。
拡散金属層としては、Pt(プラチナ)又はAu(金)等のCu以上のイオン化傾向を有する金属であって、かつ、ウェットエッチング処理又はドライエッチング処理によって除去が可能な金属を用いることができる。ここでは、一例として、拡散金属層としてAu層を用いる形態について説明する。拡散金属層の金属は、第2金属の一例である。
配線層150は、合金層140の上に設けられ、配線基板100の配線として機能する金属層である。配線層150は、一例として、Cu製である。配線層150は、シード層130及び合金層140をシード層として用いて、電解めっき処理で銅めっき層を形成することによって作製される。配線層150の金属は、配線用金属の一例である。
配線層150には、配線基板100がIC(Integrated Circuit:集積回路)チップ等に接続されることにより、様々な電気信号が流れ得る。なお、配線層150として、Cuの代わりに、Ni(ニッケル)又はW(タングステン)を用いてもよい。
樹脂層160は、配線基板100の表面111上において、基板110、密着層120、シード層130、合金層140、配線層150を覆う絶縁層である。樹脂層160は、配線層150等を外部からの腐食又は物理的な衝撃から保護するために形成されており、保護層として設けられている。
次に、図2乃至図12を用いて、配線基板100の製造方法について説明する。図2乃至図12は、配線基板100の製造工程における断面構造を示す図である。以下では、Z軸正方向側の面を上面と称す。
まず、図2に示すように、基板110の表面111の上面の全体に、スパッタ法等でTi層を形成することによって密着層120Aを作製する。密着層120Aの厚さは、一例として、100nm以下である。密着層120Aは、後にエッチングされて図1に示す密着層120になるものであり、この段階では表面111の上面の全体に形成される。
次に、図3に示すように、密着層120Aの上面の全体に、スパッタ法でNb層を形成することにより、シード層130Aを作製する。厚さは、一例として、200nm以下である。シード層130Aは、後にエッチング処理を行うことによって図1に示すシード層130にされるものであり、この段階では、密着層120Aの上面の全体に形成される。
なお、ここではシード層130Aとして、スパッタ法でNb層を形成する形態について説明するが、Ni層を形成する場合には、スパッタ法、無電解めっき処理、又は電解めっき処理で形成することができ、Al層又はW層を形成する場合には、スパッタ法で形成することができ、Ni−P層又はNi−B層を形成する場合には、無電解めっき処理又は電解めっき処理で形成することができる。
次に、図4に示すように、シード層130Aの上面の全体に、拡散金属層140Aを作製する。ここでは、拡散金属層140AとしてAu層を用いるため、スパッタ法、蒸着法、又は無電解めっき処理で形成することができる。なお、拡散金属層140AとしてPt層を用いる場合にはスパッタ法で形成すればよい。
次に、図5に示すように、拡散金属層140Aの上にフォトレジスト50を作製する。フォトレジスト50は、拡散金属層140Aの上にフォトレジスト材料を塗布し、露光工程及び現像工程により配線パターンを形成する。フォトレジスト50は、配線層150を作製する際のマスクとして用いられるものであり、フォトレジスト50を残す部分は、配線層150を形成しない部分である。
次に、図6に示すように、電解めっき処理を行うことにより、拡散金属層140Aの上のフォトレジスト50が作製されていない部分(配線パターンの部分)に、配線層150を作製する。配線層150としては主にCuめっき層を用いるが、Cuめっき層の代わりに、Niめっき層又はWめっき層を用いてもよい。
次に、図7に示すように、フォトレジスト50を除去する。フォトレジスト50の除去は、専用のエッチング溶液を用いてウェットエッチング処理で行えばよい。
次に、図8に示すように、加熱処理(アニール)により配線層150のCuと拡散金属層140AのAuとを拡散させ、配線層150の直下のみに合金層140を作製する。加熱処理は、150℃以上の加熱温度にて、低酸素雰囲気で行うことで、配線層150が酸化されず金属拡散を速やかに実現させることができる。加熱処理により配線層150のCuと拡散金属層140AのAuとが拡散することで、異なる金属同士が混ざり合い、従来のような界面におけるボイドが発生しなくなる。
なお、加熱処理の温度は、拡散させる金属同士の組み合わせ等に応じて適宜設定すればよい。また、常温で拡散が生じる場合には、常温であってもよい。
次に、図9に示すように、専用のエッチング溶液を用いて、残存する拡散金属層140Aを除去する。残存する拡散金属層140Aは、図4に示す工程で作製した拡散金属層140Aのうち、配線層150の直下に位置しない部分である。拡散金属層140AがAu層の場合は、Au専用のエッチング溶液を用いればよい。
次に、図10に示すように、エッチング処理を行うことにより、シード層130Aのうち合金層140の真下に位置する部分以外を除去し、シード層130を得る。ここでは、シード層130AとしてNb層を用いているため、ドライエッチング処理を行うことにより、シード層130を形成することができる。シード層130が微細化しても配線強度を保つことができ、更なる信頼性確保が可能である。
なお、シード層130AとしてAl層又はW層を用いる場合にもドライエッチング処理が可能である。また、Ni層、Ni−P層、又はNi−B層を用いる場合には、ウェットエッチング処理を行えばよい。
次に、図11に示すように、密着層120Aのうち、配線層150、合金層140、及びシード層130の真下にある部分を残してエッチング処理を行うことにより、密着層120を形成する。ここでは、密着層120AとしてTi層を用いているため、Tiの専用のエッチング溶液を用いてウェットエッチング処理を行えばよい。
そして最後に、図12に示すように、基板110の表面上で、密着層120、シード層130、合金層140、及び配線層150を覆う樹脂層160を作製することにより、図1に示す断面構造と同一の配線基板100を作製することができる。
以上のような配線基板100は、図13に示すような電子装置200に用いることができる。図13は、電子装置200の断面構造を示す図である。
電子装置200は、回路基板210、バンプ220、インターポーザ230、バンプ240、及びIC(Integrated Circuit:集積回路)チップ250を含む。
回路基板210は、例えば、FR−4規格の多層型の配線基板であり、ここでは一例として、配線層が6層の多層型の配線基板を示す。回路基板210は、6層の配線層と5層の絶縁層(例えば、コア層又はプリプレグ層)を交互に重ね合わせて熱圧着した多層基板である。
回路基板210は、Z軸正方向側の表面に配置される端子211を有する。端子211は、銅めっき処理で形成され、回路基板210の最上層に位置する配線層である。なお、回路基板210の最上層よりも下の構成についての説明は省略する。また、回路基板210を配線基板として捉えてもよい。
バンプ220は、回路基板210の端子211と、インターポーザ230の端子232とを接続するはんだバンプであり、一例としてC4バンプである。
インターポーザ230は、シリコン、ガラス、樹脂等の半導体基板231の内部に回路等を形成したものであり、Z軸負方向側の面に配設される端子232と、Z軸正方向側の面に配設される端子233とを有する。半導体基板231の内部の回路等は、端子232及び233に接続されている。
バンプ240は、Cuピラーバンプであり、インターポーザ230の端子233と、ICチップ250のZ軸負方向側の面に設けられる端子251とを接続する。
ICチップ250は、Z軸負方向側の面に設けられる端子251を有する。端子251は、ICチップ250の内部に設けられる集積回路に接続されている。ICチップ250は、半導体素子の一例である。また、ここでは、半導体素子の一例としてのICチップ250が電子装置200に含まれるものとして説明するが、例えば、複数のICチップ250を含む半導体装置のように、半導体素子よりも大規模なものが電子装置200に含まれていてもよい。
このような電子装置200において、配線基板100は、例えば、インターポーザ230を基板110として用い、端子233に接続される配線を配線層150として用いたものとして捉えることができる。この場合に、密着層120、シード層130、合金層140、及び配線層150は、基板110として用いられる半導体基板231のZ軸正方向側の面に設けられ、端子233は、配線層150の端部に設けられる。
配線基板100は、一例として、インターポーザ230とICチップ250との間の微細化が必要な部分に用いることができる。
近年では半導体装置に様々な機能が求められ、複数の半導体素子(ICチップ250)を1つの半導体装置に搭載する傾向にある。このため、1つの回路基板210に複数の半導体素子(ICチップ250)を微細な配線層(配線層150等)を介して、半導体素子(ICチップ250)同士を近接接合及び高密度実装する技術が開発されている。
半導体素子(ICチップ250)と回路基板210との間に、微細配線を持つインターポーザ230を介して接合することで半導体素子(ICチップ250)同士を高密度実装することが行われている。インターポーザ230に微細配線層を形成し、複数の半導体素子(ICチップ250)と接合することで高密度に実装でき半導体装置の高機能化が実現できる。
本実施の形態の配線基板100は、上述のように、シード層130として、Nb等のCu以外の金属又は合金であって(1つ目の条件)、シード層として利用可能な金属であり、Cuとは選択的にエッチング処理による除去が可能な金属であって、かつ、拡散金属層140Aの金属よりもイオン化傾向が小さい金属を用いている。
また、拡散金属層140Aとしては、配線層150の金属(配線用金属)よりも大きなイオン化傾向を有する金属を用いている。
このため、製造段階における加熱処理において、シード層130は殆ど合金化されずに殆どそのまま残り、拡散金属層140Aの金属と、配線層150の金属との合金による合金層140がシード層130と配線層150との間に作製される。
従って、加熱処理を行った後に、配線層150と合金層140との間にボイドが発生することを抑制することができ、配線層150によって伝送される電気信号の劣化を抑制して、正しい内容の電気信号を伝送することができる。
以上より、実施の形態によれば、信頼性の高い配線基板100、電子装置200、及び、配線基板100の製造方法を提供することができる。配線基板100は、L&S=1μm/1μmの微細配線でもサイドエッチングが発生せず配線強度を保つことができる。
なお、以上では、シード層130がNb層であり、拡散金属層140AがAu層であり、配線層150がCu製であり、合金層140がAu−Cu層である形態について説明した。しかしながら、シード層130、合金層140、拡散金属層140A、配線層150としては、上述したように、これら以外の金属を用いることができる。
その際に、次のようなイオン化傾向の関係を有していればよい。拡散金属層140Aの金属(第2金属)は、配線層150の金属(配線用金属)よりも大きなイオン化傾向を有していればよい。また、シード層130の金属(第1金属)は、拡散金属層140Aの金属(第2金属)よりもイオン化傾向が小さい金属であればよい。
また、以上では、基板110の上面に密着層120を直接形成する形態について説明したが、基板110の上面に絶縁層を形成し、絶縁層の上に密着層120を形成してもよい。この場合にも、基板110に重ねて密着層120が配設されることになる。
また、配線層150にメタルキャップ層を設けてもよい。図14は、実施の形態の変形例による配線基板100Mの断面構造を示す図である。図15は、配線基板100の製造工程における断面構造を示す図である。
図14に示す配線基板100Mのように、配線層150の両側面及び上面を覆うメタルキャップ層170を設けてもよい。メタルキャップ層170は、Ni、Co(コバルト)、又はSn(錫)等の金属、又は、Ni−Pのような合金で作製され、配線層150を保護するために設けられる。
このようなメタルキャップ層170は、図15に示すように、密着層120を作製した(図11に示す製造工程の)後に、配線層150を覆うように、電解めっき処理でNi−Pメッキ膜を形成することによって作製することができる。このようなメタルキャップ層170をバリアメタル層として取り扱ってもよい。メタルキャップ層170の厚さは、例えば、50nmである。
以上、本発明の例示的な実施の形態の配線基板、電子装置、及び、配線基板の製造方法について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
以上の実施の形態に関し、さらに以下の付記を開示する。
(付記1)
絶縁材料製又は半導体材料製の基板と、
前記基板に重ねて配設される密着層と、
前記密着層に重ねて配置され、シード層として形成可能な第1金属製の第1シード層と、
前記第1シード層に重ねて配置され、配線用金属と、前記配線用金属よりも大きなイオン化傾向を有する第2金属との合金製の第2シード層と、
前記第2シード層に重ねて配置される、前記配線用金属製の配線層と
を含み、
前記第1金属は、前記第2金属よりもイオン化傾向が小さい金属である、配線基板。
(付記2)
前記第1金属は、前記配線用金属と選択的にエッチング可能な金属である、付記1記載の配線基板。
(付記3)
前記第1金属は、ニッケル、ニオブ、アルミニウム、タングステン、ニッケルとクロムの合金、又は、窒化ニオブである、付記1又は2記載の配線基板。
(付記4)
前記第2金属は金であり、前記合金は前記配線用金属と金の合金である、又は、前記第2金属はプラチナであり、前記合金は前記配線用金属とプラチナの合金である、付記1乃至3のいずれか一項記載の配線基板。
(付記5)
前記基板の上で、前記密着層、前記第1シード層、前記第2シード層、及び前記配線層を覆う保護層をさらに含む、付記1乃至4のいずれか一項記載の配線基板。
(付記6)
前記配線層の側面及び上面を覆うメタルキャップ層をさらに含む、付記1乃至5のいずれか一項記載の配線基板。
(付記7)
配線基板と、
前記配線基板に接続される半導体素子と、
前記配線基板と前記半導体素子とを電気的に接続するバンプと
を含む電子装置であって、
前記配線基板は、
絶縁材料製又は半導体材料製の基板と、
前記基板に重ねて配設される密着層と、
前記密着層に重ねて配置され、シード層として形成可能な第1金属製の第1シード層と、
前記第1シード層に重ねて配置され、配線用金属と、前記配線用金属よりも大きなイオン化傾向を有する第2金属との合金製の第2シード層と、
前記第2シード層に重ねて配置される、前記配線用金属製の配線層と
を有し、
前記第1金属は、前記第2金属よりもイオン化傾向が小さい金属である、電子装置。
(付記8)
絶縁材料製又は半導体材料製の基板に重ねて密着層を形成する工程と、
シード層として形成可能な第1金属製の第1シード層を前記密着層に重ねて形成する工程と、
配線用金属よりも大きなイオン化傾向を有する第2金属製の拡散層を前記第1シード層に重ねて形成する工程と、
前記拡散層に重ねて前記配線用金属製の配線層を形成する工程と、
加熱処理を行うことにより、前記拡散層のうちの前記配線層の下の部分に、前記配線用金属と前記第2金属との合金製の第2シード層を形成する工程と、
前記配線層の下に位置していない、前記拡散層、前記第1シード層、前記密着層を除去する工程と
を含み、
前記第1金属は、前記第2金属よりもイオン化傾向が小さい金属である、配線基板の製造方法。
100、100M 配線基板
110 基板
111 表面
120、120A 密着層
130、130A シード層
140 合金層
140A 拡散金属層
150 配線層
160 樹脂層
170 メタルキャップ層
200 電子装置
210 回路基板
220 バンプ
230 インターポーザ
240 バンプ
250 ICチップ

Claims (6)

  1. 絶縁材料製又は半導体材料製の基板と、
    前記基板に重ねて配設される密着層と、
    前記密着層に重ねて配置され、シード層として形成可能な第1金属製の第1シード層と、
    前記第1シード層に重ねて配置され、配線用金属と、前記配線用金属よりも大きなイオン化傾向を有する第2金属との合金製の第2シード層と、
    前記第2シード層に重ねて配置される、前記配線用金属製の配線層と
    を含み、
    前記第1金属は、前記第2金属よりもイオン化傾向が小さい金属である、配線基板。
  2. 前記第1金属は、前記配線用金属と選択的にエッチング可能な金属である、請求項1記載の配線基板。
  3. 前記第1金属は、ニッケル、ニオブ、アルミニウム、タングステン、ニッケルとクロムの合金、又は、窒化ニオブである、請求項1又は2記載の配線基板。
  4. 前記第2金属は金であり、前記合金は前記配線用金属と金の合金である、又は、前記第2金属はプラチナであり、前記合金は前記配線用金属とプラチナの合金である、請求項1乃至3のいずれか一項記載の配線基板。
  5. 配線基板と、
    前記配線基板に接続されるチップ部品と、
    前記配線基板と前記チップ部品とを電気的に接続するバンプと
    を含む電子装置であって、
    前記配線基板は、
    絶縁材料製又は半導体材料製の基板と、
    前記基板に重ねて配設される密着層と、
    前記密着層に重ねて配置され、シード層として形成可能な第1金属製の第1シード層と、
    前記第1シード層に重ねて配置され、配線用金属と、前記配線用金属よりも大きなイオン化傾向を有する第2金属との合金製の第2シード層と、
    前記第2シード層に重ねて配置される、前記配線用金属製の配線層と
    を有し、
    前記第1金属は、前記第2金属よりもイオン化傾向が小さい金属である、電子装置。
  6. 絶縁材料製又は半導体材料製の基板に重ねて密着層を形成する工程と、
    シード層として形成可能な第1金属製の第1シード層を前記密着層に重ねて形成する工程と、
    配線用金属よりも大きなイオン化傾向を有する第2金属製の拡散層を前記第1シード層に重ねて形成する工程と、
    前記拡散層に重ねて前記配線用金属製の配線層を形成する工程と、
    加熱処理を行うことにより、前記拡散層のうちの前記配線層の下の部分に、前記配線用金属と前記第2金属との合金製の第2シード層を形成する工程と、
    前記配線層の下に位置していない、前記拡散層、前記第1シード層、前記密着層を除去する工程と
    を含み、
    前記第1金属は、前記第2金属よりもイオン化傾向が小さい金属である、配線基板の製造方法。
JP2017185001A 2017-09-26 2017-09-26 配線基板、電子装置、及び、配線基板の製造方法 Pending JP2019062062A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017185001A JP2019062062A (ja) 2017-09-26 2017-09-26 配線基板、電子装置、及び、配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017185001A JP2019062062A (ja) 2017-09-26 2017-09-26 配線基板、電子装置、及び、配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2019062062A true JP2019062062A (ja) 2019-04-18

Family

ID=66177570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017185001A Pending JP2019062062A (ja) 2017-09-26 2017-09-26 配線基板、電子装置、及び、配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2019062062A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259466A (zh) * 2019-07-22 2021-01-22 中芯长电半导体(江阴)有限公司 一种重新布线层的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259466A (zh) * 2019-07-22 2021-01-22 中芯长电半导体(江阴)有限公司 一种重新布线层的制备方法

Similar Documents

Publication Publication Date Title
US6512298B2 (en) Semiconductor device and method for producing the same
TWI331797B (en) Surface structure of a packaging substrate and a fabricating method thereof
JP2008085089A (ja) 樹脂配線基板および半導体装置
CN1979833B (zh) 半导体装置及其制造方法、电子部件、电路基板及电子机器
JP2010157690A (ja) 電子部品実装用基板及び電子部品実装用基板の製造方法
US10304766B2 (en) Semiconductor package having a circuit pattern
JP5611315B2 (ja) パッケージキャリア
JP2009004454A (ja) 電極構造体及びその形成方法と電子部品及び実装基板
JP2024075666A (ja) 貫通電極基板
JP5165190B2 (ja) 半導体装置及びその製造方法
US20110147058A1 (en) Electronic device and method of manufacturing electronic device
US8304665B2 (en) Package substrate having landless conductive traces
JP5868274B2 (ja) 配線基板およびそれを用いた電子装置
JP2014504034A (ja) リードクラックが強化された電子素子用テープ
JP2019062062A (ja) 配線基板、電子装置、及び、配線基板の製造方法
TW200929467A (en) Packaging substrate structure
JPH11204560A (ja) 半導体装置及びその製造方法
US20080251915A1 (en) Structure of semiconductor chip and package structure having semiconductor chip embedded therein
JPH10335528A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2018200952A (ja) 電子部品、電子部品の製造方法及び電子装置
JPH11191571A (ja) 半導体装置およびその製造方法
TW200901419A (en) Packaging substrate surface structure and method for fabricating the same
JP3430916B2 (ja) 半導体装置の製造方法
JP2007258354A (ja) 半導体装置の製造方法
US7504282B2 (en) Method of manufacturing the substrate for packaging integrated circuits without multiple photolithography/etching steps