JP2012054685A

JP2012054685A - 広帯域増幅器

Info

Publication number: JP2012054685A
Application number: JP2010194201A
Authority: JP
Inventors: Takeshi Matsuoka; 豪松岡
Original assignee: Asahi Kasei Electronics Co Ltd
Current assignee: Asahi Kasei Electronics Co Ltd
Priority date: 2010-08-31
Filing date: 2010-08-31
Publication date: 2012-03-15

Abstract

【課題】ＲＦ（Radio Frequency）で動作する、シングルエンド出力であるフィードバック型の広帯域増幅器において、特に二次歪み耐性に優れたフィードバック型の広帯域増幅器を実現する。
【解決手段】入力信号を電圧−電流変換して出力するＭＯＳトランジスタＱ１の出力電流を第１の抵抗素子Ｒ１によって出力電圧に変換し、該出力電圧をＭＯＳトランジスタＱ１の入力に第２の抵抗素子Ｒ２によってフィードバックする。さらに、第１のバイアス回路（ＶＧ1＋Ｒ３）からＭＯＳトランジスタＱ１の入力へバイアスを供給する。そして、このバイアス値を、ＭＯＳトランジスタＱ１のドレイン電流が流れるように、且つ、ＭＯＳトランジスタＱ１のドレイン電流をゲート電圧で二回微分した成分の絶対値が極小となるように設定する。
【選択図】図３

Description

本発明は、広帯域増幅器に関する。

種々の周波数帯域に適用可能な広帯域増幅器が従来より種々提案されている。
図５は抵抗フィードバックを用いた従来の広帯域増幅器の例である（非特許文献１参照）。
この広帯域増幅器は、入力信号を電圧−電流変換して出力するＭＯＳトランジスタＱ１と、ＭＯＳトランジスタＱ１から流れる電流を出力電圧に変換する第１の抵抗素子Ｒ１と、出力信号をＭＯＳトランジスタＱ１の入力にフィードバックする第２の抵抗素子Ｒ２と、フィードバックノード前後のバイアスをＤＣカットするための容量Ｃ１と、抵抗素子Ｒ３及び電圧源ＶＧ１を有しＭＯＳトランジスタのゲートへのバイアスを可変設定するバイアス回路と、を備えている。

図５において、入力された信号はＭＯＳトランジスタＱ１によって電圧−電流変換される。ＭＯＳトランジスタＱ１から出力された電流信号は負荷抵抗Ｒ１によって電圧信号に変換されて出力される。また出力信号の一部はフィードバック抵抗Ｒ２とＤＣカットのための容量Ｃ１を介してトランジスタＱ１の入力へフィードバックされる。

ＩＥＥＥＴｒａｎｓｃｔｉｏｎｓｏｎｍｉｃｒｏｗａｖｅｔｈｅｏｒｙａｎｄｔｅｃｈｎｉｑｕｅｓ，ｖｏｌ．５６，Ｎｏ．５，Ｍａｙ２００８ "Ｒｅｓｉｓｉｔｉｖｅ−ＦｅｅｄｂａｃｋＣＭＯＳＬｏｗ−ＮｏｉｓｅＡｍｐｌｉｆｉｅｒｓｆｏｒＭｕｌｔｉｂａｎｄＡｐｐｌｉｃａｔｉｏｎｓ"

図５におけるフィードバック型の広帯域増幅器はシングルエンド出力である。
差動出力の回路の場合には二次歪で発生する不要な出力は同相成分として表れ、差動出力で見た場合に打ち消されるので二次歪み耐性は比較的良好である。
しかし、シングルエンド出力の場合は差動化による打ち消し作用がないので二次歪みに弱い。また、一般的に、ＭＯＳトランジスタＱ１は、相互コンダクタンスｇｍの電流効率を重視してバイアスされる。即ち、できるだけ少ないドレイン電流で高いｇｍを得るようにしている。このため、図５のような回路の二次歪み耐性はよくない。

本発明は、上述のような状況に鑑みてなされたものであり、ＲＦ（Radio Frequency）で動作する、シングルエンド出力であるフィードバック型の広帯域増幅器において、特に二次歪み耐性に優れたフィードバック型の広帯域増幅器を実現することを目的としている。

上記目的を達成するべく、ここに、以下に列記するような技術を提案する。
（１）入力信号を電圧−電流変換して出力するＭＯＳトランジスタと、
前記ＭＯＳトランジスタの出力電流を出力電圧に変換する第１の抵抗素子と
前記出力電圧を前記ＭＯＳトランジスタの入力にフィードバックする第２の抵抗素子と、
前記ＭＯＳトランジスタの入力へのバイアスを設定する第１のバイアス回路と、
を備え、
前記ＭＯＳトランジスタのドレイン電流が流れるように、且つ、前記ＭＯＳトランジスタのドレイン電流をゲート電圧で二回微分した成分の絶対値が極小となるように、前記第１のバイアス回路によるバイアス値が設定されていることを特徴とする広帯域増幅器。

上記（１）の広帯域増幅器では、ドレイン電流をバイアス電圧で二回微分した成分の絶対値が極小となるように、すなわち、絶対値が極めて小さく略ゼロとなるようにバイアスが設定されることによって、フィードバックによってゲインは変化しないまま、二次歪が大幅に低減される。

（２）前記ＭＯＳトランジスタと前記第１の抵抗素子との間に接続され、前記ＭＯＳトランジスタの出力電流をテール電流とするカスコードトランジスタと、
前記カスコードトランジスタの入力へのバイアスを設定する第２のバイアス回路と、
を更に備え、
前記第１の抵抗素子は、前記カスコードトランジスタに流れる電流を出力電圧に変換することを特徴とする（１）の広帯域増幅器。

上記（２）の広帯域増幅器では、（１）の広帯域増幅器において特に、カスコードトランジスタによってＭＯＳトランジスタに対する容量負荷への影響が抑制されるためゲインが補完され、更に、ＭＯＳトランジスタのＶＤＳの変動が抑制されて動作点の確保が容易になる。

（３）前記第１のバイアス回路は当該バイアスを可変設定することを特徴とする（１）又は（２）の広帯域増幅器。
上記（３）の広帯域増幅器では、（１）又は（２）の広帯域増幅器において特に、バイアスを可変設定しつつ二次歪み耐性（ｉｉｐ２）の変化をモニタしながら該バイアスの最適値を選択することができる。

ドレイン電流をバイアス電圧で二回微分した成分がゼロとなるようにバイアスが設定されることによって、フィードバックによってゲインは変化しないまま、二次歪み耐性が大幅に改善された広帯域増幅器を実現することができる。

ＭＯＳトランジスタの基本バイアス回路である。図１においてゲートに供給するバイアス電圧ＶＧを変化させたときのドレイン電流ＩＤおよびドレイン電流ＩＤの一回微分成分（ｇｍ）二回微分成分（ｇｍ２）の変化を示した図である。本発明のフィードバック型の広帯域増幅器である。図３および図５において、ゲートに供給するバイアス電圧ＶＧを変化させたときの二次歪み耐性（ｉｉｐ２）の変化を示した図である。従来のフィードバック型の広帯域増幅器である。

以下に図面を参照して本発明の実施の形態について詳述することにより本発明を明らかにする。
（第１の実施の形態）
本発明に係る広帯域増幅器は、ＭＯＳトランジスタの基本バイアス回路を用いて構成されている。そこで、以下に本発明の前提となるＭＯＳトランジスタの基本バイアス回路について説明する。

図１はＭＯＳトランジスタの基本バイアス回路である。
ＭＯＳトランジスタへ任意のゲート電圧ＶＧとドレイン電圧ＶＤを与えている。
この回路では任意のＶＧに対してドレイン電流ＩＤが流れる。
ＩＤ＝ａＷ／Ｌ（ＶＧ−Ｖｐ）²
ここで、ａＷ／ＬはＭＯＳトランジスタのチャネル幅及びチャネル長さ等により決まる定数、Ｖｐはピンチオフ電圧である。

図２は、図１においてゲートに供給するバイアス電圧ＶＧを変化させたときのドレイン電流ＩＤと、ドレイン電流ＩＤの一回微分成分ｇｍおよび二回微分成分ｇｍ２の変化を示した図である。
ｇｍ≡ｄＩＤ／ｄＶＧ
ｇｍ２≡ｄ²ＩＤ／ｄＶＧ²
ｇｍはドレイン電流ＩＤの一回微分成分、ｇｍ２はドレイン電流ＩＤの二回微分成分である。これらの係数を使うと、ドレイン電流ＩＤは以下のようにあらわされる。
ＩＤ≡ｇｍ（ＶＧ）＋ｇｍ２（ＶＧ）²＋ｇｍ３（ＶＧ）³＋・・・

ここで図２を見ると、ゲート電圧ＶＧを徐々に増加させたとき、ドレイン電流が流れ始め徐々に増加していくが、ｇｍ２はあるピークを過ぎると速やかに低下していき、遂にはゼロとなるポイントがあらわれる。このゲート電圧ＶＧでＭＯＳトランジスタをバイアスすればＩＤに二次の項がなくなり、結果として二次歪みが出ない、または極小となることが期待できる。ｇｍ２が０であると最も効果的であるが、ｇｍ２の絶対値が極めて小さく、略ゼロであれば、十分に二次歪みを抑制することができる。

ただし一般的には、ｇｍの電流効率の方がより重視される、即ち、できるだけ少ないドレイン電流で高いｇｍを得るようにしているため、ゲート電圧ＶＧは、ｇｍ２が大きくなってしまう、より低い値でバイアスされる。

図３は本発明のフィードバック型の広帯域増幅器である。入力信号を電圧−電流変換して出力するＭＯＳトランジスタＱ１と、ＭＯＳトランジスタＱ１の出力電流をテール電流とするカスコードトランジスタＱ２と、カスコードトランジスタＱ２に流れる電流を出力電圧に変換する第１の抵抗素子Ｒ１と、出力信号をＭＯＳトランジスタＱ１の入力にフィードバックする第２の抵抗素子Ｒ２と、フィードバックノード前後のバイアスをＤＣカットするための容量Ｃ１と、抵抗素子Ｒ３及び可変電圧源ＶＧ１を有しＭＯＳトランジスタＱ１へのバイアスを可変設定する第１のバイアス回路と、可変電圧源ＶＧ２を有しカスコードトランジスタＱ２へのバイアスを可変設定する第２のバイアス回路と、を備えている。

図３において、入力された信号はＭＯＳトランジスタＱ１によって電圧−電流変換される。ＭＯＳトランジスタＱ１から出力された電流信号はこのＭＯＳトランジスタＱ１にカスコードに接続されるＭＯＳトランジスタＱ２のテール電流となって負荷抵抗Ｒ１を流れる。出力された電流信号は負荷抵抗Ｒ１によって電圧信号に変換されて出力される。また出力信号の一部はフィードバック抵抗Ｒ２とＤＣカットのための容量Ｃ１を介してＭＯＳトランジスタＱ１の入力へフィードバックされる。

ここでＭＯＳトランジスタＱ１のゲート電圧ＶＧをあらかじめｇｍ２≒０付近、すなわちｇｍ２の絶対値が極小となるようにし、かつ微調整が効くようにしておき、出力の二次歪み耐性（ｉｉｐ２）の変化をモニタしながらゲート電圧ＶＧを調整することで、従来よりはるかに良い二次歪み耐性（ｉｉｐ２）を得ることができる。

ただし、ｇｍ２≒０付近のＶＧでバイアスすることは、ＶＧが比較的高くなるため回路の動作点の設定には注意を要する。また、
ＩＤ＝ａＷ／Ｌ（ＶＧ−Ｖｐ）²
ＧＭ≡ｄＩＤ／ｄＶＧ＝２ａＷ／Ｌ（ＶＧ−Ｖｐ）
∴ＧＭ≡２ＩＤ／（ＶＧ−Ｖｐ）
となることから、ドレイン電流ＩＤ一定の下で高いＶＧを実現するためにはトランジスタサイズのＷ／Ｌを小さくしなければならす、得られるｇｍも減少してしまう。

そこで、本実施の形態では、カスコードトランジスタＱ２を設置してＭＯＳトランジスタＱ１に対する容量負荷への影響を抑制してゲインを補完し、更に、ＭＯＳトランジスタＱ１のＶＤＳが大きく変動しないようにして動作点の確保を容易にしている。
図４は、図３および図５において、バイアス電圧ＶＧを変化させたときの二次歪み耐性（ｉｉｐ２）の変化を示した図である。

図３のフィードバック型の広帯域増幅器について、予めｇｍ２の絶対値が極小となるように、すなわち、ｇｍ２≒０付近で最適化を図っておき、二次歪み耐性（ｉｉｐ２）の変化をモニタしながら、さらに、ゲート電圧ＶＧを微調整すれば、図４のように良好な二次歪み耐性（ｉｉｐ２）を得ることができる。
なお、このときのゲインはフィードバックによってほぼ一定に保たれている。

Ｑ１…ＭＯＳトランジスタ
Ｑ２…カスコードトランジスタ

Claims

入力信号を電圧−電流変換して出力するＭＯＳトランジスタと、
前記ＭＯＳトランジスタの出力電流を出力電圧に変換する第１の抵抗素子と
前記出力電圧を前記ＭＯＳトランジスタの入力にフィードバックする第２の抵抗素子と、
前記ＭＯＳトランジスタの入力へのバイアスを設定する第１のバイアス回路と、
を備え、
前記ＭＯＳトランジスタのドレイン電流が流れるように、且つ、前記ＭＯＳトランジスタのドレイン電流をゲート電圧で二回微分した成分の絶対値が極小となるように、前記第１のバイアス回路によるバイアス値が設定されていることを特徴とする広帯域増幅器。
前記ＭＯＳトランジスタと前記第１の抵抗素子との間に接続され、前記ＭＯＳトランジスタの出力電流をテール電流とするカスコードトランジスタと、
前記カスコードトランジスタの入力へのバイアスを設定する第２のバイアス回路と、
を更に備え、
前記第１の抵抗素子は、前記カスコードトランジスタに流れる電流を出力電圧に変換することを特徴とする請求項１に記載の広帯域増幅器。
前記第１のバイアス回路は当該バイアスを可変設定することを特徴とする請求項１又は２に記載の広帯域増幅器。