JPH03120904A - 半導体増幅回路装置 - Google Patents
半導体増幅回路装置Info
- Publication number
- JPH03120904A JPH03120904A JP25921689A JP25921689A JPH03120904A JP H03120904 A JPH03120904 A JP H03120904A JP 25921689 A JP25921689 A JP 25921689A JP 25921689 A JP25921689 A JP 25921689A JP H03120904 A JPH03120904 A JP H03120904A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- flat
- characteristic
- field effect
- amplified
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 230000005669 field effect Effects 0.000 claims abstract description 12
- 238000010586 diagram Methods 0.000 abstract description 5
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 208000012468 Ewing sarcoma/peripheral primitive neuroectodermal tumor Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は増幅同区 広帯域増幅同格 差動増幅同区 周
波数変調回路等に用いる半導体増幅回路に関するもので
あａ 従来の技術 従来の第４図に示す増幅回路で（友 伝達コンダクタン
スｇｍがゲート電圧Ｖｇｓに対して正または負の傾きを
示す電界効果トランジスター（例えばＭＥＳＦＥＴ）３
を使用し そのｇｆｆｌが正リニアーな傾きを示すＶｇ
ｓ領域でバイアス電圧を設定した構成であっ九 電界効
果トランジスター第５図法 この従来の増幅回路で使用
された電界効果トランジスター３のｇｍ特性＠ ４（よ
この増幅回路で使用されるトランジスターのゲート・
バイアス電圧点である。以上のように構成された従来の
増幅回路において（友 第４図に示すごとくノード１と
グランド間にｆなる周波数をもつ正弦波を入カレ それ
をトランジスター３を用いて増幅して、ノード８に出力
するものであも この従来の増幅回路における入出力電
力特性 ２久 ３次高調波歪特性を第６図でしめす。こ
れ３表 周波数１００ＭＨｚの入力正弦波ｆの振幅を０
．０３Ｖ〜３．０■まで変化した時の入出力電力特性は
及び周波数１００ＭＨｚと周波数７００ＭＨｚの入力
正弦波ｆ＋ 、 ｆ２を用１．Ｘ、周波数１００ＭＨｚ
の入力正弦波の振幅を０．０５Ｖ〜０．４ｖまで変化し
た時の２次、３次高調波歪特性図であム インターセプ
ト・ポイント（上 ２次高調波歪（ＩＭ２）で２４ｄｂ
ｍ、 ３次高調波歪（ＩＭ３）で２２ｄｂｍであム 発明が解決しようとする課題 しかしながら上記のような構成でζ友 トランジスター
３のｇＩ［ｌ特性が正リニアーな傾向を示す領域で、入
力正弦波が増幅されるた八 ２久 ３次高調波成分が大
きく出力され その結果インターセプト・ポイントが低
くなり、歪特性が悪し 本発明はこの問題を解決するも
のて 高次高調波周波数成分を極めて低く抑え 歪特性
を改善し インターセプト・ポイントが高い増幅回路を
提供することを目的とすム 課題を解決するための手段 前記目的を達成するためく 本発明における増幅回路（
上 伝達コンダクタンスｇＩ１１がゲート電圧ＶｇＳに
対してフラットな特性を示す電界効果トランジスターを
作ａＬ か２ そのトランジスターのｇｍがフラット
な特性を示すＶｇｓ領域の中間点にバイアス電圧を設定
した回路構成を有すム 作用 本発明は前記した構成により、入力正弦波４Ｌトランジ
スターのｇｍ特性がフラットな領域で増幅されるた敢
出力高次周波数成分が極めて低く抑えられも その結果
歪特性が改善され かつインターセプト・ポイントが
高い増幅回路を提供することができも 実施例 第１図は本発明の実施例における増幅回路の構成を示す
ものであ＆ １０（表ＭＢＥ （分子線エピタキシー
）装置を用いて作成した 伝達コンダクタンスｇｍがゲ
ート電圧Ｖｇｓに対してフラットな特性を示す電界効果
トランジスターであも 第２図（上この電界効果トラン
ジスターのｇｍ特性図であもここで２ζ上 この増幅回
路で使用されるトランジスターのゲートバイアス電圧点
であ、４ １１．１２は電飢 １３．１４．１５は抵拡
１６はコンデンサ、２０は正弦波ｆ＋、ｂの信号源の
接続点であ翫 以上のように構成された増幅回路におい
て、ノード１とグランド間にｆなる周波数をもつ正弦波
を入力し それをバイアス点２をもつトランジスター１
０のｇｍ特性がフラットなＶｇｓ領域で増幅して、ノー
ド８に出力するものであも 第３図１よ 周波数１００
ＭＨｚの入力正弦波ｆの振幅を０．０３Ｖ〜３．０■ま
で変化した時の人出力電力特性医 及び周波数１００Ｍ
Ｈｚと周波数ＴＯＯＭ）ｉｚの入力正弦波ｆ＋、ｈを用
（＼ 周波数１００ＭＨｚの入力正弦波の振幅を０．０
５Ｖ〜０．４■まで変化した時の２久３次高調波歪特性
図であも インターセプト・ポイント（友 ２次高調波
歪で３６ｄｂｍ、 ３次高調波歪で３３ｄｂｍであり、
従来に比べ入力正弦波に対する出力高調波成分を極めて
低く抑えることが可能となムな抵 本発明において、上
記特性を有するトランジスターｌＯは分子線エピタキシ
ー（Ｍ Ｂ Ｅ ’）装置等を用いて作成することが可
能であも 発明の詳細 な説明したよう艮 本発明によれ（瓜 以下に記載され
るような効果を有すａ すなわちゲート電圧Ｖｇｓが０
Ｖ前後の領域で伝達コンダクタンスｇｍがフラットな特
性を持つ電界効果トランジスターを作成し かつその電
界効果トランジスターに対するバイアス電圧を、ｇｍ特
性がフラットな傾向を示すＶｇｓ領域の中間に設定する
ことによって、入力正弦波に対する出力高調波成分を極
めて低く抑えることかでき、低歪増幅回路の作成が可能
になり、広帯域増電 差動増巾口取 周波数変調回路等
の各種半導体増幅回路の高性能化に大きく寄与するもの
であも また 本発明はバイポーラトランジスター 金
属酸化物ＥＦＴ及び接合ＦＥＴ素子を同様な方法で用い
た増幅回路でも実現可能であも
波数変調回路等に用いる半導体増幅回路に関するもので
あａ 従来の技術 従来の第４図に示す増幅回路で（友 伝達コンダクタン
スｇｍがゲート電圧Ｖｇｓに対して正または負の傾きを
示す電界効果トランジスター（例えばＭＥＳＦＥＴ）３
を使用し そのｇｆｆｌが正リニアーな傾きを示すＶｇ
ｓ領域でバイアス電圧を設定した構成であっ九 電界効
果トランジスター第５図法 この従来の増幅回路で使用
された電界効果トランジスター３のｇｍ特性＠ ４（よ
この増幅回路で使用されるトランジスターのゲート・
バイアス電圧点である。以上のように構成された従来の
増幅回路において（友 第４図に示すごとくノード１と
グランド間にｆなる周波数をもつ正弦波を入カレ それ
をトランジスター３を用いて増幅して、ノード８に出力
するものであも この従来の増幅回路における入出力電
力特性 ２久 ３次高調波歪特性を第６図でしめす。こ
れ３表 周波数１００ＭＨｚの入力正弦波ｆの振幅を０
．０３Ｖ〜３．０■まで変化した時の入出力電力特性は
及び周波数１００ＭＨｚと周波数７００ＭＨｚの入力
正弦波ｆ＋ 、 ｆ２を用１．Ｘ、周波数１００ＭＨｚ
の入力正弦波の振幅を０．０５Ｖ〜０．４ｖまで変化し
た時の２次、３次高調波歪特性図であム インターセプ
ト・ポイント（上 ２次高調波歪（ＩＭ２）で２４ｄｂ
ｍ、 ３次高調波歪（ＩＭ３）で２２ｄｂｍであム 発明が解決しようとする課題 しかしながら上記のような構成でζ友 トランジスター
３のｇＩ［ｌ特性が正リニアーな傾向を示す領域で、入
力正弦波が増幅されるた八 ２久 ３次高調波成分が大
きく出力され その結果インターセプト・ポイントが低
くなり、歪特性が悪し 本発明はこの問題を解決するも
のて 高次高調波周波数成分を極めて低く抑え 歪特性
を改善し インターセプト・ポイントが高い増幅回路を
提供することを目的とすム 課題を解決するための手段 前記目的を達成するためく 本発明における増幅回路（
上 伝達コンダクタンスｇＩ１１がゲート電圧ＶｇＳに
対してフラットな特性を示す電界効果トランジスターを
作ａＬ か２ そのトランジスターのｇｍがフラット
な特性を示すＶｇｓ領域の中間点にバイアス電圧を設定
した回路構成を有すム 作用 本発明は前記した構成により、入力正弦波４Ｌトランジ
スターのｇｍ特性がフラットな領域で増幅されるた敢
出力高次周波数成分が極めて低く抑えられも その結果
歪特性が改善され かつインターセプト・ポイントが
高い増幅回路を提供することができも 実施例 第１図は本発明の実施例における増幅回路の構成を示す
ものであ＆ １０（表ＭＢＥ （分子線エピタキシー
）装置を用いて作成した 伝達コンダクタンスｇｍがゲ
ート電圧Ｖｇｓに対してフラットな特性を示す電界効果
トランジスターであも 第２図（上この電界効果トラン
ジスターのｇｍ特性図であもここで２ζ上 この増幅回
路で使用されるトランジスターのゲートバイアス電圧点
であ、４ １１．１２は電飢 １３．１４．１５は抵拡
１６はコンデンサ、２０は正弦波ｆ＋、ｂの信号源の
接続点であ翫 以上のように構成された増幅回路におい
て、ノード１とグランド間にｆなる周波数をもつ正弦波
を入力し それをバイアス点２をもつトランジスター１
０のｇｍ特性がフラットなＶｇｓ領域で増幅して、ノー
ド８に出力するものであも 第３図１よ 周波数１００
ＭＨｚの入力正弦波ｆの振幅を０．０３Ｖ〜３．０■ま
で変化した時の人出力電力特性医 及び周波数１００Ｍ
Ｈｚと周波数ＴＯＯＭ）ｉｚの入力正弦波ｆ＋、ｈを用
（＼ 周波数１００ＭＨｚの入力正弦波の振幅を０．０
５Ｖ〜０．４■まで変化した時の２久３次高調波歪特性
図であも インターセプト・ポイント（友 ２次高調波
歪で３６ｄｂｍ、 ３次高調波歪で３３ｄｂｍであり、
従来に比べ入力正弦波に対する出力高調波成分を極めて
低く抑えることが可能となムな抵 本発明において、上
記特性を有するトランジスターｌＯは分子線エピタキシ
ー（Ｍ Ｂ Ｅ ’）装置等を用いて作成することが可
能であも 発明の詳細 な説明したよう艮 本発明によれ（瓜 以下に記載され
るような効果を有すａ すなわちゲート電圧Ｖｇｓが０
Ｖ前後の領域で伝達コンダクタンスｇｍがフラットな特
性を持つ電界効果トランジスターを作成し かつその電
界効果トランジスターに対するバイアス電圧を、ｇｍ特
性がフラットな傾向を示すＶｇｓ領域の中間に設定する
ことによって、入力正弦波に対する出力高調波成分を極
めて低く抑えることかでき、低歪増幅回路の作成が可能
になり、広帯域増電 差動増巾口取 周波数変調回路等
の各種半導体増幅回路の高性能化に大きく寄与するもの
であも また 本発明はバイポーラトランジスター 金
属酸化物ＥＦＴ及び接合ＦＥＴ素子を同様な方法で用い
た増幅回路でも実現可能であも
【図面の簡単な説明】
第１図は本発明の一実施例における増幅回路１第２図は
本発明の増幅回路で使用された電界効果トランジスター
のｇｍ特性は 第３図は本発明の増幅回路における入出
力電力特性は 及び２次、 ３次高調波歪特性は 第４
図は従来の一例における増幅回路は 第５図は従来の増
幅回路で使用された電界効果トランジスターのｇｍ特性
医 第６図は従来の増幅回路における入出力電力特性医
及び２次、 ３次高調波歪特性図であａ ｌｏ・・・・本発明の増幅回路で使用された電界効果ト
ランジスター、 ２・・・・電界効果トランジスターの
ゲートバイアス電圧虱
本発明の増幅回路で使用された電界効果トランジスター
のｇｍ特性は 第３図は本発明の増幅回路における入出
力電力特性は 及び２次、 ３次高調波歪特性は 第４
図は従来の一例における増幅回路は 第５図は従来の増
幅回路で使用された電界効果トランジスターのｇｍ特性
医 第６図は従来の増幅回路における入出力電力特性医
及び２次、 ３次高調波歪特性図であａ ｌｏ・・・・本発明の増幅回路で使用された電界効果ト
ランジスター、 ２・・・・電界効果トランジスターの
ゲートバイアス電圧虱
Claims (1)
- ゲート電圧Ｖｇｓが０Ｖ前後の領域で伝達コンダクタン
スｇｍがフラットな特性を持つ電界効果トランジスター
半導体素子を作成し、この半導体素子に対するバイアス
電圧を、ｇｍ特性がフラットな傾向を示すＶｇｓ領域の
中間に設定することによって、入力正弦波に対する出力
高調波成分を低く抑えることを特徴とする半導体増幅回
路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25921689A JPH03120904A (ja) | 1989-10-03 | 1989-10-03 | 半導体増幅回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25921689A JPH03120904A (ja) | 1989-10-03 | 1989-10-03 | 半導体増幅回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03120904A true JPH03120904A (ja) | 1991-05-23 |
Family
ID=17331013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25921689A Pending JPH03120904A (ja) | 1989-10-03 | 1989-10-03 | 半導体増幅回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03120904A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012054685A (ja) * | 2010-08-31 | 2012-03-15 | Asahi Kasei Electronics Co Ltd | 広帯域増幅器 |
-
1989
- 1989-10-03 JP JP25921689A patent/JPH03120904A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012054685A (ja) * | 2010-08-31 | 2012-03-15 | Asahi Kasei Electronics Co Ltd | 広帯域増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5151625A (en) | High frequency BiMOS linear V-I converter, voltage multiplier, mixer | |
| US7525386B2 (en) | Active circuit having improved linearity using multiple gated transistor | |
| SE8103355L (sv) | Integrerad forsterkarkoppling | |
| JP4834864B2 (ja) | 差動増幅器 | |
| Hadidi et al. | A novel highly linear CMOS buffer | |
| WO2003019774A3 (en) | High frequency power amplifier circuit | |
| JPH03120904A (ja) | 半導体増幅回路装置 | |
| JPH02206904A (ja) | 線形増幅器 | |
| US20190097587A1 (en) | Voltage-to-current converters | |
| Popa et al. | A new linearization technique for a CMOS differential amplifier using bulk-driven weak inversion MOS transistors | |
| JP4567831B2 (ja) | 電圧電流変換器 | |
| JPS5818333Y2 (ja) | ゾウフクカイロ | |
| KR100240640B1 (ko) | 능동 발룬 회로 | |
| JPH1188079A (ja) | 分布型増幅器 | |
| Meyer et al. | A wide-band class AB monolithic power amplifier | |
| KR970077970A (ko) | 차동 증폭기 | |
| US10116269B1 (en) | Differential amplifier with extended bandwidth and THD reduction | |
| Sun et al. | Large dynamic range high frequency fully differential CMOS transconductance amplifier | |
| US11418152B2 (en) | Biasing circuits for voltage controlled or output circuits | |
| US20120270512A1 (en) | Transfer Gate Circuit and Power Combining Circuit, Power Amplifying Circuit, Transmission Device, and Communication Device Using the Transfer Gate Circuit | |
| RU2309531C1 (ru) | Дифференциальный усилитель с расширенным диапазоном изменения синфазного сигнала | |
| RU2176850C1 (ru) | Малошумящий широкополосный усилитель тока | |
| JPS6019374Y2 (ja) | 負帰還増幅器 | |
| JPH032988Y2 (ja) | ||
| Boonchu et al. | CMOS class-AB voltage-mode multiplier |