JP2012054427A - 化合物半導体の製造方法 - Google Patents

化合物半導体の製造方法 Download PDF

Info

Publication number
JP2012054427A
JP2012054427A JP2010196117A JP2010196117A JP2012054427A JP 2012054427 A JP2012054427 A JP 2012054427A JP 2010196117 A JP2010196117 A JP 2010196117A JP 2010196117 A JP2010196117 A JP 2010196117A JP 2012054427 A JP2012054427 A JP 2012054427A
Authority
JP
Japan
Prior art keywords
compound semiconductor
ions
layer
substrate
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010196117A
Other languages
English (en)
Inventor
Chiyoujitsuriyo Suzuki
朝実良 鈴木
Hidekazu Umeda
英和 梅田
Masahiro Ishida
昌宏 石田
Tetsuzo Ueda
哲三 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010196117A priority Critical patent/JP2012054427A/ja
Priority to CN2011800404777A priority patent/CN103081062A/zh
Priority to PCT/JP2011/003045 priority patent/WO2012029216A1/ja
Publication of JP2012054427A publication Critical patent/JP2012054427A/ja
Priority to US13/776,934 priority patent/US20130171811A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】大面積化が容易で且つ廉価なシリコンからなる基板に、残留応力が少なく且つ高品質の化合物半導体を形成する製造方法を提供する。
【解決手段】シリコン基板１０１の表面にシリコン酸化膜を形成し、その後、前記シリコン酸化膜よりも下層側の領域にイオン注入を行い、次いで熱処理して、イオン注入された単結晶のシリコンからなる下地層１０２を形成する。続いて、前記シリコン酸化膜を除去することにより下地層１０２を露出させる。その後、下地層１０２の上にＡｌＮバッファ層１０３，ＡｌＧａＮバッファ層１０４，およびＧａＮ層１０５を形成する。
【選択図】図１

Description

本発明は、化合物半導体の製造方法に関し、特に、パワーデバイス等に適用可能な化合物半導体の製造方法に関する。
III-V族窒化物半導体は、一般式がＢｗＡｌｘＧａｙＩｎｚＮ（但し、ｗ＋ｘ＋ｙ＋ｚ＝１、０≦ｗ≦１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１である。）によって表される、アルミニウム（Ａｌ）、ホウ素（Ｂ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）と窒素（Ｎ）との化合物からなる化合物半導体である。
窒化ガリウム（ＧａＮ）に代表されるIII-V族窒化物半導体は、大きいバンドギャップを有し、これに伴って高い破壊電圧、高い電子飽和速度、高い電子移動度、及びヘテロ接合を形成した場合における高い電子濃度等といった利点を有する。このため、III-V族窒化物半導体において、短波長発光素子、高出力高周波素子、高周波低雑音増幅素子及び高出力スイッチング素子等への応用を目的とした研究開発が進んでいる。
近年では、III-V族窒化物半導体を用いた半導体装置を形成するための基板として、シリコン（Ｓｉ）等からなる基板を用いることが検討されている。シリコンからなる基板は容易に大口径化することが可能であり、III-V族窒化物半導体を成長させる基板としてシリコンからなる基板を用いると、半導体装置のコストを大きく低減できる。
一般に、シリコンからなる基板の上にIII-V族窒化物半導体を形成する場合、シリコンと窒化物半導体とは格子定数及び熱膨張係数が大きく異なるため、シリコンからなる基板の上に結晶性良くIII-V族窒化物半導体を形成することは難しい。
従来、短波長における光電デバイス又は高電流密度により動作するＧａＮ系電力デバイスにおいて、ＧａＮのエピタキシャル成長のために、サファイア基板が広く用いられている。しかしながら、低コスト化及び大口径化において大きな技術的障壁があり、特にコストの低減に関しては現実的な基板選択とはいえない。
炭化シリコン（ＳｉＣ）は、格子の不整合が小さく且つサファイア基板と比べて高い熱伝導性を持っているため、ＧａＮ系電力デバイス用基板として有望視されている。しかしながら、バルクの炭化シリコンは非常に高価であり、また、大きな形状のウエハを得ることが難しいという問題を有していることが知られている（例えば、非特許文献１を参照。）。
そこで、大面積化が容易で且つ廉価なシリコンからなる基板に、炭素（Ｃ）イオンを注入することによりＳｉＣ層を中間層として形成し、この上に残留応力が少なく且つ高品質のIII-V族窒化物半導体を形成することにより、安価で且つ高性能のIII-V族窒化物半導体を製造する方法が例えば特許文献１等に提示されている。
特開２００５−２０３６６６号公報
「ワイドギャップ半導体デバイス化材料研究の現状と課題」，吉田貞史，電子技術総合研究所彙報，第62巻第10,11号，ｐ.575-586(1998) 「B diffusion and clustering in ion implanted Si:The role of B cluster precursors」L.Pelaz, M.Jaraiz, G.H.Gilmer, H.-J.Gossmann, C.S.Rafferty, D.J.Eaglesham, and J.M.Poate Applied.Physics.Letters.70(17)
しかしながら、シリコンを炭化して炭化シリコンとするためには非常に多くの炭素イオンの注入が必要であり、特許文献１に記載の従来法の場合では、１×１０１７ｉｏｎｓ／ｃｍ２ものドーズ量を必要としている。この方法は現実的なコストにおいての実施が困難であるばかりでなく、高ドーズによって結晶性を著しく乱したシリコンからなる基板の表面を熱処理により単結晶化することは、事実上技術的に困難であって、再現性にも乏しい。
本発明は、前記の問題に鑑み、その目的は、大面積化が容易で且つ廉価なシリコンからなる基板に、残留応力が少なく且つ高品質の化合物半導体を形成できるようにすることにある。
前記の目的を達成するために、本発明は、化合物半導体の製造方法を、イオン注入された単結晶のシリコンからなる下地層の上に半導体膜を形成する構成とする。
具体的に、本発明に係る化合物半導体の製造方法は、シリコンからなる基板の上部に、シリコン酸化膜を形成する工程（ａ）と、基板におけるシリコン酸化膜よりも下側の領域に、イオン注入を行い、続いて熱処理を行うことにより、イオン注入された単結晶のシリコンからなる下地層を形成する工程（ｂ）と、シリコン酸化膜を除去することにより下地層を露出する工程（ｃ）と、下地層の上に半導体膜を形成する工程（ｄ）とを備えている。
本発明に係る化合物半導体の製造方法によると、大面積化が容易で且つ廉価なシリコンからなる基板にイオン注入及び熱処理により、イオン注入された単結晶のシリコンからなる下地層を形成するため、基板の上に残留応力が少なく且つ高品質の化合物半導体層を形成することができる。
本発明に係る化合物半導体の製造方法において、イオン注入は１００ＫｅＶ以下の加速エネルギーにより行われることが好ましい。
本発明に係る化合物半導体の製造方法において、イオン注入は１×１０１３ｉｏｎｓ／ｃｍ２以上且つ１×１０１６ｉｏｎｓ／ｃｍ２以下の線量率により行われることが好ましい。
本発明に係る化合物半導体の製造方法において、熱処理は１０００℃以上の温度で且つ不活性ガス雰囲気で行われることが好ましい。
本発明に係る化合物半導体の製造方法において、半導体膜は、ＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）からなることが好ましい。
本発明に係る化合物半導体の製造方法は、工程（ｄ）よりも前に、下地層の上にバッファ層を形成する工程（ｄ１）をさらに備えていることが好ましい。
この場合、バッファ層のうち下地層と接する層は、窒化アルミニウムからなることが好ましい。
また、バッファ層が２層以上形成されている場合、バッファ層のうち半導体膜と接する層は、ＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）からなることが好ましい。
本発明に係る化合物半導体の製造方法において、イオン注入に用いられるイオンは、ホウ素イオン又はリンイオンであることが好ましい。
本発明に係る化合物半導体の製造方法において、イオン注入に用いられるイオンは、ホウ素イオンであり、且つ、その注入量分布は、基板の表面から深さ方向に１００ｎｍ以内の位置において最大値を有していてもよい。
本発明に係る化合物半導体の製造方法において、イオン注入は、基板の表面のうちの一部に対して行われることが好ましい。
本発明に係る化合物半導体の製造方法によると、大面積化が容易で且つ廉価なシリコンからなる基板に、残留応力が少なく且つ高品質の化合物半導体層を形成することができる。
本発明の一実施形態に係る化合物半導体の製造方法により製造された化合物半導体を示す断面図である。 下地層の上に形成されたＧａＮ層のＸ線回折の結果を示すグラフである。 Ｂイオン及びＰイオンのドーズ量を５×１０１５ｉｏｎｓ／ｃｍ２とするイオン注入と熱処理とが施されることにより形成された下地層の上に形成されたＧａＮ層の表面のＳＥＭ像である。 Ｂイオン及びＰイオンのドーズ量を１×１０１４ｉｏｎｓ／ｃｍ２とするイオン注入と熱処理とが施されることにより形成された下地層の上に形成されたＧａＮ層の表面のＳＥＭ像である。 Ｂイオン及びＰイオンのドーズ量を５×１０１５ｉｏｎｓ／ｃｍ２とするイオン注入を行い、熱処理が施さなかった場合のイオン注入層の上に形成されたＧａＮ層の表面のＳＥＭ像である。 面方位が（１０−１２）面であるＧａＮ層の回折における半値幅のイオン注入におけるドーズ量依存性を示すグラフである。
本発明の一実施形態に係る化合物半導体の製造方法について説明する。本実施形態において、化合物半導体の一例としてIII-V族窒化物半導体を用いている。
まず、単結晶のシリコン（Ｓｉ）からなる基板の上に、シリコン酸化膜（ＳｉＯ２膜）を形成する。ＳｉＯ２膜は、基板に対して熱処理を行うことにより形成する。ＳｉＯ２膜は、後に行う基板に対するイオン注入において、基板の表面から深さ方向におけるイオン注入量分布の制御を容易にするために形成する。特に、ＳｉＯ２膜はホウ素（Ｂ）の注入の際に重要であって、Ｂイオンの深さ方向の分布の制御を可能とする。シリコンからなる基板に対するＢイオンの注入に関してはいくつかの報告があり、近年、基板内でのＢイオンの挙動について知られてきている。特に、Ｂイオンの注入の場合において、熱酸化膜が設けられていることにより、Ｂイオンが熱酸化膜側へ引き寄せられるという現象が知られている（例えば、非特許文献２を参照。）。
すなわち、ＳｉＯ２膜の有無に対応して、イオン注入及び熱処理を行った後のイオン注入のプロファイルが異なってくる。基板の表面から深さ方向に１００ｎｍ以内に注入したイオンの濃度の最も高い領域を形成するためには、その熱酸化膜を設け、イオンの注入及びダメージを回復するための熱処理を行うことが好ましい。
ＳｉＯ２膜は、該ＳｉＯ２膜を除去した後にイオン種を基板の表面に効率良く、高濃度に存在させるために、１０ｎｍ以上且つ１５０ｎｍ以下程度の厚さとすることが好ましく、酸素雰囲気において約９００℃の条件で形成されることが好ましい。
次に、シリコンからなる基板に、例えばＢイオン又はＰイオンの注入を行い、基板の上部にイオン注入層を形成する。Ｂイオン又はＰイオンの注入時の加速エネルギーは、イオンによる基板に対するスパッタエッチングを抑制するために、約１００ｋｅＶ以下であることが好ましい。ここで、基板に対する加熱の必要は無い。Ｂイオン又はＰイオンの注入時の雰囲気は、加速イオンのエネルギー分散幅を小さく保つ観点から約１０−３Ｐａ以下の真空中であることが好ましい。
なお、そのイオン注入は基板の全面に注入する方法だけでなく、部分的に注入して分布を持たせること、及びＢイオン及びＰイオンの両方の注入領域を持たせることによっても基板の反り及びクラックを低減する効果が得られる。
次に、Ｂイオン又はＰイオンが注入された基板に対して熱処理を行うことにより、上記のイオン注入層から下地層を形成する。下地層はイオン注入された単結晶のシリコンからなる。この熱処理の温度条件は、基板に注入されたイオン種によって生じたダメージを回復できるような温度であることが必要であり、１０００℃以上且つ１２００℃以下程度の温度で熱処理することが好ましい。
この熱処理における雰囲気の条件は、窒素雰囲気で行うことが好ましい。但し、他の不活性ガスを用いることも可能である。また、熱処理の時間は、０．５時間〜３時間程度、好ましくは１時間〜２時間程度である。
以上により、シリコンからなる基板へのイオン注入及び基板のダメージの回復がなされてはいるが、III-V族窒化物半導体のエピタキシャル成長を行うためには、ダメージが回復された基板の清浄表面が露出している必要がある。すなわち、上記の工程までにおいて、その表面にはＳｉＯ２膜を含む不要層が存在しているため、これを除去する必要がある。そこで、基板に均一に形成された下地層の上部に存在するＳｉＯ２膜を含む不要層を除去して、下地層を露出させる必要がある。
下地層の上部のＳｉＯ２膜及びＳｉ層のエッチングには、例えばフッ化水素酸（ＨＦ）の含有量が１５％のバッファードフッ酸（ＢＨＦ）を用いて湿式エッチング法を行うことが好ましい。
次に、露出した下地層の上に、例えばＡｌＮバッファ層、ＡｌＧａＮバッファ層及びＧａＮからなる半導体膜を順次形成する。これらの形成は、有機金属気相成長（metal organic chemical vapor deposition：ＭＯＣＶＤ）法を用いることが好ましい。これらを形成するための条件を以下に説明する。
まず、ＭＯＣＶＤ装置の反応器内を水素ガス雰囲気とした後に、例えば、５０℃／ｍｉｎ〜１５０℃／ｍｉｎ程度の昇温速度で温度を上昇させ、１１００℃〜１３００℃程度の温度範囲に到達させ、その温度で約１分間〜３０分間保持することにより、下地層に対して水素ガス雰囲気における熱によるクリーニングを行う。この処理により、下地層の表面が清浄化される。
次に、反応器内の温度を１１００℃〜１３００℃程度に維持したままＡｌＮの成長反応用のガス源として、例えば、トリメチルアルミニウム（ＴＭＡ）とアンモニア（ＮＨ３）との混合ガスを反応器内に供給し、バッファ層として適当な膜厚を得るためにその温度で約１分間〜１５分間保持することによりＡｌＮバッファ層を形成する。反応器内の結晶成長時の圧力は、約６．６７ｋＰａ〜９．３３ｋＰａとすることが好ましい。
次に、反応器内の温度をＡｌＧａＮバッファ層の成長に適した１１５０℃〜１２５０℃程度に到達させる。このとき、５０℃／ｍｉｎ〜１００℃／ｍｉｎ程度で温度を変化させる。ＡｌＧａＮの成長反応用のガス源として、例えば、トリメチルガリウム（ＴＭＧ）とトリメチルアルミニウム（ＴＭＡ）とアンモニア（ＮＨ３）との混合ガスを反応器内に供給し、バッファ層として適当な膜厚を得るためにその温度で約１分間〜１５分間保持することにより、ＡｌＧａＮバッファ層を形成する。
さらに、ＡｌＧａＮバッファ層を形成した後に、アンモニアガスの供給は続けながら反応器内の温度を５０℃／ｍｉｎ〜１００℃／ｍｉｎ程度の降温速度で温度を下げ、ＧａＮ層の成長に適した１０００℃〜１２００℃程度の温度に到達させる。ＧａＮの成長反応用のガス源として、例えば、トリメチルガリウム（ＴＭＧ）とアンモニア（ＮＨ３）との混合ガスを反応器内に供給し、適当な膜厚まで成長を行う。その温度の保持時間は必要とするＧａＮ層の厚さに依存し、約１μｍ〜５μｍの膜厚を得るための保持時間は約０．５時間〜３時間である。
以上の工程により、図１に示すように、シリコンからなる基板１０１の上部に、イオン注入された単結晶のシリコンからなる下地層１０２が形成される。下地層１０２の上にＡｌＮバッファ層１０３及びＡｌＧａＮバッファ層１０４が順次形成され、ＡｌＧａＮバッファ層１０４の上に、ストレス及びクラックが無い単結晶のＧａＮ層１０５が形成できる。
なお、本実施形態において、バッファ層を形成し、バッファ層の上にＧａＮ層を形成したが、バッファ層を形成せずに、下地層の上にＧａＮ層を形成してもよい。また、必要に応じて、ＡｌＮバッファ層のみを形成し、ＡｌＧａＮバッファ層を形成しなくても構わない。上記の例は、ＭＯＣＶＤ法を用いた場合の説明であるが、窒素源としてプラズマ活性を施した窒素を用いた分子線エピタキシ（molecular beam epitaxy：ＭＢＥ）法を用いてもよい。
また、本実施形態におけるイオン注入は必ずしも基板の全面に施す必要は無く、部分注入すなわちパターン化した注入方法によっても効果が損なわれることはない。その際のイオン注入領域は少なくともウェハ全体の約２０％以上、好ましくは約３０％以上の領域である。その領域は必ずしも連続している必要は無く、同心円状又は格子状に分布していてもよく、１μｍ２以上の領域が無数に点在しているようなパターンであってもよい。
本発明の一実施形態に係る化合物半導体の製造方法によると、大面積化が容易で且つ廉価なシリコンからなる基板に、残留応力が少なく且つ高品質の化合物半導体層を形成することができる。
本発明の化合物半導体の製造方法に係る一実施例について説明する。本実施例において、化合物半導体の一例としてIII-V族窒化物半導体を用いている。
まず、酸素（Ｏ２）雰囲気において、主面の面方位が（１１１）面である単結晶のシリコンからなる基板の温度を９００℃とする熱酸化を行うことにより、基板の上部に５０ｎｍのシリコン酸化膜（ＳｉＯ２膜）を形成する。
次に、基板に以下の条件によりＢイオンの注入を行う。基板に対して加熱をせず、加速電圧を４０ｋｅＶとし、注入角を７°とし、回転角を２３°とし、周囲の雰囲気を１０−４Ｐａの真空として、Ｂイオンの注入の線量率を１×１０１５ｉｏｎｓ／ｃｍ２とする条件で行う。これにより、基板の表面の近傍にＢイオン注入層を形成する。
次に、Ｂイオンが注入された基板に対して熱処理を行うことにより、基板の表面の近傍におけるＢイオン注入層から下地層を形成する。下地層はイオン注入された単結晶のシリコンからなる。この熱処理は窒素雰囲気において１１００℃とし、１時間保持することにより行う。
次に、下地層の上部のＳｉＯ２膜又はＳｉ層等の不要層をフッ酸（ＨＦ）濃度が１５％のバッファードフッ酸（ＢＨＦ）エッチング溶液を用いた湿式エッチング法により除去することにより、下地層を露出する。
次に、露出した下地層の上に、有機金属気相成長（ＭＯＣＶＤ）法を用いてＡｌＮバッファ層、ＡｌＧａＮバッファ層及びＧａＮ層を順次形成する。具体的には、ＭＯＣＶＤ装置を用い、まず、反応器内を水素ガス雰囲気とし、その後、１００℃／ｍｉｎの昇温速度で基板の温度を上げ、１２５０℃で１分間保持する。この結果、加熱された水素ガス雰囲気により、下地層の表面がクリーニングされる。続いて、反応器内の温度を１２５０℃に維持し、ＡｌＮの成長反応用のガス源として、水素をキャリアガスとしてトリメチルアルミニウム（ＴＭＡ）とアンモニア（ＮＨ３）との混合ガスを反応器内に供給し、バッファ層として適当な膜厚のＡｌＮ層の成長反応を行う。その後、水素をキャリアガスとしてトリメチルガリウム（ＴＭＧ）とトリメチルアルミニウム（ＴＭＡ）とアンモニアガスとを供給し、ＡｌＧａＮからなるエピタキシャル層を成長させる。次に、水素をキャリアガスとしてＴＭＧとアンモニアガスとを供給し、厚さが１μｍのＧａＮからなるエピタキシャル層を成長させる。このＧａＮからなるエピタキシャル層の成長反応を行った後に、アンモニアガスの供給だけを維持し、反応器内の温度を１００℃／ｍｉｎの降温速度で下げ、最後にアンモニアの供給を止めた後、温度を下げて反応を終了する。
ここで、下地層の上にＡｌＮバッファ層及びＡｌＧａＮバッファ層を介して形成された、膜厚が１μｍのＧａＮ層に対してＸ線回折により特性評価を行った結果について説明する。なお、ここでは、下地層の形成のためのＢイオンのドーズ量が１×１０１４ｉｏｎｓ／ｃｍ２及び１×１０１５ｉｏｎｓ／ｃｍ２である場合を比較する。図２に示すように、ＧａＮ、ＡｌＧａＮ及びＡｌＮのエピタキシャル層に起因する回折ピークは、Ｂイオンのドーズ量の大小にかかわらず同等であり、Ｘ線回折から評価される結晶性に大きな差違はない。イオン注入によって生じたダメージは熱処理によって十分に回復しており、良好なＧａＮ層が形成されていることが確認できる。
一方、シリコンからなる基板に起因するピークはＢイオンのドーズ量に応じて変化を示すが、ドーズ量が多くなったことによりシリコンからなる基板に起因するピークが小さくなり、その近傍に新しく格子定数の異なるピークが現れた（図２中のａ）。
次に、以下の条件によりイオン注入及び熱処理が施された下地層又はイオン注入のみ施されたイオン注入層の上に、ＡｌＮバッファ層及びＡｌＧａＮバッファ層を介して形成された、膜厚が１μｍのＧａＮ層の表面を走査型電子顕微鏡（scanning electron microscope：ＳＥＭ）による観察によって特性評価を行った結果について説明する。イオン注入の条件としては、ドーズ量が５×１０１５ｉｏｎｓ／ｃｍ２又は１×１０１４ｉｏｎｓ／ｃｍ２であり、同一の基板内にＰイオン注入領域及びＢイオン注入領域を設けた。図３に示すように、Ｂイオン及びＰイオンを５×１０１５ｉｏｎｓ／ｃｍ２のドーズ量で注入した場合、Ｐイオン注入領域においてクラックが発生している。また、図４に示すように、Ｂイオン及びＰイオンを１×１０１４ｉｏｎｓ／ｃｍ２のドーズ量で注入した場合、全領域においてクラックの発生はない。基板のダメージを回復するための熱処理を行わなかった場合では、図５に示すように、Ｂイオン及びＰイオンを５×１０１５ｉｏｎｓ／ｃｍ２のドーズ量で注入すると、Ｐイオン注入領域においてクラックが発生し、Ｂイオン注入領域ではエピタキシャル成長とならず、多結晶化している。
これらのＳＥＭによる観察から、イオン注入の限界値はＰイオンの注入とＢイオンの注入とでは異なる。また、基板のダメージの回復を目的とした熱処理を行うことにより、Ｓｉからなる基板の上に成長したIII-V族窒化物半導体は良好な膜質が維持され、その表面においてはクラックの発生が抑制されていることが確認できる。
次に、Ｐイオン又はＢイオンの注入を施した下地層の上に、ＡｌＮバッファ層及びＡｌＧａＮバッファ層を介して形成された、膜厚が１μｍで面方位が（１０−１２）であるＧａＮ層の回折による半値幅について説明する。図６に示すように、Ｐイオンの注入の場合では、注入量に応じて半値幅が広がっていき、ドーズ量が１×１０１５ｉｏｎｓ／ｃｍ２では半値幅が約１３００秒に達しており、ＳＥＭによる観察の結果と併せて、ドーズ量を１×１０１５ｉｏｎｓ／ｃｍ２とする注入が限界であることがわかる。
一方、Ｂイオンの注入では、ドーズ量が１×１０１５ｉｏｎｓ／ｃｍ２に至るまでは半値幅が大きく広がる傾向はなく、良好な結晶性が維持できている。ドーズ量が５×１０１５ｉｏｎｓ／ｃｍ２の場合のＳＥＭによる観察の結果では、クラックの発生はなかったものの半値幅が約１５００秒に達する。これらより、ドーズ量を５×１０１５ｉｏｎｓ／ｃｍ２とする注入が限界であることがわかる。
また、ＳＥＭによる観察に関する一連の結果より、イオン注入をする領域は基板の全面である必要は無く、任意の領域に限って注入することによってもクラックの防止を可能とすることがわかる。
これらの結果から、本発明により得られた下地層の上に形成されたＧａＮ層は、結晶性に優れ、クラックがないことが確認される。
以上の実施例では、エピタキシャル層としてＧａＮ、またＧａＮ層と接するバッファ層としてＡｌＧａＮを例に挙げたが、これら以外に、窒化インジウム（ＩｎＮ）、窒化アルミニウム（ＡｌＮ）、さらには、窒化ガリウム、窒化インジウム、窒化アルミニウムの少なくとも二つ以上から成る合金（ＧａＩｎＮ、ＧａＡｌＮ、ＩｎＡｌＮ及びＧａＩｎＡｌＮ）等の窒化物半導体であっても上記の効果が得られる。
本発明の一実施例に係る化合物半導体の製造方法によると、イオン注入によってシリコンからなる基板に生じた多数の結晶欠陥を熱処理によって低減させ、基板の上部に良質のイオン注入層を形成するため、シリコンからなる基板が本来有している弾性定数を変化させる。これにより、下地層とＧａＮ等の半導体層との間の熱膨張係数差に基づく熱応力を、緩和させることにより下地層の上に形成するＧａＮ等の半導体層は残留応力のない状態で成長できることとなる。その結果、大面積化が容易で且つ廉価なシリコンからなる基板に、残留応力が少なく且つ高品質の化合物半導体層を形成することができる。また、この化合物半導体層の上に高性能の化合物半導体デバイスを形成することができる。
本発明に係る化合物半導体の製造方法は、大面積化が容易で且つ廉価なシリコンからなる基板に、残留応力が少なく且つ高品質の化合物半導体層を形成することができ、パワーデバイス等に適用可能な化合物半導体の製造方法等に有用である。
１０１ 基板
１０２ 下地層
１０３ ＡｌＮバッファ層
１０４ ＡｌＧａＮバッファ層
１０５ ＧａＮ層

Claims (11)

  1. シリコンからなる基板の上部に、シリコン酸化膜を形成する工程（ａ）と、
    前記基板における前記シリコン酸化膜よりも下側の領域に、イオン注入を行い、続いて熱処理を行うことにより、イオン注入された単結晶のシリコンからなる下地層を形成する工程（ｂ）と、
    前記シリコン酸化膜を除去することにより前記下地層を露出する工程（ｃ）と、
    前記下地層の上に半導体膜を形成する工程（ｄ）とを備えていることを特徴とする化合物半導体の製造方法。
  2. 前記イオン注入は１００ＫｅＶ以下の加速エネルギーにより行われることを特徴とする請求項１に記載の化合物半導体の製造方法。
  3. 前記イオン注入は１×１０１３ｉｏｎｓ／ｃｍ２以上且つ１×１０１６ｉｏｎｓ／ｃｍ２以下の線量率により行われることを特徴とする請求項１又は２に記載の化合物半導体の製造方法。
  4. 前記熱処理は１０００℃以上の温度で且つ不活性ガス雰囲気で行われることを特徴とする請求項１〜３のうちのいずれか１項に記載の化合物半導体の製造方法。
  5. 前記半導体膜は、ＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）からなることを特徴とする請求項１〜４のうちのいずれか１項に記載の化合物半導体の製造方法。
  6. 前記工程（ｄ）よりも前に、前記下地層の上にバッファ層を形成する工程（ｄ１）をさらに備えていることを特徴とする請求項１〜５のうちのいずれか１項に記載の化合物半導体の製造方法。
  7. 前記バッファ層のうち前記下地層と接する層は、窒化アルミニウムからなることを特徴とする請求項６に記載の化合物半導体の製造方法。
  8. 前記バッファ層が２層以上形成されている場合、前記バッファ層のうち前記半導体膜と接する層は、ＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）からなることを特徴とする請求項６又は７に記載の化合物半導体の製造方法。
  9. 前記イオン注入に用いられるイオンは、ホウ素イオン又はリンイオンであることを特徴とする請求項１〜８のうちのいずれか１項に記載の化合物半導体の製造方法。
  10. 前記イオン注入に用いられるイオンは、ホウ素イオンであり、且つ、その注入量分布は、前記基板の表面から深さ方向に１００ｎｍ以内の位置において最大値を有していることを特徴とする請求項１〜８のうちのいずれか１項に記載の化合物半導体の製造方法。
  11. 前記イオン注入は、前記基板の表面のうちの一部に対して行われることを特徴とする請求項１〜１０のうちのいずれか１項に記載の化合物半導体の製造方法。
JP2010196117A 2010-09-01 2010-09-01 化合物半導体の製造方法 Withdrawn JP2012054427A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010196117A JP2012054427A (ja) 2010-09-01 2010-09-01 化合物半導体の製造方法
CN2011800404777A CN103081062A (zh) 2010-09-01 2011-05-31 化合物半导体的制造方法
PCT/JP2011/003045 WO2012029216A1 (ja) 2010-09-01 2011-05-31 化合物半導体の製造方法
US13/776,934 US20130171811A1 (en) 2010-09-01 2013-02-26 Method for manufacturing compound semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010196117A JP2012054427A (ja) 2010-09-01 2010-09-01 化合物半導体の製造方法

Publications (1)

Publication Number Publication Date
JP2012054427A true JP2012054427A (ja) 2012-03-15

Family

ID=45772343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010196117A Withdrawn JP2012054427A (ja) 2010-09-01 2010-09-01 化合物半導体の製造方法

Country Status (4)

Country Link
US (1) US20130171811A1 (ja)
JP (1) JP2012054427A (ja)
CN (1) CN103081062A (ja)
WO (1) WO2012029216A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014038105A1 (ja) * 2012-09-06 2014-03-13 パナソニック株式会社 エピタキシャルウェハ及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102188493B1 (ko) 2014-04-25 2020-12-09 삼성전자주식회사 질화물 단결정 성장방법 및 질화물 반도체 소자 제조방법
JP6268229B2 (ja) * 2016-06-27 2018-01-24 株式会社サイオクス 窒化物半導体積層物、窒化物半導体積層物の製造方法、半導体積層物の製造方法、および半導体積層物の検査方法
CN108428619A (zh) * 2018-03-16 2018-08-21 英诺赛科（珠海）科技有限公司 氮化物外延层及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0380188A (ja) * 1989-08-22 1991-04-04 Sumitomo Metal Ind Ltd 気相成長方法
JP2004146605A (ja) * 2002-10-24 2004-05-20 Matsushita Electric Ind Co Ltd 窒化物半導体ウェハの製造方法および発光デバイスの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014038105A1 (ja) * 2012-09-06 2014-03-13 パナソニック株式会社 エピタキシャルウェハ及びその製造方法
JP2014053411A (ja) * 2012-09-06 2014-03-20 Panasonic Corp エピタキシャルウェハ及びその製造方法

Also Published As

Publication number Publication date
WO2012029216A1 (ja) 2012-03-08
US20130171811A1 (en) 2013-07-04
CN103081062A (zh) 2013-05-01

Similar Documents

Publication Publication Date Title
JP4954298B2 (ja) 中間層構造を有する厚い窒化物半導体構造、及び厚い窒化物半導体構造を製造する方法
US6989287B2 (en) Method for producing nitride semiconductor, semiconductor wafer and semiconductor device
JP2023525597A (ja) 窒化物エピタキシャルウェーハ、その製造方法、および半導体デバイス
JP2004502298A5 (ja)
WO2009084242A1 (ja) 半導体基板および半導体基板の製造方法
KR100715828B1 (ko) 반도체 결정성장방법
JP4822457B2 (ja) 半導体装置の製造方法
JP6269368B2 (ja) 窒化ガリウム基板
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
TWI699462B (zh) Iii族氮化物半導體基板的製造方法
WO2012029216A1 (ja) 化合物半導体の製造方法
CN114664642A (zh) 基于iii族氮化物同质外延的hemt结构、其制备方法及应用
US8563442B2 (en) Method for manufacturing nitrogen compound semiconductor substrate and nitrogen compound semiconductor substrate, and method for manufacturing single crystal SiC substrate and single crystal SiC substrate
JP5460751B2 (ja) 半導体装置
JP2005303250A (ja) 半導体装置及びその製造方法
JP6163024B2 (ja) 基板の製造方法
US9859457B2 (en) Semiconductor and template for growing semiconductors
JP2004307253A (ja) 半導体基板の製造方法
JP2007258258A (ja) 窒化物半導体素子ならびにその構造および作製方法
JP2005005723A (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JP2011006304A (ja) 窒化物半導体基板およびその製造方法
JP2014216474A (ja) 窒化物半導体基板
JP2009302098A (ja) 窒素化合物半導体基板の製造方法および窒素化合物半導体基板
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP5059205B2 (ja) ウェーハ及び結晶成長方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121109

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130703