CN114664642A - 基于iii族氮化物同质外延的hemt结构、其制备方法及应用 - Google Patents

基于iii族氮化物同质外延的hemt结构、其制备方法及应用 Download PDF

Info

Publication number
CN114664642A
CN114664642A CN202210291994.1A CN202210291994A CN114664642A CN 114664642 A CN114664642 A CN 114664642A CN 202210291994 A CN202210291994 A CN 202210291994A CN 114664642 A CN114664642 A CN 114664642A
Authority
CN
China
Prior art keywords
crystal substrate
group iii
single crystal
iii nitride
nitride single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210291994.1A
Other languages
English (en)
Other versions
CN114664642B (zh
Inventor
王国斌
闫其昂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Original Assignee
Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Third Generation Semiconductor Research Institute Co Ltd filed Critical Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Priority to CN202210291994.1A priority Critical patent/CN114664642B/zh
Publication of CN114664642A publication Critical patent/CN114664642A/zh
Application granted granted Critical
Publication of CN114664642B publication Critical patent/CN114664642B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

本申请公开了一种基于III族氮化物同质外延的HEMT结构、其制备方法及应用。所述HEMT结构的制备方法包括：对半绝缘性III族氮化物单晶衬底的表面进行重构，以去除所述衬底吸收有杂质的表层部分，之后在所述衬底上生长高平整度、高电阻率的绝缘性III族氮化物层，完成对所述衬底表面的修复，然后在所述衬底上生长HEMT器件的外延结构。利用本申请的技术方案可以获得高质量的同质外延III族氮化物层，彻底解决III族氮化物单晶衬底与同质外延层界面处的施主杂质所引起的界面态质量低等问题，利于充分发挥III族氮化物同质外延半导体器件的优秀性能，例如可以使HEMT器件的开关响应速度、耐压性能等得到显著提升。

Description

基于III族氮化物同质外延的HEMT结构、其制备方法及应用
技术领域
本申请涉及一种HEMT器件的制备方法，具体涉及一种基于III族氮化物同质外延的HEMT结构、其制备方法及应用，属于半导体技术领域。
背景技术
目前常用于制备半导体材料的方法主要有异质外延、同质外延法等。其中异质外延法成本较低，但工艺复杂，而且由于生长的半导体材料与衬底往往存在晶格不匹配等问题，使制得的半导体材料一般缺陷较多。在衬底与半导体材料之间生长缓冲层能在一定程度上缓解异质外延中的前述问题，但异质外延使用缓冲层易形成漏电通道，同时异质外延还会影响半导体器件的开关速度和高频特性，降低半导体器件的可靠性，这些问题限制了异质外延在高电子迁移率晶体管(HEMT)制程中的应用。同质外延法可以有效克服异质外延法的上述不足，但是其在一些方面仍有待改进。以基于GaN单晶衬底的同质外延法为例，在进行同质外延时，GaN单晶衬底会从空气中吸收C、O和其他施主杂质，降低衬底与同质外延层的界面态的质量，这会阻碍GaN衬底同质外延HEMT器件的高性能发挥和应用。
发明内容
本申请的主要目的在于提供一种基于III族氮化物同质外延的HEMT结构、其制备方法及应用，以克服现有技术中的不足。
为实现前述发明目的，本申请采用的技术方案包括：
本申请的一个方面提供了一种III族氮化物单晶衬底的表面重构方法，其包括：
(1)将半绝缘性III族氮化物单晶衬底置入生长腔室，并使所述生长腔室内形成H2、N2与NH3的混合气氛，且将所述生长腔室内的气压、温度分别调整为第一气压、第一温度；
(2)在所述第一气压及第一温度下，向所述生长腔室内输入H2、N2和NH3，并通过改变其中N2、NH3的输入量以变换所述生长腔室内的气氛，直至完成对所述III族氮化物单晶衬底的表面重构。
本申请的另一个方面提供了一种III族氮化物单晶衬底的表面修复方法，其包括：
S1、采用所述的III族氮化物单晶衬底表面重构方法对III族氮化物单晶衬底进行表面重构；
S2、在生长腔室内，于第二气压及第二温度下，利用III族金属源、氮源和第二掺杂源在经步骤S1处理的III族氮化物单晶衬底上生长形成平整的绝缘III族氮化物层；
其中，所述第二气压低于第一气压，所述第二温度高于第一温度。
本申请的又一个方面提供了一种基于III族氮化物同质外延的HEMT结构的制备方法，其包括：采用所述的III族氮化物单晶衬底表面修复方法对III族氮化物单晶衬底进行表面修复，之后在所述III族氮化物单晶衬底上生长HEMT器件的外延结构。
本申请的再一个方面提供了一种III族氮化物单晶衬底，它可以由所述的III族氮化物单晶衬底表面重构方法或所述的III族氮化物单晶衬底表面修复方法制备。
本申请的再一个方面提供了一种基于III族氮化物同质外延的HEMT结构，它可以由所述的基于III族氮化物同质外延的HEMT结构制备方法。
本申请的再一个方面提供了所述III族氮化物单晶衬底在制备半导体器件，例如HEMT器件中的用途。
相较于现有技术，利用本申请的技术方案可以获得高质量的同质外延III族氮化物层，彻底解决III族氮化物单晶衬底与同质外延层界面处的施主杂质所引起的界面态质量低等问题，利于充分发挥III族氮化物同质外延半导体器件的优秀性能，例如可以使HEMT器件的开关响应速度、耐压性能等得到显著提升。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请中一种SI型GaN单晶衬底的制备工艺原理图；
图2是本申请中一种基于SI型GaN单晶衬底制备HEMT结构的工艺原理图；
图3a示出了本申请中一种SI型GaN单晶衬底在表面重构前的杂质含量测试结果；
图3b示出了本申请中一种SI型GaN单晶衬底在表面重构后的杂质含量测试结果；
图4是本申请一实施例中一种表面修复后的III族氮化物单晶衬底的原子力表面形貌图；
图5是本申请一实施例中一种HEMT结构中的二维电子气迁移率测试图；
图6是本申请一实施例中一种HEMT结构中的电子面密度测试图。
具体实施方式
鉴于现有技术的不足，本案发明人经长期研究和实践，得以提出本申请的技术方案，如下将予以更为详细的说明。
本申请的一些实施例提供的一种III族氮化物单晶衬底的表面重构方法包括：
(1)将半绝缘性III族氮化物单晶衬底置入生长腔室，并使所述生长腔室内形成H2、N2与NH3的混合气氛，且将所述生长腔室内的气压、温度分别调整为第一气压、第一温度；
(2)在所述第一气压及第一温度下，向所述生长腔室内输入H2、N2和NH3，并通过改变其中N2、NH3的输入量以变换所述生长腔室内的气氛，直至完成对所述III族氮化物单晶衬底的表面重构。
在一个实施例中，所述步骤(1)具体包括：向置有u型III族氮化物基底的生长腔室内输入III族金属源(MO源)、氮源和第一掺杂源，从而在所述u型III族氮化物基底上生长形成所述半绝缘性III族氮化物单晶衬底。
进一步的，在所述步骤(1)中，可以利用HCl、C12等含有卤族元素的气体携带所述第一掺杂源进入所述生长腔室。
进一步的，在所述步骤(1)中，所述第一掺杂源包括Fe或者C源，例如二茂铁(Cp2Fe)、C3H8、CBr4等，且不限于此。
进一步的，在所述步骤(1)中可以采用本领域已知的多种方式生长形成所述半绝缘性III族氮化物单晶衬底。例如，可以利用HVPE(氢化物气相外延)、MOCVD(金属有机化学气相沉积)、PECVD(等离子体增强化学的气相沉积)等方式生长所述半绝缘性III族氮化物单晶衬底，优选采用HVPE方式。
在所述步骤(1)中可以将第一掺杂源添加在III族金属源中，并一同输入所述生长腔室。
其中，所述III族金属源可以是Ga源、铝源、铟源等之中的一种或多种的组合，例如可以选用三甲基镓(TMGa)、三甲基铝、三乙基铝、三甲基铟(TMI)等物质，且不限于此。
其中，所述氮源可以采用N2、NH3等，且不限于此。
在一个实施例中，所述u型III族氮化物基底可以生长在蓝宝石衬底、Si衬底、SiC衬底等异质衬底上。
进一步的，所述步骤(1)还可以包括利用激光剥离、研磨抛光等将半绝缘性III族氮化物单晶衬底与所述u型III族氮化物基底及异质衬底分离的操作。
在一个实施例中，所述步骤(2)具体包括：
(21)在所述第一气压及第一温度下，向所述生长腔室内同时输入H2、N2和NH3；
(22)在所述第一气压及第一温度下，向所述生长腔室内同时输入H2和N2；
(23)在所述第一气压及第一温度下，向所述生长腔室内同时输入H2和NH3。
进一步的，所述步骤(21)中H2的流量为100-160slm、N2的流量为50-80slm、NH3的流量为25-40slm。优选的，H2、N2、NH3三者的用量比例为5∶2∶1-2∶2∶1。
进一步的，所述步骤(22)中H2的流量为100-160slm、N2的流量为50-80slm。优选的，H2、N2二者的用量比例为3∶1-1∶1。
进一步的，所述步骤(23)中H2的流量为100-160slm、N2的流量为25-40slm。优选的，H2、NH3二者的用量比例为5∶1-2∶1。
进一步的，所述步骤(2)具体可以包括：循环重复步骤(21)-步骤(23)一次以上。
在一个实施例中，所述第一气压为400-500torr，所述第一温度为1050-1080℃。
在一个实施例中，所述表面重构方法涉及的所述III族氮化物单晶衬底的表层厚度为200-1000nm。
在本申请中，通过执行所述步骤(2)的操作，可以将同质外延III族氮化物单晶衬底表面吸附杂质原子的污染层去除，有效克服氮化物单晶衬底与同质外延层界面处的施主杂质所引起的界面态质量低等问题。
具体来说，所述步骤(22)是使III族氮化物单晶衬底表层分解的过程，步骤(23)是去除III族氮化物单晶衬底表面颗粒、再结晶的过程，而步骤(21)则是修复、重构III族氮化物单晶衬底表面的过程。随着气氛变换、表面重构的进行，III族氮化物单晶衬底表面从空气中吸收的C，O和其他杂质的外延层会被完全分解。
本申请的一些实施例还提供一种III族氮化物单晶衬底，它由前述的任一种III族氮化物单晶衬底表面重构方法制得。
本申请的一些实施例提供的一种III族氮化物单晶衬底的表面修复方法包括：
S1、采用前述的任一种III族氮化物单晶衬底表面重构方法对III族氮化物单晶衬底进行表面重构；
S2、在生长腔室内，于第二气压及第二温度下，利用III族金属源、氮源和第二掺杂源在经步骤S1处理的III族氮化物单晶衬底上生长形成平整的绝缘III族氮化物层；
其中，所述第二气压低于第一气压，所述第二温度高于第一温度。
在一个实施例中，所述步骤S2包括：在生长所述绝缘III族氮化物层的过程中使V/III比在20-40min内从500-1000递增至1000-2000。以更好的促成外延生长模式向横向生长模式渐变。
在一个实施例中，所述步骤S2包括：在生长所述绝缘III族氮化物层的过程中使所述第二掺杂源的输入量递增。优选的，可以在生长所述绝缘III族氮化物层的过程中使所述第二掺杂源的输入量以1-10μmol/min的增长速度递增至10-100μmol/min，以在获得目标掺杂浓度的同时，降低对晶体质量的不利影响。
其中，可以利用HVPE(氢化物气相外延)、MOCVD(金属有机化学气相沉积)、PECVD(等离子体增强化学的气相沉积)等方式生长所述绝缘III族氮化物层，且不限于此。
在一个实施例中，所述第二掺杂源包括Mg2Fe或者C3H8，且不限于此。
在一个实施例中，所述第二温度为1100-1150℃，第二气压为100-250torr。
在一个实施例中，所述绝缘III族氮化物层表面在10μm×10μm范围内的粗糙度Ra值<0.1nm、电阻率>109Ωcm。
在一个实施例中，所述绝缘III族氮化物层的厚度为100-1000nm。
本申请中，通过在表面重构后的所述III族氮化物单晶衬底表面生长形成绝缘III族氮化物层，可以实现III族氮化物单晶衬底表面的高度平坦化，减少散射效应，并形成超高电阻率的绝缘保护层，完全消弭漏电通道。
本申请的一些实施例还提供一种III族氮化物单晶衬底，它由前述的任一种III族氮化物单晶衬底表面修复方法制得。
本申请的一些实施例提供的一种基于III族氮化物同质外延的HEMT结构的制备方法，包括：采用前述的任一种III族氮化物单晶衬底表面修复方法对III族氮化物单晶衬底进行表面修复，之后在所述III族氮化物单晶衬底上生长HEMT器件的外延结构。
其中，所述HEMT器件的外延结构可以包括沟道层、势垒层等，还可以包括盖帽层、***层(空间层)等。所述外延结构可以由III族氮化物组成，例如可以是基于A1GaN/GaN、AlInN/GaN等异质结的外延结构，且不限于此。
所述HEMT器件的外延结构可以是利用HVPE(氢化物气相外延)、MOCVD(金属有机化学气相沉积)、PECVD(等离子体增强化学的气相沉积)等方式生长形成，且不限于此。
本申请的一些实施例还提供一种基于III族氮化物同质外延的HEMT结构，它由所述基于III族氮化物同质外延的HEMT结构的制备方法制得。
本申请的一些实施例还提供一种HEMT器件，其包括：
所述的基于III族氮化物同质外延的HEMT结构；以及
与所述HEMT结构配合的源极、漏极和栅极。
其中，所述源极、漏极和栅极可以采用本领域已知的方式制作。
在本申请的一个典型实施方案中，一种基于III族氮化物同质外延的HEMT结构的制备方法可以包括如下步骤：
(1)请参阅图1，将生长着薄层u型GaN外延层12的蓝宝石衬底11作为MO模板放进HVPE***的生长腔室内，在III族金属源(例如Ga源)中增加Fe源或者C源(即第一掺杂源)，然后在所述MO模板上外延生长半绝缘III族氮化物材料13(例如SI-GaN)，长到一定厚度(例如500μm左右)以上时，通过激光剥离(LLO)和研磨抛光等，形成半绝缘性III族氮化物单晶衬底14(例如SI型GaN单晶衬底)。
(2)请参阅图2，将所述SI型GaN单晶衬底14放入MOCVD***的生长腔室内，在偏高压环境下，H2、N2和NH3混合气氛中，升到高温后进行气氛的变换，实现对所述SI型GaN单晶衬底的表面重构，在重构的过程中，先去除所述SI型GaN单晶衬底表面吸附杂质原子的污染层，然后对重构后的所述SI型GaN单晶衬底表面进行平坦化和高阻值化，生长形成高平整度、高电阻率的绝缘III族氮化物层15(例如HR-SI GaN层)，最后进行HEMT外延结构的生长。例如，所述HEMT外延结构可以包括GaN沟道层21、AlN***层22、AlGaN势垒层23和GaN帽层24等。该步骤(2)可以在同一生长腔室内完成。
在本申请中，通过对同质外延III族氮化物单晶衬底的表层进行重构以及平坦化和高阻值化，在此基础上进行同质半导体器件(如HEMT器件)的外延结构的生长，具有超高的平整度和高质量界面态，在其上生长的外延结构(例如可以包括AlN***层和AlGaN势垒层)的均匀性将变得非常好，尤其是对于HEMT器件来说，均匀、陡峭的沟道层/势垒层界面(如GaN/AlGaN界面)能够更大效率地发挥极化效应，极大增强二维电子气(2DEG)的迁移率和电子密度，对开关响应会有很大的帮助。并且，由于非但没有缓冲层和杂质层的影响，而且存在绝缘III族氮化物层，还可以形成良好的绝缘保护，杜绝异质衬底存在的漏电通道，制作的HEMT器件的耐压性能非常优秀，相较于现有技术制成的中低电压(0-600V)HEMT器件，利用本申请的方法生长的同质外延HEMT器件在高电压领域(0-1200V)有非常明显的性能优势，应用前景广阔。
以下将结合附图及若干实施例对本申请的技术方案进行更详细的描述，但应当理解，如下实施例仅仅是为了解释和说明该技术方案，但不限制本申请的范围。又及，若非特别说明，如下实施例中所采用的各种原料、反应设备、检测设备及方法等均是本领域已知的。
实施例1
一种基于III族氮化物同质外延的HEMT结构的制备方法包括如下步骤：
(i)SI型GaN单晶衬底的制备步骤，包括：将生长着厚度约2-3μm的薄层u型GaN外延层的蓝宝石衬底作为MO模板放进HVPE***的生长腔室内，在作为镓源的TMGa中增加作为第一掺杂源的二茂铁，然后控制生长腔室内的温度约1050℃、气压约200Torr、MO源及氮源(NH3)的总流量约30slm，在MO模板上生长半绝缘GaN材料(SI-GaN)，生长时间约24h左右，获得厚度不小于500μm的SI-GaN层，再通过激光剥离和研磨抛光去除蓝宝石衬底等，形成SI型GaN单晶衬底，其电阻率＞108Ωcm。
(ii)SI型GaN单晶衬底的表面重构及修复步骤，包括：
a、将所述SI型GaN单晶衬底放入MOCVD***的生长腔室内，在H2、N2和NH3混合气氛下，压力升到约400torr，升温到约1080℃，然后进行气氛变换。气氛变换主要分为三步：
a1)H2、N2和NH3同时通入，其中H2流量约为100slm、N2流量约为50slm、NH3流量约为25slm，持续约5min；
a2)关掉NH3，同时通入H2和N2，其中H2流量约为120slm、N2流量约为55slm，持续约20s；
a3)关掉N2，同时通入H2和NH3，其中H2流量约为120slm、NH3流量约为55slm，持续约3min。
该步骤a1)至步骤a3)的操作循环重复多次后，GaN单晶衬底从空气中吸收的O、Si等其他杂质的表层区域被完全分解、流出生长腔室，完成对SI型GaN单晶衬底表面的重构。请参阅图3a-图3b分别是该实施例中一种SI型GaN单晶衬底在表面重构前、后的杂质含量测试图。可以看到，经表面重构后，SI型GaN单晶衬底中的杂质含量明显降低。
b、在完成步骤a后，在NH3保护下，将所述MOCVD***的生长腔室内的温度升高到约1150℃，压力降低到约150torr，保持NH3的流量50slm不变，逐步递减的通入TMGa(流量在20min内从100sccm降为50sccm)，同时递增式的通入Mg2Fe作为第二掺杂源(Mg2Fe的输入量由2μmol/min增加到10μmol/min)，生长形成厚度约550nm的HR-GaN层，完成对SI型GaN单晶衬底表面的修复，使其表面的电阻率值约为109Ωcm。
参阅图4所示是本实施例中一种完成表面修复后的SI型GaN单晶衬底的表面的原子力表面形貌图，可见通过前述的表面重构、修复处理后，SI型GaN单晶衬底表面的原子台阶流形貌非常明显，其表面在10μm×10μm范围内的粗糙度Ra值<0.1nm、电阻率>109Ωcm。
(iii)在所述MOCVD***的生长腔室内，继续于所述HR-GaN层上原位生长约300nm的GaN沟道层、1nm的A1N***层、20-30nm的AlGaN势垒层(Al组分20-30％)和2nm的GaN帽层，形成HEMT结构。请参阅图5-图6，本实施例中所制得的一种HEMT结构(命名为样品a)中二维电子气的迁移率平均约为2128cm2/V.s、电子面密度平均约为1.073E+13。
实施例2
一种基于III族氮化物同质外延的HEMT结构的制备方法包括如下步骤：
(i)SI型GaN单晶衬底的制备步骤，与实施例1的步骤(i)基本相同，区别在于，本实施例中是采用CBr4作为第一掺杂源，所形成的SI型GaN单晶衬底的电阻率也均大于108Ωcm。
(ii)SI型GaN单晶衬底的表面重构及修复步骤，包括：
a、将所述SI型GaN单晶衬底放入MOCVD***的生长腔室内，在H2、N2和NH3混合气氛下，压力升到约450torr，升温到约1050℃，然后进行气氛变换。气氛变换主要分为三步：
a1)H2、N2和NH3同时通入，其中H2流量约为160slm、N2流量约为80slm、NH3流量约为40slm，持续约5min；
a2)关掉NH3，同时通入H2和N2，其中H2流量约为160slm、N2流量约为40slm，持续约20s；
a3)关掉N2，同时通入H2和NH3，其中H2流量约为160slm、NH3流量约为40slm，持续约3min。
循环重复该步骤a1)至步骤a3)的操作多次，直至SI型GaN单晶衬底中的杂质含量降低到预期范围。
b、在完成步骤a后，在NH3保护下，将所述MOCVD***的生长腔室内的温度升高到约1100℃，压力降低到约250torr，保持NH3的流量100slm不变，逐步递减的通入TMGa(流量在40min内从100sccm降为50sccm)，同时递增式的通入Mg2Fe作为第二掺杂源(Mg2Fe的输入量由5μmol/min增加到25μmol/min)，生长形成厚度约100nm的HR-GaN层，完成对SI型GaN单晶衬底表面的修复，使其表面在10μm×10μm范围内的粗糙度Ra值<0.1nm、电阻率>109Ωcm。
之后可以按照本领域已知的方式，利用步骤b最终获得的SI型GaN单晶衬底制备HEMT结构。
实施例3
一种基于III族氮化物同质外延的HEMT结构的制备方法包括如下步骤：
(i)SI型GaN单晶衬底的制备步骤，与实施例1的步骤(i)基本相同，区别在于，本实施例中是采用C3H8作为第一掺杂源，所形成的SI型GaN单晶衬底的电阻率也均大于108Ωcm。
(ii)SI型GaN单晶衬底的表面重构及修复步骤，包括：
a、将所述SI型GaN单晶衬底放入MOCVD***的生长腔室内，在H2、N2和NH3混合气氛下，压力升到约500torr，升温到约1060℃，然后进行气氛变换。气氛变换主要分为三步：
a1)H2、N2和NH3同时通入，其中H2流量约为140slm、N2流量约为60slm、NH3流量约为30slm，持续约5min；
a2)关掉NH3，同时通入H2和N2，其中H2流量约为140slm、N2流量约为60slm，持续约20s；
a3)关掉N2，同时通入H2和NH3，其中H2流量约为140slm、NH3流量约为55slm，持续约3min。
循环重复该步骤a1)至步骤a3)的操作多次，直至SI型GaN单晶衬底中的杂质含量降低到预期范围。
b、在完成步骤a后，在NH3保护下，将所述MOCVD***的生长腔室内的温度升高到约1150℃，压力降低到约100torr，保持NH3的流量100slm不变，逐步递减的通入TMGa(流量在30min内从200sccm降为80sccm)，同时递增式的通入C3H8作为第二掺杂源(C3H8的输入量由10μmol/min增加到100μmol/min)，生长形成厚度约1000nm的HR-GaN层，完成对SI型GaN单晶衬底表面的修复，使其表面在10μm×10μm范围内的粗糙度Ra值<0.1nm、电阻率>109Ωcm。
之后可以按照本领域已知的方式，利用步骤b最终获得的SI型GaN单晶衬底制备HEMT结构。
按照本领域习知的方式对本申请以上实施例制得的各HEMT结构进行测试，最终发现，其中二维电子气的迁移率均稳定大于2000cm2/V.s，电子面密度均大于1E+13cm-2。
对比例1a
本对比例提供的一种基于III族氮化物同质外延的HEMT结构的制备方法与实施例1中样品a的制备方法基本相同，区别仅在于：省略了步骤a。该对比例制得的HEMT结构被命名为样品b。
对比例1b
本对比例提供的一种基于III族氮化物同质外延的HEMT结构的制备方法与实施例1中样品a的制备方法基本相同，区别仅在于：省略了步骤a1。该对比例制得的HEMT结构被命名为样品c。
对比例1c
本对比例提供的一种基于III族氮化物同质外延的HEMT结构的制备方法与实施例1中样品a的制备方法基本相同，区别仅在于：省略了步骤a2。该对比例制得的HEMT结构被命名为样品d。
对比例1d
本对比例提供的一种基于III族氮化物同质外延的HEMT结构的制备方法与实施例1中样品a的制备方法基本相同，区别仅在于：省略了步骤a3。该对比例制得的HEMT结构被命名为样品e。
对比例1e
本对比例提供的一种基于III族氮化物同质外延的HEMT结构的制备方法与实施例1中样品a的制备方法基本相同，区别仅在于：
步骤a1)中H2流量约为100slm、N2流量约为40slm、NH3流量约为15slm，持续约5min；
a2)关掉NH3，同时通入H2和N2，其中H2流量约为100slm、N2流量约为40slm，持续约20s；
a3)关掉N2，同时通入H2和NH3，其中H2流量约为100slm、NH3流量约为50slm，持续约3min。
该对比例制得的HEMT结构被命名为样品f。
经测试发现，样品b-样品f中二维电子气的迁移率均低于1300cm2/V.s，其可能是因为SI型GaN单晶衬底未获得很好的表面重构，存在表面态，其中N空位等杂质会影响界面的载流子捕获，同时表面平整度低也会增加载流子的晶格散射，最终造成二维电子气迁移率很低。
对比例2a
本对比例提供的一种基于III族氮化物同质外延的HEMT结构的制备方法与实施例1中样品a的制备方法基本相同，区别仅在于：省略了步骤b。该对比例制得的HEMT结构被命名为样品g。
对比例2b
本对比例提供的一种基于III族氮化物同质外延的HEMT结构的制备方法与实施例1中样品a的制备方法基本相同，区别仅在于：步骤b中Ga源的流量恒定维持在100seem。该对比例制得的HEMT结构被命名为样品h。
对比例2c
本对比例提供的一种基于III族氮化物同质外延的HEMT结构的制备方法与实施例1中样品a的制备方法基本相同，区别仅在于：步骤b中Mg2Fe的输入量恒定维持在50μmol/min。该对比例制得的HEMT结构被命名为样品i。
对比例2d
本对比例提供的一种基于III族氮化物同质外延的HEMT结构的制备方法与实施例1中样品a的制备方法基本相同，区别仅在于：步骤b中NH3的流量50slm不变，而TMGa的流量从100sccm降为25sccm。该对比例制得的HEMT结构被命名为样品i。
对比例2e
本对比例提供的一种基于III族氮化物同质外延的HEMT结构的制备方法与实施例1中样品a的制备方法基本相同，区别仅在于：步骤b中Mg2Fe的输入量在5min内由10μmol/min增加到70μmol/min。该对比例制得的HEMT结构被命名为样品j。
对比例2f
本对比例提供的一种基于III族氮化物同质外延的HEMT结构的制备方法与实施例1中样品a的制备方法基本相同，区别仅在于：步骤b中Mg2Fe的输入量在10min内由5μmol/min增加到10μmol/min。该对比例制得的HEMT结构被命名为样品k。
经测试发现，该样品g-样品k中所生长的晶体质量和表面平整度均明显低于样品a，二维电子气的迁移率基本在1300cm2/V.s以下，电子密度基本在5E+12以下，漏电率明显增加。
利用本领域习知的方式，在相同条件下，分别在实施例1-实施例3、对比例1a-对比例2f所制得的HEMT结构上制作源极、漏极和栅极，从而获得一系列HEMT器件，再对这些器件的开关响应、耐压性能进行测试，结果显示，利用实施例1-实施例3产品制得的HEMT器件的性能比对比例1a-对比例2f产品制得的HEMT器件有明显改善，改善幅度至少为30％-50％。
最后应说明的是：以上所述仅为本申请的优选实施例而已，并不用于限制本申请，尽管参照前述实施例对本申请进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (12)

1.一种III族氮化物单晶衬底的表面重构方法，其特征在于，包括：
(1)将半绝缘性III族氮化物单晶衬底置入生长腔室，并使所述生长腔室内形成H2、N2与NH3的混合气氛，且将所述生长腔室内的气压、温度分别调整为第一气压、第一温度；
(2)在所述第一气压及第一温度下，向所述生长腔室内输入H2、N2和NH3，并通过改变其中N2、NH3的输入量以变换所述生长腔室内的气氛，直至完成对所述III族氮化物单晶衬底的表面重构。
2.根据权利要求1所述的III族氮化物单晶衬底的表面重构方法，其特征在于，步骤(1)具体包括：向置有u型III族氮化物基底的生长腔室内输入III族金属源、氮源和第一掺杂源，从而在所述u型III族氮化物基底上生长形成所述半绝缘性III族氮化物单晶衬底。
3.根据权利要求2所述的III族氮化物单晶衬底的表面重构方法，其特征在于，步骤(1)包括：利用含卤族元素的气体携带所述第一掺杂源进入所述生长腔室；
和/或，所述第一掺杂源包括Fe或者C源。
4.根据权利要求1所述的III族氮化物单晶衬底的表面重构方法，其特征在于，步骤(2)具体包括：
(21)在所述第一气压及第一温度下，向所述生长腔室内同时输入H2、N2和NH3；
(22)在所述第一气压及第一温度下，向所述生长腔室内同时输入H2和N2；
(23)在所述第一气压及第一温度下，向所述生长腔室内同时输入H2和NH3。
5.根据权利要求4所述的III族氮化物单晶衬底的表面重构方法，其特征在于，步骤(2)具体包括：循环重复步骤(21)-步骤(23)一次以上；
和/或，步骤(21)中H2的流量为100-160slm、N2的流量为50-80slm、NH3的流量为25-40slm；
和/或，步骤(22)中H2的流量为100-160slm、N2的流量为50-80slm；
和/或，步骤(23)中H2的流量为100-160slm、N2的流量为25-40slm。
6.根据权利要求1、4或5所述的III族氮化物单晶衬底的表面重构方法，其特征在于，所述第一气压为400-500torr，所述第一温度为1050-1080℃；
和/或，所述表面重构方法涉及的所述III族氮化物单晶衬底的表层厚度为200-1000nm。
7.一种III族氮化物单晶衬底的表面修复方法，其特征在于，包括：
S1、采用权利要求1-6中任一项所述的方法对III族氮化物单晶衬底进行表面重构；
S2、在生长腔室内，于第二气压及第二温度下，利用III族金属源、氮源和第二掺杂源在经步骤S1处理的III族氮化物单晶衬底上生长形成平整的绝缘III族氮化物层；
其中，所述第二气压低于第一气压，所述第二温度高于第一温度。
8.根据权利要求7所述的III族氮化物单晶衬底的表面修复方法，其特征在于，步骤S2包括：在生长所述绝缘III族氮化物层的过程中使V/III比在20-40min内从500-1000递增至1000-2000；
和/或，在生长所述绝缘III族氮化物层的过程中使所述第二掺杂源的输入量以1-10μmol/min的增长速度递增至10-100μmol/min；
和/或，所述第二掺杂源包括Mg2Fe或者C3H8；
和/或，所述第二温度为1100-1150℃，第二气压为100-250torr。
9.根据权利要求7所述的III族氮化物单晶衬底的表面修复方法，其特征在于，具体包括：在同一生长腔室内连续执行步骤S1和步骤S2；
和/或，所述绝缘III族氮化物层表面在10μm×10μm范围内的粗糙度Ra值＜0.1m、电阻率＞109Ωcm；
和/或，所述绝缘III族氮化物层的厚度为100-1000nm。
10.一种基于III族氮化物同质外延的HEMT结构的制备方法，其特征在于，包括：采用权利要求7-9中任一项所述的方法对III族氮化物单晶衬底进行表面修复，之后在所述III族氮化物单晶衬底上生长HEMT器件的外延结构。
11.一种III族氮化物单晶衬底，其特征在于，它由权利要求7-9中任一项所述的方法制得。
12.一种基于III族氮化物同质外延的HEMT结构，其特征在于，它由权利要求10所述的方法制得。
CN202210291994.1A 2022-03-23 2022-03-23 基于iii族氮化物同质外延的hemt结构、其制备方法及应用 Active CN114664642B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210291994.1A CN114664642B (zh) 2022-03-23 2022-03-23 基于iii族氮化物同质外延的hemt结构、其制备方法及应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210291994.1A CN114664642B (zh) 2022-03-23 2022-03-23 基于iii族氮化物同质外延的hemt结构、其制备方法及应用

Publications (2)

Publication Number Publication Date
CN114664642A true CN114664642A (zh) 2022-06-24
CN114664642B CN114664642B (zh) 2023-07-04

Family

ID=82031904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210291994.1A Active CN114664642B (zh) 2022-03-23 2022-03-23 基于iii族氮化物同质外延的hemt结构、其制备方法及应用

Country Status (1)

Country Link
CN (1) CN114664642B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115821379A (zh) * 2022-12-09 2023-03-21 江苏第三代半导体研究院有限公司 立体型同质外延结构及其制备方法和应用
CN115142126B (zh) * 2022-06-30 2023-09-26 江苏第三代半导体研究院有限公司 一种低背景浓度氮化镓外延结构的制备方法及其外延结构
CN117109456A (zh) * 2023-10-23 2023-11-24 中国科学院苏州纳米技术与纳米仿生研究所 氮化物同质外延的原位检测***及方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252217A (ja) * 1999-03-01 2000-09-14 Sumitomo Electric Ind Ltd 化合物半導体の製造方法
JP2005072572A (ja) * 2003-08-06 2005-03-17 Matsushita Electric Ind Co Ltd Ｉｉｉ族窒化物結晶基板の製造方法、それに用いるエッチング液、ｉｉｉ族窒化物結晶基板、ならびにそれを用いた半導体素子
JP2007142003A (ja) * 2005-11-16 2007-06-07 Ngk Insulators Ltd Ｉｉｉ族窒化物結晶の作製方法、エピタキシャル基板における反り低減方法、エピタキシャル基板、および半導体素子
US20080182426A1 (en) * 2006-12-15 2008-07-31 Hitachi Cable, Ltd. Method for growing nitride semiconductor
TW200907124A (en) * 2007-08-15 2009-02-16 Univ Nat Chiao Tung Method for forming group-III nitride semiconductor epilayer on silicon substrate
JP2009267341A (ja) * 2008-04-03 2009-11-12 Sharp Corp Ｉｉｉ−ｖ族窒化物半導体結晶の製造方法およびｉｉｉ−ｖ族窒化物半導体レーザ素子の製造方法
JP2013069935A (ja) * 2011-09-23 2013-04-18 Sumitomo Chemical Co Ltd 半導体基板の製造方法
US20130337639A1 (en) * 2012-06-13 2013-12-19 Ostendo Technologies, Inc. Method for Substrate Pretreatment To Achieve High-Quality III-Nitride Epitaxy
CN104246987A (zh) * 2013-03-29 2014-12-24 日本碍子株式会社 Iii族氮化物基板的处理方法及外延基板的制造方法
US20150311380A1 (en) * 2014-04-25 2015-10-29 William SOLARI Method of growing nitride single crystal and method of manufacturing nitride semiconductor device
US20160168752A1 (en) * 2013-07-26 2016-06-16 Tokuyama Corporation Method for pretreatment of base substrate and method for manufacturing layered body using pretreated base substrate
CN107180747A (zh) * 2017-06-26 2017-09-19 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN109599329A (zh) * 2018-12-05 2019-04-09 江西兆驰半导体有限公司 一种硅衬底上生长氮极性iii族氮化物半导体层的方法
CN113231386A (zh) * 2021-04-20 2021-08-10 南京纳科半导体有限公司 去除氮化镓表面污染物的方法及氮化镓基材

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252217A (ja) * 1999-03-01 2000-09-14 Sumitomo Electric Ind Ltd 化合物半導体の製造方法
JP2005072572A (ja) * 2003-08-06 2005-03-17 Matsushita Electric Ind Co Ltd Ｉｉｉ族窒化物結晶基板の製造方法、それに用いるエッチング液、ｉｉｉ族窒化物結晶基板、ならびにそれを用いた半導体素子
JP2007142003A (ja) * 2005-11-16 2007-06-07 Ngk Insulators Ltd Ｉｉｉ族窒化物結晶の作製方法、エピタキシャル基板における反り低減方法、エピタキシャル基板、および半導体素子
US20080182426A1 (en) * 2006-12-15 2008-07-31 Hitachi Cable, Ltd. Method for growing nitride semiconductor
TW200907124A (en) * 2007-08-15 2009-02-16 Univ Nat Chiao Tung Method for forming group-III nitride semiconductor epilayer on silicon substrate
JP2009267341A (ja) * 2008-04-03 2009-11-12 Sharp Corp Ｉｉｉ−ｖ族窒化物半導体結晶の製造方法およびｉｉｉ−ｖ族窒化物半導体レーザ素子の製造方法
JP2013069935A (ja) * 2011-09-23 2013-04-18 Sumitomo Chemical Co Ltd 半導体基板の製造方法
US20130337639A1 (en) * 2012-06-13 2013-12-19 Ostendo Technologies, Inc. Method for Substrate Pretreatment To Achieve High-Quality III-Nitride Epitaxy
CN104246987A (zh) * 2013-03-29 2014-12-24 日本碍子株式会社 Iii族氮化物基板的处理方法及外延基板的制造方法
EP2821532A1 (en) * 2013-03-29 2015-01-07 NGK Insulators, Ltd. Method for processing group-iii nitride substrate and method for manufacturing epitaxial substrate
US20160168752A1 (en) * 2013-07-26 2016-06-16 Tokuyama Corporation Method for pretreatment of base substrate and method for manufacturing layered body using pretreated base substrate
US20150311380A1 (en) * 2014-04-25 2015-10-29 William SOLARI Method of growing nitride single crystal and method of manufacturing nitride semiconductor device
CN107180747A (zh) * 2017-06-26 2017-09-19 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN109599329A (zh) * 2018-12-05 2019-04-09 江西兆驰半导体有限公司 一种硅衬底上生长氮极性iii族氮化物半导体层的方法
CN113231386A (zh) * 2021-04-20 2021-08-10 南京纳科半导体有限公司 去除氮化镓表面污染物的方法及氮化镓基材

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115142126B (zh) * 2022-06-30 2023-09-26 江苏第三代半导体研究院有限公司 一种低背景浓度氮化镓外延结构的制备方法及其外延结构
CN115821379A (zh) * 2022-12-09 2023-03-21 江苏第三代半导体研究院有限公司 立体型同质外延结构及其制备方法和应用
CN117109456A (zh) * 2023-10-23 2023-11-24 中国科学院苏州纳米技术与纳米仿生研究所 氮化物同质外延的原位检测***及方法
CN117109456B (zh) * 2023-10-23 2024-01-26 中国科学院苏州纳米技术与纳米仿生研究所 氮化物同质外延的原位检测***及方法

Also Published As

Publication number Publication date
CN114664642B (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
WO2017077988A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
CN114664642B (zh) 基于iii族氮化物同质外延的hemt结构、其制备方法及应用
CN109599329B (zh) 一种硅衬底上生长氮极性iii族氮化物半导体层的方法
WO2018034840A1 (en) Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation
WO2012127738A1 (ja) 複合ＧａＮ基板およびその製造方法、ならびにＩＩＩ族窒化物半導体デバイスおよびその製造方法
CN104867818A (zh) 一种减少碳化硅外延材料缺陷的方法
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
CN114250510B (zh) 一种用于氮化镓基射频器件的外延结构及其制备方法
CN110828291A (zh) 基于单晶金刚石衬底的GaN/AlGaN异质结材料及其制备方法
US20130171811A1 (en) Method for manufacturing compound semiconductor
CN111863945A (zh) 一种高阻氮化镓及其异质结构的制备方法
US20230097643A1 (en) Stress Management Layer for GaN HEMT
CN116666196A (zh) 无旋转畴的κ-Ga2O3薄膜及κ-(AlxGa1-x)2O3/κ-Ga2O3异质结的制备方法
CN116575123A (zh) 一种在陶瓷衬底上生长单晶iii族氮化物厚膜外延层的方法
CN116288688A (zh) GaN高阻层制备方法及GaN的HEMT器件制备方法
CN107887255B (zh) 一种高阻GaN薄膜外延生长的方法
CN114717657B (zh) 基于等离子体辅助激光分子束外延生长氧化镍单晶薄膜的方法
CN110957354B (zh) 一种硅重掺杂氮化镓异质外延的材料结构及应力控制方法
JP6527667B2 (ja) 窒化物半導体基板の製造方法
CN110364420B (zh) 一种***InGaN/GaN超晶格结构改善非极性GaN材料质量的外延生长方法
CN114262937A (zh) 一种氮化镓外延结构的制备方法
WO2019095923A1 (zh) 一种覆盖纳米柱势垒的GaN晶体管及其制备方法
CN116798856B (zh) SiC基GaN外延结构的制备方法及结构、HBT的制备方法及HBT
EP4400636A1 (en) Method for manufacturing nitride semiconductor substrate
TW202426716A (zh) 附氮化物半導體層單晶矽基板及附氮化物半導體層單晶矽基板的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant