JP2012054358A - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP2012054358A
JP2012054358A JP2010195004A JP2010195004A JP2012054358A JP 2012054358 A JP2012054358 A JP 2012054358A JP 2010195004 A JP2010195004 A JP 2010195004A JP 2010195004 A JP2010195004 A JP 2010195004A JP 2012054358 A JP2012054358 A JP 2012054358A
Authority
JP
Japan
Prior art keywords
aggregate
metal particles
substrate
base
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010195004A
Other languages
English (en)
Other versions
JP5664028B2 (ja
Inventor
Masataka Mizukoshi
正孝 水越
Hideyuki Abe
英之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010195004A priority Critical patent/JP5664028B2/ja
Publication of JP2012054358A publication Critical patent/JP2012054358A/ja
Application granted granted Critical
Publication of JP5664028B2 publication Critical patent/JP5664028B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Abstract

【課題】基体同士の強固な接合を形成すること。
【解決手段】第１基体と第２基体とを、金属粒子と有機溶剤とを含む金属ペーストを介し接着させる工程と、前記金属ペーストの有機溶剤を除去することにより、前記金属粒子の凝集体を形成する工程と、前記凝集体を構成する金属粒子の表面を還元性ガスを用い還元させる工程と、前記凝集体を構成する金属粒子の表面を還元させる工程の後、前記第１基体と前記第２基体とを押圧することにより、前記第１基体と前記第２基体とを前記凝集体を用い接合する工程と、を含む電子装置の製造方法。
【選択図】図７

Description

本発明は、電子装置の製造方法に関し、例えば、第１基体と第２基体とを接合する電子装置の製造方法に関する。
基体同士を接合する（例えば、基板に半導体チップを接合する）方法として、はんだを用いることが知られている。はんだは、接合材料としては優れているが熱伝導率は高くない。また、はんだは温度サイクル試験において劣化する。銀等の金属粒子に有機接着材料を添加した金属にペーストを用い基体同士を接合することが知られている。銀は熱伝導率が最も高い金属であるが、この方法では、銀ペーストの熱伝導率は低い。そこで、高熱伝導率を得るために、金属粒子を有機材料を介在させずに焼結させバンプを形成することが知られている（例えば、特許文献１）。
特開２００７−１９１４４号公報
しかしながら、金属粒子の表面に酸化物が形成されていると、金属粒子同士を接合することが難しい。このため、基体同士の接合が弱くなってしまう。一方、金属粒子として酸化し難い金属として例えば金を用いると、安価にすることができない。
本電子装置の製造方法は、基体同士の強固な接合を形成することを目的とする。
例えば、第１基体と第２基体とを、金属粒子と有機溶剤とを含む金属ペーストを介し接着させる工程と、前記金属ペーストの有機溶剤を除去することにより、前記金属粒子の凝集体を形成する工程と、前記凝集体を構成する金属粒子の表面を還元させる工程の後、前記凝集体を構成する金属粒子の表面を還元性ガスを用い還元させる工程と、前記第１基体と前記第２基体とを押圧することにより、前記第１基体と前記第２基体とを前記凝集体を用い接合する工程と、を含むことを特徴とする電子装置の製造方法を用いることができる。
本電子装置の製造方法によれば、基体同士の強固な接合を形成することができる。
図１（ａ）から図１（ｄ）は実施例１に係る電子装置の製造方法を示す断面図である。 図２は、実施例２に係る電子装置の製造方法を示す断面図（その１）である。 図３は、実施例２に係る電子装置の製造方法を示す断面図（その２）である。 図４は、実施例２に係る電子装置の製造方法を示す断面図（その３）である。 図５は、実施例２に係る電子装置の製造方法を示す断面図（その４）である。 図６は、実施例２に係る電子装置の製造方法を示す断面図（その５）である。 図７は、実施例２に係る電子装置の製造方法を示す断面図（その６）である。 図８は、各工程における金属ペーストまたは凝集体の温度を示す図である。 図９（ａ）は、凝集体を潰す前、図９（ｂ）は、凝集体を潰した後の凝集体のＳＥＭ画像の模式図である。 図１０は、実施例２に係る電子装置を含むモジュールの例である。 図１１（ａ）は実施例３に係る電子装置の断面図、図１１（ｂ）は、図１１（ａ）のバンプの拡大図である。
以下、図面を参照に実施例について説明する。
図１（ａ）から図１（ｄ）は実施例１に係る電子装置の製造方法を示す断面図である。図１（ａ）のように、第１基体１０ａと第２基体２０ａとを、金属粒子３２と有機溶剤３４とを含む金属ペースト３０を介し接着させる。図１（ｂ）のように、金属ペースト３０の有機溶剤３４を除去することにより、金属粒子３２の凝集体３６を形成する。図１（ｃ）のように、凝集体３６を構成する金属粒子３２の表面を還元性ガスを用い還元させる。図１（ｄ）のように、第１基体１０ａと第２基体２０ａとを矢印４５のように押圧することにより、第１基体１０ａと第２基体２０ａとを凝集体３６を用い接合する。実施例１によれば、図１（ｄ）のように、凝集体３６は、金属粒子３２を含み隙間があるため、隙間のない一体の金属よりも変位し易く、温度サイクルによる劣化を抑制できる。また、金属粒子３６の表面の酸化物を除去した後、金属粒子３２同士を接合することができる。よって、第１基体１０ａと第２基体２０ａとの接合を強固にすることができる。
実施例２は、第１基体がＤＣＢ（Direct Copper Bonding）基板であり、第２基体がＩＧＢＴ（Insulated Gate Bipolar Transistor）を備える半導体素子の例である。図２から図７は、実施例２に係る電子装置の製造方法を示す断面図である。図２のように、ＤＣＢ基板１０の表面に金属ペースト３０を配置する。ＤＣＢ基板１０は、例えば金属層１２、絶縁層１４および配線層１６を含む。金属層１２および配線層１６は、例えば主に銅を含む金属である。絶縁層１４は例えばセラミックであり、例えば酸化アルミニウムを主に含む。金属ペースト３０は、金属粒子３２と有機溶剤３４とを含む。金属粒子３２は、例えば銀または銅を主に含む。有機溶剤３２としては、例えばエステルアルコール、ターピネオール、パインオイル、ブチルカルビトールアセテート、ブチルカルビトール、カルビトールを用いることができる。これらの有機溶剤は比較的低温において乾燥することができる。また、金属ペースト３０は、金属粒子３２の凝集防止のため、アクリル系樹脂、セルロース系樹脂、アルキッド樹脂の少なくとも一種を含んでいてもよい。例えば、アクリル系樹脂としてメタクリル酸メチル重合体を、セルロース系樹脂としてエチルセルロースを、アルキッド樹脂として無水フタル酸樹脂を用いることができる。金属ペースト３０の配置方法としては、例えば印刷法またはディスペンス法を用いることができる。金属ペースト３０の厚さは例えば３０μｍである。
図３のように、ＤＣＢ基板１０と半導体素子２０とを金属ペースト３０を介し接着させる。半導体素子２０は、例えば背面電極２２、半導体基板２４および表面電極２６を含む。背面電極２２は例えばチタン、ニッケルまたは金を含む。表面電極２６は、例えば主にアルミニウムを含む。半導体基板２４は主にシリコンを含む。半導体基板２４にはＩＧＢＴが形成され、表面電極２６および背面電極２２は、ＩＧＢＴに電気的に接続されている。ＤＣＢ基板１０と半導体素子２０とを金属ペースト３０を介し接着させる際は、金属ペースト３０の粘度に応じた圧力を用いＤＣＢ基板１０と半導体素子２０とを押圧することが好ましい。ＤＣＢ基板１０と半導体素子２０とを例えば数MＰａの圧力で押圧することができる。
図４のように、金属ペースト３０の有機溶剤３４を除去し、金属粒子３２の凝集体３６を形成する。有機溶剤３４を除去する方法としては、例えば金属ペースト３０を加熱することにより、有機溶剤３４を揮発分離させる。例えば、２００℃の温度で１０分間加熱することができる。金属ペースト３０の加熱を、例えば減圧下で行なうことにより、より有機溶剤３４を揮発させることができる。また、金属ペースト３０の加熱を、酸素を含有しない雰囲気中で行なうことにより、金属粒子３２の表面のさらなる酸化を抑制することができる。凝集体３６においては、金属粒子３２同士は例えばファンデルワールス力により結合している。以上により、金属粒子３２同士が接し、仮焼結される。凝集体３６中には、例えば全体の体積に対し数１０％の隙間が形成されている。
図５のように、凝集体３６により接着されたＤＣＢ基板１０および半導体素子２０を容器４２中に導入する。凝集体３６を構成する金属粒子３２の表面を還元性ガス４４を用い還元させる。還元性ガス４４が凝集体３６の金属粒子３２間の隙間に到達し、金属粒子３２に形成されている酸化物を還元する。還元性ガス４４を凝集体３６の隙間に容易に到達させるため、容器４２内を減圧（例えば１０Ｐａ）し、還元性ガス４４を導入することができる。容器４２内の減圧と還元性ガス４４の導入を複数回繰り返すと、金属粒子３２の表面をより還元することができる。さらに、ヒータ４０を用い凝集体３６の表面を加熱させることにより、金属粒子３２の表面をより還元することができる。凝集体３６の温度は、例えば１５０℃から２００℃とすることができる。例えば１７５℃とすることができる。還元性ガス４４としては、例えばギ酸を含むガスとすることができる。例えば、窒素等の不活性ガスにギ酸ガスを添加したガスを還元性ガス４４とすることができる。ギ酸ガスの濃度は例えば１０ｐｐｍから１０％とすることができる。ギ酸ガスは１３０℃以上で還元性を有するため、凝集体３６の温度は、１３０℃以上が好ましい。還元性ガスとしては、ギ酸ガス以外にもプラズマ水素またはラジカル水素を含むガスとすることもできる。
図６のように、例えば荷重印加治工具４６を用い、ＤＣＢ基板１０と半導体素子２０とを押圧する。凝集体３６の各金属粒子３２が結合し凝集体３６が潰れる。これにより、ＤＣＢ基板１０と半導体素子２０とが凝集体３６を用い接合される。例えば、凝集体３６の金属粒子３２間の隙間は、ＤＣＢ基板１０と半導体素子２０とを押圧する前の半分以下となる。金属粒子３２間に隙間が形成されているため、凝集体３６に加えられる圧力が金属粒子３２の材料の降伏応力以下であっても、凝集体３６を潰すことができる。押圧の圧力が小さくともよいため、荷重印加治工具４６を小型化できる。例えば、金属粒子３２が銀の場合、押圧の圧力を１０ＭＰａ程度にすることができる。ＤＣＢ基板１０と半導体素子２０とを押圧する際は、凝集体３６をヒータ４０を用い加熱することが好ましい。これにより、金属粒子３２をより強固に接合させることができる。金属粒子３２が銀の場合、凝集体３６の温度は例えば２５０℃とすることができる。また、押圧の時間は例えば１０〜３０分とすることができる。
金属粒子３２として銀を用い５ｍｍ×５ｍｍの基板の半導体素子を用いＤＣＢ基板１０との接合強度を測定した。図６の工程を窒素雰囲気中で行った場合、ＤＣＢ基板１０と半導体素子２０との接合強度は約２００Ｎである。一方、図６の工程を約１０Ｐａに減圧して行なった場合、ＤＣＢ基板１０と半導体素子２０との接合強度は約４００Ｎである。このように、ＤＣＢ基板１０と半導体素子２０とを押圧する際は、容器４２内を減圧（例えば真空）にすることが好ましい。窒素雰囲気等の大気圧において、押圧を行った場合、凝集体３６の金属粒子３２の隙間に窒素ガス等のガスがトラップする。これにより、金属粒子３２間の金属接合を阻害する。よって、ＤＣＢ基板１０と半導体素子２０との接合強度が低下するものと考えられる。
図７のように、凝集体３６の金属粒子３２が潰れ、金属粒子３２の金属同士が相互拡散することにより金属粒子３２同士が接合する。これにより、ＤＣＢ基板１０と半導体素子２０とを凝集体３６を介し接合することができる。
図８は、各工程における金属ペーストまたは凝集体の温度を示す図である。図８のように、図４のＤＣＢ基板１０と半導体素子２０との仮接着工程は、ＤＣＢ基板１０と半導体素子２０との荷重が例えば１ＭＰａ、温度が２００℃、時間が２分の条件にて行なう。図５の金属粒子３２表面の還元工程は、例えば減圧下において、温度が１７５℃の条件にて行なう。図６のＤＣＢ基板１０と半導体素子２０との接合工程は、ＤＣＢ基板１０と半導体素子２０との荷重が例えば１０ＭＰａ、温度が２５０℃、時間が１０〜３０分の条件にて行なう。このように、各温度を異なる温度とすることができる。例えば、仮接着工程においては、金属粒子３２が潰れない程度とするため、仮接着工程の荷重は接合工程の荷重より小さいことが好ましい。また、仮接着工程の温度は接合工程の温度より低いことが好ましい。
図９（ａ）は、凝集体３６を潰す前、図９（ｂ）は、凝集体３６を潰した後の凝集体３６のＳＥＭ（走査型電子顕微鏡）画像の模式図である。図９（ａ）のように、凝集体３６を潰す前においては、金属粒子３２が集積し金属粒子３２間に隙間３８が形成されている。図９（ｂ）のように、凝集体３６を潰した後においては、金属粒子３２が接合し隙間３８の体積が小さくなっている。
実施例２によれば、図５のように、凝集体３６を構成する金属粒子３２の表面を還元性ガス４４を用い還元させる。その後、ＤＣＢ基板１０と半導体素子２０と押圧することにより、ＤＣＢ基板１０と半導体素子２０とを凝集体３６を用い接合する。これにより、実施例１と同様に、ＤＣＢ基板１０と半導体素子２０との接合を強固にすることができる。
また、図５において、凝集体３６を構成する金属粒子３２の表面を還元させる際には、凝集体３６を構成する金属粒子３２の表面を還元性ガス４４に曝す工程と、還元性ガス４４を吸引する工程、とを交互に行なう。これにより、金属粒子３２表面の酸化物をより除去することができる。
金属粒子３２は、銀、銅および錫の少なくとも一つを含むことが好ましい。例えば、金属粒子３２は、銀、銅および錫、またはこれらの合金とすることができる。金属粒子３２を例えば金とした場合、金属粒子３２の表面に酸化物が形成され難い。しかしながら、金は高価である。実施例１によれば、金属粒子３２として、安価であるが酸化し易い銀、銅または錫を用いることができる。これにより、電子装置を安価に提供することができる。
金属粒子３２の径が小さいと、還元工程において、金属粒子３２間に還元性ガスを十分に浸透させることが難しくなる。一方、金属粒子３２の径が大きいと、凝集体３６の強度を大きくできない。よって、金属粒子３２の径は、例えば０．１μｍ以上かつ１μｍ以下であることが好ましく、０．２μｍ以上かつ０．８μｍ以下であることがより好ましい。
図１０は、実施例２に係る電子装置を含むモジュールの例である。ＤＣＢ基板１０の外周に樹脂ケース５０が設けられている。樹脂ケース５０内には外部接続端子５４が設けられている。外部接続端子５４は半導体素子２０の表面電極２６とボンディングワイヤ５１を用い電気的に接続されている。半導体素子２０とボンディングワイヤ５１とは封止ゲル５２により封止されている。ＤＣＢ基板１０の金属層１２と銅ベース５８とが凝集体５６により接合されている。凝集体５６は、凝集体３６と同じ方法で形成されている。銅ベース５８には、サーマルグリース５９を介し放熱フィン６０が接続される。図１０のように、第１基体を銅ベース５８とし、第２基体をＤＣＢ基板１０とすることもできる。
ＩＧＢＴは、インバータ等の電圧変換用半導体素子に用いられている。ＩＧＢＴを実装したモジュールは、小型化が要求される。図１０のような、ＩＧＢＴを含むモジュールにおいては、放熱性の優れたＤＣＢ基板１０が用いられる。また、ＩＧＢＴチップの背面電極１２をフロティングにするためＤＣＢ基板１０には絶縁層１４が設けられている。はんだ材料による接合は、はんだの粒界においてすべり破壊を起こす。ＩＧＢＴチップをＤＣＢ基板１０にはんだを用い接合した場合、ＩＧＢＴチップの発熱サイクルによりはんだが劣化する。はんだが劣化すると放熱性が悪くなり、ＩＧＢＴチップの温度が上昇し、はんだが加速度的に劣化する。
一方、はんだの代わりに有機金属ペーストまたはナノサイズの金属粒子を用いたダイアタッチ材料を用いた場合、有機材料が残存するため熱伝導率が悪い。例えば、錫系はんだの熱伝導率が６０Ｗ／ｍ・Ｋであるのに対し、有機材料金属ペーストまたはナノサイズの金属粒子を用いたダイアタッチ材料の熱伝導率は約５Ｗ／ｍ・Ｋである。
実施例２によれば、金属粒子３６の表面の酸化物を除去した後、金属粒子３２同士を接合することができる。よって、凝集体３６の熱伝導率を大きくすることができる。例えば、銀粒子を用いた凝集体の熱伝導率は、約３００Ｗ／ｍ・Ｋと高く、はんだ接合に比べて５倍の放熱が期待できる。また、凝集体３６には隙間があるため、温度サイクルによる劣化を抑制できる。
実施例２は、第１基体としてＤＣＢ基板１０の例を、第２基板としてＩＧＢＴが形成された半導体素子２０の例を説明した。半導体素子２０にはＩＧＢＴ以外のデバイスが形成されていてもよい。第１基体および第２基体は実装基板または半導体素子とすることができる。例えば、第１基体および第２基体の両方を、実装基板とすることもできる。また、第１基体および第２基体の両方を、半導体素子とすることもできる。
実施例３は、凝集体をバンプとして使用する例である。図１１（ａ）は実施例２に係る電子装置の断面図、図１１（ｂ）は、図１１（ａ）のバンプの拡大図である。図１１（ａ）および図１１（ｂ）のように、実装基板７０は、絶縁性の基板７２の表面に電極７４が形成されている。半導体素子８０は、半導体基板８２の表面にパッド８６が形成され、パッド８６上（図１１（ａ）および図１１（ｂ）においては下）に電極８８が形成されている。半導体素子８０の表面には絶縁性の保護膜８４が形成されている。半導体素子８０は、実装基板７０に凝集体９０をバンプとして用いフリップチップ実装されている。凝集体９０は、金属粒子９２を含み、実施例１の凝集体３０と同様に形成されている。実施例３のように、凝集体９０をバンプとして用いることもできる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
実施例１〜３を含む実施形態に関し、さらに以下の付記を開示する。
付記１：第１基体と第２基体とを、金属粒子と有機溶剤とを含む金属ペーストを介し接着させる工程と、前記金属ペーストの有機溶剤を除去することにより、前記金属粒子の凝集体を形成する工程と、前記凝集体を構成する金属粒子の表面を還元性ガスを用い還元させる工程と、前記凝集体を構成する金属粒子の表面を還元させる工程の後、前記第１基体と前記第２基体とを押圧することにより、前記第１基体と前記第２基体とを前記凝集体を用い接合する工程と、を含むことを特徴とする電子装置の製造方法。
付記２：前記凝集体を構成する金属粒子の表面を還元させる工程は、前記凝集体を構成する金属粒子の表面を前記還元性ガスに曝す工程と、前記還元性ガスを吸引する工程、とを交互に行なうことを特徴とする付記１記載の電子装置の製造方法。
付記３：前記凝集体を用い接合する工程は、減圧下で行なうことを特徴とする付記１または２記載の電子装置の製造方法。
付記４：前記凝集体を用い接合する工程は、前記凝集体に、前記金属粒子の材料の降伏応力以下の圧力を加えることを特徴とする付記１から３のいずれか一項記載の電子装置の製造方法。
付記５：前記金属粒子の径は０．１μｍ以上かつ１μｍ以下であることを特徴とする付記１から４のいずれか一項記載の電子装置の製造方法。
付記６：前記還元性ガスはギ酸を含むことを特徴とする付記１から５のいずれか一項記載の電子装置の製造方法。
付記７：前記金属粒子は、銀、銅および錫の少なくとも一つを含むことを特徴とする付記１から６のいずれか一項記載の電子装置の製造方法。
１０ ＤＣＢ基板
１０ａ 第１基体
２０ 半導体素子
２０ａ 第２基体
３０ 金属ペースト
３２ 金属粒子
３４ 有機溶剤
３６ 凝集体
４４ 還元性ガス

Claims (4)

  1. 第１基体と第２基体とを、金属粒子と有機溶剤とを含む金属ペーストを介し接着させる工程と、
    前記金属ペーストの有機溶剤を除去することにより、前記金属粒子の凝集体を形成する工程と、
    前記凝集体を構成する金属粒子の表面を還元性ガスを用い還元させる工程と、
    前記凝集体を構成する金属粒子の表面を還元させる工程の後、前記第１基体と前記第２基体とを押圧することにより、前記第１基体と前記第２基体とを前記凝集体を用い接合する工程と、
    を含むことを特徴とする電子装置の製造方法。
  2. 前記凝集体を構成する金属粒子の表面を還元させる工程は、前記凝集体を構成する金属粒子の表面を前記還元性ガスに曝す工程と、前記還元性ガスを吸引する工程、とを交互に行なうことを特徴とする請求項１記載の電子装置の製造方法。
  3. 前記凝集体を用い接合する工程は、減圧下で行なうことを特徴とする請求項１または２記載の電子装置の製造方法。
  4. 前記凝集体を用い接合する工程は、前記凝集体に、前記金属粒子の材料の降伏応力以下の圧力を加えることを特徴とする請求項１から３のいずれか一項記載の電子装置の製造方法。
JP2010195004A 2010-08-31 2010-08-31 電子装置の製造方法 Expired - Fee Related JP5664028B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010195004A JP5664028B2 (ja) 2010-08-31 2010-08-31 電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010195004A JP5664028B2 (ja) 2010-08-31 2010-08-31 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012054358A true JP2012054358A (ja) 2012-03-15
JP5664028B2 JP5664028B2 (ja) 2015-02-04

Family

ID=45907393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010195004A Expired - Fee Related JP5664028B2 (ja) 2010-08-31 2010-08-31 電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP5664028B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015106677A (ja) * 2013-12-02 2015-06-08 三菱電機株式会社 半導体素子の基板への接合方法
JP2018107319A (ja) * 2016-12-27 2018-07-05 日亜化学工業株式会社 レーザパッケージの製造方法
US10043775B2 (en) 2014-02-10 2018-08-07 Mitsubishi Electric Corporation Bonding material, bonding method and semiconductor device for electric power
DE112016006934T5 (de) 2016-07-04 2019-03-14 Mitsubishi Electric Corporation Halbleitereinheit und Verfahren zur Herstellung derselben
DE112017007299T5 (de) 2017-03-23 2020-01-02 Mitsubishi Electric Corporation Halbleiterelement-bonding-körper, halbleitereinheit und verfahren zur herstellung eines halbleiterelement-bonding-körpers
JP2020040075A (ja) * 2018-09-06 2020-03-19 三菱マテリアル株式会社 接合用粉末及び接合用ペースト並びにこのペーストを用いて被接合部材を接合する方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054227A (ja) * 2004-08-10 2006-02-23 Hitachi Ltd 半導体パワーモジュール及び半導体装置
JP2007067058A (ja) * 2005-08-30 2007-03-15 Nec Toppan Circuit Solutions Inc 電子部品の集合体の製造方法および電子部品の集合体
JP2007103949A (ja) * 2005-10-05 2007-04-19 Semikron Elektronik Gmbh & Co Kg パワー半導体素子とハウジングとを備えた装置及びその製造方法
JP2007208082A (ja) * 2006-02-02 2007-08-16 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054227A (ja) * 2004-08-10 2006-02-23 Hitachi Ltd 半導体パワーモジュール及び半導体装置
JP2007067058A (ja) * 2005-08-30 2007-03-15 Nec Toppan Circuit Solutions Inc 電子部品の集合体の製造方法および電子部品の集合体
JP2007103949A (ja) * 2005-10-05 2007-04-19 Semikron Elektronik Gmbh & Co Kg パワー半導体素子とハウジングとを備えた装置及びその製造方法
JP2007208082A (ja) * 2006-02-02 2007-08-16 Fujitsu Ltd 半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015106677A (ja) * 2013-12-02 2015-06-08 三菱電機株式会社 半導体素子の基板への接合方法
US10043775B2 (en) 2014-02-10 2018-08-07 Mitsubishi Electric Corporation Bonding material, bonding method and semiconductor device for electric power
DE112016006934T5 (de) 2016-07-04 2019-03-14 Mitsubishi Electric Corporation Halbleitereinheit und Verfahren zur Herstellung derselben
US10468375B2 (en) 2016-07-04 2019-11-05 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing same
DE112016006934B4 (de) 2016-07-04 2020-01-23 Mitsubishi Electric Corporation Halbleitereinheit und Verfahren zur Herstellung derselben
JP2018107319A (ja) * 2016-12-27 2018-07-05 日亜化学工業株式会社 レーザパッケージの製造方法
DE112017007299T5 (de) 2017-03-23 2020-01-02 Mitsubishi Electric Corporation Halbleiterelement-bonding-körper, halbleitereinheit und verfahren zur herstellung eines halbleiterelement-bonding-körpers
US11011440B2 (en) 2017-03-23 2021-05-18 Mitsubishi Electric Corporation Semiconductor element bonding body, semiconductor device, and method of manufacturing semiconductor element bonding body
JP2020040075A (ja) * 2018-09-06 2020-03-19 三菱マテリアル株式会社 接合用粉末及び接合用ペースト並びにこのペーストを用いて被接合部材を接合する方法
JP7024671B2 (ja) 2018-09-06 2022-02-24 三菱マテリアル株式会社 接合用ペーストを用いて被接合部材を接合する方法

Also Published As

Publication number Publication date
JP5664028B2 (ja) 2015-02-04

Similar Documents

Publication Publication Date Title
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
JP5664028B2 (ja) 電子装置の製造方法
JP6143687B2 (ja) 半導体装置および半導体装置の製造方法
JP6366766B2 (ja) 半導体装置
JP6147176B2 (ja) 半導体素子の基板への接合方法
JP2015095540A (ja) 半導体装置およびその製造方法
JP2011249802A (ja) 低温加圧焼結接合を含む２個の接合素子の構成体およびその製造方法
US20150123263A1 (en) Two-step method for joining a semiconductor to a substrate with connecting material based on silver
JP2014135411A (ja) 半導体装置および半導体装置の製造方法
JP6508193B2 (ja) 半導体装置の製造方法および半導体装置
JP6399906B2 (ja) パワーモジュール
JP6643975B2 (ja) 半導体装置の製造方法
JP6613929B2 (ja) Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
JP2012038790A (ja) 電子部材ならびに電子部品とその製造方法
US9768036B2 (en) Power semiconductor substrates with metal contact layer and method of manufacture thereof
JP6619661B2 (ja) 半導体装置、並びに半導体装置の製造方法
JP2014175492A (ja) 金属複合体、回路基板、半導体装置、及び金属複合体の製造方法
JP2017092168A (ja) 半導体モジュール及び電力変換装置
JP2017005007A (ja) 半導体装置、および半導体装置の製造方法
JP2020024998A (ja) 半導体装置及びその製造方法
JP2014132651A (ja) マイクロ波電力素子用外囲器、マイクロ波電力素子及びそれらの製造方法
KR101113438B1 (ko) 반도체 칩의 실장 방법
WO2013021983A1 (ja) 半導体装置及びその製造方法
WO2022230806A1 (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP2015153881A (ja) 半導体接合方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140910

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141124

R150 Certificate of patent or registration of utility model

Ref document number: 5664028

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees