JP2012049575A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012049575A
JP2012049575A JP2011268663A JP2011268663A JP2012049575A JP 2012049575 A JP2012049575 A JP 2012049575A JP 2011268663 A JP2011268663 A JP 2011268663A JP 2011268663 A JP2011268663 A JP 2011268663A JP 2012049575 A JP2012049575 A JP 2012049575A
Authority
JP
Japan
Prior art keywords
bonding material
semiconductor element
thickness
die bonding
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011268663A
Other languages
English (en)
Inventor
Shin Kiuchi
伸 木内
Hiroshi Tobisaka
浩志 鳶坂
Yoshinari Ikeda
良成 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2011268663A priority Critical patent/JP2012049575A/ja
Publication of JP2012049575A publication Critical patent/JP2012049575A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 ダイボンディング材を介してリードフレームに半導体素子を接合し、それをモールド樹脂中に封入した半導体装置において、その構成部材の物理特性値の調整をおこなうことなく、半導体素子やダイボンディング材に発生する熱応力を抑制すること。
【解決手段】 リードフレーム11と半導体素子12とを接合するダイボンディング材13の厚さを40μm以上、好ましくは70μm以上とする。または、半導体素子12の厚さを200μm以下とする。あるいは、ダイボンディング材13の厚さを40μm以上、好ましくは70μm以上とするとともに、半導体素子12の厚さを200μm以下とする。このようにダイボンディング材13を厚くするか、半導体素子12を薄くすることによって、半導体素子12やダイボンディング材13に発生する熱応力を抑制する。
【選択図】 図2

Description

本発明は、ダイボンディング材を介してリードフレームに半導体素子を接合し、それをモールド樹脂中に封入した半導体装置に関する。
モールド樹脂で封止された半導体装置では、初期的な内在応力、外部熱応力または発熱疲労等の熱応力が発生する。内在応力は、樹脂モールド・キュア後の冷却にともなう樹脂の硬化収縮により発生する。外部熱応力は、使用環境温度変化による熱ストレスや、半導体装置を配線基板に実装する際の温度変化による熱ストレスによって発生する。発熱疲労は、半導体素子のオン/オフによる発熱の繰り返しによって発生する。このような熱応力は、ダイボンディング材の疲労による熱抵抗特性の劣化、半導体素子表面のアルミ電極スライド(外部環境、熱ストレスにより樹脂からシリコンチップ状にストレスが印加されチップ上の配線材料であるアルミがスライド(移動)したりすること)、チップ保護膜のクラック、またはチップクラック等の問題を引き起こす原因となる。そこで、これらの問題の発生を防止するため、従来は、モールド樹脂、リードフレーム、半導体素子およびダイボンディング材等について、熱膨張係数や弾性率等の物理特性値を適宜調整し、それによって熱応力が小さくなるようにしている。
特開平08−116007号公報 特開平04−270092号公報 特開平06−120283号公報 国際公開第01/24261号パンフレット 特開平11−150135号公報 特開2000−294519号公報 特開平03−116842号公報 特開平08−222585号公報 国際公開第98/41354号パンフレット 特開平03−044040号公報 特開平08−031871号公報 特開平04−225575号公報 特開平06−125157号公報 特開平06−104575号公報 特開平01−149378号公報
しかしながら、上述したようにモールド樹脂やリードフレームや半導体素子やダイボンディング材等の熱膨張係数や弾性率等の物理特性値の調整をおこなうと、耐熱性や熱伝導率や機械強度等の他の特性の低下を招来するという問題点がある。
本発明は、上記問題点に鑑みてなされたものであって、ダイボンディング材を介してリードフレームに半導体素子を接合し、それをモールド樹脂中に封入した半導体装置において、その半導体装置を構成する部材の物理特性値の調整をおこなうことなく、半導体素子やダイボンディング材に発生する熱応力を抑制することが可能な構造を有する半導体装置を提供することを目的とする。
上記目的を達成するため、本発明にかかる半導体装置は、リードフレームと半導体素子とを接合するダイボンディング材の厚さを40μm以上、好ましくは70μm以上とするか、または半導体素子の厚さを200μm以下とするか、あるいはそれらを組み合わせることを特徴とする。
このように、ダイボンディング材を厚くするか、半導体素子を薄くすることによって、半導体素子やダイボンディング材に発生する熱応力が小さくなる。その理由について、図1に示すモデルを用いて説明する。このモデルは、第1の物質1(縦弾性定数:E1、熱膨張係数:α1、長さ:L、厚さ:t1)と第2の物質2(縦弾性定数:E2、熱膨張係数:α2、長さ:L、厚さ:t2)とを接合材3(厚さ:h)により接合したものである。このモデルについて、Gを横弾性定数とすると、温度Tによる歪みγは一般的につぎの式(1)で表される。
γ=(L/2)×((α2−α1)ΔT/(√A×h))・・・(1)
ただし、A=(G/h)×((1/(E2×t2))+(1/(E1×t1)))
ここで、第1の物質1をリードフレーム、第2の物質2を半導体素子、接合材3をダイボンディング材とすると、上記式(1)より明らかなように、ダイボンディング材の厚さ(h)を大きくするか、半導体素子の厚さ(t2)を小さくするか、またはダイボンディング材を厚くし、かつ半導体素子を薄くすれば、ダイボンディング材によりリードフレームに半導体素子を接合した物体の温度による歪み(γ)が小さくなる。したがって、この物体に発生する熱応力が小さくなる。
この発明によれば、ダイボンディング材の厚さが40μm以上、好ましくは70μm以上であるため、半導体素子やダイボンディング材に発生する熱歪みや熱応力が小さくなる。また、半導体素子の厚さが200μm以下である場合も同様に、半導体素子やダイボンディング材に発生する熱歪みや熱応力が小さくなる。ダイボンディング材の厚さが40μm以上、好ましくは70μm以上であり、かつ半導体素子の厚さが200μm以下であれば、より一層、半導体素子やダイボンディング材に発生する熱歪みや熱応力が小さくなる。
本発明によれば、ダイボンディング材の厚さが40μm以上、好ましくは70μm以上であるか、または半導体素子の厚さが200μm以下であるため、半導体素子やダイボンディング材に発生する熱歪みや熱応力が小さくなる。ダイボンディング材の厚さが40μm以上、好ましくは70μm以上であり、かつ半導体素子の厚さが200μm以下であれば、より一層、半導体素子やダイボンディング材に発生する熱歪みや熱応力が小さくなる。したがって、ダイボンディング材、リードフレーム、半導体素子およびモールド樹脂などの、半導体装置を構成する部材の物理特性値を調整しなくても、半導体素子やダイボンディング材に発生する熱応力を抑制することができる。
2つの物質を接合材により接合した物体のモデルを示す概略図である。 本発明にかかる半導体装置の一例の概略を示す縦断面図である。 パワーサイクル試験により得られたダイボンディング材の厚さと熱抵抗変化率との関係を示す特性図である。 半導体素子とダイボンディング材(ダイボンディング材の厚さを20μm)との界面における応力σyyの分布をシミュレーションした結果を示す特性図である。 半導体素子とダイボンディング材(ダイボンディング材の厚さを30μm)との界面における応力σyyの分布をシミュレーションした結果を示す特性図である。 半導体素子とダイボンディング材(ダイボンディング材の厚さを40μm)との界面における応力σyyの分布をシミュレーションした結果を示す特性図である。 半導体素子とダイボンディング材(ダイボンディング材の厚さを50μm)との界面における応力σyyの分布をシミュレーションした結果を示す特性図である。 半導体素子とダイボンディング材(ダイボンディング材の厚さを70μm)との界面における応力σyyの分布をシミュレーションした結果を示す特性図である。 半導体素子とダイボンディング材(ダイボンディング材の厚さを100μm)との界面における応力σyyの分布をシミュレーションした結果を示す特性図である。 パワーサイクル試験により得られた半導体素子の厚さと熱抵抗変化率との関係を示す特性図である。 半導体素子(半導体素子の厚さを180μm)とダイボンディング材との界面における応力σyyの分布をシミュレーションした結果を示す特性図である。 半導体素子(半導体素子の厚さを240μm)とダイボンディング材との界面における応力σyyの分布をシミュレーションした結果を示す特性図である。 半導体素子(半導体素子の厚さを280μm)とダイボンディング材との界面における応力σyyの分布をシミュレーションした結果を示す特性図である。
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。図2は、本発明にかかる半導体装置の一例の概略を示す縦断面図である。この半導体装置は、リードフレーム11に半導体素子12をダイボンディング材13により接合し、それをモールド樹脂14中に封入したものである。
半導体素子12の厚さt3は200μm以下である。半導体素子12の厚さの下限値については、特に限定する必要はないが、この半導体装置を実際に使用する際に発生する応力により、半導体素子12が劈開に至ってしまう応力に応じて決まる。つまり、半導体素子12は、実際の使用時に発生する応力によって劈開してしまわない程度の厚さを少なくとも有していればよい。
特に限定しないが、たとえば半導体素子12は30μm程度〜200μmの厚さを有していればよい。この数値限定の具体的な根拠については後述するが、半導体素子12がこのような厚さを有していることにより、半導体素子12またはダイボンディング材13に発生する熱応力が従来よりも小さくなる。また、たとえば半導体素子12が縦型構造のパワーデバイスで構成されている場合には、従来の500μm厚を200μm厚にすることによって、パワーデバイスのオン抵抗が従来に比べて8%低減される。
ダイボンディング材13の厚さt4は40μm以上、好ましくは70μm以上である。この数値限定の具体的な根拠については後述する。ダイボンディング材13としては、たとえば熱膨張係数が20ppm/℃以上、好ましくは20〜90ppm/℃のものが好適である。特に限定しないが、一例として、熱膨張係数が29.1ppm/℃のPb半田、熱膨張係数が26.6ppm/℃のSn半田、熱膨張係数が28.7ppm/℃の93.5Pb−5Sn−1.5Ag半田、熱膨張係数が37ppm/℃のSn−Ag半田、熱膨張係数が85ppm/℃のAgペーストなどが挙げられる。
半導体装置の製造プロセスにおいて、ダイボンディング材13を上述した厚さに精度よく制御するため、たとえばダイボンディング材13の供給量を従来よりも多くしたり、またダイボンディング材13の供給を2回おこなうなどによってダイボンディング材13の供給量を最適化するとともに、スクラブ方向や、半導体素子12とリードフレーム11との間隔を最適化する。
つぎに、半導体素子12の厚さおよびダイボンディング材13の厚さの数値限定理由について説明する。これらの厚さの有効な範囲を求めるにあたって、本発明者らは以下のような検討をおこなった。まず、本発明者らは、ドレイン・ソース電圧VDSSが30V以上、ドレイン電流が1A以上の縦型のMOSFETよりなるスイッチ素子と制御用ICとを同一のSi半導体基板上に集積した、いわゆるインテリジェント・パワー・スイッチと呼ばれる3.4mm×2.5mmの大きさの半導体素子を、厚さを変えて種々用意した。
インテリジェント・パワー・スイッチとは、負荷短絡等の異常状態に対する検出・保護機能の制御をICでおこなうものであり、その用途としては異常状態に対する保護スイッチ素子のユニット側で対策することが望まれる。たとえば、自動車の電装品である油圧ソレノイドバルブの制御、ランプの制御等である。
そして、これらの半導体素子をダイボンディング材の厚さを種々変えてリードフレームに接合し、それらを樹脂モールドしたSOP−8パッケージ(代表的な表面実装パッケージである)をサンプルとして用意した。リードフレームは銅にニッケルメッキをしたものであり、ボンディング部分の大きさは3.8mm×2.6mm、厚さは0.15mmであった。ダイボンディング材として93.5Pb−5Sn−1.5Ag半田(熱膨張係数:28.7ppm/℃)を用いた。
用意したサンプルに対して、△Tc=90℃、オンおよびオフをそれぞれ60秒、1W印加の条件でパワーサイクル試験を実施した。そして、パワーサイクル試験中の内部発熱の繰り返しによる、ダイボンディング材の繰り返し塑性変形による発熱疲労を評価するため、パワーサイクル40000サイクル後の熱抵抗を測定し、パワーサイクル試験の開始時(パワーサイクル0サイクル)の熱抵抗と比較し、その変化率を求めた。なお、MOSFETのスイッチング特性と熱応力の発生との間には関連性はない。
はじめにダイボンディング材の厚さを40μm以上とする根拠を説明する。半導体素子の厚さを200μmとし、ダイボンディング材の厚さが異なる複数のサンプルについてパワーサイクル試験をおこなった結果を図3に示す。図3は、パワーサイクル試験により得られたダイボンディング材の厚さと、パワーサイクル40000サイクル後の熱抵抗変化率との関係を示す特性図である。
ここで、パワーサイクル試験の不良判定基準として、仮にパワーサイクル40000サイクル後に熱抵抗が20%以上増加したら不良であるという判定基準を設けるとすると、図3より明らかにダイボンディング材の厚さが40μm以上であれば40000サイクルのパワーサイクル耐量を達成できることがわかる。また、ダイボンディング材がより厚くなれば、40000サイクルを超えるパワーサイクル耐量を達成できることがわかる。
たとえば、図3より、ダイボンディング材の厚さが70μm以上であればパワーサイクル40000サイクル後の熱抵抗の増加率はおおよそ11%以下である。また、ダイボンディング材の厚さが90μm以上であればパワーサイクル40000サイクル後の熱抵抗の増加率はおおよそ8%以下である。また、ダイボンディング材の厚さが100μm以上であればパワーサイクル40000サイクル後の熱抵抗の増加率はおおよそ6%以下である。これより、ダイボンディング材の厚さが70μm以上あれば、40000サイクルのパワーサイクル耐量の保証が可能となることがわかる。
ダイボンディング材の厚さを40μm以上とするもう一つの理由を説明する。図4〜図8は、ダイボンディング材の厚さを20μm(図4)、従来と同じ厚さの30μm(図5)、40μm(図6)、50μm(図7)、70μm(図8)および100μm(図9)として、半導体素子とダイボンディング材との界面における応力σyyの分布をシミュレーションした結果である。この結果から、従来のダイボンディング材の厚さは30μmであるが、この厚さのときの垂直応力が4.5kgf/mm2であるのに対して、たとえばダイボンディング材の厚さを100μmとすれば、垂直応力は3.9kgf/mm2となり、垂直応力が13%低減されることがわかる。これは、パワーサイクル耐量をさらに20000サイクル向上させる効果に相当する。
また、実際に半導体装置を製造する際の工程能力を考慮し、その6σを許容範囲とすれば、ダイボンディング材の厚さの設計値を100μmとして製造をおこなえば、ダイボンディング材の厚さがもっとも小さくなる方向にばらついたとしても40μmの厚さを確保することができる。したがって、ダイボンディング材の厚さの設計値を100μmとし、実際に製造して得られた半導体装置におけるダイボンディング材の厚さを40μm以上とするのが妥当である。
半導体素子の厚さを200μm以下とする根拠を説明する。ダイボンディング材の厚さを100μmとし、半導体素子の厚さが異なる複数のサンプルについてパワーサイクル試験をおこなった結果を図10に示す。図10は、パワーサイクル試験により得られた半導体素子の厚さと、パワーサイクル40000サイクル後の熱抵抗変化率との関係を示す特性図である。図10より明らかなように、半導体素子が薄くなるほど熱抵抗変化率が小さくなり、パワーサイクル耐量が向上することがわかる。
また、図11〜図13は、半導体素子の厚さを180μm(図11)、240μm(図12)および従来と同じ厚さの280μm(図13)として、半導体素子とダイボンディング材との界面における応力σyyの分布をシミュレーションした結果である。この結果から、従来の半導体素子の厚さは280μmであるが、この厚さのときの垂直応力が4.4kgf/mm2であるのに対して、たとえば半導体素子の厚さを180μmとすれば、垂直応力は4.1kgf/mm2となり、垂直応力が6%低減されることがわかる。これは、パワーサイクル耐量をさらに10000サイクル向上させる効果に相当する。
ところで、半導体素子およびダイボンディング材のうちの一方のみが上述した厚さの範囲を満たしていてもよいし、両方とも上述した範囲内の厚さであってもよい。ただし、ダイボンディング材の厚さが70μm以上の場合に、40000サイクル以上のパワーサイクル耐量を確保するためには、半導体素子の厚さは200μm以下である必要がある。
上述した実施の形態によれば、ダイボンディング材13の厚さが40μm以上、好ましくは70μm以上であるため、半導体素子12やダイボンディング材13に発生する熱歪みや熱応力が小さくなる。また、半導体素子12の厚さが200μm以下である場合にも、半導体素子12やダイボンディング材13に発生する熱歪みや熱応力は小さくなる。ダイボンディング材13の厚さが40μm以上、好ましくは70μm以上であり、かつ半導体素子12の厚さが200μm以下であれば、より一層、半導体素子12やダイボンディング材13に発生する熱歪みや熱応力が小さくなる。したがって、ダイボンディング材13、リードフレーム11、半導体素子12およびモールド樹脂14などの、半導体装置を構成する部材の物理特性値を調整しなくても、半導体素子12やダイボンディング材13に発生する熱応力を抑制することができる。
以上において本発明は、半導体装置はSOP−8パッケージを用いた表面実装デバイスに限らず、半導体素子12とリードフレーム11とをダイボンディング材13により接合した構造の半導体装置に広く応用可能である。また、実施の形態においては、発熱疲労を例にして説明したが、本発明は発熱疲労だけでなく、内在応力や外部熱応力の抑制にも有効である。また、半導体素子はインテリジェント・パワー・スイッチだけでなく、単体のMOSFETまたはバイポーラトランジスタ等のスイッチング素子やダイオードにも有効である。
11 リードフレーム
12 半導体素子
13 ダイボンディング材
14 モールド樹脂

Claims (2)

  1. gペーストを介してリードフレームに半導体素子を接合し、それをモールド樹脂中に封入した半導体装置であって、
    記Agペーストは、その厚さは70μm以上であり、前記半導体素子の厚さは200μm以下であることを特徴とする半導体装置。
  2. 前記半導体素子は、縦型構造のデバイスであることを特徴とする請求項1に記載の半導体装置。
JP2011268663A 2011-12-08 2011-12-08 半導体装置 Pending JP2012049575A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011268663A JP2012049575A (ja) 2011-12-08 2011-12-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011268663A JP2012049575A (ja) 2011-12-08 2011-12-08 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001151906A Division JP2002353378A (ja) 2001-05-22 2001-05-22 半導体装置

Publications (1)

Publication Number Publication Date
JP2012049575A true JP2012049575A (ja) 2012-03-08

Family

ID=45904014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011268663A Pending JP2012049575A (ja) 2011-12-08 2011-12-08 半導体装置

Country Status (1)

Country Link
JP (1) JP2012049575A (ja)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5487178A (en) * 1977-12-23 1979-07-11 Hitachi Ltd Construction of bonding part between semiconductor pellet and electrode plate
JPS60136231A (ja) * 1983-12-24 1985-07-19 Toshiba Corp 半導体装置
JPH0341742A (ja) * 1989-07-10 1991-02-22 Hitachi Ltd 半導体装置およびその製造方法
JPH0344040A (ja) * 1989-07-12 1991-02-25 Hitachi Ltd 半導体装置及びその製造方法
JPH0670375A (ja) * 1992-08-19 1994-03-11 Furukawa Electric Co Ltd:The 給電制御装置
JPH07245399A (ja) * 1994-03-08 1995-09-19 Rohm Co Ltd 縦型半導体装置
JPH0823002A (ja) * 1994-07-05 1996-01-23 Hitachi Ltd 半導体装置及びその製造方法
JPH08222585A (ja) * 1995-02-14 1996-08-30 Nec Corp 半導体装置
JPH08288503A (ja) * 1995-04-11 1996-11-01 Rohm Co Ltd プレーナ型高耐圧縦型素子を有する半導体装置およびその製造方法
JPH11150135A (ja) * 1997-11-17 1999-06-02 Nec Corp 熱伝導性が良好な導電性ペースト及び電子部品
JPH11158448A (ja) * 1997-11-28 1999-06-15 Sony Corp 導電性接着剤およびこれを用いた電子部品
JP2000012566A (ja) * 1998-06-24 2000-01-14 Nec Kansai Ltd 半導体装置
JP2000294519A (ja) * 1999-04-09 2000-10-20 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、およびその実装方法
WO2001024261A1 (en) * 1999-09-28 2001-04-05 Microchip Technology Incorporated Method for reducing die cracking in integrated circuits

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5487178A (en) * 1977-12-23 1979-07-11 Hitachi Ltd Construction of bonding part between semiconductor pellet and electrode plate
JPS60136231A (ja) * 1983-12-24 1985-07-19 Toshiba Corp 半導体装置
JPH0341742A (ja) * 1989-07-10 1991-02-22 Hitachi Ltd 半導体装置およびその製造方法
JPH0344040A (ja) * 1989-07-12 1991-02-25 Hitachi Ltd 半導体装置及びその製造方法
JPH0670375A (ja) * 1992-08-19 1994-03-11 Furukawa Electric Co Ltd:The 給電制御装置
JPH07245399A (ja) * 1994-03-08 1995-09-19 Rohm Co Ltd 縦型半導体装置
JPH0823002A (ja) * 1994-07-05 1996-01-23 Hitachi Ltd 半導体装置及びその製造方法
JPH08222585A (ja) * 1995-02-14 1996-08-30 Nec Corp 半導体装置
JPH08288503A (ja) * 1995-04-11 1996-11-01 Rohm Co Ltd プレーナ型高耐圧縦型素子を有する半導体装置およびその製造方法
JPH11150135A (ja) * 1997-11-17 1999-06-02 Nec Corp 熱伝導性が良好な導電性ペースト及び電子部品
JPH11158448A (ja) * 1997-11-28 1999-06-15 Sony Corp 導電性接着剤およびこれを用いた電子部品
JP2000012566A (ja) * 1998-06-24 2000-01-14 Nec Kansai Ltd 半導体装置
JP2000294519A (ja) * 1999-04-09 2000-10-20 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、およびその実装方法
WO2001024261A1 (en) * 1999-09-28 2001-04-05 Microchip Technology Incorporated Method for reducing die cracking in integrated circuits

Similar Documents

Publication Publication Date Title
JP5847165B2 (ja) 半導体装置
JP5970316B2 (ja) 半導体装置の製造方法
US9337113B2 (en) Semiconductor device
KR101928681B1 (ko) 전력용 반도체 장치 및 그 제조 방법
CN106024774B (zh) 包括感测引线的化合物半导体装置
TWI638461B (zh) 半導體裝置及電力變換裝置
US9520369B2 (en) Power module and method of packaging the same
US10262912B2 (en) Semiconductor device
WO2014174573A1 (ja) 半導体装置およびその製造方法
US10504869B2 (en) Semiconductor device
JP2003110064A (ja) 半導体装置
US20190371686A1 (en) Semiconductor device and method for manufacturing same
US20170154835A1 (en) Electronic module and method of manufacturing the same
TW202129866A (zh) 半導體裝置
She et al. Thermal analysis and improvement of cascode GaN HEMT in stack-die structure
JP6360035B2 (ja) 半導体装置
US20160315033A1 (en) Device Including a Logic Semiconductor Chip Having a Contact Electrode for Clip Bonding
US20130001759A1 (en) Semiconductor package and method of manufacturing the semiconductor package
JP2015170785A (ja) 絶縁基板および電力用半導体装置
JP2009070934A (ja) パワー半導体モジュール及びその製法
JP5720514B2 (ja) 半導体装置の製造方法
Otto et al. Reliability investigation on sic bjt power module
JP2012049575A (ja) 半導体装置
Rittner et al. Robust top side contact technology on power semiconductors-results from the public funded projectpropower'
US9397053B2 (en) Molded device with anti-delamination structure providing multi-layered compression forces

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141021